JP7296835B2 - ウェーハの処理方法、及び、チップ測定装置 - Google Patents
ウェーハの処理方法、及び、チップ測定装置 Download PDFInfo
- Publication number
- JP7296835B2 JP7296835B2 JP2019170181A JP2019170181A JP7296835B2 JP 7296835 B2 JP7296835 B2 JP 7296835B2 JP 2019170181 A JP2019170181 A JP 2019170181A JP 2019170181 A JP2019170181 A JP 2019170181A JP 7296835 B2 JP7296835 B2 JP 7296835B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- wafer
- measuring
- push
- picked
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67271—Sorting devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
Description
表面の交差する複数の分割予定ラインで区画された各領域にそれぞれデバイスが形成されたウェーハの処理方法であって、
ウェーハの裏面にテープを貼着するとともに該テープの外周を環状フレームに装着して該ウェーハと該テープと該環状フレームとを有するウェーハユニットを形成するウェーハユニット形成ステップと、
該ウェーハユニット形成ステップを実施する前または後に、該ウェーハを該分割予定ラインに沿って分割して複数のデバイスチップを形成する分割ステップと、
該分割ステップと該ウェーハユニット形成ステップを実施した後、該ウェーハユニットから該デバイスチップをピックアップするピックアップステップと、
該ピックアップステップでピックアップした該デバイスチップを測定する測定ステップと、を含み、
少なくとも該ピックアップステップを実施する前に、該デバイスの特性をそれぞれ検査して良デバイスと不良デバイスとを判別して判別結果を記憶する判別ステップを実施し、
該測定ステップでは、該判別結果に基づき、該ピックアップステップでピックアップした該デバイスチップが不良デバイスを含む場合には該デバイスチップを破壊して抗折強度を測定し、
該ピックアップステップでピックアップした該デバイスチップが良デバイスを含む場合には該デバイスチップのチッピングと、裏面粗さと、側面粗さと、の少なくともいずれか1つを測定する、ウェーハの処理方法とするものである。
該ピックアップステップでピックアップした該デバイスチップが良デバイスを含む場合には、該測定ステップを実施した後、該デバイスチップをチップ収容具に収容する収容ステップを更に含む、こととする。
検査対象となるデバイスチップの良デバイス、又は、不良デバイスの属性情報を参照するコントローラと、
該コントローラが該デバイスチップが不良デバイスであることの属性情報を認識した際に、該デバイスチップを破壊して抗折強度を測定するための強度測定機構と、
該コントローラが該デバイスチップが良デバイスであることの属性情報を認識した際に、チッピングと、裏面粗さと、側面粗さと、の少なくともいずれか1つを測定するためのチップ観察機構と、を備えるチップ測定装置とする。
図1、及び、図2は、ピックアップ装置2の構成について示す図である。
ピックアップ装置2は、ピックアップ装置2を構成する各構要素を支持する基台4を備える。基台4の一側角部にはカセット載置台5が設けられており、カセット載置台5にはカセット5aが載置される。このカセット5aには、図3に示すように、切削加工などによってチップ23に個片化された状態のウェーハ13をテープ19を介して環状フレーム21で保持したウェーハユニット11が、複数枚収容される。
まず、図1及び図2に示すチップ観察機構100による観察について説明する。
図1及び図2に示すチップ観察機構100は、チップ23の裏面を観察する裏面観察機構102と、チップ23の側面を観察する側面観察機構112とを備える。裏面観察機構102と側面観察機構112とはそれぞれ、チップ23を撮像するための撮像ユニット(カメラ)を備える。
まず、ウェーハ上に配列される各デバイスの特性を検査し、「良デバイス」と、「不良デバイス」とを判別する判別ステップS1について説明する。
図13に示すように、検査対象となるウェーハ13がウェーハプローバの検査テーブル62に載置され、ウェーハ13の表面13a側に形成されたデバイス15に対してプローブ64を接触させることにより、各デバイス15の電気的特性を試験して、「良デバイス」と、「不良デバイス」を図示せぬコントローラにて判別する。
次に、ウェーハユニット形成ステップS2について説明する。
図14は、ウェーハ13の裏面13bがテープ19に貼着され、テープ19を介して環状フレーム21でウェーハ13を保持するウェーハユニット11について示すものである。
図14では、分割加工前(分割ステップS3)のウェーハ13をテープ19に貼着し、その後テープを環状フレーム21に取り付ける順番のウェーハユニット形成ステップS2がなされる場合について示すものであり、後の分割ステップS3におおいて、ブレードダイシングやレーザーダイシングがされる場合を想定するものである。
次に、分割ステップS3について説明する。
図15は、ウェーハ13を分割予定ライン17に沿って切削ブレード66で切削する様子を示すものであり、これにより、図3に示すように、それぞれがデバイス15を含む複数のチップ23に分割される。なお、この分割ステップS3は、ウェーハ13をチップ23に分割するための工程であり、上述したように、レーザーダイシング、SD加工(STEALTH DICING:登録商標)、DBG加工、SDBG加工も採用することができる。
次に、ピックアップステップS4について説明する。
このピックアップステップS4は、上述したように図7(A)~(C)に示す手順で行われるものであり、コレット76によりピックアップされたチップ23は、次の測定ステップS5での測定にかけられる。ここで、ピックアップ装置のコントローラは、ウェーハプローバのコントローラで取得された各デバイス15の属性情報、即ち、位置情報や、「良デバイス」又は「不良デバイス」の判別結果を記憶する判別結果記憶部を有しており、位置情報や判別結果を参照し、以下の測定ステップを実施する。
次に、測定ステップS5について説明する。
この測定ステップS5では、図1に示す裏面観察機構102、側面観察機構112、強度測定機構200の少なくとも1つを利用して行なわれる。検査項目としては、チッピング、裏面粗さ、側面粗さ、抗折強度である。
以上のように各種の測定を終えた「良デバイス」の判別結果を有するチップ23は、チップ収容具501に収容される(ステップS10)。ピックアップ装置のコントローラは、収容された各チップ23のIDと各属性情報を紐付けて記憶する。記憶したデータは適宜出力され、トレーサビリティ(追跡可能性)のためのデータとして利用することができる。
即ち、図1、図2、図13,及び、図14に示すように、
表面の交差する複数の分割予定ライン17で区画された各領域にそれぞれデバイス15が形成されたウェーハ13の処理方法であって、
ウェーハ13の裏面にテープ19を貼着するとともにテープ19の外周を環状フレーム21に装着してウェーハ13とテープ19と環状フレーム21とを有するウェーハユニット11を形成するウェーハユニット形成ステップと、
ウェーハユニット形成ステップを実施する前または後に、ウェーハ13を分割予定ライン17に沿って分割して複数のチップ23(デバイスチップ)を形成する分割ステップと、
分割ステップとウェーハユニット形成ステップを実施した後、ウェーハユニット11からチップ23をピックアップするピックアップステップと、
ピックアップステップでピックアップしたチップ23を測定する測定ステップと、を含み、
少なくともピックアップステップを実施する前に、デバイス15の特性をそれぞれ検査して良デバイスと不良デバイスとを判別して判別結果を記憶する判別ステップを実施し、
測定ステップでは、判別結果に基づき、ピックアップステップでピックアップしたデバイスチップが不良デバイスを含む場合にはチップ23を破壊して抗折強度を測定し、
ピックアップステップでピックアップしたチップ23が良デバイスを含む場合にはチップ23のチッピングと、裏面粗さと、側面粗さと、の少なくともいずれか1つを測定する、ウェーハの処理方法とするものである。
ピックアップステップでピックアップしたチップ23が良デバイスを含む場合には、測定ステップを実施した後、チップ23をチップ収容具501に収容する収容ステップを更に含むこととする。
検査対象となるチップ23の良デバイス、又は、不良デバイスの属性情報を参照するコントローラ1と、
コントローラ1がチップ23が不良デバイスであることの属性情報を認識した際に、チップ23を破壊して抗折強度を測定するための強度測定機構と、
コントローラ1がチップ23が良デバイスであることの属性情報を認識した際に、チッピングと、裏面粗さと、側面粗さと、の少なくともいずれか1つを測定するためのチップ観察機構と、を備えるチップ測定装置とするものである。
11 ウェーハユニット
13 ウェーハ
15 デバイス
17 分割予定ライン
19 テープ
21 環状フレーム
23 デバイスチップ
60 ウェーハ撮像カメラ
62 検査テーブル
64 プローブ
66 切削ブレード
70 ピックアップ機構
76 コレット
80 コレット移動機構
100 チップ観察機構
102 裏面観察機構
112 側面観察機構
150 チップ反転機構
200 強度測定機構
Claims (3)
- 表面の交差する複数の分割予定ラインで区画された各領域にそれぞれデバイスが形成されたウェーハの処理方法であって、
ウェーハの裏面にテープを貼着するとともに該テープの外周を環状フレームに装着して該ウェーハと該テープと該環状フレームとを有するウェーハユニットを形成するウェーハユニット形成ステップと、
該ウェーハユニット形成ステップを実施する前または後に、該ウェーハを該分割予定ラインに沿って分割して複数のデバイスチップを形成する分割ステップと、
該分割ステップと該ウェーハユニット形成ステップを実施した後、該ウェーハユニットから該デバイスチップをピックアップするピックアップステップと、
該ピックアップステップでピックアップした該デバイスチップを測定する測定ステップと、を含み、
少なくとも該ピックアップステップを実施する前に、該デバイスの特性をそれぞれ検査して良デバイスと不良デバイスとを判別して判別結果を記憶する判別ステップを実施し、
該測定ステップでは、該判別結果に基づき、該ピックアップステップでピックアップした該デバイスチップが不良デバイスを含む場合には該デバイスチップを破壊して抗折強度を測定し、
該ピックアップステップでピックアップした該デバイスチップが良デバイスを含む場合には該デバイスチップのチッピングと、裏面粗さと、側面粗さと、の少なくともいずれか1つを測定する、ウェーハの処理方法。 - 該ピックアップステップでピックアップした該デバイスチップが良デバイスを含む場合には、該測定ステップを実施した後、該デバイスチップをチップ収容具に収容する収容ステップを更に含む、ことを特徴とする請求項1に記載のウェーハの処理方法。
- 検査対象となるデバイスチップの良デバイス、又は、不良デバイスの属性情報を参照するコントローラと、
該コントローラが該デバイスチップが不良デバイスであることの属性情報を認識した際に、該デバイスチップを破壊して抗折強度を測定するための強度測定機構と、
該コントローラが該デバイスチップが良デバイスであることの属性情報を認識した際に、チッピングと、裏面粗さと、側面粗さと、の少なくともいずれか1つを測定するためのチップ観察機構と、を備えるチップ測定装置。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019170181A JP7296835B2 (ja) | 2019-09-19 | 2019-09-19 | ウェーハの処理方法、及び、チップ測定装置 |
KR1020200111903A KR20210033897A (ko) | 2019-09-19 | 2020-09-02 | 웨이퍼의 처리 방법 및 칩 측정 장치 |
CN202010959310.1A CN112530866A (zh) | 2019-09-19 | 2020-09-14 | 晶片的处理方法和芯片测量装置 |
TW109131873A TW202114009A (zh) | 2019-09-19 | 2020-09-16 | 晶圓之處理方法以及晶片測量裝置 |
US17/024,210 US11637039B2 (en) | 2019-09-19 | 2020-09-17 | Method of processing wafer, and chip measuring apparatus |
DE102020211723.3A DE102020211723A1 (de) | 2019-09-19 | 2020-09-18 | Verfahren zum bearbeiten eines wafers und eine chipmessvorrichtung |
US18/184,181 US11901234B2 (en) | 2019-09-19 | 2023-03-15 | Method of processing wafer, and chip measuring apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019170181A JP7296835B2 (ja) | 2019-09-19 | 2019-09-19 | ウェーハの処理方法、及び、チップ測定装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021048279A JP2021048279A (ja) | 2021-03-25 |
JP7296835B2 true JP7296835B2 (ja) | 2023-06-23 |
Family
ID=74846078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019170181A Active JP7296835B2 (ja) | 2019-09-19 | 2019-09-19 | ウェーハの処理方法、及び、チップ測定装置 |
Country Status (6)
Country | Link |
---|---|
US (2) | US11637039B2 (ja) |
JP (1) | JP7296835B2 (ja) |
KR (1) | KR20210033897A (ja) |
CN (1) | CN112530866A (ja) |
DE (1) | DE102020211723A1 (ja) |
TW (1) | TW202114009A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115223898B (zh) * | 2022-07-28 | 2023-05-12 | 珠海光翊智能科技有限公司 | 太阳能柔性电池片激光分切裂片分拣平台 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004153270A (ja) | 1999-03-03 | 2004-05-27 | Hitachi Ltd | 半導体素子の分離方法およびその装置並びに半導体素子の搭載方法 |
WO2006008824A1 (ja) | 2004-07-16 | 2006-01-26 | Renesas Technology Corp. | 半導体集積回路装置の製造方法 |
JP2007165706A (ja) | 2005-12-15 | 2007-06-28 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
JP2012084780A (ja) | 2010-10-14 | 2012-04-26 | Renesas Electronics Corp | 半導体装置の製造方法 |
JP2018064021A (ja) | 2016-10-12 | 2018-04-19 | 株式会社ディスコ | 研削装置及びウェーハの加工方法 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6352073B1 (en) * | 1998-11-12 | 2002-03-05 | Kabushiki Kaisha Toshiba | Semiconductor manufacturing equipment |
JP3605009B2 (ja) * | 2000-08-03 | 2004-12-22 | 三洋電機株式会社 | 半導体装置の製造方法 |
US6586707B2 (en) * | 2000-10-26 | 2003-07-01 | Xsil Technology Limited | Control of laser machining |
US6815231B2 (en) * | 2001-06-11 | 2004-11-09 | Hitachi, Ltd. | Method of testing and manufacturing nonvolatile semiconductor memory |
CN1610085A (zh) | 2003-10-24 | 2005-04-27 | 敏盛科技股份有限公司 | 晶粒检测分类装置及其方法 |
GB2420443B (en) * | 2004-11-01 | 2009-09-16 | Xsil Technology Ltd | Increasing die strength by etching during or after dicing |
JP4251203B2 (ja) * | 2006-08-29 | 2009-04-08 | セイコーエプソン株式会社 | 貼合せマザー基板のスクライブ方法および貼合せマザー基板の分割方法 |
JP4879702B2 (ja) * | 2006-10-20 | 2012-02-22 | リンテック株式会社 | ダイソート用シートおよび接着剤層を有するチップの移送方法 |
JP2009094326A (ja) | 2007-10-10 | 2009-04-30 | Disco Abrasive Syst Ltd | ウェーハの研削方法 |
JP5239709B2 (ja) * | 2008-09-30 | 2013-07-17 | セイコーエプソン株式会社 | 圧電振動片用の折り取り冶具、折り取り装置、不良品折り取りシステム |
JP2011091286A (ja) * | 2009-10-26 | 2011-05-06 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
TWI467675B (zh) * | 2011-04-25 | 2015-01-01 | Air Prod & Chem | 用於改善打線製程的引線架清潔方法 |
CH705370A1 (de) * | 2011-07-31 | 2013-01-31 | Kulicke & Soffa Die Bonding Gmbh | Verfahren und Vorrichtung zur Inspektion eines Halbleiterchips vor der Montage. |
CN202693428U (zh) * | 2012-05-04 | 2013-01-23 | 哈尔滨理工大学 | 切屑断裂应变测量装置 |
JP6011066B2 (ja) * | 2012-06-28 | 2016-10-19 | 住友電気工業株式会社 | 半導体装置の製造方法 |
JP5963374B2 (ja) * | 2012-09-23 | 2016-08-03 | 国立大学法人東北大学 | チップ支持基板、チップ支持方法、三次元集積回路、アセンブリ装置及び三次元集積回路の製造方法 |
US9689923B2 (en) | 2013-08-03 | 2017-06-27 | Kla-Tencor Corp. | Adaptive electrical testing of wafers |
US8906745B1 (en) * | 2013-09-12 | 2014-12-09 | Micro Processing Technology, Inc. | Method using fluid pressure to remove back metal from semiconductor wafer scribe streets |
JP6362327B2 (ja) * | 2013-12-26 | 2018-07-25 | 太陽誘電株式会社 | 弾性波デバイスおよびその製造方法 |
CN104851850A (zh) * | 2014-02-14 | 2015-08-19 | 飞思卡尔半导体公司 | 集成电路的背面金属化图形 |
US10359567B2 (en) * | 2015-09-21 | 2019-07-23 | Elenion Technologies, Llc | Test systems and methods for chips in wafer scale photonic systems |
CN105437327B (zh) * | 2015-11-26 | 2018-01-26 | 济南采明实业有限公司 | 一种防潮、防霉、低甲醛型中、高密度纤维板制备方法 |
WO2017105520A1 (en) * | 2015-12-18 | 2017-06-22 | Intel Corporation | Transmissive composite film for application to the backside of a microelectronic device |
CN108701650A (zh) * | 2015-12-30 | 2018-10-23 | 鲁道夫科技公司 | 晶圆切割过程控制 |
JP7134569B2 (ja) * | 2018-12-10 | 2022-09-12 | 株式会社ディスコ | 試験装置 |
-
2019
- 2019-09-19 JP JP2019170181A patent/JP7296835B2/ja active Active
-
2020
- 2020-09-02 KR KR1020200111903A patent/KR20210033897A/ko unknown
- 2020-09-14 CN CN202010959310.1A patent/CN112530866A/zh active Pending
- 2020-09-16 TW TW109131873A patent/TW202114009A/zh unknown
- 2020-09-17 US US17/024,210 patent/US11637039B2/en active Active
- 2020-09-18 DE DE102020211723.3A patent/DE102020211723A1/de active Pending
-
2023
- 2023-03-15 US US18/184,181 patent/US11901234B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004153270A (ja) | 1999-03-03 | 2004-05-27 | Hitachi Ltd | 半導体素子の分離方法およびその装置並びに半導体素子の搭載方法 |
WO2006008824A1 (ja) | 2004-07-16 | 2006-01-26 | Renesas Technology Corp. | 半導体集積回路装置の製造方法 |
JP2007165706A (ja) | 2005-12-15 | 2007-06-28 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
JP2012084780A (ja) | 2010-10-14 | 2012-04-26 | Renesas Electronics Corp | 半導体装置の製造方法 |
JP2018064021A (ja) | 2016-10-12 | 2018-04-19 | 株式会社ディスコ | 研削装置及びウェーハの加工方法 |
Also Published As
Publication number | Publication date |
---|---|
DE102020211723A1 (de) | 2021-03-25 |
US11901234B2 (en) | 2024-02-13 |
US11637039B2 (en) | 2023-04-25 |
US20210090954A1 (en) | 2021-03-25 |
TW202114009A (zh) | 2021-04-01 |
JP2021048279A (ja) | 2021-03-25 |
KR20210033897A (ko) | 2021-03-29 |
CN112530866A (zh) | 2021-03-19 |
US20230223303A1 (en) | 2023-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7146352B2 (ja) | 試験装置 | |
KR101830074B1 (ko) | 프로브핀 본딩 장치용 픽업유닛 | |
KR102181218B1 (ko) | 통합형 테스팅 및 핸들링 장치 | |
JP5858312B1 (ja) | プロービング装置及びプローブコンタクト方法 | |
CN111834243A (zh) | 检查装置和加工装置 | |
KR20050062399A (ko) | 전자 디바이스 처리 시스템 | |
JP7296835B2 (ja) | ウェーハの処理方法、及び、チップ測定装置 | |
JP7366637B2 (ja) | ワークの確認方法、及び、加工方法 | |
TW202331874A (zh) | 晶片的檢查方法 | |
KR101476061B1 (ko) | 반도체 웨이퍼 ocr 소터 | |
TW202132046A (zh) | 加工裝置 | |
JP7436165B2 (ja) | ダイシングユニットの診断方法、及び、ダイシングシステム | |
US7230441B2 (en) | Wafer staging platform for a wafer inspection system | |
WO2022202405A1 (ja) | 処理装置及び位置決め方法 | |
JP7390200B2 (ja) | チップの強度測定方法、試験装置、及び、チップの強度計算方法 | |
JP2022038095A (ja) | 測定装置、及びその異常判定方法 | |
JP2004172480A (ja) | ウェハ検査装置 | |
JPH0384944A (ja) | 半導体検査装置及び検査方法 | |
JP2023086421A (ja) | 測定方法 | |
JPS63127544A (ja) | 半導体製造装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220715 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230525 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230525 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230613 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7296835 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |