CN112530866A - 晶片的处理方法和芯片测量装置 - Google Patents

晶片的处理方法和芯片测量装置 Download PDF

Info

Publication number
CN112530866A
CN112530866A CN202010959310.1A CN202010959310A CN112530866A CN 112530866 A CN112530866 A CN 112530866A CN 202010959310 A CN202010959310 A CN 202010959310A CN 112530866 A CN112530866 A CN 112530866A
Authority
CN
China
Prior art keywords
chip
wafer
picking
measuring
tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010959310.1A
Other languages
English (en)
Inventor
森俊
小林真
梅原冲人
田村一成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN112530866A publication Critical patent/CN112530866A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67271—Sorting devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供晶片的处理方法和芯片测量装置。该晶片在正面的由交叉的多条分割预定线划分的各区域内分别形成有器件，该晶片的处理方法包含如下的步骤：晶片单元形成步骤，将带粘贴在晶片的背面上并将带的外周安装于环状框架，形成具有晶片、带和环状框架的晶片单元；分割步骤，将晶片沿着分割预定线分割而形成多个芯片(器件芯片)；拾取步骤，从晶片单元拾取芯片；和测量步骤，对通过拾取步骤而拾取的芯片进行测量。在实施拾取步骤之前，实施如下的判别步骤：分别对器件的特性进行检查而判别出良好器件和不良器件并存储判别结果。在测量步骤中，根据判别结果，在通过拾取步骤而拾取的器件芯片包含不良器件的情况下，将芯片破坏而测量抗弯强度。

Description

晶片的处理方法和芯片测量装置
技术领域
本发明涉及半导体晶片的处理方法。
背景技术
以往，已知半导体晶片的背面完工状态、切割条件等会影响单片化的芯片的抗弯强度，在按照晶片的品种选定加工条件时预先测量芯片的抗弯强度及崩边等，在测量值的基础上选定最适的加工条件。在专利文献1中，鉴于晶片的加工会影响芯片的抗弯强度，公开了用于不使抗弯强度降低的加工方法。
并且，抗弯强度的测量通过3点弯曲试验来进行，但该3点弯曲试验是按压压头而破坏芯片的试验，因此以往不使用作为产品的晶片而是使用仿制晶片来测量抗弯强度，参照该测量结果而进行作为产品的晶片的加工条件的选定。
专利文献1：日本特开2009-094326号公报
目前，以车载半导体为中心而开始强调芯片(器件芯片)的跟踪性(可追溯性)的重要性。即，要求预先按照每个芯片赋予ID，从而在组装于产品的芯片产生不良情况时，能够参照对该芯片实施的加工或该芯片的特性。
为了实现这样的跟踪性，需要预先记录作为产品的芯片本身的特性、即作为产品的芯片所在的晶片本身的特性，而非记录仿制晶片的抗弯强度等特性。
发明内容
本发明鉴于以上的问题，提供晶片的处理方法和芯片测量装置，能够获得作为产品的芯片的抗弯强度等特性。
根据本发明的一个方式，提供晶片的处理方法，该晶片在正面的由交叉的多条分割预定线划分的各区域内分别形成有器件，其中，该晶片的处理方法包含如下的步骤：晶片单元形成步骤，将带粘贴在晶片的背面上并且将该带的外周安装于环状框架，形成具有该晶片、该带以及该环状框架的晶片单元；分割步骤，在实施该晶片单元形成步骤之前或之后，将该晶片沿着该分割预定线分割而形成多个器件芯片；拾取步骤，在实施了该分割步骤和该晶片单元形成步骤之后，从该晶片单元拾取该器件芯片；以及测量步骤，对通过该拾取步骤而拾取的该器件芯片进行测量，在实施该拾取步骤之前，实施如下的判别步骤：对该器件的特性分别进行检查而判别出良好器件和不良器件，并存储判别结果，在该测量步骤中，根据该判别结果，在通过该拾取步骤而拾取的该器件芯片包含不良器件的情况下，将该器件芯片破坏而测量抗弯强度，在通过该拾取步骤而拾取的该器件芯片包含良好器件的情况下，对该器件芯片的崩边、背面粗糙度以及侧面粗糙度中的任意一个或多个进行测量。
另外，在本发明的一个方式中，有时还包含如下的收纳步骤：在实施了该测量步骤之后，在通过该拾取步骤而拾取的该器件芯片包含良好器件的情况下，将该器件芯片收纳于芯片收纳件。
另外，根据本发明的另一方式，提供芯片测量装置，其具有：控制器，其参照作为检查对象的器件芯片为良好器件或不良器件的属性信息；强度测量机构，其用于当该控制器识别出该器件芯片为不良器件的属性信息时将该器件芯片破坏而测量抗弯强度；以及芯片观察机构，其用于当该控制器识别出该器件芯片为良好器件的属性信息时对崩边、背面粗糙度以及侧面粗糙度中的任意一个或多个进行测量。
根据本发明的一个方式和另一方式，通过利用“不良器件”的芯片来测量抗弯强度，能够将该抗弯强度作为“良好器件”的芯片的属性信息而附加。由此，关于要成为产品因而无法破坏的被判别为“良好器件”的芯片，能够得到抗弯强度的属性信息。该抗弯强度是存在于同一晶片的“不良器件”的测量结果，可靠性高，能够作为被判别为“良好器件”的芯片的抗弯强度而代替利用。另外，关于被判别为“良好器件”的芯片，也能够获取崩边、背面粗糙度以及侧面粗糙度的信息。
附图说明
图1是关于拾取装置的结构省略了一部分结构的立体图。
图2是关于拾取装置的结构省略了一部分结构的立体图。
图3是说明对切削加工后的晶片进行保持的晶片单元的结构的图。
图4是对基于晶片拍摄相机的晶片的拍摄进行说明的图。
图5的(A)是示出配置于顶起机构的上方的晶片单元的剖视图，图5的(B)是将顶起机构的一部分放大而示出的剖视图。
图6是示出拾取机构的立体图。
图7的(A)是示出带已被顶起机构吸引的状态的晶片单元的剖视图，图7的(B)是示出芯片已被顶起机构顶起的状态的晶片单元的剖视图，图7的(C)是示出芯片已被筒夹拾取的状态的晶片单元的剖视图。
图8的(A)是示出下表面观察机构的立体图，图8的(B)是示出对臂的第二支承部进行保持的下表面观察机构的立体图。
图9的(A)是示出对芯片的下表面进行拍摄的拍摄单元的主视图，图9的(B)是示出对芯片的侧面进行拍摄的拍摄单元的主视图。
图10的(A)是示出芯片翻转机构的立体图，图10的(B)是示出对芯片进行保持的芯片翻转机构的立体图，图10的(C)是示出已使芯片翻转的芯片翻转机构的立体图。
图11的(A)是对已将芯片设置于强度测量机构的状态进行说明的图，图11的(B)是对利用压头按压芯片的状态进行说明的图，图11的(C)是对芯片被破坏的状态进行说明的图。
图12是示出晶片的处理方法的一例的流程图。
图13是对通过探测器来测试电特性的情况进行说明的图。
图14是对分割加工前的将晶片粘贴于带而得的晶片单元进行说明的图。
图15是对分割步骤的一例进行说明的图。
标号说明
2：拾取装置；11：晶片单元；13：晶片；15：器件；17：分割预定线；19：带；21：环状框架；23：器件芯片；60：晶片拍摄相机；62：检查台；64：探针；66：切削刀具；70：拾取机构；76：筒夹；80：筒夹移动机构；100：芯片观察机构；102：背面观察机构；112：侧面观察机构；150：芯片翻转机构；200：强度测量机构。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。
图1和图2是示出拾取装置2的结构的图。
拾取装置2具有对构成拾取装置2的各构成要素进行支承的基台4。在基台4的一侧的角部设置有盒载置台5，在盒载置台5上载置有盒5a。在该盒5a中收纳有多张晶片单元11，该晶片单元11是如图3所示那样将通过切削加工等单片化成芯片23的状态的晶片13借助带19保持于环状框架21而得的。
在与图1所示的盒载置台5相邻的位置设置有能够利用两层结构暂放晶片单元的暂放机构10。暂放机构10具有相互平行地配置的一对导轨12。一对导轨12分别具有为了形成两层的搁板而构成的、与X轴方向(第一水平方向、左右方向)和Y轴方向(第二水平方向、前后方向)大致平行的第一支承面12a和第二支承面12b。
如图1所示，第一支承面12a分别按照在第二支承面12b的上方与第二支承面12b重叠的方式进行配置。并且，一对第一支承面12a和一对第二支承面12b分别对晶片单元的端部(环状框架21(图3))的下表面侧进行支承。例如一对第一支承面12a对从盒载置台5搬送的晶片单元进行支承，一对第二支承面12b对从后述的框架固定机构14搬送的晶片单元进行支承。
如图1所示，在与暂放机构10相邻的位置设置有框架固定机构14。框架固定机构14具有：框架支承部16，其对环状框架(图3)的下表面侧进行支承；以及框架按压部18，其配置于框架支承部16的上方，与环状框架(图3)的上表面侧接触。框架支承部16和框架按压部18分别与环状框架(图3)的形状对应而形成为环状，按照相互重叠的方式进行配置。
图1所示的框架支承部16构成为能够沿着Z轴方向(铅垂方向、上下方向)移动。当在以环状框架21(图3)被框架支承部16支承的方式配置晶片单元的状态下使框架支承部16向上方移动时，环状框架21(图3)被框架支承部16和框架按压部18夹持而固定。
另外，关于环状框架21(图3)是否被框架固定机构14适当地固定，例如通过检测框架支承部16与框架按压部18是否经由环状框架(图3)而导通来确认。
另外，如图1所示，在暂放机构10和框架支承部16的上方设置有在盒载置台5与框架固定机构14之间搬送晶片单元11(图3)的搬送机构(搬送单元)20。搬送机构20构成为能够沿着Y轴方向和Z轴方向移动，该搬送机构20具有从上下对晶片单元11的环状框架21(图3)进行把持的第一把持部22a和第二把持部22b。另外，第一把持部22a设置于搬送机构20的盒载置台5侧，第二把持部22b设置于搬送机构20的框架固定机构14侧。
如图1所示，在从盒载置台5搬出晶片单元11(图3)时，在利用第一把持部22a对收纳于盒载置台5的晶片单元11(图3)的端部进行把持的状态下，使搬送机构20沿着Y轴方向移动至暂放机构10侧。由此，将晶片单元11(图3)从盒载置台5拉出，配置于暂放机构10所具有的一对第一支承面12a上(上层)。然后，解除第一把持部22a的把持。
接着，在利用搬送机构20的第二把持部22b对晶片单元11(图3)的盒载置台5侧的端部进行把持的状态下，使搬送机构20沿着Y轴方向移动至框架固定机构14侧。由此，将晶片单元11(图3)搬送至框架支承部16与框架按压部18之间，通过框架支承部16支承环状框架21(图3)。
另外，如图1和图2所示，在框架按压部18的暂放机构10侧设置有将框架按压部18切口而形成的切口部18a。该切口部18a按照搬送机构20能够通过的大小构成。由此，在将晶片单元11(图3)搬送至框架固定机构14时，能够防止搬送机构20与框架按压部18接触。
然后，如图1所示，解除第二把持部22b的把持，使框架支承部16向上方移动。由此，环状框架21(图3)被框架支承部16和框架按压部18夹持而固定。
如图1和图2所示，框架固定机构14支承于对框架固定机构14的位置进行控制的定位机构30。定位机构30具有：X轴移动机构32，其使框架固定机构14沿着X轴方向移动；以及Y轴移动机构42，其使框架固定机构14沿着Y轴方向移动。通过X轴移动机构32和Y轴移动机构42控制框架固定机构14的水平方向的位置。
X轴移动机构32具有在基台4上沿着X轴方向配置的一对导轨34。在一对导轨34之间设置有与一对导轨34大致平行地配置的滚珠丝杠36。另外，在滚珠丝杠36的一个端部连结有使滚珠丝杠36旋转的脉冲电动机38。
移动块40以能够滑动的方式配置于一对导轨34上。在移动块40的下表面侧(背面侧)设置有螺母部(未图示)，该螺母部与滚珠丝杠36螺合。当通过脉冲电动机38使滚珠丝杠36旋转时，移动块40沿着一对导轨34在X轴方向上移动。
Y轴移动机构42具有在移动块40上沿着Y轴方向配置的一对导轨44。在一对导轨44之间设置有与一对导轨44大致平行地配置的滚珠丝杠46。另外，在滚珠丝杠46的一个端部连结有使滚珠丝杠46旋转的脉冲电动机48。
如图1所示，框架固定机构14以能够滑动的方式配置于一对导轨44上。在框架固定机构14的支承部14f设置有螺母部(未图示)，该螺母部与滚珠丝杠46螺合。当通过脉冲电动机48使滚珠丝杠46旋转时，框架固定机构14沿着一对导轨44在Y轴方向上移动。
如图1和图2所示，移动块40构成为板状，在框架固定机构14的下方的位置具有沿上下方向贯通移动块40的开口部41。能够通过该开口部41而进行基于后述的顶起机构50的从下方的顶起。
在基台4上被一对导轨34夹持的区域内设置有矩形状的开口4b。在该开口4b的内部设置有圆筒状的顶起机构(顶起单元)50，该顶起机构50将晶片单元11的晶片13所包含的芯片23(图3)从下表面侧朝向上方而顶起。顶起机构50与由气缸等构成的升降机构(未图示)连接，沿着Z轴方向升降。
当在通过框架固定机构14对晶片单元11(图3)的环状框架21进行固定的状态下通过定位机构30使框架固定机构14沿着X轴方向移动时，将晶片单元11定位于开口4b上。
如图1、图2以及图4所示，在使框架固定机构14移动至顶起机构50的上方的路径上设置有作为拍摄单元的晶片拍摄相机60，该晶片拍摄相机60对框架固定机构14所固定的环状框架21上所粘贴的晶片13(图4)的上表面进行拍摄。
关于晶片拍摄相机60的拍摄，除了在固定于框架固定机构14的状态下进行以外，也可以在固定于框架固定机构14前的通过搬送机构20进行搬送的时机、载置于暂放机构10的时机、载置于盒载置台5的时机等进行。另外，晶片拍摄相机60的配置也能够根据与各时机对应的适当的位置而设计。
如图1和图2所示定位于开口部41的上方的框架固定机构14为了如图5所示那样使要拾取的芯片23的位置与顶起机构50的正上方对齐，通过定位机构30(图1、图2)进行位置调整。
图5的(A)是示出配置于顶起机构50的上方的晶片单元11的剖视图。顶起机构50具有：外层部52，其形成为中空的圆柱状；以及四棱柱状的顶起部54，其配置于外层部52的内部。
图5的(B)是将顶起机构50的一部分放大而示出的剖视图。在外层部52的上表面52a侧形成有沿着外层部52的周向呈同心圆状形成的多个吸引槽52b。吸引槽52b分别经由形成于顶起机构50的内部的吸引路(未图示)和阀56(图5的(A))而与由喷射器等构成的吸引源58连接。
另外，顶起部54具有：第一顶起销54a，其形成为四棱柱状；第二顶起销54b，其形成为中空的四棱柱状，围绕第一顶起销54a；第3顶起销54c，其形成为中空的四棱柱状，围绕第二顶起销54b；以及第4顶起销54d，其形成为中空的四棱柱状，围绕第3顶起销54c。第一顶起销54a、第二顶起销54b、第3顶起销54c、第4顶起销54d分别与由电动机等构成的升降机构(未图示)连接，沿着Z轴方向升降。
当在将晶片单元11定位于顶起机构50的上方的状态下使顶起机构50上升时，配置于与顶起机构50重叠的位置的芯片23被顶起。另外，顶起机构50的尺寸根据芯片23的尺寸适当地调整。
如图2所示，被顶起机构50顶起的芯片23通过拾取机构70进行拾取。拾取机构70具有对顶起机构50所顶起的芯片23进行拾取的筒夹76，并且与对筒夹76的位置进行控制的筒夹移动机构(筒夹移动单元)80连接。
图6是示出拾取机构70的立体图。拾取机构70具有：移动基台72，其与筒夹移动机构80连接；柱状的臂74，其按照从移动基台72沿着X轴方向朝向与筒夹移动机构80相反的一侧的方式配置，将筒夹76和筒夹移动机构80连接。臂74具有：柱状的第一支承部74a，其经由移动基台72而与筒夹移动机构80连接；以及第二支承部74b，其从第一支承部74a的前端部朝向下方突出。
另外，第一支承部74a和第二支承部74b构成为能够相互结合和分离。例如第一支承部74a和第二支承部74b构成为通过工具更换器等而相互装卸自如。另外，第一支承部74a构成为通过X轴方向移动机构74d而在X轴方向上移动，由此，第二支承部74b构成为能够在X轴方向上移动。由此，在收纳于后述的芯片收纳件501内时，能够选择X轴方向的收纳位置。
如图6所示，在第二支承部74b的下端侧固定有对芯片23(图3)进行保持的筒夹76。筒夹76的下表面构成对芯片23进行吸引保持的吸引面76a。吸引面76a经由形成于筒夹76的内部的吸引路(未图示)而与吸引源(未图示)连接。在使芯片23与筒夹76的吸引面76a接触的状态下对吸引面76a作用吸引源的负压，从而通过筒夹76对芯片23进行吸引保持。
如图2所示，拾取机构70与筒夹移动机构80连接。筒夹移动机构80具有：Y轴移动机构82，其使拾取机构70沿着Y轴方向移动；以及Z轴移动机构92，其使拾取机构70沿着Z轴方向移动。通过Y轴移动机构82和Z轴移动机构92来控制筒夹76的Y轴方向和Z轴方向的位置。
Y轴移动机构82具有沿着Y轴方向配置的一对导轨84。在一对导轨84之间设置有与一对导轨84大致平行地配置的滚珠丝杠86。另外，在滚珠丝杠86的一个端部连结有使滚珠丝杠86旋转的脉冲电动机88。
移动块90以能够滑动的方式安装于一对导轨84上。另外，在移动块90设置有螺母部(未图示)，该螺母部与滚珠丝杠86螺合。当通过脉冲电动机88使滚珠丝杠86旋转时，移动块90沿着一对导轨84在Y轴方向上移动。
如图2和图6所示，Z轴移动机构92在移动块90的侧面上具有沿着Z轴方向配置的一对导轨94。在一对导轨94之间设置有与一对导轨94大致平行地配置的滚珠丝杠96。另外，在滚珠丝杠96的一个端部连结有使滚珠丝杠96旋转的脉冲电动机98。
如图6所示，拾取机构70的移动基台72以能够滑动的方式安装于一对导轨94上。另外，在移动基台72设置有螺母部(未图示)，该螺母部与滚珠丝杠96螺合。当通过脉冲电动机98使滚珠丝杠96旋转时，移动基台72沿着一对导轨94在Z轴方向上移动。
通过如上述那样构成的拾取机构70对顶起机构50所顶起的芯片23进行拾取。以下对从晶片13拾取规定的芯片23时的顶起机构50和筒夹76的动作例进行说明。
如图5的(A)所示，首先通过定位机构30使框架固定机构14所固定的晶片单元11移动而配置于顶起机构50的上方。接着，根据晶片拍摄相机60所拍摄的拍摄图像，按照使要拾取的规定的芯片23与顶起机构50的位置重叠的方式对框架固定机构14的位置进行调整。另外，此时拾取机构70的筒夹76配置于与顶起机构50的上表面50a对置的位置(重叠的位置)(参照图7的(A))。
接着，如图7的(A)所示，使顶起机构50向上方移动，使顶起机构50的上表面50a与粘贴于芯片23的背面侧的带19接触。在该状态下，将阀56打开，经由吸引槽52b(参照图5的(B))而对外层部52的上表面52a作用吸引源58的负压。由此，对带19的与顶起机构50接触的区域进行吸引。图7的(A)是示出通过顶起机构50吸引带19的状态的晶片单元11的剖视图。
接着，如图7的(B)所示，使顶起机构50的顶起部54向上方移动，隔着带19而将芯片23的下表面侧朝向上方顶起。此时，构成顶起部54的第一顶起销54a、第二顶起销54b、第3顶起销54c、第4顶起销54d(参照图5的(B))分别按照上端越靠近顶起机构50的中心则越配置于上方的方式进行移动。顶起机构50所顶起的芯片23成为配置于比其他芯片23靠上方的位置的状态。
接着，如图7的(C)所示，使拾取机构70向下方移动，使按照与所顶起的芯片23重叠的方式配置的筒夹76的吸引面76a与顶起机构50所顶起的芯片23的上表面侧接触。并且，在筒夹76的吸引面76a与芯片23接触的状态下对吸引面76a作用负压。由此，芯片23被筒夹76吸引保持。当在该状态下使拾取机构70向上方移动时，芯片23从带19剥离，通过筒夹76进行拾取。
另外，在带19具有通过紫外线的照射而使粘接力降低的性质的情况下，可以具有对顶起机构50的上表面50a侧(图5)照射紫外线的光源。在该情况下，在使顶起机构50与带19接触时(参照图7的(A))，仅对带19中的位于要拾取的芯片23的下侧的区域照射紫外线，能够部分地减弱带19的粘接力。由此，规定的芯片23的拾取变得容易，并且通过带19的未照射紫外线的区域的粘接力维持其他芯片23的配置。
另外，可以在顶起机构50的上表面50a侧、或筒夹76的吸引面76a侧设置有用于对施加至芯片23的载荷进行测量的负载传感器。在该情况下，能够通过负载传感器测量在拾取芯片23时施加至芯片23的载荷。并且，根据负载传感器所测量的载荷，例如能够确认芯片23在拾取时是否发生破损、或能够适当地变更拾取的条件(拾取芯片23时的筒夹76的高度等)。
接着，对用于进行如上述那样拾取的芯片的检查的装置的结构进行说明。
首先，对基于图1和图2所示的芯片观察机构100的观察进行说明。
图1和图2所示的芯片观察机构100具有：背面观察机构102，其对芯片23的背面进行观察；以及侧面观察机构112，其对芯片23的侧面进行观察。背面观察机构102和侧面观察机构112分别具有用于对芯片23进行拍摄的拍摄单元(相机)。
图8的(A)是示出背面观察机构102的立体图。背面观察机构102具有：长方体状的支承基台104；以及柱状的支承构造106，其从支承基台104的一端侧的上表面朝向上方而配置。另外，在支承基台104的另一端侧的上表面上设置有用于对芯片23的背面进行拍摄的背面拍摄单元(背面观察用相机)108。
另外，在基台4与支承基台104之间例如设置有由防振橡胶等防振材料构成的防振部(防振单元)110，背面拍摄单元108配置于该防振部110上。通过防振部110来抑制从基台4向背面拍摄单元108的振动的传递。
臂74的第一支承部74a和第二支承部74b构成为能够相互结合和分离。并且，支承构造106的上表面构成对与第一支承部74a分离的第二支承部74b进行保持的保持部106a。
图8的(B)是示出对臂74的第二支承部74b进行保持的状态的背面观察机构102的立体图。从第一支承部74a分离的第二支承部74b的下表面74c被保持部106a支承。
保持部106a例如与吸引源(未图示)连接，通过对第二支承部74b的下表面74c进行吸引而对第二支承部74b进行保持。不过，对第二支承部74b进行保持的方法没有限制。例如也可以是，通过磁铁构成保持部106a，通过磁力对由磁性材料构成的第二支承部74b的下表面74c进行保持。
在利用保持部106a对从第一支承部74a分离的第二支承部74b进行保持的状态下，背面拍摄单元108对筒夹76所保持的芯片23的背面进行拍摄。由此，能够防止由于筒夹移动机构80的动作等所导致的第一支承部74a的振动传递至芯片23，能够提高背面拍摄单元108对芯片23进行拍摄的精度。
图9的(A)是示出对芯片23的背面进行拍摄的背面拍摄单元108的主视图。如图9的(A)所示，芯片23按照与背面拍摄单元108重叠的方式进行定位，通过背面拍摄单元108对芯片23的背面侧(下表面侧)进行观察。
背面拍摄单元108例如由具有干涉物镜的干涉仪等构成，从而能够测量形成于芯片23的背面的加工痕(锯痕等)微细的凹凸、即背面粗糙度。另外，可以根据背面拍摄单元108所拍摄的图像而测量形成于芯片23的侧面的崩边(缺损)的尺寸等。
如图1和图2所示，在背面观察机构102的旁边设置有侧面观察机构112。如图10的(A)所示，侧面观察机构112具有：柱状的芯片支承台114，其对芯片23进行支承；以及侧面拍摄单元(侧面观察用相机)116，其对芯片23的侧面进行拍摄。
如图10的(A)所示，芯片支承台114的上表面大致水平地形成，构成对芯片23进行支承的支承面114a。另外，芯片支承台114与旋转驱动源(未图示)连接，绕与Z轴大致平行的旋转轴旋转。并且，侧面拍摄单元116配置于能够对配置在支承面114a上的芯片23的侧面进行拍摄的位置。
图9的(B)是示出对芯片23的侧面进行拍摄的侧面拍摄单元116的主视图。如图9的(B)所示，筒夹76所拾取的芯片23配置于芯片支承台114的支承面114a上。另外，在拾取装置2中，在与筒夹76的移动路径重叠的区域内设置有芯片支承台114，因此能够通过筒夹76将芯片23配置于芯片支承台114上。
并且，通过侧面拍摄单元116对芯片支承台114所支承的芯片23的一个侧面进行拍摄。然后，使芯片支承台114旋转规定的角度之后，通过侧面拍摄单元116对芯片23的另一个侧面进行拍摄。这样，观察芯片23的侧面(例如芯片23的四个侧面)，从而测量芯片23的厚度、形成于芯片23的侧面的崩边(缺损)的尺寸等。另外，在侧面拍摄单元116中，可以具有具备干涉物镜的干涉仪等，在该情况下，能够测量芯片23的侧面的微细的凹凸、即侧面粗糙度。
在以上的结构中，拾取装置2可以根据拾取后的芯片23的观察的必要性而仅具有背面观察机构102和侧面观察机构112中的一方，可以不必同时具有背面观察机构102和侧面观察机构112。
另外，在图1、图2所示的侧面观察机构112的芯片支承台114的上方设置有使芯片23的朝向上下地翻转的芯片翻转机构150。芯片翻转机构150构成为能够在利用前端部对芯片23进行保持的状态下绕与X轴方向大致平行的旋转轴旋转180°。
在图10的(A)中示出芯片翻转机构150。芯片翻转机构150具有：板状的基底部150a，其与Y轴方向和Z轴方向大致平行地配置；以及板状的连接部150b，其按照从基底部150a的侧面沿着X轴方向朝向芯片支承台114和侧面拍摄单元116侧的方式而配置。
在连接部150b的前端部设置有从连接部150b的上表面向上方突出的矩形状的芯片保持部150c。芯片保持部150c与芯片23的形状对应而形成为矩形状，其上表面构成对芯片23进行吸引保持的保持面150d。
基底部150a构成为能够绕与X轴方向大致平行的旋转轴旋转180°。另外，芯片保持部150c形成在当基底部150a进行旋转而芯片保持部150c配置于连接部150b的下方时(参照图10的(B))与芯片支承台114的支承面114a对置(重叠)的位置。
在使芯片23的朝向上下地翻转时，首先使基底部150a在第一方向(从侧面拍摄单元116侧观察为逆时针)上旋转180°，使芯片翻转机构150的上下翻转。由此，芯片保持部150c与芯片支承台114所支承的芯片23对置，与芯片23的上表面接触。并且，对芯片保持部150c的保持面150d作用负压，通过芯片保持部150c对芯片23进行吸引保持。图10的(B)是示出对芯片23进行保持的芯片翻转机构150的立体图。
接着，在利用芯片保持部150c对芯片23进行保持的状态下使基底部150a在第二方向(从侧面拍摄单元116侧观察为顺时针)上旋转180°，使芯片翻转机构150的上下翻转。由此，成为芯片23的背面侧(下表面侧(相当于晶片13的背面13b侧))向上方露出的状态，芯片23进行上下翻转。图10的(C)是示出已使芯片23翻转的芯片翻转机构150的立体图。
并且，通过筒夹76对向上方露出的芯片23的背面侧进行保持。由此，能够在使芯片23的背面侧朝上的状态下将芯片23搬送至强度测量机构200(图1)。这样，通过芯片翻转机构150能够变更要搬送至强度测量机构200的芯片23的上下方向的朝向。
如图2所示，通过筒夹76将作为抗弯强度(弯曲强度)的测量对象的芯片搬送至强度测量机构200。强度测量机构200对如图11的(A)所示那样被隔开间隔配置的支承部208支承的芯片23如图11的(B)、图11的(C)所示那样按压压头238的前端部，从而实施芯片23的3点弯曲试验。
如图11的(A)所示，在支承部208的上表面上设置有用于与芯片23的下表面侧接触的由柔软的材料构成的接触部件211，利用该接触部件211对芯片23的下表面进行保持，从而在与支承部208b之间形成有间隙，防止由于支承部208b所导致的芯片23的损伤。
如图11的(B)、图11的(C)所示，当将压头238慢慢按下时，芯片23的下表面侧与两侧的支承部208b抵接而从下侧被支承，并且芯片23的上表面侧被压头238按压，从而能够实施3点弯曲试验。通过芯片23的按压而施加至压头238的载荷(Z轴方向的力)通过未图示的载荷测量器进行测量，根据该测量值，进行芯片23的抗弯强度(弯曲强度)的计算。
如图11的(C)所示，在芯片23被破坏时，芯片23的碎片23a飞散而附着于压头238的表面上。当保持该碎片23a附着于压头238的状态时，给试验精度带来不良影响，因此在压头238的附近设置有空气喷嘴239，该空气喷嘴239用于对压头238的侧面吹送空气而将碎片23a吹散。在试验开始前，优选每次从空气喷嘴239对压头238吹送空气而进行吹气。
接着，对利用以上的装置结构的晶片的处理方法进行说明。图12是示出晶片的处理方法的一例的流程图，希望适当地参照。
<判别步骤>
首先，对判别步骤S1进行说明，该判别步骤S1对排列在晶片上的各器件的特性进行检查而判别出“良好器件”和“不良器件”。
如图13所示，将作为检查对象的晶片13载置于晶片探测器的检查台62上，使探针64与形成于晶片13的正面13a侧的器件15接触，从而对各器件15的电特性进行测试而利用未图示的控制器判别出“良好器件”和“不良器件”。
在晶片探测器的控制器中，将各器件15的位置信息、电特性等属性信息与器件15的ID相关联而记录，能够在之后利用所记录的属性信息。并且，关于电特性良好的器件15，作为属性信息赋予“良好器件”，关于电特性不良的器件15，作为属性信息赋予“不良器件”而进行记录。另外，由晶片探测器的控制器获取并存储的信息例如通过通信而传递至拾取装置的控制器，由此能够在拾取装置侧参照各器件15的属性信息。
另外，如图12所示，判别步骤S1只要在拾取步骤S4之前的时机实施即可，没有特别限定，可以在步骤S21、S22、S23中的任意阶段实施。
<晶片单元形成步骤>
接着，对晶片单元形成步骤S2进行说明。
图14示出如下的晶片单元11：晶片13的背面13b粘贴在带19上且借助带19而利用环状框架21对晶片13进行保持。在图14中，示出进行晶片单元形成步骤S2的情况，该晶片单元形成步骤S2将分割加工前(分割步骤S3)的晶片13粘贴于带19，然后将带安装于环状框架21，设想在之后的分割步骤S3中进行刀具切割或激光切割的情况。
另外，晶片单元形成步骤S2也可以在分割加工后(分割步骤S3)进行。具体而言，在采用利用刀具沿着分割预定线在工件正面上形成半切割槽后利用背面磨削对工件进行分割的所谓的DBG(Dicing Before Grinding，先切割再研磨)加工、实施了SD加工后对工件的背面进行磨削而进行分割的SDBG(Stealth Dicing Before Grinding，磨削前隐形切割)加工的情况下，对晶片13预先进行用于分割的处理后，粘贴于带19。
<分割步骤>
接着，对分割步骤S3进行说明。
图15示出利用切削刀具66沿着分割预定线17对晶片13进行切削的情况，通过该切削，如图3所示，分割成分别包含器件15的多个芯片23。另外，该分割步骤S3是用于将晶片13分割成芯片23的工序，如上所述，也可以采用激光切割、SD加工(STEALTH DICING：注册商标)、DBG加工、SDBG加工。
<拾取步骤>
接着，对拾取步骤S4进行说明。
该拾取步骤S4如上述那样按照图7的(A)～图7的(C)所示的步骤进行，将通过筒夹76拾取的芯片23用于接下来的测量步骤S5的测量。这里，拾取装置的控制器具有判别结果存储部，该判别结果存储部存储晶片探测器的控制器所获取的各器件15的属性信息即位置信息及“良好器件”或“不良器件”的判别结果，参照位置信息及判别结果而实施以下的测量步骤。
<测量步骤>
接着，对测量步骤S5进行说明。
在该测量步骤S5中，利用图1所示的背面观察机构102、侧面观察机构112、强度测量机构200中的至少一个来进行。检查项目是崩边、背面粗糙度、侧面粗糙度以及抗弯强度。
这里，在所拾取的芯片23具有“不良器件”的判别结果的情况下，拾取装置的控制器判断为要对该芯片23进行抗弯强度的测量，将芯片23搬送至强度测量机构200(抗弯强度测量、记录步骤S6)。虽然被测量抗弯强度的芯片23为“不良器件”、电特性不良，但是认为抗弯强度这样的机械特性不会相对于“良好器件”发生变化，因此能够将该“不良器件”的抗弯强度作为“良好器件”的抗弯强度而参照。即，为了测量抗弯强度，需要将芯片破坏，但通过这样将“不良器件”用于抗弯强度的测量，能够不破坏“良好器件”而获取抗弯强度的数据。另外，这里所获取的抗弯强度的数据通过控制器而附加至其他“良好器件”的属性信息中。
另一方面，在所拾取的芯片23具有“良好器件”的判别结果的情况下，拾取装置的控制器判断为要对该芯片23进行崩边、背面粗糙度以及侧面粗糙度的测量(步骤S7、S8、S9)，将芯片23依次搬送至背面观察机构102、侧面观察机构112。
<收纳步骤>
将如上述那样结束了各种测量的具有“良好器件”的判别结果的芯片23收纳于芯片收纳件501(步骤S10)。拾取装置的控制器将所收纳的各芯片23的ID和各属性信息相关联而存储。将所存储的数据适当地输出而能够作为用于跟踪性(可追溯性)的数据进行利用。
另外，关于具有“良好器件”的判别结果的芯片23，拾取装置的控制器也可以判断为要进行抗弯强度的测量(步骤S11)。
如上述那样，能够实现本发明。
即，如图1、图2、图13以及图14所示，得到晶片的处理方法，是在正面的由交叉的多条分割预定线17划分的各区域内分别形成有器件15的晶片13的处理方法，其中，
该晶片的处理方法包含如下的步骤：
晶片单元形成步骤，将带19粘贴在晶片13的背面上并且将带19的外周安装于环状框架21，形成具有晶片13、带19以及环状框架21的晶片单元11；
分割步骤，在实施晶片单元形成步骤之前或之后，将晶片13沿着分割预定线17分割而形成多个芯片23(器件芯片)；
拾取步骤，在实施了分割步骤和晶片单元形成步骤之后，从晶片单元11拾取芯片23；以及
测量步骤，对通过拾取步骤而拾取的芯片23进行测量，
至少在实施拾取步骤之前，实施如下的判别步骤：对器件15的特性分别进行检查而判别出良好器件和不良器件，并存储判别结果，
在测量步骤中，根据判别结果，在通过拾取步骤而拾取的器件芯片包含不良器件的情况下，将芯片23破坏而测量抗弯强度，
在通过拾取步骤而拾取的芯片23包含良好器件的情况下，对芯片23的崩边、背面粗糙度以及侧面粗糙度中的至少任意一个进行测量。
这里，通过利用“不良器件”的芯片来测量抗弯强度，能够将该抗弯强度作为“良好器件”的芯片的属性信息而附加。由此，关于要成为产品因而无法破坏的被判别为“良好器件”的芯片，能够得到抗弯强度的属性信息。该抗弯强度是存在于同一晶片的“不良器件”的测量结果，可靠性高，能够作为被判别为“良好器件”的芯片的抗弯强度而代替利用。另外，关于被判别为“良好器件”的芯片，也能够获取崩边、背面粗糙度以及侧面粗糙度的信息。
另外，如图1和图2所示，
晶片的处理方法有时还包含如下的收纳步骤：在实施了测量步骤之后，在通过拾取步骤而拾取的芯片23包含良好器件的情况下，将芯片23收纳于芯片收纳件501。
由此，能够将芯片23收纳于芯片收纳件501而集中搬出、发货。
另外，如图1和图2所示，得到芯片测量装置，其具有：
控制器1，其参照作为检查对象的芯片23为良好器件或不良器件的属性信息；
强度测量机构，其用于当控制器1识别出芯片23为不良器件的属性信息时将芯片23破坏而测量抗弯强度；以及
芯片观察机构，其用于当控制器1识别出芯片23为良好器件的属性信息时对崩边、背面粗糙度以及侧面粗糙度中的至少任意一个进行测量。
由此，关于要成为产品因而无法破坏的被判别为“良好器件”的芯片，能够得到抗弯强度的属性信息。

Claims (3)

1.一种晶片的处理方法，该晶片在正面的由交叉的多条分割预定线划分的各区域内分别形成有器件，其中，
该晶片的处理方法包含如下的步骤：
晶片单元形成步骤，将带粘贴在晶片的背面上并且将该带的外周安装于环状框架，形成具有该晶片、该带以及该环状框架的晶片单元；
分割步骤，在实施该晶片单元形成步骤之前或之后，将该晶片沿着该分割预定线分割而形成多个器件芯片；
拾取步骤，在实施了该分割步骤和该晶片单元形成步骤之后，从该晶片单元拾取该器件芯片；以及
测量步骤，对通过该拾取步骤而拾取的该器件芯片进行测量，
在实施该拾取步骤之前，实施如下的判别步骤：对该器件的特性分别进行检查而判别出良好器件和不良器件，并存储判别结果，
在该测量步骤中，根据该判别结果，在通过该拾取步骤而拾取的该器件芯片包含不良器件的情况下，将该器件芯片破坏而测量抗弯强度，在通过该拾取步骤而拾取的该器件芯片包含良好器件的情况下，对该器件芯片的崩边、背面粗糙度以及侧面粗糙度中的任意一个或多个进行测量。
2.根据权利要求1所述的晶片的处理方法，其中，
该晶片的处理方法还包含如下的收纳步骤：在实施了该测量步骤之后，在通过该拾取步骤而拾取的该器件芯片包含良好器件的情况下，将该器件芯片收纳于芯片收纳件。
3.一种芯片测量装置，其具有：
控制器，其参照作为检查对象的器件芯片为良好器件或不良器件的属性信息；
强度测量机构，其用于当该控制器识别出该器件芯片为不良器件的属性信息时将该器件芯片破坏而测量抗弯强度；以及
芯片观察机构，其用于当该控制器识别出该器件芯片为良好器件的属性信息时对崩边、背面粗糙度以及侧面粗糙度中的任意一个或多个进行测量。
CN202010959310.1A 2019-09-19 2020-09-14 晶片的处理方法和芯片测量装置 Pending CN112530866A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-170181 2019-09-19
JP2019170181A JP7296835B2 (ja) 2019-09-19 2019-09-19 ウェーハの処理方法、及び、チップ測定装置

Publications (1)

Publication Number Publication Date
CN112530866A true CN112530866A (zh) 2021-03-19

Family

ID=74846078

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010959310.1A Pending CN112530866A (zh) 2019-09-19 2020-09-14 晶片的处理方法和芯片测量装置

Country Status (5)

Country Link
US (2) US11637039B2 (zh)
JP (1) JP7296835B2 (zh)
KR (1) KR20210033897A (zh)
CN (1) CN112530866A (zh)
DE (1) DE102020211723A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115223898B (zh) * 2022-07-28 2023-05-12 珠海光翊智能科技有限公司 太阳能柔性电池片激光分切裂片分拣平台

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6352073B1 (en) * 1998-11-12 2002-03-05 Kabushiki Kaisha Toshiba Semiconductor manufacturing equipment
JP2004153270A (ja) 1999-03-03 2004-05-27 Hitachi Ltd 半導体素子の分離方法およびその装置並びに半導体素子の搭載方法
JP3605009B2 (ja) * 2000-08-03 2004-12-22 三洋電機株式会社 半導体装置の製造方法
ATE346715T1 (de) * 2000-10-26 2006-12-15 Xsil Technology Ltd Steueurung von laserbearbeitung
US6815231B2 (en) * 2001-06-11 2004-11-09 Hitachi, Ltd. Method of testing and manufacturing nonvolatile semiconductor memory
CN1610085A (zh) 2003-10-24 2005-04-27 敏盛科技股份有限公司 晶粒检测分类装置及其方法
WO2006008824A1 (ja) 2004-07-16 2006-01-26 Renesas Technology Corp. 半導体集積回路装置の製造方法
GB2420443B (en) * 2004-11-01 2009-09-16 Xsil Technology Ltd Increasing die strength by etching during or after dicing
JP2007165706A (ja) 2005-12-15 2007-06-28 Renesas Technology Corp 半導体集積回路装置の製造方法
JP4251203B2 (ja) * 2006-08-29 2009-04-08 セイコーエプソン株式会社 貼合せマザー基板のスクライブ方法および貼合せマザー基板の分割方法
JP4879702B2 (ja) * 2006-10-20 2012-02-22 リンテック株式会社 ダイソート用シートおよび接着剤層を有するチップの移送方法
JP2009094326A (ja) 2007-10-10 2009-04-30 Disco Abrasive Syst Ltd ウェーハの研削方法
JP5239709B2 (ja) * 2008-09-30 2013-07-17 セイコーエプソン株式会社 圧電振動片用の折り取り冶具、折り取り装置、不良品折り取りシステム
JP2011091286A (ja) * 2009-10-26 2011-05-06 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2012084780A (ja) 2010-10-14 2012-04-26 Renesas Electronics Corp 半導体装置の製造方法
WO2012148967A2 (en) * 2011-04-25 2012-11-01 Air Products And Chemicals, Inc. Cleaning lead-frames to improve wirebonding process
CH705370A1 (de) * 2011-07-31 2013-01-31 Kulicke & Soffa Die Bonding Gmbh Verfahren und Vorrichtung zur Inspektion eines Halbleiterchips vor der Montage.
CN202693428U (zh) * 2012-05-04 2013-01-23 哈尔滨理工大学 切屑断裂应变测量装置
JP6011066B2 (ja) * 2012-06-28 2016-10-19 住友電気工業株式会社 半導体装置の製造方法
WO2014046052A1 (ja) * 2012-09-23 2014-03-27 国立大学法人東北大学 チップ支持基板、チップ支持方法、三次元集積回路、アセンブリ装置及び三次元集積回路の製造方法
US9689923B2 (en) 2013-08-03 2017-06-27 Kla-Tencor Corp. Adaptive electrical testing of wafers
US8906745B1 (en) * 2013-09-12 2014-12-09 Micro Processing Technology, Inc. Method using fluid pressure to remove back metal from semiconductor wafer scribe streets
JP6362327B2 (ja) * 2013-12-26 2018-07-25 太陽誘電株式会社 弾性波デバイスおよびその製造方法
CN104851850A (zh) * 2014-02-14 2015-08-19 飞思卡尔半导体公司 集成电路的背面金属化图形
US10359567B2 (en) * 2015-09-21 2019-07-23 Elenion Technologies, Llc Test systems and methods for chips in wafer scale photonic systems
CN105437327B (zh) * 2015-11-26 2018-01-26 济南采明实业有限公司 一种防潮、防霉、低甲醛型中、高密度纤维板制备方法
WO2017105520A1 (en) * 2015-12-18 2017-06-22 Intel Corporation Transmissive composite film for application to the backside of a microelectronic device
US11315832B2 (en) * 2015-12-30 2022-04-26 Onto Innovation Inc. Wafer singulation process control
JP6719825B2 (ja) 2016-10-12 2020-07-08 株式会社ディスコ 研削装置及びウェーハの加工方法
JP7134569B2 (ja) * 2018-12-10 2022-09-12 株式会社ディスコ 試験装置

Also Published As

Publication number Publication date
US11901234B2 (en) 2024-02-13
KR20210033897A (ko) 2021-03-29
JP2021048279A (ja) 2021-03-25
DE102020211723A1 (de) 2021-03-25
US20230223303A1 (en) 2023-07-13
TW202114009A (zh) 2021-04-01
US20210090954A1 (en) 2021-03-25
JP7296835B2 (ja) 2023-06-23
US11637039B2 (en) 2023-04-25

Similar Documents

Publication Publication Date Title
JP7146352B2 (ja) 試験装置
KR101830074B1 (ko) 프로브핀 본딩 장치용 픽업유닛
KR102181218B1 (ko) 통합형 테스팅 및 핸들링 장치
JP6765926B2 (ja) 加工装置
JP5987967B2 (ja) プロービング装置及びプローブコンタクト方法
CN111834243A (zh) 检查装置和加工装置
TW202109659A (zh) 工件之確認方法以及加工方法
US11901234B2 (en) Method of processing wafer, and chip measuring apparatus
JP3099235B2 (ja) ウエハ検査装置
TW202331874A (zh) 晶片的檢查方法
KR20140089298A (ko) 웨이퍼 표면 검사 장치
TWI853092B (zh) 晶圓之處理方法以及晶片測量裝置
TW202303085A (zh) 試驗裝置及試驗方法
JPS62262438A (ja) ウエハ処理装置
JP7390200B2 (ja) チップの強度測定方法、試験装置、及び、チップの強度計算方法
JP7436165B2 (ja) ダイシングユニットの診断方法、及び、ダイシングシステム
JP7526616B2 (ja) 測定装置、及びその異常判定方法
JP2004172480A (ja) ウェハ検査装置
WO2022202405A1 (ja) 処理装置及び位置決め方法
JPH0384944A (ja) 半導体検査装置及び検査方法
JP2021077687A (ja) ピックアップ装置
JPS63148653A (ja) 基板処理装置
JPS6251236A (ja) ウエハ処理システム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination