JP2006351624A - 半導体ウェーハの検査方法 - Google Patents
半導体ウェーハの検査方法 Download PDFInfo
- Publication number
- JP2006351624A JP2006351624A JP2005172642A JP2005172642A JP2006351624A JP 2006351624 A JP2006351624 A JP 2006351624A JP 2005172642 A JP2005172642 A JP 2005172642A JP 2005172642 A JP2005172642 A JP 2005172642A JP 2006351624 A JP2006351624 A JP 2006351624A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- mask material
- crystal
- crystal defects
- protected area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/9501—Semiconductor wafers
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【解決手段】 本発明に係る半導体ウェーハの検査方法は、半導体ウェーハの素子構造膜を薬液により剥離して半導体ウェーハの結晶表面を露出し(ステップS1)、水洗・乾燥し(ステップS2)、マスク材により半導体ウェーハの保護領域を被覆し(ステップS3)、非保護領域の結晶欠陥を表出させるように、半導体ウェーハを選択エッチングし(ステップS4)、マスク材を除去し(ステップS5)、洗浄処理の後(ステップS6)、保護領域および非保護領域を、光学式欠陥検査装置またはビーム式欠陥検査装置によりそれぞれ定量測定し(ステップS7)、この測定結果に基づいて、半導体ウェーハの結晶欠陥数を算出する(ステップS8)。
【選択図】 図1
Description
2 チップ領域
3 保護領域
4 非保護領域
5 第1の保護領域
6 第2の保護領域
7 第3の保護領域
8 第4の保護領域
Claims (5)
- 半導体ウェーハの素子構造膜を薬液により剥離して前記半導体ウェーハの結晶表面を露出させ、
前記半導体ウェーハの結晶表面を保護するためのマスク材により前記半導体ウェーハの結晶表面の一部である保護領域を被覆し、
前記結晶表面を前記マスク材により被覆した後、前記半導体ウェーハのうち前記マスク材により被覆されていない半導体ウェーハの結晶表面である非保護領域の結晶欠陥を表出させるように、前記半導体ウェーハを選択エッチングし、
前記選択エッチングの後、前記マスク材を除去し、
前記保護領域および前記非保護領域を、光学式欠陥検査装置またはビーム式欠陥検査装置によりそれぞれ定量測定し、
この測定結果に基づいて、前記半導体ウェーハの結晶欠陥数を算出することを特徴とする半導体ウェーハの検査方法。 - 前記保護領域の測定値と前記非保護領域の測定値との差分により、半導体ウェーハの結晶欠陥数を算出することを特徴とする請求項1に半導体ウェーハの検査方法。
- 前記半導体ウェーハの素子構造膜を複数の工程に分けて剥離する場合に、前記複数の工程の間に、前記半導体ウェーハの表面の一部である第1の保護領域をマスク材で被覆し、
前記半導体ウェーハの素子構造膜を剥離して前記半導体ウェーハの結晶表面を露出した後、前記半導体ウェーハの表面のうち前記第1の保護領域以外の第2の保護領域をマスク材で被覆し、
前記半導体ウェーハを選択エッチングし、それぞれのマスク材を除去した後、前記第1の保護領域、第2の保護領域および前記非保護領域を、光学式欠陥検査装置またはビーム式欠陥検査装置によりそれぞれ定量測定し、
この測定結果に基づいて、前記半導体ウェーハの結晶欠陥数を算出することを特徴とする請求項1に記載の半導体ウェーハの検査方法。 - 前記半導体ウェーハの素子構造膜を剥離する前に、前記半導体ウェーハの表面の一部である第3の保護領域をマスク材で被覆し、
前記半導体ウェーハの素子構造膜を剥離して前記半導体ウェーハの結晶表面を露出した後、前記半導体ウェーハの表面のうち前記第3の保護領域以外の第4の保護領域をマスク材で被覆し、
前記半導体ウェーハを選択エッチングし、それぞれのマスク材を除去した後、前記第4の保護領域および前記非保護領域を光学式欠陥検査装置またはビーム式欠陥検査装置によりそれぞれ定量測定するとともに、前記第3の保護領域を透過型電子顕微鏡により写真観察により測定し、
この測定結果に基づいて、前記半導体ウェーハの結晶欠陥数を算出することを特徴とする請求項1に記載の半導体ウェーハの検査方法。 - 前記マスク材は、4フッ化エチレンテープ、ポリイミドテープ、レジスト、ワックスのうち何れかであることを特徴とする請求項1ないし4の何れかに記載の半導体ウェーハの検査方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005172642A JP4755855B2 (ja) | 2005-06-13 | 2005-06-13 | 半導体ウェーハの検査方法 |
US11/444,301 US7531462B2 (en) | 2005-06-13 | 2006-06-01 | Method of inspecting semiconductor wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005172642A JP4755855B2 (ja) | 2005-06-13 | 2005-06-13 | 半導体ウェーハの検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006351624A true JP2006351624A (ja) | 2006-12-28 |
JP4755855B2 JP4755855B2 (ja) | 2011-08-24 |
Family
ID=37524602
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005172642A Expired - Fee Related JP4755855B2 (ja) | 2005-06-13 | 2005-06-13 | 半導体ウェーハの検査方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7531462B2 (ja) |
JP (1) | JP4755855B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100865457B1 (ko) | 2007-08-16 | 2008-10-28 | 주식회사 동부하이텍 | 세정공정의 안정성 확인 방법 |
KR100912342B1 (ko) * | 2008-02-14 | 2009-08-14 | 주식회사 실트론 | 반응이온에칭을 이용한 웨이퍼의 결함 검출방법 및 이를위한 웨이퍼 구조 |
JP2013118333A (ja) * | 2011-12-05 | 2013-06-13 | Shin Etsu Handotai Co Ltd | エピタキシャルウエーハの欠陥評価方法 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9618897D0 (en) | 1996-09-10 | 1996-10-23 | Bio Rad Micromeasurements Ltd | Micro defects in silicon wafers |
GB0308182D0 (en) * | 2003-04-09 | 2003-05-14 | Aoti Operating Co Inc | Detection method and apparatus |
US20070000434A1 (en) * | 2005-06-30 | 2007-01-04 | Accent Optical Technologies, Inc. | Apparatuses and methods for detecting defects in semiconductor workpieces |
TWI391645B (zh) * | 2005-07-06 | 2013-04-01 | Nanometrics Inc | 晶圓或其他工作表面下污染物及缺陷非接觸測量之差分波長光致發光 |
TWI439684B (zh) | 2005-07-06 | 2014-06-01 | Nanometrics Inc | 具自晶圓或其他工件特定材料層所發射光致發光信號優先偵測之光致發光成像 |
US20070008526A1 (en) * | 2005-07-08 | 2007-01-11 | Andrzej Buczkowski | Apparatus and method for non-contact assessment of a constituent in semiconductor workpieces |
US20070176119A1 (en) * | 2006-01-30 | 2007-08-02 | Accent Optical Technologies, Inc. | Apparatuses and methods for analyzing semiconductor workpieces |
US20080263074A1 (en) * | 2007-04-23 | 2008-10-23 | William Paul Bissett | Data conversion system and method |
KR100875164B1 (ko) * | 2007-06-26 | 2008-12-22 | 주식회사 동부하이텍 | 웨이퍼의 세정 방법 |
JP4758492B2 (ja) * | 2009-03-24 | 2011-08-31 | トヨタ自動車株式会社 | 単結晶の欠陥密度測定方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003318242A (ja) * | 2002-04-23 | 2003-11-07 | Shin Etsu Handotai Co Ltd | シリコン基板の評価方法 |
JP2004179638A (ja) * | 2002-11-14 | 2004-06-24 | Toshiba Corp | 半導体ウェーハの処理方法、半導体ウェーハの検査方法、半導体装置の開発方法、および半導体ウェーハ処理装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2653566B2 (ja) | 1991-03-27 | 1997-09-17 | 株式会社東芝 | 半導体基板評価方法及び装置 |
JP2000082679A (ja) * | 1998-07-08 | 2000-03-21 | Canon Inc | 半導体基板とその作製方法 |
JP2002122980A (ja) * | 2000-10-17 | 2002-04-26 | Hitachi Ltd | 半導体集積回路装置の製造方法およびフォトマスクの製造方法 |
AU2003255254A1 (en) * | 2002-08-08 | 2004-02-25 | Glenn J. Leedy | Vertical system integration |
JP4876548B2 (ja) * | 2005-11-22 | 2012-02-15 | セイコーエプソン株式会社 | 電気光学装置の製造方法 |
-
2005
- 2005-06-13 JP JP2005172642A patent/JP4755855B2/ja not_active Expired - Fee Related
-
2006
- 2006-06-01 US US11/444,301 patent/US7531462B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003318242A (ja) * | 2002-04-23 | 2003-11-07 | Shin Etsu Handotai Co Ltd | シリコン基板の評価方法 |
JP2004179638A (ja) * | 2002-11-14 | 2004-06-24 | Toshiba Corp | 半導体ウェーハの処理方法、半導体ウェーハの検査方法、半導体装置の開発方法、および半導体ウェーハ処理装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100865457B1 (ko) | 2007-08-16 | 2008-10-28 | 주식회사 동부하이텍 | 세정공정의 안정성 확인 방법 |
KR100912342B1 (ko) * | 2008-02-14 | 2009-08-14 | 주식회사 실트론 | 반응이온에칭을 이용한 웨이퍼의 결함 검출방법 및 이를위한 웨이퍼 구조 |
JP2013118333A (ja) * | 2011-12-05 | 2013-06-13 | Shin Etsu Handotai Co Ltd | エピタキシャルウエーハの欠陥評価方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4755855B2 (ja) | 2011-08-24 |
US20060281281A1 (en) | 2006-12-14 |
US7531462B2 (en) | 2009-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4755855B2 (ja) | 半導体ウェーハの検査方法 | |
US6358676B1 (en) | Method for reworking photoresist | |
JP4382438B2 (ja) | 半導体ウェーハの検査方法、半導体装置の開発方法、半導体装置の製造方法、および半導体ウェーハ処理装置 | |
US6210846B1 (en) | Exposure during rework for enhanced resist removal | |
US8852673B2 (en) | Defect monitoring for resist layer | |
KR100785107B1 (ko) | 디스컴 유도 결함들을 감소시킴으로써 고품질의 다양한 두께를 갖는 산화물층들을 형성하는 방법 | |
US20080299682A1 (en) | Method for removing poly silicon | |
US6887793B2 (en) | Method for plasma etching a wafer after backside grinding | |
TWI298117B (en) | Method of stabilizing reticle film on reticle | |
US20050034744A1 (en) | Rinse solution and methods for forming and cleaning a semiconductor device | |
JP2001208531A (ja) | 膜厚分布測定方法 | |
JP4612659B2 (ja) | 半導体ウェーハの検査方法、半導体装置の開発方法、および半導体ウェーハ処理装置 | |
JP5002439B2 (ja) | ウォーターマークの評価方法及び評価装置 | |
WO2022062483A1 (zh) | 用于显微镜的刻蚀凹坑半导体样品的制备方法 | |
US6432618B1 (en) | Method for forming high quality multiple thickness oxide layers by reducing descum induced defects | |
US11205575B2 (en) | Method for stripping one or more layers from a semiconductor wafer | |
KR100778860B1 (ko) | 반도체 소자의 불량분석 방법 | |
KR100533387B1 (ko) | 반도체소자의 역공정 방법 | |
KR100642925B1 (ko) | 포토레지스트 잔류물 제거 방법 | |
KR100713343B1 (ko) | 소자 분리막 형성 공정에서의 미세 파티클 검출 및 제거방법 | |
Fu et al. | Effects of wet-cleans and surface treatments on the adhesion of a photoresist to HDP-oxide substrate | |
KR20050063320A (ko) | 노광용 마스크의 제조 방법 | |
JPH03107845A (ja) | レジストパターンの検査方法 | |
JP2006179702A (ja) | レジストパターンの欠陥検査方法 | |
JPH1197499A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080519 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110422 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110506 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110530 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |