KR100533387B1 - 반도체소자의 역공정 방법 - Google Patents

반도체소자의 역공정 방법 Download PDF

Info

Publication number
KR100533387B1
KR100533387B1 KR1019980021589A KR19980021589A KR100533387B1 KR 100533387 B1 KR100533387 B1 KR 100533387B1 KR 1019980021589 A KR1019980021589 A KR 1019980021589A KR 19980021589 A KR19980021589 A KR 19980021589A KR 100533387 B1 KR100533387 B1 KR 100533387B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
target layer
layer
etching
reverse process
Prior art date
Application number
KR1019980021589A
Other languages
English (en)
Other versions
KR20000001367A (ko
Inventor
탁병석
유용구
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1019980021589A priority Critical patent/KR100533387B1/ko
Publication of KR20000001367A publication Critical patent/KR20000001367A/ko
Application granted granted Critical
Publication of KR100533387B1 publication Critical patent/KR100533387B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Sampling And Sample Adjustment (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 불량이 발생된 반도체소자를 기계적 연마법과 화학적 식각을 통해 균일한 역공정을 수행하여 목표층을 정확하게 노출시킴으로서 불량원인을 분석할 수 있도록 한 반도체소자의 역공정 방법에 관한 것으로, 본 발명은 반도체소자의 표면에서부터 목표층 상부의 절연막 일정높이까지 기계적 연마를 실시하는 단계와, 목표층 상부에 남아있는 절연막을 화학적 식각으로 제거하여 목표층을 노출시키는 단계와, 노출된 목표층을 세정하는 단계로 이루어져 균일한 식각으로 목표층을 정확하게 관찰할 수 있다.

Description

반도체소자의 역공정 방법
본 발명은 반도체소자의 역공정 방법에 관한 것으로서, 보다 상세하게는 불량이 발생된 반도체소자를 기계적 연마법과 화학적 식각을 통해 균일한 역공정을 수행하여 목표층을 정확하게 노출시킴으로서 불량원인을 분석할 수 있도록 한 반도체소자의 역공정 방법에 관한 것이다.
최근들어 반도체소자의 초고집적화가 이루어짐에 따라 회로선폭이 급격히 감소하고 배선은 다층으로 형성되기 때문에 정확한 관찰에 어려움이 있다.
일반적으로, 반도체소자는 그 집적도가 증가하고 내부 회로가 복잡해지는 추세에 부응하여 다층배선 구조를 가지며, 회로선폭이 급격히 감소하고 있다.
이러한 반도체소자에서 불량이 발생될 경우에는 완성된 반도체소자를 역공정하여 불량으로 의심되는 부분의 층을 노출시켜 관찰함으로서 불량의 원인을 분석한다.
역공정은 완성된 반도체소자를 상부층으로 부터 식각하여 목표층까지 역방향으로 식각하는 공정을 지칭하는 것으로서 종래의 역공정 방법은 건식식각과 습식식각인 화학적 식각을 수행하여 불량으로 의심되는 목표층을 노출시켰다.
그러나 건식식각과 습식식각으로는 균일한 식각이 일어나지 않아 목표층을 노출시킬 때 부분적인 과도한 식각에 의해 목표층이 손상을 받거나 반대로 목표층을 덮고 있는 상부층의 산화막등이 식각되지 않아 목표층이 완전히 노출되지 않음으로서 정확한 관찰을 할 수 없다.
또한, 완성된 반도체소자의 표면으로부터 먼 폴리층, 즉 하부에 형성된 폴리층을 관찰하려고 할 때는 수차례의 건식식각과 습식식각을 반복함으로서 부분적으로는 과도하게 식각되거나 부분적으로는 식각이 되지 않아 폴리층이 완전히 노출되지 않음으로서 정확한 관찰이 불가능하다.
특히, 배선폭이 0.35㎛ 이하의 소자에서는 폴리층과 제1금속층사이의 절연물질의 두께가 기존의 소자에 비해 증가되어 있기 때문에 균일한 식각이 이루지지 않고 있다.
한편, 금속층을 관찰하는 경우에도 습식식각으로 금속층을 제거할 때 하층 금속층이 비아등을 통해 유입된 식각물질에 손상을 받아 부분적으로 식각됨으로서 정확한 관찰이 어렵다.
예를 들어, 제2금속층을 노출시켜 관찰할 경우, 제3금속층을 식각하는 과정에서 비아를 통해 들어간 식각물질에 의해 제2금속층이 손상을 받는 경우가 있다.
도1은 종래의 방법에 의한 역공정을 수행한 후 촬영한 주사전자현미경 사진이다. 이 도1에서 보는 바와 같이 부분적으로 식각이 이루어지지 않아 금속배선이 노출되지 않은 부분을 관찰할 수 있다.
위와 같이 관찰하고자 하는 목표층이 정확하게 노출되지 않아 불량의 원인을 규명할 수 없다는 문제점이 있다.
또한, 각각의 층을 단계적으로 반복하여 식각을 시키기 때문에 많은 시간이 소요되며, 재현성이 적어 정확한 종말점을 찾기가 힘들다는 문제점이 있다.
그리고, 화학적 식각물질인 유해가스와 화학약품을 다량으로 사용하기 때문에 환경오염이 심하다는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 반도체소자에서 관찰하고자 하는 목표층까지 역공정을 수행할 때 목표층 상부의 일정부분을 기계적 연마법에 의해 제거한후 목표층 부위를 화학적 식각법에 의해 제거함으로서 목표층을 균일하게 노출시킬 수 있도록 하는 반도체소자의 역공정 방법을 제공함에 있다.
상기와 같은 목적을 실현하기 위한 본 발명은 반도체소자의 표면에서부터 목표층 상부의 절연막 일정높이까지 기계적 연마를 실시하는 단계와, 목표층 상부에 남아있는 절연막을 화학적 식각으로 제거하여 목표층을 노출시키는 단계와, 노출된 목표층을 세정하는 단계로 이루어진 것을 특징으로 한다.
위와 같은 방법에 의해 관찰하고자 하는 목표층을 노출시킬 때 완성된 반도체소자의 표면에서부터 목표층 상부의 절연막 일정높이까지 기계적 연마법에 의해 균일하게 제거하고 목표층 상부에 남아있는 절연막을 선택식각비가 우수한 화학적 식각법에 의해 제거하여 목표층을 노출시킴으로서 반복되는 화학적 식각에 의해 발생되는 부분적으로 식각이 더되거나 덜되는 현상이 없어져 정확한 목표층을 관찰할 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이다.
도2내지 도7은 불량이 발생된 반도체소자에서 불량의 원인을 규명하기 위해 역공정을 진행하는 단계를 설명하기 위한 단면도들이다.
도2는 반도체기판(10)에 격리산화막(20)이 형성되고 전면에 폴리층(30)을 형성한 후 제1절연막(51), 제1금속배선(41), 제2절연막(52), 제2금속배선(42), 제3절연막(53), 제3금속배선(43), 제4절연막(54), 제4금속배선(44), 보호막(60)이 차례로 형성된 반도체소자를 나타내었다.
이하, 이 도2와 같이 형성된 반도체소자에 불량이 발생하여 불량의 원일 규명하기 위해 제2금속배선(42)을 노출시키기 위한 역공정을 설명한다.
도3은 도2의 반도체소자를 제2금속배선(42)의 상부에 증착된 제3절연막(53)의 10% 만 남기고 기계적 연마로 제거한 상태를 나타낸 단면도이다.
여기에서 보는 바와 같이 도2의 반도체소자가 불량이 발생했을 경우 불량의 원인을 규명하기 위해 제2금속배선(42)을 관찰하려고 할 때 제2금속배선(42)의 상부에 증착된 제3절연막(53)의 10% 만 남기고 90% 부분을 표면에서부터 기계적 연마를 실시하여 제거한다.
이때 연마되는 연마율은 기계적 연마장치의 회전판의 회전속도와, 반도체소자인 시료에 가하는 압력 및 연마제의 입도등을 조절하여 정확한 종말점을 설정하여 재연성을 높이도록 한다.
도4는 도3의 결과물에서 제2금속배선(42)이 노출되도록 제3절연막(53)을 습식식각으로 제거한 상태를 나타낸 단면도이다.
남아있는 제3절연막(53)은 선택적 식각비가 높은 HF : DI를 1 : 50의 비율로 혼합된 식각액을 사용하여 상온에서 약 25분동안 습식식각을 진행하여 제거한다.
그런다음 초순수로 세척하고 아세톤으로 세정과 건조를 수차례 반복하여 남아있는 이물질을 제거하여 제2금속배선(42)을 완전히 노출시킨다.
다음으로, 위와 같은 방법으로 폴리층(30)을 노출시키려고 할 때는 다음과 같다.
도5는 도2의 반도체소자를 폴리층(30) 상부에 증착된 제1절연막(41)의 10% 만 남기고 기계적 연마로 제거한 상태를 나타낸 단면도이다.
여기에서 보는 바와 같이 도2의 반도체소자가 불량이 발생했을 경우 불량의 원인을 규명하기 위해 폴리층(30)을 관찰하려고 할 때 폴리층 상부에 증착된 제1절연막(41)의 10% 만 남기고 90% 부분을 표면에서부터 기계적 연마를 실시하여 제거한다.
도6은 도5의 결과물에서 폴리층(30)이 노출되도록 제1절연막(41)을 습식식각으로 제거한 상태를 나타낸 단면도이다.
남아있는 제1절연막(41)은 선택적 식각비가 높은 HF : DI를 1 : 50의 비율로 혼합된 식각액을 사용하여 상온에서 약 25분동안 습식식각을 진행하여 제거한다.
그런다음 초순수로 세척하고 아세톤으로 세정과 건조를 수차례 반복하여 남아있는 이물질을 제거하여 폴리층(30)을 완전히 노출시킨다.
도7의 위와 같이 기계적 연마법과 화학적 연마법을 사용하여 역공정을 수행한 결과물을 주사전자현미경으로 촬영한 사진이다.
여기에서 보는 바와 같이 관찰하려고 하는 제2금속배선이나, 폴리층이 완전히 완전히 노출되어 정확하게 관찰되고 있음을 알 수 있다.
상기한 바와 같이 본 발명은 불량이 발생한 반도체소자에서 불량의 원인을 규명하기 위해 관찰하고자 하는 목표층을 기계적 연마법과 화학적 식각법을 병행하여 균일한 식각이 이루어질 수 있도록 함으로서 목표층을 완전하게 노출시킬 수 있다. 따라서, 목표층의 정확한 관찰로 불량의 원인을 규명할 수 있어 설계에 반영하여 수율을 향상시킬 수 있다는 이점이 있다.
또한, 화학적 식각의 반복으로 인해 시간이 많이 소요되는 것을 기계적 연마를 병행함으로서 많은 시간을 줄일 수 있으며 공정을 단순화할 수 있다는 이점이 있다.
그리고, 화학적 식각공정을 많이 줄임으로서 유해 화학약품이나 가스의 사용을 줄이게 되어 환경오염을 줄일 수 있다는 이점이 있다.
도1은 종래의 방법에 의해 반도체소자를 역공정한 후 주사전자현미경으로 촬영한 사진이다.
도2는 일반적인 반도체소자를 나타낸 단면도이다.
도3내지 도4는 본 발명에 의한 실시예로서 반도체소자의 제2금속배선까지 역공정하는 단계를 설명하기 위한 도면들이다.
도5내지 도6은 본 발명에 의한 다른 실시예로서 반도체소자의 폴리층까지 역공정하는 단계를 설명하기 위한 도면들이다.
도7은 본 발명에 의한 방법에 의해 역공정을 진행한 반도체소자를 주사전자현미경으로 촬영한 사진이다.
- 도면의 주요부분에 대한 부호의 설명 -
10 : 기판 20 : 격리산화막
30 : 폴리층 41,42,43,44 : 제1,2,3,4금속배선
51,52,53,54 : 제1,2,3,4절연막 60 : 보호막

Claims (3)

  1. 반도체소자의 표면에서부터 목표층 상부에 위치한 절연막의 약10％까지 기계적 연마를 실시하는 단계와,
    상기 목표층 상부에 남아있는 절연막을 화학적 식각으로 제거하여 상기 목표층을 노출시키는 단계와,
    노출된 상기 목표층을 세정하는 단계
    로 이루어진 것을 특징으로 하는 반도체소자의 역공정 방법.
  2. 제1항에 있어서, 상기 화학적 식각은
    HF:DI를 1:50으로 혼합된 식각액을 사용하여 약 25분간 진행하는 습식식각인 것을 특징으로 하는 반도체 소자의 역공정 방법.
  3. 제1항에 있어서, 상기 세정하는 단계는
    초순수와 아세톤으로 세정과 건조를 수차례 반복하는 것을 특징으로 하는 반도체 소자의 역공정 방법.
KR1019980021589A 1998-06-10 1998-06-10 반도체소자의 역공정 방법 KR100533387B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980021589A KR100533387B1 (ko) 1998-06-10 1998-06-10 반도체소자의 역공정 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980021589A KR100533387B1 (ko) 1998-06-10 1998-06-10 반도체소자의 역공정 방법

Publications (2)

Publication Number Publication Date
KR20000001367A KR20000001367A (ko) 2000-01-15
KR100533387B1 true KR100533387B1 (ko) 2006-01-27

Family

ID=19538947

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980021589A KR100533387B1 (ko) 1998-06-10 1998-06-10 반도체소자의 역공정 방법

Country Status (1)

Country Link
KR (1) KR100533387B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112179915A (zh) * 2019-07-04 2021-01-05 深圳长城开发科技股份有限公司 一种用于定位裸片内部损伤点的去除层次方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950021303A (ko) * 1993-12-02 1995-07-26 김주용 반도체 소자의 불량분석 방법
KR970003748A (ko) * 1995-06-30 1997-01-28 김주용 반도체 소자 제조시 불량분석을 위한 디프로세싱 방법
JPH09219429A (ja) * 1995-07-19 1997-08-19 Hyundai Electron Ind Co Ltd 半導体素子の欠陥調査用試験片の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950021303A (ko) * 1993-12-02 1995-07-26 김주용 반도체 소자의 불량분석 방법
KR970003748A (ko) * 1995-06-30 1997-01-28 김주용 반도체 소자 제조시 불량분석을 위한 디프로세싱 방법
KR100216674B1 (ko) * 1995-06-30 1999-09-01 김영환 폴리실리콘 콘택의 불량분석을 위한 개선된 디프로세싱 방법
JPH09219429A (ja) * 1995-07-19 1997-08-19 Hyundai Electron Ind Co Ltd 半導体素子の欠陥調査用試験片の製造方法

Also Published As

Publication number Publication date
KR20000001367A (ko) 2000-01-15

Similar Documents

Publication Publication Date Title
JP4755855B2 (ja) 半導体ウェーハの検査方法
KR100197114B1 (ko) 메모리 소자 집적 다이의 층결함의 3차원 검사 방법
US20100258143A1 (en) Scrubber clean before oxide chemical mechanical polish (cmp) for reduced microscratches and improved yields
US6624078B1 (en) Methods for analyzing the effectiveness of wafer backside cleaning
KR100533387B1 (ko) 반도체소자의 역공정 방법
CN114813808B (zh) 一种半导体芯片截面结构的检测方法
KR100902586B1 (ko) 폴리 실리콘의 제거방법
KR100664797B1 (ko) 반도체 소자의 게이트 산화막 결함 검사 방법
JPH09219430A (ja) 半導体素子の欠陥調査用試験片の製造方法
KR100255665B1 (ko) 단일 반도체 기판에 상이한 두께의 게이트 산화막 구조를 갖는 반도체 장치의 제조방법
US6046061A (en) Method of inspecting wafer water mark
JP3070543B2 (ja) 半導体装置の製造方法
US6153018A (en) Metal rinsing process with controlled metal microcorrosion reduction
US6423646B1 (en) Method for removing etch-induced polymer film and damaged silicon layer from a silicon surface
KR100641485B1 (ko) 반도체 소자 제조 방법
CN112490140B (zh) 一种监测沟道通孔的开封方法
US6339019B1 (en) Method of manufacturing semiconductor device having reduced connection failure between wiring layers
KR100522283B1 (ko) 개선된실리카얼룩테스트구조물과그제조방법
JP3641378B2 (ja) 半導体装置のプロセスモニター方法
KR100197116B1 (ko) 반도체 소자의 다층금속배선 형성 방법
KR100598287B1 (ko) 반도체 소자의 세정 방법
KR0141176B1 (ko) 웨이퍼의 엣지 처리방법
KR100318436B1 (ko) 반도체 소자의 폴리사이드 전극 형성방법
JP2002016119A (ja) 半導体装置製造方法及び半導体洗浄評価方法
KR20010064971A (ko) 반도체 공정에서의 패턴 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131017

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141020

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee