CN114813808B - 一种半导体芯片截面结构的检测方法 - Google Patents
一种半导体芯片截面结构的检测方法 Download PDFInfo
- Publication number
- CN114813808B CN114813808B CN202210453901.0A CN202210453901A CN114813808B CN 114813808 B CN114813808 B CN 114813808B CN 202210453901 A CN202210453901 A CN 202210453901A CN 114813808 B CN114813808 B CN 114813808B
- Authority
- CN
- China
- Prior art keywords
- semiconductor chip
- section
- detected
- etching
- cross
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
- G01N23/22—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material
- G01N23/225—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion
- G01N23/2251—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion using incident electron beams, e.g. scanning electron microscopy [SEM]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
- G01N23/22—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material
- G01N23/2202—Preparing specimens therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/3244—Gas supply means
- H01J37/32449—Gas control, e.g. control of the gas flow
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/32—Processing objects by plasma generation
- H01J2237/33—Processing objects by plasma generation characterised by the type of processing
- H01J2237/334—Etching
- H01J2237/3341—Reactive etching
Abstract
本发明实施例公开了一种半导体芯片截面结构的检测方法,包括:研磨半导体芯片至暴露出半导体芯片的待检测截面;对半导体芯片的待检测截面进行预清洁处理;通过反应离子刻蚀设备对所述待检测截面的表面进行选择性的等离子体刻蚀处理,以形成待检测截面中不同材料结构间的高度差;通过扫描电镜对所述待检测截面中的结构进行检测。本发明实施例提供的技术方案利用等离子体刻蚀技术,对芯片截面的表面进行选择性刻蚀处理,提高了截面中不同材料的结构间的高度差,从而提高了在扫描电镜下的拍摄效果,同时还可以提高对半导体芯片截面结构检测的效率和准确性。
Description
技术领域
本发明实施例涉及半导体技术领域,尤其涉及一种半导体芯片截面结构的检测方法。
背景技术
在半导体芯片结构以及失效分析中,芯片截面结构的分析一直是重要的部分,随着半导体芯片研发和制造工艺的更新迭代,光学显微镜的分辨率已经无法满足,需要分辨率更高的扫描电子显微镜对芯片的截面结构及形貌进行观察。
为了提高芯片截面样品在扫描电子显微镜下的成像效果,需要对所需成像的表面进行处理。目前,主要是利用含氟缓冲溶液对组分不同的硅酸盐材料腐蚀速度不同特性,通过对半导体芯片截面样品表面合理的腐蚀,来提高半导体芯片截面上不同材料层次的结构高低差异,提高样品在扫描电子显微镜上的成像效果。但是,利用含氟缓冲溶液对半导体芯片截面样品表面处理的方式,需要实验室以及操作工程师具有大量的实验经验,才能保证效果;并且由于含氟缓冲溶液需要在酸性的条件下才能正常的反应,试剂会腐蚀半导体芯片上的金属互连层,这样的一个过程会产生电化学腐蚀,溶解至溶液中的金属离子会被还原并镀在样品截面上,造成截面的污染,使得显微成像的效果不能满足检测需求,降低了对半导体芯片截面结构的检测准确性。
发明内容
本发明实施例提供了一种半导体芯片截面结构的检测方法,以提高对半导体芯片截面结构检测的效率和准确性。
第一方面,本发明实施例提供了一种半导体芯片截面结构的检测方法,包括:
研磨半导体芯片至暴露出半导体芯片的待检测截面;
对半导体芯片的待检测截面进行预清洁处理;
通过反应离子刻蚀设备对所述待检测截面的表面进行选择性的等离子体刻蚀处理,以形成待检测截面中不同材料结构间的高度差;
通过扫描电镜对所述待检测截面中的结构进行检测。
可选的,所述通过反应离子刻蚀设备对所述待检测截面的表面进行选择性的等离子体刻蚀处理,以形成待检测截面中不同材料结构间的高度差,包括:
通过反应离子刻蚀机采用刻蚀气体对待检测截面进行选择性的等离子体刻蚀处理,以形成待检测截面中不同材料结构间的高度差。
可选的,所述通过反应离子刻蚀机采用刻蚀气体对待检测截面进行选择性的等离子体刻蚀处理,包括:
使用CF4和O2对待检测截面进行刻蚀,减薄半导体芯片中氧化硅层以及钨过孔所在位置的厚度;
使用CHF3和O2对待检测截面再次进行刻蚀,对半导体芯片中氧化硅层再次进行减薄处理,以增大氧化硅层所在位置与氧化硅层周围位置的高度差。
可选的,所述对半导体芯片的待检测截面进行预清洁处理,包括:
对半导体芯片的待检测截面通过冲洗液进行冲洗处理,并在冲洗后烘干所述半导体芯片;其中,所述冲洗液包括无水乙醇或异丙醇。
可选的,所述对半导体芯片的待检测截面进行预清洁处理,包括:
通过等离子气体对半导体芯片的待检测截面进行清洁,以及去除研磨后表面中的毛刺;其中等离子气体包括Ar等离子气体。
可选的,所述研磨半导体芯片至暴露出半导体芯片的待检测截面包括:
通过研磨机使用砂纸或者氧化铝抛光液进行截面切削,至暴露出半导体芯片的待检测截面。
可选的,在减薄半导体芯片中氧化硅层以及钨过孔所在位置的厚度时,CF4和O2气体的流量分别为100sccm和50sccm,刻蚀功率范围包括150~200W,刻蚀时长范围包括50-80s;
在对半导体芯片中中氧化硅层再次进行减薄处理时,CHF3和O2的气体流量均为50sccm,刻蚀功率范围包括150~200W,刻蚀时长范围包括50-80s。
可选的,在通过等离子气体对半导体芯片的待检测截面进行预清洁处理时,设定的极板功率为150w,等离子气体流量为50sccm,预清洁处理时长范围包括60-100s。
可选的,所述通过反应离子刻蚀设备对所述待检测截面的表面进行选择性的等离子体刻蚀处理之前,还包括:
将预清洁处理后的半导体芯片固定在扫描电镜的载物台上。
可选的,所述半导体芯片的截面面积小于或等于反应离子刻蚀设备的最大刻蚀面积。
本发明实施例提供了一种半导体芯片截面结构的检测方法,包括:研磨半导体芯片至暴露出半导体芯片的待检测截面;对半导体芯片的待检测截面进行预清洁处理;通过反应离子刻蚀设备对所述待检测截面的表面进行选择性的等离子体刻蚀处理,以形成待检测截面中不同材料结构间的高度差;通过扫描电镜对所述待检测截面中的结构进行检测。本发明实施例提供的技术方案通过等离子体与被刻蚀材料间进行化学反应,从而减薄被刻蚀材料。利用等离子体刻蚀技术,对芯片截面的表面进行选择性刻蚀,提高了截面不同材料间的高低差,从而提高了其在扫描电镜下的拍摄效果。相对于现有技术中利用含氟缓冲溶液对半导体芯片截面样品表面处理的方式,本发明实施例使用的反应离子刻蚀设备,由于设备具有封闭的真空环境,形成的粉尘以及气体废气会随着真空系统排除,洁净度上较高;同时具备精准的数字控制系统,能够精准稳定的控制每次的处理过程;使用的反应离子刻蚀技术,可以根据芯片类型通过改变刻蚀的时间以及刻蚀功率即可满足需求,使样品制备的更加快速高效,从而可以实现提高对半导体芯片截面结构检测的效率和准确度。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种半导体芯片截面结构的检测方法的流程图;
图2是本发明实施例提供的另一种半导体芯片截面结构的检测方法的流程图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
如背景技术,在半导体芯片结构以及失效分析中,芯片截面结构的分析一直是重要的部分,在对半导体芯片截面制样上一般是先是对目标芯片进行镶嵌,随后进行定向研磨或切片制备出芯片截面样品,并对截面形貌进行定向的观察和记录。随着半导体芯片研发和制造工艺的更新迭代,光学显微镜的分辨率已经无法满足,需要分辨率更高的扫描电子显微镜(Scanning Electron Microscope,SEM)对芯片的截面结构及形貌进行观察。但是由于行业内一般是通过手工的定点研磨的方式,这种方式使用的是液体研磨介质,样品表面会形成中心位置略微高于两边的形貌,并且样品的表面非常光滑,这种表面形貌在扫描电子显微镜下,对于一些层次较多的结构、深沟槽结构以及较薄的膜层结构只能够做到模糊的观察,无法进行准确的测量和分辨。出现这样现象的原因是扫描电子电子显微镜的特性所造成的,扫描电子显微镜是通过电子束对需要观察区域进行扫描,激发出扫描区域的二次电子并收集二次电子信号进行成像。
在扫描电子显微镜的成像中,对于精确结构层次进行观察和测量,成像上是以结构衬度为主。而结构衬度需要样品表面不同结构层次具有高低上的差异或者不同结构间有着锋利的边界,所以对于样品表面过于平坦和光滑的样品,扫描电子显微镜很难形成高分辨率的电子图像。为了提高芯片截面样品的在扫描电子显微镜下的成像效果,需要对所需成像的表面进行处理。
目前,主要是利用含氟缓冲溶液对组分不同的硅酸盐材料腐蚀速度不同特性,通过对半导体芯片截面样品表面合理的腐蚀,来提高半导体芯片截面上不同材料层次的结构高低差异,提高样品在扫描电子显微镜上的成像效果。但是,由于是使用化学腐蚀的原理,在实际操作上腐蚀时间、温度以及试剂组分浓度都会对腐蚀的结果产生影响,不同种类或者材料组分的结构所需要的时间都有所不同,需要实验室以及操作工程师具有大量的实验经验,才能保证效果;并且由于含氟缓冲溶液需要在酸性的条件下才能正常的反应,试剂会腐蚀半导体芯片上的金属互连层,这样的一个过程会产生电化学腐蚀,溶解至溶液中的金属离子会被还原并镀在样品截面上,造成截面的污染,使得显微成像的效果不能满足检测需求,降低了对半导体芯片截面结构的检测真确性。
鉴于此,本发明实施例提供了一种半导体芯片截面结构的检测方法,图1是本发明实施例提供的一种半导体芯片截面结构的检测方法的流程图,参考图1,半导体芯片截面结构的检测方法包括:
S110、研磨半导体芯片至暴露出半导体芯片的待检测截面。
具体的,准备待检测的半导体芯片作为目标芯片,使用环氧树脂将目标芯片进行镶嵌。对镶嵌后的目芯片在研磨机上对目标芯片纵向进行研磨,直至目标位置,暴露出半导体芯片的待检测截面,完成芯片切片样品的前期制备。在研磨机上可以使用砂纸或者氧化铝抛光液进行截面切削,对样品进行初加工。
S120、对半导体芯片的待检测截面进行预清洁处理。
具体的,将初加工后的半导体芯片沿垂直于反应离子刻蚀机极板的方向放置。本发明实施例中可使用SEM样品载物台固定支撑半导体芯片,以方便转入SEM拍摄。对半导体芯片的待检测截面进行预清洁处理中,可以使用Ar等离子体对待检测截面进行预清洁处理,或者也可以使用清洗液对待检测截面进行预清洁处理,避免研磨后产生的杂质对检测效果的影响。
S130、通过反应离子刻蚀设备对待检测截面的表面进行选择性的等离子体刻蚀处理,以形成待检测截面中不同材料结构间的高度差。
具体的,在反应离子刻蚀设备上通过对刻蚀气体以及刻蚀工艺调整可以对特定材料进行刻蚀,比如对晶硅和磷硅玻璃(PSG)在相同的刻蚀条件下刻蚀的速度不同,刻蚀这两种材料的速度比数为选择比。基于此,通过等离子体与被刻蚀材料间进行化学反应,从而减薄被刻蚀材料,提高了截面不同材料间以及不同结构件的高低差,从而可以提高其在扫描电镜下的拍摄效果。由于设备具有封闭的真空环境,形成的粉尘以及气体废气会随着真空系统排除,洁净度上较高;同时具备精准的数字控制系统,能够精准稳定的控制每次的处理过程,从而可以实现提高对半导体芯片截面结构检测的效率和容错率。
S140、通过扫描电镜对待检测截面中的结构进行检测。
具体的,反应离子刻蚀设备对待检测截面的表面进行选择性的等离子体刻蚀处理后,形成待检测截面中不同材料结构间的高度差可至少超过30nm,符合扫描电子显微镜的分辨率范围内。基于此,通过扫描电镜对待检测截面中的结构进行检测,可提高扫描电子显微镜的成像效果。
本发明实施例提供的半导体芯片截面结构的检测方法,利用等离子体刻蚀技术,对芯片截面的表面进行选择性刻蚀,提高截面中不同材料的结构间的高度差,以提高其在扫描电镜下的拍摄效果。相对于现有技术中利用含氟缓冲溶液对半导体芯片截面样品表面处理的方式,本发明实施例使用的反应离子刻蚀设备,由于设备具有封闭的真空环境,形成的粉尘以及气体废气会随着真空系统排除,洁净度上较高;同时具备精准的数字控制系统,能够精准稳定的控制每次的处理过程;并且使用的反应离子刻蚀技术,可以根据芯片类型通过改变刻蚀的时间以及刻蚀功率即可满足需求,在样品制备的更加快速高效,从而可以实现提高对半导体芯片截面结构检测的效率和容错率。
图2是本发明实施例提供的另一种半导体芯片截面结构的检测方法的流程图,参考图2,半导体芯片截面结构的检测方法包括:
S210、研磨半导体芯片至暴露出半导体芯片的待检测截面。
S220、对半导体芯片的待检测截面进行预清洁处理。
具体的,对半导体芯片的待检测截面进行预清洁处理包括:对半导体芯片的待检测截面通过冲洗液进行冲洗处理,并在冲洗后烘干半导体芯片。例如使用无水乙醇或者异丙醇对待检测截面进行冲洗,并在热光灯下60℃烘干半导体芯片上多余液体。
或者,对半导体芯片的待检测截面进行预清洁处理可以通过等离子气体对半导体芯片的待检测截面进行清洁,以及去除研磨后表面中的毛刺。例如通过Ar等离子体清洁,所设定的极板功率为150w,气体流量为50sccm,腔内压力保持为25mTorr,刻蚀时间根据芯片大小来设定,可控制在60-100s。主要是对待检测截面进行清洁以及修整研磨后表面毛刺,提高检测效果的准确性。
S230、通过反应离子刻蚀机采用CF4和O2对待检测截面进行刻蚀,减薄半导体芯片中氧化硅层以及钨过孔所在位置的厚度。
S240、通过反应离子刻蚀机采用CHF3和O2对待检测截面再次进行刻蚀,对半导体芯片中氧化硅层再次进行减薄处理,以增大氧化硅层所在位置与氧化硅层周围位置的高度差。
具体的,通过反应离子刻蚀设备对待检测截面的表面进行选择性的等离子体刻蚀处理包括:通过反应离子刻蚀机(React Ion Etching,RIE)采用刻蚀气体对待检测截面进行选择性的等离子体刻蚀处理。刻蚀工可以艺分为两个工步进行,首先使用CF4和O2进行刻蚀,主要修正芯片层次中的氧化硅层以及钨via孔,提高SEM拍摄过程中钨via孔成像效果。主要原因是,此时CF4气体能够同时刻蚀硅酸盐以及钨材料,CF4和O2气体的流量为100sccm和50sccm,刻蚀功率为200W刻蚀时间为50-80s。刻蚀工艺中的工步二使用CHF3和O2,气体流量都为50sccm,主要是对芯片层次中氧化硅层进行进一步的减薄,提高氧化硅层与其他材料之间的高低差异,提高整体的成像效果。
需要说明的是,半导体芯片的尺寸需要根据RIE的最大刻蚀面积来决定,半导体芯片的截面面积不能超过RIE设备刻蚀的最大刻蚀面积。
S240、通过扫描电镜对待检测截面中的结构进行检测。
本实施例的提供的半导体芯片截面结构的检测方法是一种基于等离子体刻蚀技术提高芯片截面扫描电镜拍照的方法,该方法是化学方法上的一种提升。将等离子体刻蚀金属应用在芯片截面样品的表面处理上,通过两个不同气体的刻蚀提高芯片截面样品的SEM成像效果。现有技术中对芯片截面的表面处理使用BOE或者CP抛光较为普遍,但是处理操作上更加复杂,没有反应离子刻蚀设备的自动化程度更高;而且,现有技术中通常使用反应离子刻蚀设备对芯片中的硅酸盐材料进行去层处理,而非针对芯片截面的选择性刻蚀处理。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (8)
1.一种半导体芯片截面结构的检测方法,其特征在于,包括:
研磨半导体芯片至暴露出半导体芯片的待检测截面;
对半导体芯片的待检测截面进行预清洁处理;
通过反应离子刻蚀机采用刻蚀气体对待检测截面进行选择性的等离子体刻蚀处理,以形成待检测截面中不同材料结构间的高度差;
通过扫描电镜对所述待检测截面中的结构进行检测;
所述通过反应离子刻蚀机采用刻蚀气体对待检测截面进行选择性的等离子体刻蚀处理,包括:
使用CF4和O2对待检测截面进行刻蚀,减薄半导体芯片中氧化硅层以及钨过孔所在位置的厚度;
使用CHF3和O2对待检测截面再次进行刻蚀,对半导体芯片中氧化硅层再次进行减薄处理,以增大氧化硅层所在位置与氧化硅层周围位置的高度差。
2.根据权利要求1所述的半导体芯片截面结构的检测方法,其特征在于,所述对半导体芯片的待检测截面进行预清洁处理,包括:
对半导体芯片的待检测截面通过冲洗液进行冲洗处理,并在冲洗后烘干所述半导体芯片;其中,所述冲洗液包括无水乙醇或异丙醇。
3.根据权利要求1所述的半导体芯片截面结构的检测方法,其特征在于,所述对半导体芯片的待检测截面进行预清洁处理,包括:
通过等离子气体对半导体芯片的待检测截面进行清洁,以及去除研磨后表面中的毛刺;其中等离子气体包括Ar等离子气体。
4.根据权利要求1所述的半导体芯片截面结构的检测方法,其特征在于,所述研磨半导体芯片至暴露出半导体芯片的待检测截面包括:
通过研磨机使用砂纸或者氧化铝抛光液进行截面切削,至暴露出所述半导体芯片的待检测截面。
5.根据权利要求1所述的半导体芯片截面结构的检测方法,其特征在于,
在减薄半导体芯片中氧化硅层以及钨过孔所在位置的厚度时,CF4和O2气体的流量分别为100 sccm和50 sccm,刻蚀功率范围包括150~200 W,刻蚀时长范围包括50-80 s;
在对半导体芯片中中氧化硅层再次进行减薄处理时,CHF3和O2的气体流量均为50sccm,刻蚀功率范围包括150~200 W,刻蚀时长范围包括50-80 s。
6.根据权利要求3所述的半导体芯片截面结构的检测方法,其特征在于,在通过等离子气体对半导体芯片的待检测截面进行预清洁处理时,设定的极板功率为150 w,等离子气体流量为50 sccm,预清洁处理时长范围包括60-100 s。
7.根据权利要求1所述的半导体芯片截面结构的检测方法,其特征在于,所述通过反应离子刻蚀设备对所述待检测截面的表面进行选择性的等离子体刻蚀处理之前,还包括:
将所述半导体芯片固定在扫描电镜的载物台上。
8.根据权利要求1所述的半导体芯片截面结构的检测方法,其特征在于,所述半导体芯片的截面面积小于或等于反应离子刻蚀设备的最大刻蚀面积。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210453901.0A CN114813808B (zh) | 2022-04-24 | 2022-04-24 | 一种半导体芯片截面结构的检测方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210453901.0A CN114813808B (zh) | 2022-04-24 | 2022-04-24 | 一种半导体芯片截面结构的检测方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114813808A CN114813808A (zh) | 2022-07-29 |
CN114813808B true CN114813808B (zh) | 2023-03-28 |
Family
ID=82509151
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210453901.0A Active CN114813808B (zh) | 2022-04-24 | 2022-04-24 | 一种半导体芯片截面结构的检测方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114813808B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116230528B (zh) * | 2023-03-24 | 2024-01-09 | 胜科纳米(苏州)股份有限公司 | 一种芯片去层方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104310304A (zh) * | 2014-10-22 | 2015-01-28 | 上海大学 | 可控尺寸及表面结构的纳米柱阵列制备方法 |
CN104458371B (zh) * | 2014-11-26 | 2017-05-17 | 上海华力微电子有限公司 | 一种tem样品的制备方法 |
CN106596225A (zh) * | 2016-12-16 | 2017-04-26 | 武汉新芯集成电路制造有限公司 | 制备透射电镜样品的方法 |
CN108091561B (zh) * | 2017-12-19 | 2020-02-07 | 北京智芯微电子科技有限公司 | 一种用于铝制程芯片的均匀去层方法 |
CN110002393A (zh) * | 2019-04-04 | 2019-07-12 | 中国科学院微电子研究所 | 选择性刻蚀方法及纳米针尖结构的制备方法 |
CN110289215B (zh) * | 2019-06-25 | 2022-02-08 | 上海大学 | 碲锌镉晶体的电感耦合等离子体刻蚀工艺方法 |
CN114354664A (zh) * | 2022-01-10 | 2022-04-15 | 长江存储科技有限责任公司 | 使用fib制备截面样品的方法和截面样品的观察方法 |
-
2022
- 2022-04-24 CN CN202210453901.0A patent/CN114813808B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN114813808A (zh) | 2022-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10101246B2 (en) | Method of preparing a plan-view transmission electron microscope sample used in an integrated circuit analysis | |
CN114813808B (zh) | 一种半导体芯片截面结构的检测方法 | |
CN114460432A (zh) | 一种半导体晶圆制造晶体管栅极硅氧化层失效的综合分析方法 | |
US6645781B1 (en) | Method to determine a complete etch in integrated devices | |
US6928837B2 (en) | Silica glass substrates and their selection | |
US20010051443A1 (en) | Defect analysis method in image sensor device | |
CN111430219B (zh) | 金属线的去层方法以及器件缺陷检测方法 | |
US7745236B2 (en) | Floating gate process methodology | |
US6168960B1 (en) | Backside device deprocessing of a flip-chip multi-layer integrated circuit | |
CN100521109C (zh) | 一种低介电常数电介质的金属单镶嵌结构制作方法 | |
US5868853A (en) | Integrated film etching/chamber cleaning process | |
US6251782B1 (en) | Specimen preparation by focused ion beam technique | |
KR100664797B1 (ko) | 반도체 소자의 게이트 산화막 결함 검사 방법 | |
JPH09219430A (ja) | 半導体素子の欠陥調査用試験片の製造方法 | |
KR100211648B1 (ko) | 반도체 웨이퍼 재생방법 | |
CN112435961A (zh) | 晶圆失效分析中的样品处理方法 | |
CN101789373A (zh) | 提高表面性能的方法 | |
JPH11354482A (ja) | 洗浄装置及び洗浄方法、並びにエッチング装置及びエッチング方法 | |
CN108227390B (zh) | 一种光刻机的像质检测方法 | |
KR100420559B1 (ko) | 파티클 발생의 억제가 가능한 반도체 장치의 제조방법 | |
KR100533387B1 (ko) | 반도체소자의 역공정 방법 | |
CN103822813A (zh) | 半导体器件测试样品的制作方法 | |
EP1968102A2 (en) | Method of evaluation of bonded wafer | |
CN117783109A (zh) | 定位芯片不同金属层的方法和应用 | |
CN114778537A (zh) | 一种晶体管栅极硅氧化层失效机理的鉴定方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |