CN117783109A - 定位芯片不同金属层的方法和应用 - Google Patents

定位芯片不同金属层的方法和应用 Download PDF

Info

Publication number
CN117783109A
CN117783109A CN202311789467.4A CN202311789467A CN117783109A CN 117783109 A CN117783109 A CN 117783109A CN 202311789467 A CN202311789467 A CN 202311789467A CN 117783109 A CN117783109 A CN 117783109A
Authority
CN
China
Prior art keywords
chip
sample
delamination
metal layer
delaminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311789467.4A
Other languages
English (en)
Inventor
马旭文
王静
高强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Giga Force Electronics Co ltd
Original Assignee
Giga Force Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Giga Force Electronics Co ltd filed Critical Giga Force Electronics Co ltd
Priority to CN202311789467.4A priority Critical patent/CN117783109A/zh
Publication of CN117783109A publication Critical patent/CN117783109A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Sampling And Sample Adjustment (AREA)

Abstract

本发明提供了一种定位芯片不同金属层的方法和应用,涉及芯片去层技术领域。该方法包括:A、将芯片裸片置于RIE设备中进行处理去除钝化层,露出顶层金属层;B、使用酸或者碱蚀刻顶层金属层,反应完成后得到刻蚀后的芯片;继续进行研磨除去残留的顶层金属;然后清洗干净使用显微镜拍照记录最原始的失效位置形貌,得到待去层样品;C、将所述待去层样品放进FIB进行局部去层,加高压开启设备,调节Focus使聚焦清楚,调整Z值,调节待去层样品与I‑beam垂直,插入GIS气体针并调节工作电压和尖端电流,使用FIB框选目标位置,开启电子束进行局部刻蚀,到达目标金属层,暴露目标位置;D、重复步骤C进行不同目标位置的去层。

Description

定位芯片不同金属层的方法和应用
技术领域
本发明涉及芯片去层技术领域,尤其是涉及一种定位芯片不同金属层的方法和应用。
背景技术
目前半导体行业对芯片失效分析去层和逆向分析去层,是用人工研磨法去层,即使用研磨机,绒布盘,抛光液(氧化硅,氧化铝,金刚石等)对芯片进行研磨抛光,来进行芯片去层,这种去层方式成功概率较低,因为去层是采用物理研磨,化学品腐蚀等方法进行的,所以去层是整层去层的,但很多研发或失效分析要求,一颗芯片需要同时分析不同层次的多个点,或者分析某一块位置,其他位置要保持完整。普通整层去层是无法满足要求的。
整层去层就无法同时观察不同层的不同位置;还有一个致命缺陷是,在整层去层过程中芯片又非绝对整层去层,它会以边缘快中间慢的形式进行,就是说,一开始芯片是整层去除的,但随着去掉的层数越多,芯片会出现不规则的边缘磨损,边缘磨的快,中间磨得慢,如图1所示。
在失效分析过程中,芯片的失效点可能发生在同一芯片的不同层,需要同时进行反复观察或成分分析等。比如:如果按传统方案,M3上有位置1,需要对位置1进行分析,研磨去层磨到M3看到失效后留图;M2上有位置2,然后再磨到M2观察位置2,这个时候位置1就已经被磨掉了。综合两处分析结果,决定需要对两处失效位置做成分分析。那位置1就无法继续分析了。
失效分析经常遇到,在观察分析完位置2之后,不能再观察位置1,也就是说,在位置2分析完没找到根本原因后,怀疑其他位置有问题,这个时候传统去层就已经磨到最后了,位置1就没法观察了。
由于芯片去层边缘快中间慢的缘故,如果有两个失效点分别在芯片的边缘跟中间,这个时候需要对两个位置的相同层进行失效分析,就得要先分析边缘点,从磨样品到SEM观察留图,再到TEM样品制备成分分析等等,之后才能分析第二个位置。这样分析的经济跟时间成本都相当大。
有鉴于此,特提出本发明以解决上述技术问题。
发明内容
本发明的第一目的在于提供一种定位芯片不同金属层的方法,以改善采用现有技术无法对同一芯片不同层次的不同位置进行观测、去层中边缘位置跟中间位置不能同时达到某一层,而产生的高的经济跟时间成本以及因错过对某一个点或几个点分析而使整个样品报废,无法挽救的技术问题。
本发明的第二目的在于提供上述定位芯片不同金属层的方法的应用。
为了实现上述目的,本发明的技术方案如下:
本发明提供了一种定位芯片不同金属层的方法,包括以下步骤:
A、将芯片裸片置于RIE设备中进行处理去除钝化层,露出顶层金属层;
B、使用酸或者碱蚀刻顶层金属层,反应完成后得到刻蚀后的芯片;将所述刻蚀后的芯片继续进行研磨除去残留的顶层金属;然后清洗干净使用显微镜拍照记录最原始的失效位置形貌,得到待去层样品;
C、将所述待去层样品放进FIB进行局部去层,加高压开启设备,调节Focus使聚焦清楚,调整Z值,调节待去层样品与I-beam垂直,插入GIS气体针并调节工作电压和尖端电流,使用FIB框选目标位置,开启电子束进行局部刻蚀,到达目标金属层,暴露目标位置;
D、重复步骤C进行不同目标位置的去层。
进一步地,步骤C中,所述Z值为待去层样品距离FIB设备中离子发射枪的距离;
所述Z值为3mm-7mm。
进一步地,步骤C中,所述工作电压为1kV-30kV,所述尖端电流为10pA-50000pA。
进一步地,所述待去层样品表面电导率低于10-2S/cm;
或者,
所述待去层样品的非去层位置不能接受离子束扫射;
在步骤B之后、步骤C之前,还包括对所述待去层样品喷金处理;喷金处理后,金层厚度为2nm-10nm。
进一步地,步骤C中,使用实心框框选目标位置;
所述实心框的形状为圆形、矩形或多边形。
进一步地,步骤B中,所述顶层金属层的材质为铝,使用氢氧化钠溶液作为碱进行所述蚀刻;
所述氢氧化钠溶液中,氢氧化钠的含量为15%~18%。
进一步地,步骤B中,所述顶层金属层的材质为铝,使用盐酸溶液进行所述蚀刻;
所述盐酸溶液中盐酸的含量为36%~38%。
进一步地,步骤B中,所述顶层金属层的材质为铜,使用硝酸溶液进行所述蚀刻;
所述硝酸溶液中硝酸的含量<68%。
进一步地,步骤B中,使用研磨液进行所述研磨;
其中,所述研磨液中研磨颗粒的粒径为10nm-60nm。
本发明第二方面提供了所述的方法在芯片生产或芯片失效分析中的应用。
与现有技术相比,本发明具有以下技术效果:
本发明提供了一种定位芯片不同金属层的方法,用FIB的GIS气体及FIB的离子束,对芯片局部进行刻蚀,以实现不同位置不同层次的观察及处理,并且保证非刻蚀区域的完整性。同时,FIB的刻蚀更精准,更高效,降低了边缘磨损,避免了边缘位置跟中间位置不能同时达到某一层,而产生的高的经济跟时间成本。即使前期漏掉某一个点或几个点,还能重新刻蚀进行分析,提高了分析的成功率。FIB刻蚀分析减少了研磨或化学溶液处理步骤,缩短了去层时间;也减少了研磨去层引起的划痕、碎裂以及表面粗糙等去层缺陷,为后续分析工作提供了基础,间接提高了分析的准确性。
本发明提供了上述定位芯片不同金属层的方法的应用,鉴于上述方法所具有的优势,使得定位到不同金属层的芯片样品获取更方便、时间更短,结果更准确,为后续分析提供了退路,为芯片生产或芯片失效分析提供了更好的去层方法。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为芯片边缘磨损的结构示意图;
图2为研磨去层的流程示意图;
图3为本发明定位芯片不同金属层的流程示意图;
图4为本发明得到的去层完成的芯片效果图;
图5为实施例1去除了顶层钝化层的芯片OM图;
图6为实施例1化学法去除了表面金属层的芯片OM图;
图7为实施例1研磨去除了表面金属层残余的芯片OM图;
图8为实施例1得到的待去层样品OM图;
图9为实施例1待去层样品框选的去除区域OM图;
图10为图9框选的去除区域放大OM图;
图11为图10框选部位的离子束扫描图像;
图12为实施例1得到的局部去层至M2的离子束扫描图像;
图13为实施例1得到的局部去层至M1的离子束扫描图像;
图14为对比例1得到的研磨去层的OM图;
图15为对比例2得到的研磨去层的OM图;
图16为图15框选部位的放大图。
具体实施方式
下面将结合实施方式和实施例对本发明的实施方案进行详细描述,但是本领域技术人员将会理解,下列实施方式和实施例仅用于说明本发明,而不应视为限制本发明的范围。未注明具体条件者,按照常规条件或制造商建议的条件进行。所用试剂或仪器未注明生产厂商者,均为可以通过市售购买获得的常规产品。
在本发明的描述中,需要说明的是,术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该发明产品使用时惯常摆放的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
为了更好的了解本发明与现有技术的区别,现对现有技术中芯片去层的过程进行介绍。如图2所示,该芯片内部具有层状结构的TM、M3、M2和M1,分别对应的是Top Metal、Metal 3、Metal 2和Metal 1,每一层通过不同的Via相连通,Via是指互连线通孔,芯片的连线有不同层的金属互连线相互连接。而Via的作用就是连接这些不同层的金属。
以失效分析为例,现有技术进行去层时,如图2所示,如果怀疑失效位置位于M1,需要去除TM、M3和M2,到达M1。如果分析后发现M1不存在失效位置,想要重新分析M3和M2已经不可能。如果在每一层排查式的寻找失效位置,无疑增加了工作量和工作时间,无法快速定位失效位置进行失效分析。
根据本发明提供的一种定位芯片不同金属层的方法,包括以下步骤:
A、将芯片裸片置于RIE设备中进行处理去除钝化层,露出顶层金属层;
B、使用酸或者碱蚀刻顶层金属层,反应完成后得到刻蚀后的芯片;将所述刻蚀后的芯片继续进行研磨除去残留的顶层金属;然后清洗干净使用显微镜拍照记录最原始的失效位置形貌,得到待去层样品;
C、将所述待去层样品放进FIB进行局部去层,加高压开启设备,调节Focus使聚焦清楚,调整Z值,调节待去层样品与I-beam垂直,插入GIS气体针并调节工作电压和尖端电流,使用FIB框选目标位置,开启电子束进行局部刻蚀,到达目标金属层,暴露目标位置;
D、重复步骤C进行不同目标位置的去层。
本发明提供了一种定位芯片不同金属层的方法,用FIB的GIS气体及FIB的离子束,对芯片局部进行刻蚀,以实现不同位置不同层次的观察及处理,并且保证非刻蚀区域的完整性。同时,FIB的刻蚀更精准,更高效,降低了边缘磨损,避免了边缘位置跟中间位置不能同时达到某一层,而产生的高的经济跟时间成本。即使错过某一个点或几个点,还能重新刻蚀进行分析,提高了去层的成功率。FIB刻蚀分析减少了研磨或化学溶液处理步骤,缩短了去层时间;也减少了研磨去层引起的划痕、裂片以及表面粗糙等去层缺陷,为后续分析工作提供了基础,间接提高了分析的准确性。
RIE是指反应离子蚀刻,它是在真空系统中利用分子气体等离子来进行刻蚀的,利用了离子诱导化学反应来实现各向异性刻蚀,即是利用离子能量来使被刻蚀层的表面形成容易刻蚀的损伤层和促进化学反应,同时离子还可清除表面生成物以露出清洁的刻蚀表面的作用。但是该刻蚀技术不能获得较高的选择比,对表面的损伤大,有污染,难以形成更精细的图形,因此本发明在去除钝化层时使用反应离子蚀刻。
FIB是指聚焦离子束Focused Ion beam,是一种利用电透镜将离子束聚焦成非常小尺寸的显微切割仪器,以物理溅射的方式搭配化学气体反应,有选择性的剥除金属,氧化硅层或沉积金属层,实现定点切割。
继续以图2中的芯片结构为例,按照本发明的方法进行去层时,流程如图3所示,预计失效位置存在于M3的位置3,M2的位置2,M1的位置1,可以分别进行FIB蚀刻暴露目标位置,再对这三个位置进行具体失效分析;如果没有找到失效位置,则可以继续寻找失效位置,直至找到失效位置。
图4为本发明得到的去层完成的芯片效果图,从图4中可以看出,M1中目标位置1的暴露,是去除了位置1上层的M2和M3的,但是在M2和M3中,其他位置是完整的。M2中目标位置2的暴露,只需去除目标位置2上方的M3,M1还在下层。在M3中目标位置3的暴露,无需做FIB去层,所以M1跟M2在下层还是完整的。
进一步地,步骤C中,所述Z值为待去层样品距离FIB设备中离子发射枪的距离;
所述Z值为3mm-7mm。
不同的FIB设备中对样品距离离子发射枪的距离命名不同,但是在进行局部蚀刻时,控制该距离在3mm-7mm即可。典型但非限制性的,Z值例如可以为3mm、4mm、5mm、6mm或7mm,也可以为3mm-7mm的中的任意值。
进一步地,步骤C中,所述工作电压为1kV-30kV,所述尖端电流为10pA-50000pA。
工作电压和尖端电流控制离子束的大小,再经过二次聚焦以很小的竖斑轰击样品表面,利用物理碰撞来达到蚀刻的目的。工作电压和尖端电流根据金属层厚度相应增加或减少。在具体实施方式中,典型但非限制性的,工作电压例如可以为1kV、5kV、10kV、15kV、20kV、25kV或30kV,也可以为1kV-30kV中间的任意值;尖端电流例如可以为10pA、100pA、1000pA、10000pA、20000pA、30000pA、40000pA或50000pA,也可以为10pA-50000pA范围内的任意值。
需要说明的是,pA是皮安,是电流的计量单位,用字母pA表示。皮安是1pA=10-12A。其中安是国际的统一电流单位,用字母A表示。
进一步地,所述待去层样品表面电导率低于10-2S/cm;
或者,
所述待去层样品的非去层位置不能接受离子束扫射;
在步骤B之后、步骤C之前,还包括对所述待去层样品喷金处理;喷金处理后,金层厚度为2nm-10nm。
针对特殊样品,比如说待去层样品表面电导率低于10-2S/cm或非去层位置不能接受离子束扫射,需要在FIB进行局部去层前喷金作为保护层。
在具体实施过程中,待去层样品表面是氧化硅物质,该物质电导率仅为10-14S/cm,使用FIB需要离子束抓图确认位置,导电性太差,无法准确抓取位置,这时就需要进行喷金处理了。
在另一种实施过程中,待去层样品需要观察最表面材料芯片,离子的照射会损伤最表面信息,所以非去层位置不能接受离子束扫射,也需要对样品进行喷金处理。
在处理特殊样品时,根据实际需求选择是否进行喷金处理,喷金后金层厚度例如可以为2nm、3nm、4nm、5nm、6nm、7nm、8nm、9nm或10nm。
需要说明的是,喷金处理在一般的芯片定位不同金属层中是不需要的,因为小束流的离子束作用在大面积的芯片上伤害几乎可以忽略不计,只有去层样品表面电导率低于10-2S/cm或非去层位置不能接受离子束扫射的样品才需要。
进一步地,步骤C中,使用实心框框选目标位置;
所述实心框的形状为圆形、矩形或多边形。
进一步地,步骤B中,所述顶层金属层的材质为铝,使用氢氧化钠溶液作为碱进行所述蚀刻;
所述氢氧化钠溶液中,氢氧化钠的含量为15%~18%。
在具体的实施过程中,氢氧化钠的含量典型但不限于为15%、16%、17%或18%。
进一步地,步骤B中,所述顶层金属层的材质为铝,使用盐酸溶液进行所述蚀刻;
所述盐酸溶液中盐酸的含量为36%~38%,在具体的实施过程中,盐酸的含量典型但不限于为36%、37%或38%。
进一步地,步骤B中,所述顶层金属层的材质为铜,使用硝酸溶液进行所述蚀刻;
所述硝酸溶液中硝酸的含量<68%。
进一步地,步骤B中,使用研磨液进行所述研磨;
其中,所述研磨液中研磨颗粒的粒径为10nm-60nm。
本发明第二方面提供了所述的方法在芯片生产或芯片失效分析中的应用。
本发明提供了上述定位芯片不同金属层的方法的应用,鉴于上述方法所具有的优势,使得定位到不同金属层的芯片样品获取更方便、时间更短,结果更准确,为后续分析提供了退路,为芯片生产或芯片失效分析提供了更好的去层方法。
下面通过具体的实施例和对比例进一步说明本发明,但是,应当理解为,这些实施例仅仅是用于更详细地说明之用,而不应理解为用于以任何形式限制本发明。本发明中实施例和对比例中所用原料,未注明具体条件者,按照常规条件或制造商建议的条件进行。所用试剂或仪器未注明生产厂商者,均为可以通过市售购买获得的常规产品。
需要说明的是,本发明中OM图是指用光学显微镜拍摄得到的图,简称OM图。
实施例1
本实施例提供了一种定位芯片不同金属层的方法,包括以下步骤:
1、将芯片裸片放到研磨机上,芯片晶背朝上,布线层朝下进行简单抛光以清洁芯片,使芯片更好的跟RIE反应。然后将样品放到RIE设备,去除顶层钝化层,露出表面金属层,此时芯片的OM图如图5所示。
2、本实施例使用的芯片TM的材质为铝,继续将芯片放进盐酸溶液中(盐酸含量36-38%)泡2分钟左右,拿出来用超声波清洁干净,清洁后的芯片OM图如图6所示。将清洁后的芯片晶背朝上,布线层朝下放置于研磨机上,布线层面对着研磨机的研磨盘贴上去。然后倒上研磨液,研磨液中研磨颗粒的粒径为10-60纳米,进行抛光研磨,去除顶层金属残留,得到的芯片OM图如图7所示。
3、继续在研磨机上研磨,直到可以通过显微镜清楚的观察到下层金属层,金属布线层完全露出来,然后用去离子水抛光样品,直到芯片表面完全干净。然后使用显微镜拍照留图记录最原始的失效位置形貌,如图8所示,得到待去层样品。
4、将待去层样品进行FIB去层:
4.1、将待去层样品粘在带有碳胶带的样品托盘上,放进FIB(赛默飞,Helios G4),加高压开启设备,将样品Focus调清,点击Llink将Z值调到4mm,该设备Z值是指样品距离离子发射枪的距离。
4.2、插入GIS气体针,工作电压30KV,尖端电流调至80pA左右,选用FIB离子束矩形实心框框出想要打的区域,如图9和图10所示,图10为图9框选区域的放大图,继续框选想要打的区域,如图11所示为图10框选区域的离子束扫描图像。打开离子束,使离子轰击样品的同时使气体充分反应,从而达到局部刻蚀的效果,得到局部去层至M2的离子束扫描图像,如图12所示。继续框选想要打的区域,进行离子束刻蚀,如图13所示为局部去层至M1的离子束扫描图像,完成去层。
5、将去层完成的芯片进行相应分析。
实施例2
本实施例提供了一种定位芯片不同金属层的方法,与实施例1不同的是,将工作电压调节至1KV,其他步骤均与实施例1相同,在此不再赘述。
在离子束去层过程中发现,去层速度变慢,需要进行多次操作才能完整的去除目标区域的金属层,并且样品表面非常不平整。
实施例3
本实施例提供了一种定位芯片不同金属层的方法,与实施例1不同的是,将尖端电流调节至10pA,其他步骤均与实施例1相同,在此不再赘述。
在离子束去层过程中发现,去层速度变慢,需要进行多次操作才能完整的去除目标区域的金属层。
实施例4
本实施例提供了一种定位芯片不同金属层的方法,与实施例1不同的是,将尖端电流调节至64000pA,其他步骤均与实施例1相同,在此不再赘述。
在离子束去层过程中发现,尖端电流过大,离子束轰击金属表面,切割深度加深,去层速度过快,有时候可直接击穿该层金属,并蚀刻掉下层部分金属,切出的面积非常不平整,不利于去层制样。
对比例1
本对比例提供了一种芯片研磨去层获得分析样品的方法,与实施例1使用的是同一批次的芯片裸片,研磨过程如下:
1、将芯片裸片放到研磨机上,芯片晶背朝上,布线层朝下进行简单抛光以清洁芯片,使芯片更好的跟RIE反应。然后将样品放到RIE设备,去除顶层钝化层,露出表面金属层。
2、本对比例使用的芯片TM的材质为铝,继续将芯片放进盐酸溶液中(盐酸含量36-38%)泡2分钟左右,拿出来用超声波清洁干净。将清洁后的芯片晶背朝上,布线层朝下放置于研磨机上,布线层面对着研磨机的研磨盘贴上去。然后倒上研磨液,研磨液中研磨颗粒的粒径为10-60纳米,进行抛光研磨,得到的研磨图片如图14所示,从图14可以看出,研磨去层过程中不易控制,容易出现各层研磨程度不同的现象。
对比例2
本对比例提供了一种芯片研磨去层获得分析样品的方法,使用的是先进制程芯片,研磨过程如下:
将先进制程芯片放到研磨机上,晶背朝上,布线层朝下放置于研磨机上,布线层面对着研磨机的研磨盘贴上去。然后倒上研磨液,研磨液中研磨颗粒的粒径为10-60纳米,进行抛光研磨,得到的研磨图片如图15所示,从图15可以看出,研磨后的芯片中间还是V3层,但是边缘已经到达了各层,对图15中黑色框选位置进行放大,得到图16,从图16可以看出,边缘部位已经到达了硅衬底,越靠近中心,层数越多。图16中有两个V2,V3,之所以会出现不同颜色是因为氧化层厚度不同,对光的吸收也就不同,每一层氧化层颜色在研磨过程中都会有不同颜色,只是变化太快不容易看出来而已。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种定位芯片不同金属层的方法,其特征在于,包括以下步骤:
A、将芯片裸片置于RIE设备中进行处理去除钝化层,露出顶层金属层;
B、使用酸或者碱蚀刻顶层金属层,反应完成后得到刻蚀后的芯片;将所述刻蚀后的芯片继续进行研磨除去残留的顶层金属;然后清洗干净使用显微镜拍照记录最原始的失效位置形貌,得到待去层样品;
C、将所述待去层样品放进FIB进行局部去层,加高压开启设备,调节Focus使聚焦清楚,调整Z值,调节待去层样品与I-beam垂直,插入GIS气体针并调节工作电压和尖端电流,使用FIB框选目标位置,开启电子束进行局部刻蚀,到达目标金属层,暴露目标位置;
D、重复步骤C进行不同目标位置的去层。
2.根据权利要求1所述的方法,其特征在于,步骤C中,所述Z值为待去层样品距离FIB设备中离子发射枪的距离;
所述Z值为3mm-7mm。
3.根据权利要求1所述的方法,其特征在于,步骤C中,所述工作电压为1kV-30kV,所述尖端电流为10pA-50000pA。
4.根据权利要求1所述的方法,其特征在于,所述待去层样品表面电导率低于10-2S/cm;
或者,
所述待去层样品的非去层位置不能接受离子束扫射;
在步骤B之后、步骤C之前,还包括对所述待去层样品喷金处理;喷金处理后,金层厚度为2nm-10nm。
5.根据权利要求1所述的方法,其特征在于,步骤C中,使用实心框框选目标位置;
所述实心框的形状为圆形、矩形或多边形。
6.根据权利要求1-5任一项所述的方法,其特征在于,步骤B中,所述顶层金属层的材质为铝,使用氢氧化钠溶液作为碱进行所述蚀刻;
所述氢氧化钠溶液中,氢氧化钠的含量为15%~18%。
7.根据权利要求1-5任一项所述的方法,其特征在于,步骤B中,所述顶层金属层的材质为铝,使用盐酸溶液进行所述蚀刻;
所述盐酸溶液中盐酸的含量为36%~38%。
8.根据权利要求1-5任一项所述的方法,其特征在于,步骤B中,所述顶层金属层的材质为铜,使用硝酸溶液进行所述蚀刻;
所述硝酸溶液中硝酸的含量<68%。
9.根据权利要求1-5任一项所述的方法,其特征在于,步骤B中,使用研磨液进行所述研磨;
其中,所述研磨液中研磨颗粒的粒径为10nm-60nm。
10.一种权利要求1-9任一项所述的方法在芯片生产或芯片失效分析中的应用。
CN202311789467.4A 2023-12-22 2023-12-22 定位芯片不同金属层的方法和应用 Pending CN117783109A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311789467.4A CN117783109A (zh) 2023-12-22 2023-12-22 定位芯片不同金属层的方法和应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311789467.4A CN117783109A (zh) 2023-12-22 2023-12-22 定位芯片不同金属层的方法和应用

Publications (1)

Publication Number Publication Date
CN117783109A true CN117783109A (zh) 2024-03-29

Family

ID=90401125

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311789467.4A Pending CN117783109A (zh) 2023-12-22 2023-12-22 定位芯片不同金属层的方法和应用

Country Status (1)

Country Link
CN (1) CN117783109A (zh)

Similar Documents

Publication Publication Date Title
CN102023108B (zh) 透射电子显微镜样品的制备方法
KR20180132546A (ko) 평면 뷰 라멜라 제조를 위한 면상 기체-보조된 에칭
CN105699149A (zh) 芯片失效分析过程中的剥层方法
JP4570980B2 (ja) 試料台及び試料加工方法
JP2002174571A (ja) Tem試料薄片化加工
CN110297006B (zh) 一种用于观测IGBT芯片Al金属化内晶粒晶向的试样制备方法
TW407329B (en) Manual precision micro-cleavage method
US7355176B2 (en) Method of forming TEM specimen and related protection layer
CN117783109A (zh) 定位芯片不同金属层的方法和应用
US6723650B1 (en) TEM sample preparation using transparent defect protective coating
CN109540947A (zh) 一种制备fib三维重构用“鼻尖”试样的方法
CN113030674A (zh) 用于失效分析的样品的处理方法及失效分析方法
CN114813808B (zh) 一种半导体芯片截面结构的检测方法
KR20080058682A (ko) 투과 전자현미경용 시편 제조방법
CN111834273B (zh) 半导体芯片样品目标位置的定位方法和定位装置
US6251782B1 (en) Specimen preparation by focused ion beam technique
JP4644470B2 (ja) イオンビーム加工装置および試料作製方法
JP4170048B2 (ja) イオンビーム装置およびイオンビーム加工方法
CN103940643A (zh) Tsv样品的制备方法
Zudhistira et al. Integration of probing capability into plasma FIB for in-situ Delayering, defect inspection, and EBAC on BEOL defects of sub-20nm FinFET devices
KR20050033699A (ko) 투과전자현미경 분석용 시편의 제작 방법
JP2015143688A (ja) プログラムされたマニピュレータを用いた表面除層
JP2005172765A (ja) 顕微鏡用試料作製方法と試料構造
JP4877318B2 (ja) 検査・解析方法および試料作製装置
CN109668765B (zh) 一种基于飞秒激光加工的多取向介观拉伸样品制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination