CN103822813A - 半导体器件测试样品的制作方法 - Google Patents

半导体器件测试样品的制作方法 Download PDF

Info

Publication number
CN103822813A
CN103822813A CN201410086119.5A CN201410086119A CN103822813A CN 103822813 A CN103822813 A CN 103822813A CN 201410086119 A CN201410086119 A CN 201410086119A CN 103822813 A CN103822813 A CN 103822813A
Authority
CN
China
Prior art keywords
oxide layer
substrate
making
indenture
defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410086119.5A
Other languages
English (en)
Other versions
CN103822813B (zh
Inventor
干正宇
袁力
徐瑛
韩超
熊鹏
王慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201410086119.5A priority Critical patent/CN103822813B/zh
Publication of CN103822813A publication Critical patent/CN103822813A/zh
Application granted granted Critical
Publication of CN103822813B publication Critical patent/CN103822813B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供一种半导体器件测试样品的制作方法,包括:提供衬底;对所述衬底进行至少一次氧化处理,所述氧化处理包括在衬底表面形成氧化层以及去除氧化层的步骤,经过氧化处理后,当所述衬底上具有凹痕类缺陷时,所述凹痕类缺陷的尺寸增大。对测试样品进行检测,晶圆检测设备能够较灵敏地在线捕捉到衬底表面的凹痕类的缺陷,对此类缺陷进行及时的监控。

Description

半导体器件测试样品的制作方法
技术领域
本发明涉及半导体领域,具体涉及一种半导体器件测试样品的制作方法。
背景技术
在半导体器件的制造过程中,晶圆上的缺陷是难以避免的。为提高半导体器件的良率,在制造过程中,通常设有多道检测工序,以在制造过程中及时发现缺陷,并及时改进工艺,使得后续的晶圆的良率得以提高。
目前的晶圆检测设备通常采用检测光束扫描待测晶圆表面,对晶圆表面反射回的光束进行处理获得晶圆表面的缺陷数据。在对点蚀、裂痕、凹陷等“凹痕”类缺陷进行检测时,晶圆检测设备都有一定的测量范围,在晶圆上的“凹痕”尺寸过小时,晶圆检测设备很难捕捉到缺陷,从而容易造成批量的晶圆因缺陷而报废,造成损失。
例如,图1示出了现有技术一种FLASH存储器形成过程中衬底表面在扫描隧道显微镜下的俯视照片,从显微镜照片可以看到,在硅衬底01表面出现点蚀02的缺陷,点蚀02一般为刻蚀剂的过度刻蚀造成的衬底表面形成的小孔,经过扫描隧道显微镜测量,点蚀02的开口上端直径约为0.03微米。
现有技术中,对FLASH存储器形成过程进行在线监测的对象为在晶圆测试区形成的存储器的测试样品,现有的存储器的测试样品通常与器件区域的FLASH存储器完全同步形成,且与器件区域的FLASH存储器的形貌和尺寸一致,这样形成的存储器的测试样品中,点蚀的尺寸与器件区域的FLASH存储器相当,点蚀02的开口上端直径约为0.03微米,这样小的点蚀02很难被在线晶圆检测设备捕捉到,使得在FLASH存储器的生产过程中,不能及时的发现点蚀02多发的问题,容易造成批次的晶圆发生缺陷。
因此,提出一种半导体器件测试样品的制作方法,使得晶圆检测设备能够捕捉到尺寸很小的“凹痕”类缺陷,进而提高半导体器件的良率,避免大量的损失,成为本领域技术人员亟待解决的问题。
发明内容
本发明解决的问题提供一种半导体器件测试样品的制作方法,能够较灵敏地捕捉到尺寸较小的“凹痕”类缺陷,对此类缺陷进行及时的监控,减小半导体器件失效的概率。
为解决上述问题,本发明提供一种半导体器件缺陷的检测方法,包括:
提供衬底;
对所述衬底进行至少一次氧化处理,所述氧化处理包括在衬底表面形成氧化层以及去除氧化层的步骤,以在所述衬底上具有凹痕类缺陷时增大所述凹痕类缺陷的尺寸。可选的,所述氧化处理为热氧化工艺。
可选的,所述衬底为硅衬底,在热氧化工艺的步骤中,热氧化工艺在半导体设备中进行,在半导体设备中通入氧气和氢气,并进行加热,在所述衬底表面形成氧化硅层。
可选的,所述热氧化工艺的工艺参数为:使半导体设备中炉管的温度为800~1200摄氏度,热氧化工艺的时间为15~25分钟,通入氧气的流量为5~8标况升每分钟,通入氢气的流量为8~12标况升每分钟。
可选的,所述氧化硅层的厚度为800到1200埃。
可选的,对所述衬底进行一次氧化处理,以在所述衬底上具有凹痕类缺陷时使所述凹痕类缺陷的开口口径增大量为320埃到480埃。
可选的,对所述衬底进行两次氧化处理以在所述衬底上具有凹痕类缺陷时使所述凹痕类缺陷的开口口径增大量为640埃到960埃。
可选的,去除氧化层的方法为湿法刻蚀。
可选的,所述氧化层为氧化硅层,所述湿法刻蚀的刻蚀剂为氢氟酸。
与现有技术相比,本发明的技术方案具有以下优点:
在本发明半导体器件测试样品的制作方法中,对所述衬底进行至少一次氧化处理;所述氧化处理包括在衬底表面形成氧化层以及去除氧化层的步骤,形成氧化层的过程会消耗掉一部分衬底材料,因此当所述衬底上具有凹痕类缺陷时,所述凹痕类缺陷的尺寸增大。这样对测试样品进行检测,晶圆检测设备能够较灵敏地在线捕捉到衬底表面的凹痕类的缺陷,对此类缺陷进行及时的监控,减小半导体器件失效的概率。
进一步,在本发明半导体器件测试样品的制作方法中,对所述衬底进行两次氧化处理,这样将形成氧化层的步骤分为两次,能够提高在衬底上形成氧化层的速率,并且能够形成足够厚的氧化层,避免因为氧化层累积到一定厚度以后,热氧化工艺难以进行。
附图说明
图1是现有技术一种存储器形成过程中衬底表面的俯视照片;
图2至图6本发明半导体器件测试样品的制作方法一实施例在应用于存储器时各步骤的剖视图。
具体实施方式
在现有的半导体器件制作过程中,常常发生尺寸很小的凹痕类的缺陷,中,对尺寸较小的凹痕类的缺陷进行检测,检测设备很难捕捉到缺陷,从而容易造成批量的晶圆因缺陷而报废,造成损失。
为了解决上述技术问题,本发明提供一种半导体器件测试样品的制作方法,使得晶圆检测设备能够较灵敏地捕捉到尺寸较小的凹痕类的缺陷,对此类缺陷进行及时的监控,减小半导体器件失效的概率。
本发明半导体器件缺陷的检测方法大致包括以下步骤:
提供衬底;对所述衬底进行至少一次氧化处理,所述氧化处理包括在衬底表面形成氧化层以及去除氧化层的步骤,经过氧化处理后,当所述衬底上具有凹痕类缺陷时,所述凹痕类缺陷的尺寸增大。
经过所述氧化处理以后,所述凹痕类的缺陷的尺寸增大,晶圆检测设备能够较灵敏地在线捕捉到衬底表面的凹痕类的缺陷,对此类缺陷进行及时的监控,减小半导体器件失效的概率。
需要说明的是,此处的衬底可以为半导体器件中的各个膜层,也就是说,本发明半导体器件测试样品的制作方法可以用来形成半导体器件中各个膜层上凹痕类的缺陷测试样品。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
在以下实施例中,以对存储器的测试样品的制作方法为例,对本发明半导体器件测试样品的制作方法进行说明,但不应以此限制本发明,本发明半导体器件测试样品的制作方法还适用于其他半导体器件中位于膜层表面的各种凹痕类缺陷。
下面结合附图对本实施例技术方案做详细说明。
参考图2,提供衬底100,衬底100表面产生点蚀101的缺陷。
在本实施例中,所述衬底100为硅衬底,所述衬底100还可以为锗硅衬底或绝缘体上硅衬底等其它半导体衬底,对此本发明不做任何限制。
需要说明的是,在本实施例中形成的存储器为存储器的测试样品,目的是通过对存储器的测试样品进行检测来判断器件区域的存储器的缺陷发生情况。因此,衬底100位于晶圆的测试区,但是本发明对衬底100是否位于晶圆的测试区不做限制。
在本实施例中,在所述衬底100表面依次形成的第二多晶硅层(未示出)、ONO层(未示出)和第一多晶硅层(未示出)。其中,ONO层为氧化物-氮化硅-氧化物的叠层结构。
在所述第一多晶硅表面形成图形化的光刻胶层(未示出),对所述第一多晶硅层、ONO层、第二多晶硅层进行刻蚀,去除大部分的第一多晶硅层、ONO层、第二多晶硅层,剩余的第一多晶硅层、ONO层、第二多晶硅层形成栅极结构。所述栅极结构包括第二多晶硅形成的浮栅(未示出)、ONO层形成的栅极介质层(未示出)、第一多晶硅层形成的控制栅(未示出)。
需要说明的是,本发明对栅极结构的具体结构和材料不做限制。
由于在本实施例中形成的存储器为存储器的测试样品,目的是通过对存储器的测试样品进行检测来判断器件区域的存储器的缺陷发生情况,本实施例中的第一多晶硅层、ONO层、第二多晶硅层与器件区域的存储器的第一多晶硅层、ONO层、第二多晶硅层为同步形成,并且第一多晶硅层、ONO层、第二多晶硅层的厚度分别与器件区域的存储器的第一多晶硅层、ONO层、第二多晶硅层相等。
在对所述第一多晶硅层、ONO层、第二多晶硅层进行刻蚀的过程中,由于第一多晶硅层、ONO层、第二多晶硅层层在晶圆上的厚度不均匀,在去除大部分的第一多晶硅层、ONO层、第二多晶硅层以后,如图2所示,在第一多晶硅层、ONO层、第二多晶硅层较薄的区域,暴露出来的衬底100表面可能受到刻蚀的影响而产生点蚀101的缺陷,点蚀101为衬底100表面由于刻蚀剂的侵蚀而形成的凹痕,点蚀101开口口径S1约在0.03微米左右。目前的晶圆检测设备的最小检测精度在0.08微米到0.15微米之间,难以捕捉到这样小的点蚀101的缺陷。
参考图3、图4,对所述衬底进行氧化处理。所述氧化处理包括在衬底100表面形成氧化层102以及去除氧化层102的步骤。
具体地,如图3所示,所述衬底100为硅衬底,采用热氧化工艺,在所述衬底100上形成氧化层102为氧化硅层。
本实施例中,如图3所示,所述衬底100为硅衬底,半导体设备中进行热氧化工艺,具体地,在半导体设备中通入氧气和氢气,并进行加热,在所述衬底100表面形成氧化硅层。
所述热氧化工艺的工艺参数为:半导体设备中炉管的温度为800~1200摄氏,热氧化工艺的时间为15~25分钟,通入氧气的流量为5~8标况升每分钟,通入氢气的流量为8~12标况升每分钟。这样的好处在于,热氧化工艺的进行过程比较均匀,从而使得形成的氧化硅层的厚度易于控制并且质量较好。但是本发明制作方法对热氧化工艺的具体工艺参数不做限制,在其他实施例中,热氧化工艺的工艺参数还可以不在上述范围内。
热氧化工艺形成的所述氧化硅层的厚度为800到1200埃。具体地,本实施例中,所述氧化硅层的厚度为1000埃。
采用热氧化工艺在硅衬底100上形成氧化层102的过程中,氧气与硅衬底100中的硅反应形成氧化硅层,这样在热氧化工艺的过程中,衬底100表面的硅材料被消耗掉一部分,伴随硅材料的消耗,衬底100表面的点蚀101的尺寸也会增大,在本实施例条件下,形成的氧化硅层的厚度与消耗掉的硅的厚度的比例约为5:2,即如果形成1000埃的氧化硅层,可以消耗掉约400埃的硅,这样形成1000埃的氧化层102,氧化层102下的点蚀101开口口径S1增大量约0.08微米,在点蚀101开口口径S1的增大的同时,点蚀101的深度同步加深。
由于采用热氧化工艺形成氧化硅层,则已经形成的氧化硅层会阻止氧气与硅表面的直接接触。氧原子以扩散方式通过氧化硅到达氧化硅与硅的界面与硅原子反应,生成新的氧化硅,使氧化硅不断增厚,随着氧化硅的厚度逐渐增大,氧原子扩散到硅表面的难度越来越大,氧化硅的形成速度会逐渐降低,因此很难一次在衬底100上形成较厚的氧化层102,若在衬底100上形成的氧化层102过薄,则消耗掉的硅材料较少,点蚀101的尺寸增大量较小,晶圆检测设备仍然难以捕捉。
可选的,所述氧化层102的厚度在800到1200埃的范围内,所述点蚀101的开口口径增大量为320到480埃,在本实施例中,所述氧化层102的厚度为1000埃,即氧化层102下的点蚀101开口口径S1增大量约0.08微米。但是本发明对形成的氧化层102的厚度不做限制。
如图4所示,形成氧化层102以后,采用湿法刻蚀去除所述衬底100上的氧化层102。
在去除所述氧化层102的步骤中,所述氧化层102为氧化硅层,所述湿法刻蚀的刻蚀剂为氢氟酸。氢氟酸对氧化硅的去除效果较好,但本发明对湿法刻蚀的具体刻蚀剂不做限制,对去除氧化层102的具体方法也不做限制,在其他实施例中,还可以采用干法刻蚀去除所述氧化层102。
去除所述氧化层102以后,衬底100以及点蚀101露出。
在本实施例中,进行两次所述氧化处理的步骤。参考图5、图6,在第一次去除所述氧化层102以后,在衬底100表面第二次形成氧化层103,再将所述氧化层103去除。
这样即完成了本实施例测试样品的制作方法。
在本实施例中,第二次形成的氧化层103的厚度为1000埃,但是本发明对第二次形成的氧化层103的厚度不做限制,可选的,第二次形成的所述氧化层103的厚度为800到1200埃。
将第二次形成的氧化层103去除以后,点蚀101开口口径S1增大量约0.08微米,这样经过本发明检测方法的氧化处理以后,点蚀101开口口径S1增大量约为0.16微米。这样点蚀101开口口径S1从原来的0.03微米增大到0.19微米左右,点蚀101的深度也同步加深,点蚀101形成较大的开口,可以被现有的大部分晶圆检测设备捕捉到,晶圆检测设备能够较灵敏地捕捉到存储器的测试样品d的衬底表面的点蚀101,进而对器件区域的存储器中点蚀的发生情况进行及时的监控,减小存储器失效的概率。
可选的,由于第二次形成的所述氧化层103的厚度为800到1200埃的范围内,所述点蚀101开口口径增大量为640到960埃。
需要说明的是,本实施例包括两次氧化处理的步骤,这样的原因在于,由于采用热氧化工艺形成氧化硅的氧化层,随着氧化硅的厚度逐渐增大,氧原子扩散到硅表面的难度越来越大,氧化硅的形成速度会逐渐降低,因此很难一次在衬底100上形成较厚的氧化层,形成氧化层的耗时也会较长。
进行两次形成氧化处理的步骤,第二次形成氧化层103的步骤在已经暴露出的硅衬底100表面进行,可以提高第二次形成氧化层103的速率,保证每次形成氧化层的速率较快且质量较好。
但是本发明检测方法对所述氧化处理包括形成氧化层102以及去除所述氧化层102的次数不做限制
在另一实施例中,还可以只进行一次氧化处理的步骤。
可以继续参考图3、图4,可选的,热氧化工艺的工艺参数与上一实施例相同。
具体地,本实施例中,在衬底100上形成1000埃的氧化层102,这样在形成氧化层102以后,点蚀101开口口径S1约增大0.08微米,在点蚀101开口口径S1的增大的同时,点蚀101的深度同步加深。
当衬底100上的点蚀101开口口径S1在0.07微米以上时,采用一次氧化处理即可使得点蚀101开口口径S1增大到0.16微米,从而能够被现有的大部分晶圆检测设备捕捉到。
可选的,在衬底100上形成的氧化层102的厚度在800埃到1200埃,因此所述点蚀101的开口口径增大量约为320到480埃。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (9)

1.一种半导体器件测试样品的制作方法,其特征在于,包括:
提供衬底;
对所述衬底进行至少一次氧化处理,所述氧化处理包括在衬底表面形成氧
化层以及去除氧化层的步骤,以在所述衬底上具有凹痕类缺陷时增大所述
凹痕类缺陷的尺寸。
2.如权利要求1所述的制作方法,其特征在于,所述氧化处理为热氧化工艺。
3.如权利要求2所述的制作方法,其特征在于,所述衬底为硅衬底,在热氧化工艺的步骤中,热氧化工艺在半导体设备中进行,在半导体设备中通入氧气和氢气,并进行加热,在所述衬底表面形成氧化硅层。
4.如权利要求3所述的制作方法,其特征在于,所述热氧化工艺的工艺参数为:使半导体设备中炉管的温度为800~1200摄氏度,热氧化工艺的时间为15~25分钟,通入氧气的流量为5~8标况升每分钟,通入氢气的流量为8~12标况升每分钟。
5.如权利要求3所述的制作方法,其特征在于,所述氧化硅层的厚度为800到1200埃。
6.如权利要求5所述的制作方法,其特征在于,对所述衬底进行一次氧化处理,以在所述衬底上具有凹痕类缺陷时使所述凹痕类缺陷的开口口径增大量为320埃到480埃。
7.如权利要求5所述的制作方法,其特征在于,对所述衬底进行两次氧化处理以在所述衬底上具有凹痕类缺陷时使所述凹痕类缺陷的开口口径增大量为640埃到960埃。
8.如权利要求1所述的制作方法,其特征在于,去除氧化层的方法为湿法刻蚀。
9.如权利要求8所述的制作方法,其特征在于,所述氧化层为氧化硅层,所述湿法刻蚀的刻蚀剂为氢氟酸。
CN201410086119.5A 2014-03-10 2014-03-10 半导体器件测试样品的制作方法 Active CN103822813B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410086119.5A CN103822813B (zh) 2014-03-10 2014-03-10 半导体器件测试样品的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410086119.5A CN103822813B (zh) 2014-03-10 2014-03-10 半导体器件测试样品的制作方法

Publications (2)

Publication Number Publication Date
CN103822813A true CN103822813A (zh) 2014-05-28
CN103822813B CN103822813B (zh) 2016-05-11

Family

ID=50757982

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410086119.5A Active CN103822813B (zh) 2014-03-10 2014-03-10 半导体器件测试样品的制作方法

Country Status (1)

Country Link
CN (1) CN103822813B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108010863A (zh) * 2017-12-07 2018-05-08 武汉新芯集成电路制造有限公司 凹陷缺陷的检测方法以及用于检测凹陷缺陷的晶圆
WO2020042254A1 (zh) * 2018-08-28 2020-03-05 中国科学院微电子研究所 一种高精度的刻蚀方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1523343A (zh) * 2003-02-20 2004-08-25 上海市计量测试技术研究院 检测n型重掺硅单晶片或锭晶格缺陷的方法
CN102403248A (zh) * 2011-11-23 2012-04-04 河北普兴电子科技股份有限公司 硅抛光片或外延片层错及位错缺陷的无损检测方法
CN102812538A (zh) * 2010-01-28 2012-12-05 盾安美斯泰克股份有限公司 用以促进接合的重调节半导体表面的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1523343A (zh) * 2003-02-20 2004-08-25 上海市计量测试技术研究院 检测n型重掺硅单晶片或锭晶格缺陷的方法
CN102812538A (zh) * 2010-01-28 2012-12-05 盾安美斯泰克股份有限公司 用以促进接合的重调节半导体表面的方法
CN102403248A (zh) * 2011-11-23 2012-04-04 河北普兴电子科技股份有限公司 硅抛光片或外延片层错及位错缺陷的无损检测方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
刘云霞等: "无Cr 腐蚀液显示直拉Si单晶中的氧化诱生层错", 《半导体技术》, vol. 35, no. 8, 31 August 2010 (2010-08-31), pages 787 - 790 *
康自卫等: "《硅片加工技术》", 30 September 2010, article "4.1.3 硅片表面缺陷", pages: 98 - 4.1.3 *
徐慧: "《凝聚态物理专题》", 31 July 2009, article "半导体制造中的化学品", pages: 258 *
连世阳: "二次缺陷的产生、变化及其消除", 《厦门大学学报》, no. 4, 31 December 1979 (1979-12-31) *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108010863A (zh) * 2017-12-07 2018-05-08 武汉新芯集成电路制造有限公司 凹陷缺陷的检测方法以及用于检测凹陷缺陷的晶圆
WO2020042254A1 (zh) * 2018-08-28 2020-03-05 中国科学院微电子研究所 一种高精度的刻蚀方法
US11447876B2 (en) 2018-08-28 2022-09-20 Institute of Microelectronics, Chinese Academy of Sciences High-precision etching method
US11827988B2 (en) 2018-08-28 2023-11-28 Institute of Microelectronics, Chinese Academy of Sciences High-precision etching method

Also Published As

Publication number Publication date
CN103822813B (zh) 2016-05-11

Similar Documents

Publication Publication Date Title
CN102842518B (zh) 多晶硅假栅移除后的监控方法
JP7442839B2 (ja) 薄膜層の欠陥検出方法
CN102832152B (zh) 一种在线检测接触孔的方法
CN104241161A (zh) 一种检测晶圆栅氧化物缺失缺陷的方法
CN103822813A (zh) 半导体器件测试样品的制作方法
CN105304514A (zh) 一种半导体深孔刻蚀后的工艺监控方法
JP3859480B2 (ja) 検査方法
JP7204436B2 (ja) 欠陥除去方法及びSiCエピタキシャルウェハの製造方法
CN103822812B (zh) 半导体器件测试样品的制作方法
CN102810491B (zh) 后栅工艺移除多晶硅假栅制程的监控方法
CN106128976B (zh) 一种监控侧墙刻蚀后残留的方法
CN114813808B (zh) 一种半导体芯片截面结构的检测方法
US7745236B2 (en) Floating gate process methodology
CN103489806A (zh) 一种在线监测离子损伤的方法
KR100902586B1 (ko) 폴리 실리콘의 제거방법
CN114242608A (zh) 半导体结构的形成方法、在线检测的方法和测试结构
CN114093785A (zh) 用于监控微刻蚀风险的衬底结构及监控方法
US9136127B2 (en) Method of fabricating GOI silicon wafer, GOI silicon wafer and GOI detection method
US11088000B2 (en) Wafer based corrosion and time dependent chemical effects
CN104425301A (zh) 一种监测光刻胶粘结层hmds异常的方法
Park et al. Electrochemical induced pitting defects at gate oxide patterning
JP2007242862A (ja) 転写パターンの欠陥検査用基板及び転写パターンの欠陥検査方法
JP2016514372A (ja) 金属酸化物半導体tft用誘電体膜のピンホール評価方法
TW591760B (en) Method for improving cell retention capacity of nitride read only memory
CN107331632A (zh) 一种多晶硅侧墙沉积针孔缺陷的检测方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant