JPH09219430A - 半導体素子の欠陥調査用試験片の製造方法 - Google Patents
半導体素子の欠陥調査用試験片の製造方法Info
- Publication number
- JPH09219430A JPH09219430A JP8209245A JP20924596A JPH09219430A JP H09219430 A JPH09219430 A JP H09219430A JP 8209245 A JP8209245 A JP 8209245A JP 20924596 A JP20924596 A JP 20924596A JP H09219430 A JPH09219430 A JP H09219430A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- die
- etching
- polishing
- test piece
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N1/00—Sampling; Preparing specimens for investigation
- G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
- G01N1/286—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q involving mechanical work, e.g. chopping, disintegrating, compacting, homogenising
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N1/00—Sampling; Preparing specimens for investigation
- G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
- G01N1/286—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q involving mechanical work, e.g. chopping, disintegrating, compacting, homogenising
- G01N2001/2873—Cutting or cleaving
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Biochemistry (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Physics & Mathematics (AREA)
- Analytical Chemistry (AREA)
- General Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Health & Medical Sciences (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Sampling And Sample Adjustment (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
- Weting (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【課題】 半導体素子形成がなされたウェーハ状態で、
欠陥箇所が含まれた当該ダイのみを検査する半導体素子
の欠陥調査用試験片の製造方法を提供する。 【解決手段】 ウェーハのパターン層に発生した欠陥箇
所を探す工程と、パターン層の全面に感光膜を形成する
工程と、各ダイ別に分離されていないウェーハ状態で欠
陥箇所が含まれたダイの後面の所定位置を中心として上
部側の直径は大きく下部側の直径は小さな孔が空けられ
るまでダイの後面を研磨する工程と、研磨部位に残った
シリコン残留物をエッチングして除去する工程とを含
む。
欠陥箇所が含まれた当該ダイのみを検査する半導体素子
の欠陥調査用試験片の製造方法を提供する。 【解決手段】 ウェーハのパターン層に発生した欠陥箇
所を探す工程と、パターン層の全面に感光膜を形成する
工程と、各ダイ別に分離されていないウェーハ状態で欠
陥箇所が含まれたダイの後面の所定位置を中心として上
部側の直径は大きく下部側の直径は小さな孔が空けられ
るまでダイの後面を研磨する工程と、研磨部位に残った
シリコン残留物をエッチングして除去する工程とを含
む。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子の不良検
査に関し、特に、ウェーハから欠陥箇所が含まれたダイ
を分離することなく欠陥を検査する半導体素子の欠陥調
査用試験片の製造方法に関する。
査に関し、特に、ウェーハから欠陥箇所が含まれたダイ
を分離することなく欠陥を検査する半導体素子の欠陥調
査用試験片の製造方法に関する。
【０００２】
【従来の技術】半導体素子の高集積化に伴い、記憶容量
を極大化させるために、ウェーハの各層の構造は３次元
的複雑な配列へと推移してきている。これとともに不良
検査のための観察視点においても多元化が求められてい
る。
を極大化させるために、ウェーハの各層の構造は３次元
的複雑な配列へと推移してきている。これとともに不良
検査のための観察視点においても多元化が求められてい
る。
【０００３】従来、多層構造の半導体素子の基板上に形
成されたパターンの不良をチェックする方法中、上面観
察または斜め観察だけでは、いくつかの分析ができない
という事例があり得る。例えば、コンタクトオープンや
整列不良等のような場合、その不良を観察する方法とし
ては、基板の後面をパターン面が露出するまで研磨した
後にエッチングする後面食刻（Ｂａｃｋｓｉｄｅ ｅｔ
ｃｈｉｎｇ）技術がある。この技術によれば、ウェーハ
の後面を機械的に研磨した後に化学的な処理をしてパタ
ーンを露出させるようになる。
成されたパターンの不良をチェックする方法中、上面観
察または斜め観察だけでは、いくつかの分析ができない
という事例があり得る。例えば、コンタクトオープンや
整列不良等のような場合、その不良を観察する方法とし
ては、基板の後面をパターン面が露出するまで研磨した
後にエッチングする後面食刻（Ｂａｃｋｓｉｄｅ ｅｔ
ｃｈｉｎｇ）技術がある。この技術によれば、ウェーハ
の後面を機械的に研磨した後に化学的な処理をしてパタ
ーンを露出させるようになる。
【０００４】従来のバックサイドエッチング技術に係る
実施例では、先ず、図４（Ａ）に示したように半導体基
板１上に形成されたパターン層２の上部がモールディン
グされる。
実施例では、先ず、図４（Ａ）に示したように半導体基
板１上に形成されたパターン層２の上部がモールディン
グされる。
【０００５】次いで、図４（Ｂ）に示したようにモール
ディングされた試験片は、クーリンペーパーまたは柔ら
かい布が試験片下に敷かれた状態で、モールディング層
３は上に向かうように研磨機の回転板４上に置かれて固
定される。
ディングされた試験片は、クーリンペーパーまたは柔ら
かい布が試験片下に敷かれた状態で、モールディング層
３は上に向かうように研磨機の回転板４上に置かれて固
定される。
【０００６】その後、研磨機の回転板が回転するに従っ
て、基板１の後面から研磨されて基板１が研磨される。
次いで、研磨された試験片をＨＮＯ3＋ＨＦ液に浸漬し
て研磨時に発生された残留物を除去すると、図４（Ｃ）
のようなパターン層の不良測定のための試験片が得られ
る。
て、基板１の後面から研磨されて基板１が研磨される。
次いで、研磨された試験片をＨＮＯ3＋ＨＦ液に浸漬し
て研磨時に発生された残留物を除去すると、図４（Ｃ）
のようなパターン層の不良測定のための試験片が得られ
る。
【０００７】
【発明が解決しようとする課題】しかしながら、不良検
査用試験片を製造するための従来の方法では、研磨率の
不均一さによりパターンの露出領域が不規則でかつ極め
て狭くなる。従って、不良箇所の位置を正確に把握する
ことができなく、多層構造において下層が初めて露出す
るエンドポイントの設定が不可であるので、試験片製造
の失敗率が高いという問題がある。さらに、上記の方法
では、パターンが形成された層まで研磨するためには基
板のシリコン層を全て研磨しなければならないので、所
要時間が非常に多いという不都合もある。
査用試験片を製造するための従来の方法では、研磨率の
不均一さによりパターンの露出領域が不規則でかつ極め
て狭くなる。従って、不良箇所の位置を正確に把握する
ことができなく、多層構造において下層が初めて露出す
るエンドポイントの設定が不可であるので、試験片製造
の失敗率が高いという問題がある。さらに、上記の方法
では、パターンが形成された層まで研磨するためには基
板のシリコン層を全て研磨しなければならないので、所
要時間が非常に多いという不都合もある。
【０００８】また、図４（Ｃ）に示したように、研磨率
の不均一さによりウェットエッチング後でもシリコン基
板の残留物５はパターン層の表面に残っているようにな
って、パターンの露出が不規則（パターン露出が一定で
なくところどころ露出する状態）であり、それにより不
良箇所の位置探しが不可能となるという短所がある。前
述した問題の他にも、従来の方法では分析するためには
欠陥箇所が含まれたダイを切断しなければならない。す
なわち、切断していないウェーハ状態では欠陥箇所のみ
を検査することができないという問題点を有する。
の不均一さによりウェットエッチング後でもシリコン基
板の残留物５はパターン層の表面に残っているようにな
って、パターンの露出が不規則（パターン露出が一定で
なくところどころ露出する状態）であり、それにより不
良箇所の位置探しが不可能となるという短所がある。前
述した問題の他にも、従来の方法では分析するためには
欠陥箇所が含まれたダイを切断しなければならない。す
なわち、切断していないウェーハ状態では欠陥箇所のみ
を検査することができないという問題点を有する。
【０００９】
【課題を解決するための手段】従って、本発明の目的
は、半導体素子の不良検査において、不良が生じた当該
ダイのみを分離することなくウェーハ状態で欠陥箇所を
分析することができる半導体素子の欠陥調査用試験片の
製造方法を提供することにある。
は、半導体素子の不良検査において、不良が生じた当該
ダイのみを分離することなくウェーハ状態で欠陥箇所を
分析することができる半導体素子の欠陥調査用試験片の
製造方法を提供することにある。
【００１０】本発明によれば、半導体素子の欠陥調査用
試験片の製造方法は、ウェーハのパターン層に存在する
欠陥箇所の位置を探す工程と、パターン層の全面に感光
膜を形成する工程と、各ダイ別に分離されていないウェ
ーハ状態で欠陥箇所が含まれたダイの後面の所定位置を
中心としてウェーハの前面に孔が空けられるまで半球形
に研磨する工程と、研磨部位に残っているシリコン残留
物をエッチング除去する工程とを含む。
試験片の製造方法は、ウェーハのパターン層に存在する
欠陥箇所の位置を探す工程と、パターン層の全面に感光
膜を形成する工程と、各ダイ別に分離されていないウェ
ーハ状態で欠陥箇所が含まれたダイの後面の所定位置を
中心としてウェーハの前面に孔が空けられるまで半球形
に研磨する工程と、研磨部位に残っているシリコン残留
物をエッチング除去する工程とを含む。
【００１１】
【発明の実施の形態】以下、添付した図面を参照しなが
ら好適な実施例を説明する。図１は、本発明に係る半導
体素子の欠陥調査用試験片の製造方法を説明するための
工程図である。先ず、第１段階では、図１（Ａ）に示し
たように不良が発生したダイを探し、探されたダイは感
光膜１３でコーティング処理される。次いで、研磨用プ
レートの上に柔らかい布またはクリーンペーパー１４が
敷かれ、この上には半導体基板１１上にパターン層１２
が形成されたウェーハ１０が返った状態で置かれる。柔
らかい布またはクリーンペーパー１４はウェーハ自体の
荷重や研磨時に加えられる荷重等の影響を防止するため
である。
ら好適な実施例を説明する。図１は、本発明に係る半導
体素子の欠陥調査用試験片の製造方法を説明するための
工程図である。先ず、第１段階では、図１（Ａ）に示し
たように不良が発生したダイを探し、探されたダイは感
光膜１３でコーティング処理される。次いで、研磨用プ
レートの上に柔らかい布またはクリーンペーパー１４が
敷かれ、この上には半導体基板１１上にパターン層１２
が形成されたウェーハ１０が返った状態で置かれる。柔
らかい布またはクリーンペーパー１４はウェーハ自体の
荷重や研磨時に加えられる荷重等の影響を防止するため
である。
【００１２】第２段階では、図１（Ｂ）に示したように
ウェーハ１０を研磨用プレートに固定させた状態で、ド
リル１５を用いて不良箇所Ａに所定の距離ほど隣接した
点を中心として基板１１の後面を研磨して研磨面の表面
側は直径が大きく中心点に近くなるほど直径は小さくな
るような孔を形成する。研磨面は孔を中心として周辺部
位が薄くなって、図１（Ｃ）に示したように、研磨面の
所定部分に不良箇所Ａが位置する。
ウェーハ１０を研磨用プレートに固定させた状態で、ド
リル１５を用いて不良箇所Ａに所定の距離ほど隣接した
点を中心として基板１１の後面を研磨して研磨面の表面
側は直径が大きく中心点に近くなるほど直径は小さくな
るような孔を形成する。研磨面は孔を中心として周辺部
位が薄くなって、図１（Ｃ）に示したように、研磨面の
所定部分に不良箇所Ａが位置する。
【００１３】第３段階では、化工薬品を使用してパター
ン層１２に存在する欠陥パターンを露出させる。このと
き、パターンの露出は薄い孔の縁部から行われ、不良箇
所までパターンを露出させるためのエンドポイントの設
定は、光学顕微鏡によるウェーハの上面観察をチェック
することができるので容易に行われる。
ン層１２に存在する欠陥パターンを露出させる。このと
き、パターンの露出は薄い孔の縁部から行われ、不良箇
所までパターンを露出させるためのエンドポイントの設
定は、光学顕微鏡によるウェーハの上面観察をチェック
することができるので容易に行われる。
【００１４】上記化学的エッチングによるパターンの露
出には二つのエッチング液が使用される。一つはシリコ
ン基板のラフエッチングに使用される薄めたＫＯＨ溶液
であり、もう一つはパターンを損なうことなく露出させ
るために使用される仕上げ処理用のＨＦ＋ＨＮＯ3＋Ｃ
Ｈ3ＣＯＯＨの混合液である。
出には二つのエッチング液が使用される。一つはシリコ
ン基板のラフエッチングに使用される薄めたＫＯＨ溶液
であり、もう一つはパターンを損なうことなく露出させ
るために使用される仕上げ処理用のＨＦ＋ＨＮＯ3＋Ｃ
Ｈ3ＣＯＯＨの混合液である。
【００１５】上記ＫＯＨ液は、ウェーハの研磨された部
位のみで反応する特性を有しているため、グラインディ
ング処理されない部位は全然アタックされない。しか
し、この溶液だけでパターンを露出させる場合にはエッ
チング率が高すぎるため、パターンにひどい損傷を与え
る。従って、仕上げ処理用のＨＦ＋ＨＮＯ3＋ＣＨ3ＣＯ
ＯＨ混合液を用いてパターンを露出させる。
位のみで反応する特性を有しているため、グラインディ
ング処理されない部位は全然アタックされない。しか
し、この溶液だけでパターンを露出させる場合にはエッ
チング率が高すぎるため、パターンにひどい損傷を与え
る。従って、仕上げ処理用のＨＦ＋ＨＮＯ3＋ＣＨ3ＣＯ
ＯＨ混合液を用いてパターンを露出させる。
【００１６】一方、パターン露出のためのエッチングは
上記のような溶液を用いて２次にわたって行うことが望
ましいが、ラフエッチングにはＫＯＨ液を使用し、ファ
インエッチングには上記ＨＦ＋ＨＮＯ3＋ＣＨ3ＣＯＯＨ
混合液の代わりにほかの適切な溶液を使用することもで
きる。また、ラフエッチングにはＫＯＨ液の代わりにほ
かの適切な溶液を使用し、ファインエッチングにはＨＦ
＋ＨＮＯ3＋ＣＨ3ＣＯＯＨ混合液を使用することもでき
る。
上記のような溶液を用いて２次にわたって行うことが望
ましいが、ラフエッチングにはＫＯＨ液を使用し、ファ
インエッチングには上記ＨＦ＋ＨＮＯ3＋ＣＨ3ＣＯＯＨ
混合液の代わりにほかの適切な溶液を使用することもで
きる。また、ラフエッチングにはＫＯＨ液の代わりにほ
かの適切な溶液を使用し、ファインエッチングにはＨＦ
＋ＨＮＯ3＋ＣＨ3ＣＯＯＨ混合液を使用することもでき
る。
【００１７】上記のように製造された試験片を走査電子
顕微鏡に載せて写真を撮った。図２の写真は研磨された
領域に形成されているＤＲＡＭの単位セルで発生した整
列不良を示し、図３の写真は任意セルのメタルコンタク
トで発生したコンタクトボイドの欠陥を示している。
顕微鏡に載せて写真を撮った。図２の写真は研磨された
領域に形成されているＤＲＡＭの単位セルで発生した整
列不良を示し、図３の写真は任意セルのメタルコンタク
トで発生したコンタクトボイドの欠陥を示している。
【００１８】図２の写真のＶ字形のパターンは、１トラ
ンジスタと１キャパシタを有する単位セルとして、メタ
ルコンタクト時にミスアライメントがあったことがわか
り、図３の写真では、ミスアライメントまたは他の原因
によりコンタクト領域でボイドが形成されて白い点で現
れていることがわかる。
ンジスタと１キャパシタを有する単位セルとして、メタ
ルコンタクト時にミスアライメントがあったことがわか
り、図３の写真では、ミスアライメントまたは他の原因
によりコンタクト領域でボイドが形成されて白い点で現
れていることがわかる。
【００１９】上記走査電子顕微鏡に載せて観察する前に
帯電（Ｃｈａｒｇｅ ｕｐ）状態を防止するため、欠陥
露出部位を除いたウェーハ後面の全部をアルミニウムフ
ォイルでカバーリングする。上記アルミニウムカバーリ
ング時にはパターンの保護のため、感光膜を除去せずに
工程を続ける。その後は、ウェーハのパターンを保護す
るため、ウェーハの全面に覆われていた感光膜をアセト
ンにより除去した状態で洗滌する。
帯電（Ｃｈａｒｇｅ ｕｐ）状態を防止するため、欠陥
露出部位を除いたウェーハ後面の全部をアルミニウムフ
ォイルでカバーリングする。上記アルミニウムカバーリ
ング時にはパターンの保護のため、感光膜を除去せずに
工程を続ける。その後は、ウェーハのパターンを保護す
るため、ウェーハの全面に覆われていた感光膜をアセト
ンにより除去した状態で洗滌する。
【００２０】
【発明の効果】以上のように複雑な構造の半導体素子で
発生する不良の検査において、上面観察または斜め観察
だけでは、いくつかの分析はできないという難点があ
る。たとえば、パターン底面の状態を観察することがで
きないこと、特定の不良メカニズムを分析するためウェ
ーハを切断した場合、ウェーハにおいてもっとも深刻な
不良メカニズムに対する統計的な分析が不可であるとい
うこと等が挙げられる。従って、本発明の技術を適用す
ればコンタクトオープンやボイドや整列不良等のように
パターンの底面で発生する不良を観察でき、分析後でも
残ったダイ等を再使用することができ、分析力の強化及
び材料コストの節減への効果が期待できる。
発生する不良の検査において、上面観察または斜め観察
だけでは、いくつかの分析はできないという難点があ
る。たとえば、パターン底面の状態を観察することがで
きないこと、特定の不良メカニズムを分析するためウェ
ーハを切断した場合、ウェーハにおいてもっとも深刻な
不良メカニズムに対する統計的な分析が不可であるとい
うこと等が挙げられる。従って、本発明の技術を適用す
ればコンタクトオープンやボイドや整列不良等のように
パターンの底面で発生する不良を観察でき、分析後でも
残ったダイ等を再使用することができ、分析力の強化及
び材料コストの節減への効果が期待できる。
【００２１】ここでは本発明の特定の実施形態について
図示及び説明したが、本発明の特許請求の範囲内におい
て当業者が修正及び変更をすることができる。従って特
許請求の範囲は本発明の真正な思想と範囲に属する限
り、全ての修正及び変形を含むことと理解できる。
図示及び説明したが、本発明の特許請求の範囲内におい
て当業者が修正及び変更をすることができる。従って特
許請求の範囲は本発明の真正な思想と範囲に属する限
り、全ての修正及び変形を含むことと理解できる。
【図１】（Ａ）〜（Ｃ）は、本発明の実施例に係る欠陥
調査用試験片の製造方法を説明するための図である。
調査用試験片の製造方法を説明するための図である。
【図２】本発明により製造された試験片を電子顕微鏡で
撮った写真である。
撮った写真である。
【図３】メタルコンタクト部分を電子顕微鏡で撮った写
真である。
真である。
【図４】（Ａ）〜（Ｃ）は、従来の実施例に係る欠陥調
査用試験片の製造方法を説明するための図である。
査用試験片の製造方法を説明するための図である。
１ 半導体基板 ２ パターン層 ３ モールディング層 ４ 研磨機の回転板 ５ シリコンの残留物 １０ ウェーハ １１ 半導体基板 １２ パターン層 １３ 感光膜 １４ クーリンペーパー １５ ドリル
Claims (7)
- 【請求項１】 ウェーハのパターン層に存在する欠陥箇
所を探す工程と、上記ウェーハの全面に感光膜を形成す
る工程と、各ダイ別に分離されていないウェーハ状態で
欠陥箇所が含まれたダイの後面の所定位置を中心として
上部側の直径は大きく下部側の直径は小さな孔が空けら
れるまでダイの後面を研磨する工程と、研磨部位に残っ
たシリコン残留物をエッチングして除去する工程とを含
むことを特徴とする半導体素子の欠陥調査用試験片の製
造方法。 - 【請求項２】 上記研磨は、研磨用プレートに柔らかい
布を敷いてウェーハを返して該布の上に載せられた状態
でウェーハの後面から行われることを特徴とする請求項
１に記載の半導体素子の欠陥調査用試験片の製造方法。 - 【請求項３】 上記研磨時の中心点は、欠陥箇所に隣接
した点であることを特徴とする請求項１に記載の半導体
素子の欠陥調査用試験片の製造方法。 - 【請求項４】 上記エッチング過程は、ラフエッチング
及びファインエッチングの二段階からなることを特徴と
する請求項１に記載の半導体素子の欠陥調査用試験片の
製造方法。 - 【請求項５】 上記ラフエッチングに使用する溶液は、
薄めたＫＯＨ溶液であることを特徴とする請求項４に記
載の半導体素子の欠陥調査用試験片の製造方法。 - 【請求項６】 上記ファインエッチングに使用する溶液
は、ＨＦとＨＮＯ3とＣＨ3ＣＯＯＨとの混合液であるこ
とを特徴とする請求項４または５に記載の半導体素子の
欠陥調査用試験片の製造方法。 - 【請求項７】 ウェーハのパターン層に存在する欠陥箇
所を探す工程と、上記ウェーハの全面に感光膜を形成す
る工程と、各ダイ別に分離されていないウェーハ状態で
欠陥箇所が含まれたダイの後面の所定位置を中心として
上部側の直径は大きく下部側の直径は小さな孔が空けら
れるまでダイの後面を研磨する工程と、研磨部位に残っ
たシリコン残留物をエッチングして除去する工程と、欠
陥箇所が含まれたダイを除いたウェーハの後面にアルミ
ニウムフォイルを掛ける工程と、全面の感光膜を除去す
る工程とを含むことを特徴とする半導体素子の欠陥調査
用試験片の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1995P21183 | 1995-07-19 | ||
| KR1019950021183A KR970007379A (ko) | 1995-07-19 | 1995-07-19 | 패턴층이 형성된 웨이퍼의 결함 다이 검사 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09219430A true JPH09219430A (ja) | 1997-08-19 |
| JP2715290B2 JP2715290B2 (ja) | 1998-02-18 |
Family
ID=19420914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8209245A Expired - Fee Related JP2715290B2 (ja) | 1995-07-19 | 1996-07-19 | 半導体素子の欠陥調査用試験片の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5849642A (ja) |
| JP (1) | JP2715290B2 (ja) |
| KR (1) | KR970007379A (ja) |
| CN (1) | CN1079584C (ja) |
| DE (1) | DE19629251B4 (ja) |
| TW (1) | TW299481B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001148356A (ja) * | 1999-10-07 | 2001-05-29 | Samsung Electronics Co Ltd | チャンファが形成された金属シリサイド層を備えた半導体素子の製造方法 |
| JP2002005857A (ja) * | 2000-06-19 | 2002-01-09 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の検査方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5821549A (en) * | 1997-03-03 | 1998-10-13 | Schlumberger Technologies, Inc. | Through-the-substrate investigation of flip-chip IC's |
| US6288411B1 (en) * | 1999-09-15 | 2001-09-11 | Advanced Micro Devices, Inc. | Defect collecting structures for photolithography |
| CN101996911B (zh) * | 2009-08-26 | 2012-06-20 | 中芯国际集成电路制造(上海)有限公司 | 对栅氧化层进行失效分析的方法 |
| GB2480104A (en) * | 2010-05-07 | 2011-11-09 | Plastic Logic Ltd | Device analysis |
| US9735066B2 (en) * | 2014-01-30 | 2017-08-15 | Fei Company | Surface delayering with a programmed manipulator |
| CN110554063B (zh) * | 2019-10-21 | 2021-10-12 | 长江存储科技有限责任公司 | 一种tem样品以及制备tem样品的方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3724066A (en) * | 1968-09-20 | 1973-04-03 | Horizons Inc | Light amplifiers |
| FR2294549A1 (fr) * | 1974-12-09 | 1976-07-09 | Radiotechnique Compelec | Procede de realisation de dispositifs optoelectroniques |
| US4510673A (en) * | 1983-06-23 | 1985-04-16 | International Business Machines Corporation | Laser written chip identification method |
| JPS62128134A (ja) * | 1985-11-29 | 1987-06-10 | Toshiba Corp | 半導体ウエハの表面検査装置 |
| DD265466A1 (de) * | 1987-10-01 | 1989-03-01 | Werk Fernsehelektronik Veb | Verfahren zur praeparation von halbleiterbauelementen fuer rasterelektronenmikroskopische fehleranalysen |
| JP2811073B2 (ja) * | 1988-11-01 | 1998-10-15 | セイコーインスツルメンツ株式会社 | 断面加工観察装置 |
| US5131752A (en) * | 1990-06-28 | 1992-07-21 | Tamarack Scientific Co., Inc. | Method for film thickness endpoint control |
| GB2247345B (en) * | 1990-07-05 | 1995-04-05 | Haroon Ahmed | Integrated circuit structure analysis |
| US5214283A (en) * | 1991-07-23 | 1993-05-25 | Sgs-Thomson Microelectronics, Inc. | Method of determining the cause of open-via failures in an integrated circuit |
| KR960005099B1 (ko) * | 1992-12-30 | 1996-04-20 | 현대전자산업주식회사 | 반도체 소자의 다층폴리구조의 층간 불량분석 방법 |
| BE1007675A3 (nl) * | 1993-10-28 | 1995-09-12 | Philips Electronics Nv | Werkwijze voor het vervaardigen van preparaten voor een elektronenmicroscoop. |
-
1995
- 1995-07-19 KR KR1019950021183A patent/KR970007379A/ko not_active Application Discontinuation
-
1996
- 1996-07-16 TW TW085108640A patent/TW299481B/zh active
- 1996-07-19 US US08/684,454 patent/US5849642A/en not_active Expired - Fee Related
- 1996-07-19 JP JP8209245A patent/JP2715290B2/ja not_active Expired - Fee Related
- 1996-07-19 CN CN96112227A patent/CN1079584C/zh not_active Expired - Fee Related
- 1996-07-19 DE DE19629251A patent/DE19629251B4/de not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001148356A (ja) * | 1999-10-07 | 2001-05-29 | Samsung Electronics Co Ltd | チャンファが形成された金属シリサイド層を備えた半導体素子の製造方法 |
| JP2002005857A (ja) * | 2000-06-19 | 2002-01-09 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の検査方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970007379A (ko) | 1997-02-21 |
| CN1156331A (zh) | 1997-08-06 |
| DE19629251B4 (de) | 2004-10-14 |
| JP2715290B2 (ja) | 1998-02-18 |
| DE19629251A1 (de) | 1997-01-23 |
| US5849642A (en) | 1998-12-15 |
| CN1079584C (zh) | 2002-02-20 |
| TW299481B (ja) | 1997-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2715289B2 (ja) | 半導体素子の３次元的な欠陥分析方法 | |
| JP2006351624A (ja) | 半導体ウェーハの検査方法 | |
| JP2715290B2 (ja) | 半導体素子の欠陥調査用試験片の製造方法 | |
| KR0172720B1 (ko) | 반도체 소자의 결함 조사용 시편의 제작 방법 | |
| US20070141732A1 (en) | Structural analysis method of deep trenches | |
| US7329550B2 (en) | Method for analyzing the structure of deep trench capacitors and a preparation method thereof | |
| JP2002134575A (ja) | 基板周縁検査方法、電子基板の製造方法および基板周縁検査装置 | |
| US5498871A (en) | Method for analyzing the defectiveness of semiconductor device | |
| US7745236B2 (en) | Floating gate process methodology | |
| US6168960B1 (en) | Backside device deprocessing of a flip-chip multi-layer integrated circuit | |
| KR100474579B1 (ko) | 표면 분석 장치에 사용되는 표준 기판 제작 방법 | |
| KR100664797B1 (ko) | 반도체 소자의 게이트 산화막 결함 검사 방법 | |
| JP2001208531A (ja) | 膜厚分布測定方法 | |
| US7112981B1 (en) | Method of debugging a 3D packaged IC | |
| US7078247B2 (en) | Early detection of contact liner integrity by chemical reaction | |
| KR0123851B1 (ko) | 반도체소자에서 반도체기판의 결함분석방법 | |
| TW200411812A (en) | Method of fabricating shallow trench isolation | |
| JP3230488B2 (ja) | 半導体チップ不良解析方法 | |
| JP3070543B2 (ja) | 半導体装置の製造方法 | |
| Zachariasse | CMOS front-end investigation over large areas by deprocessing from the back side | |
| JPH05231998A (ja) | 電子顕微鏡観察用試料の作製方法 | |
| KR100533387B1 (ko) | 반도체소자의 역공정 방법 | |
| KR100541804B1 (ko) | 반도체 포토장치 | |
| KR20050066837A (ko) | 플래시 메모리 소자의 산화막/질화막/산화막 결함 검사 방법 | |
| JPH11251273A (ja) | 半導体集積回路装置の製造方法、半導体ウエハの製造方法および半導体ウエハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071107 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |