CN1079584C - 用于半导体器件缺陷调查试验片的制造方法 - Google Patents

用于半导体器件缺陷调查试验片的制造方法 Download PDF

Info

Publication number
CN1079584C
CN1079584C CN96112227A CN96112227A CN1079584C CN 1079584 C CN1079584 C CN 1079584C CN 96112227 A CN96112227 A CN 96112227A CN 96112227 A CN96112227 A CN 96112227A CN 1079584 C CN1079584 C CN 1079584C
Authority
CN
China
Prior art keywords
wafer
carved
fault location
grinding
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN96112227A
Other languages
English (en)
Other versions
CN1156331A (zh
Inventor
具政会
朴斗镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of CN1156331A publication Critical patent/CN1156331A/zh
Application granted granted Critical
Publication of CN1079584C publication Critical patent/CN1079584C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N1/00—Sampling; Preparing specimens for investigation
    • G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
    • G01N1/286—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q involving mechanical work, e.g. chopping, disintegrating, compacting, homogenising
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N1/00—Sampling; Preparing specimens for investigation
    • G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
    • G01N1/286—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q involving mechanical work, e.g. chopping, disintegrating, compacting, homogenising
    • G01N2001/2873—Cutting or cleaving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Biochemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Sampling And Sample Adjustment (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Weting (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

一种半导体器件缺陷调查用试验片的制造方法。在完成半导体器件成形的晶片状态下，仅检查包括缺陷处的该芯片。其工序包括：寻找存在于晶片图形层上的缺陷处；在所述晶片的整个面上形成感光膜；在不另外分离各芯片的晶片状态下，以包括缺陷处的芯片背面靠近缺陷处的一点为中心，研磨芯片背面，直至留出上部一侧直径大下部一侧直径小的孔；通过腐蚀除掉在研磨部位剩下的硅残留物。

Description

用于半导体器件缺陷调 查试验片的制造方法
[技术领域]
本发明涉及半导体器件的缺陷检查，特别是涉及半导体器件缺陷调查用试验片的制造方法，该方法不分离包括缺陷处的芯片就可从晶片层作缺陷检查。
[技术背景]
随着半导体器件的高度集成化，为使存储量尽可能大，使晶片的各层结构的发展趋向于三维复杂排列。与此同时也要求缺陷检查的观察点多元化。
现有技术的在多层构造的半导体器件衬底上形成的图形缺陷检验方法中，存在这样的问题，只能从上面观察或倾斜观察，难以作些分析。例如，在接触断开和整列不齐等的情况下，作为其缺陷的观察方法，其技术有背面蚀刻法(Backside etching)，即研磨衬底背面直至露出图形面，然后作腐蚀。根据该项技术，对晶片背面实施机械研磨，然后作化学处理，结果使图形显露。
在有关已有的背面蚀刻技术的实施例中，如图4A所示，首先模制在半导体衬底1上形成的图形层2的上部。
接着如图4B所示，将模制的试验片在其下面铺垫干净纸张或软布，再使模制层3向上放置在研磨机的旋转板4上固定好。
其后通过研磨机旋转板的转动，从衬底1背面研磨衬底1。进而把研磨的试验片浸渍在HNO3+HF溶液中，当除去研磨时产生的残留物之后便形成图4C的用于测定图形层缺陷的试验片。
然而在已有的制造用于缺陷检查的试验片的方法中，因研磨率不均匀而使图形露出区域不规则，并且很窄小。所以不能正确把握缺陷位置，在多层结构中，由于不能设定下层开始露出的终止点，所以存在试验片制造失败率高的问题。此外，为磨至形成图形的层，必须全部磨掉衬底的硅层，所以极费时，很不合算。
如图4C所示，由于研磨率的非均匀性，既使在湿蚀刻之后，硅衬底的残留物5依然滞留在图形的表面，使图形显露不规则(图形随处露出的现象)，其缺陷缺点是不能寻找缺陷处的位置。
除上述问题外，还有在已有的方法中，必须切断包括缺陷处的芯片。即在不切断的晶片状态下，不可能只检查缺陷处。
[发明内容]
因此本发明目的在于提供一种这样的半导体器件缺陷调查用试验片的制造方法，在半导体器件的缺陷调查中，不只是分离产生缺陷的该芯片，在晶片状态下能分析缺陷处。
根据本发明，半导体器件缺陷调查用试验片的制造方法包括以下工序：寻找晶片图形层上存在的缺陷处位置；使全部图形层形成感光膜；在不另外分离各芯片的晶片状态下，以包括缺陷处的芯片后面的靠近缺陷处的一点为中心，作半球形研磨，直至在晶片前面留出孔；在研磨部位经腐蚀除去剩余硅残留物。
[附图说明]
图1A～图1C是说明本发明实施例的缺陷调查用试验片制造方法的生产过程图；
图2是用电子显微镜拍摄的根据本发明制造的试验片照片；
图3是用电子显微镜拍摄的金属触点(メタルノンダクト)部分的照片；
图4A～图4C是说明已有实施例的缺陷调查用试验片的制造方法的生产过程。
[具体实施方式]
下面参照附图说明最佳实施例。
图1是说明本发明半导体器件的缺陷调查用试验片制造方法的生产过程图。
首先，在第一阶段如图1A所示，寻找产生缺陷的芯片(ダイ)，用感光膜13对找到的芯片作涂层处理。接着在用于研磨的平板上铺垫软布或干净纸张14，再在其上以倒置状态设置在半导体衬底11上形成图形层12的晶片(ウエ-ハ)10。软布或干净纸张14是为了防止晶片自重和在研磨时施加的重量的影响。
在第二阶段，如图1B所示，使晶片10固定在用于研磨的平板上，在上述状态下使用钻头15打这样的孔，以大致距离靠近缺陷处A，用上述定位的点为中心，研磨衬底11背面，研磨面表面一侧的直径大，越是靠近中心则直径越小。
研磨面以孔为中心，周边部位变薄，如图1C所示，缺陷处A位于研磨面的规定部分上。
在第3阶段，使用化学药品使存在于图形层12的缺陷图形显露出来。这时，图形的显露是从薄的孔边缘部开始的，为使图形显露至缺陷处的终止点设定因可用光学显微镜对晶片上面观察作检验，所以易于执行。
在上述化学蚀刻使图形显露的工艺中，可使用两种蚀刻液。其一是在硅衬底的粗腐蚀中所用的稀KOH溶液；其二是不损伤图形并使之显露而使用的完成处理用的HF+HNO3+CH3COOH混合溶液。
上述KOH液因有仅对晶片被研磨过的部位起反应的特性，所以设有磨削处理的部位完全无化学反应。但是只用该溶液显露图形时，因腐蚀率过高，所以会严重损伤图形，因此，在使图形露出时要用结束处理用的HF+HNO3+CH3COOH混合液。
另一方面，用于图形露出的蚀刻虽然最好利用如上所述溶液通过两次进行，但在粗腐蚀中使用KOH，而在精腐蚀中可使用替代上述HF+HNO3+CH3COOH混合液的其他适当溶液。并且，在粗腐蚀中使用替代KOH的其他适当溶液，在精腐蚀中可使用HF+HNO3+CH3COOH混合液。
将用上述方法制成的试验片放置在扫描电子显微镜上拍摄照片。图2的照片表示在研磨的区域中形成的DRAM单位元件中所产生的整列缺陷；图3的照片表示在任意元件的金属触点(メタルノンダクト)中产生的空隙缺陷。
图2照片的V字形图形可了解到，作为具有一个晶体管和一个电容器的单位元件在金属接触时存在非直线性；在图3的照片中可了解到，由于非直线性或其他原因在接触区域形成空隙用白色显示。
为了防止在置于上述扫描电子显微镜上观察以前的带电现象，除缺陷露出部位的晶片整个背面用铝箔覆盖。在覆盖上述铝箔时为保护图形，不除去感光膜地实施上述工艺。其后，为保护晶片图形、在用丙酮除掉整个晶片上覆盖着的感光膜状态下进行洗涤。
如上所述，在结构复杂的半导体器中产生的缺陷检查方面，只是从上面或斜向观察，难以做一些分析。比如不能观察图形底面状态；为分析一定的缺陷机理切断晶片时，不可能对在晶片中更深层的缺陷机理作统计分析。因此，如若应用本发明技术，可观察象接触断开、空隙和整列不良等在图形底面所产生的缺陷。即便分析后剩下的芯片等也能再用，其效果将会强化分析、降低材料成本。
这里尽管用图示和文字说明涉及特定实施例，但在本发明的 范围内同行者可作出修正和变更。因此权利要求仅属于本发明的实质性思路和范围，这当然可理解为包括所有修正和变形。

Claims (7)

1、一种用于半导体器件缺陷调查的试验片制造方法，其特征在于它包括以下步骤：寻找存在于晶片图形层上的缺陷处；在所述晶片的整个面上形成感光膜；在不另外分离各芯片的晶片状态下，以包括缺陷处的芯片背面靠近缺陷处的一点为中心，研磨芯片背面，直至留出上部一侧直径大下部一侧直径小的孔；通过腐蚀除掉在研磨部位剩下的硅残留物。
2、如权利要求1所述的方法，其特征在于，在研磨用平板上铺垫软布，晶片倒置于该布上，从晶片背面作所述研磨。
3、如权利要求1所述的方法，其特征在于，还包括在除了包括缺陷处的芯片的晶片背面盖上铝箔和除掉整个面的感光膜的步骤。
4、如权利要求1所述的方法，其特征在于，所述蚀刻过程由粗蚀刻和精蚀刻两个阶段组成。
5、如权利要求4所述的方法，其特征在于，所述粗蚀刻中使用的溶液是稀KOH溶液。
6、如权利要求4所述的方法，其特征在于，所述精蚀刻中所用的溶液是HF、HNO3和CH3COOH的混合液。
7、如权利要求4所述的方法，其特征在于，所述粗蚀刻中使用的溶液是稀KOH溶液，精蚀刻中使用的溶液是HF、HNO3和CH3COOH的混合液。
CN96112227A 1995-07-19 1996-07-19 用于半导体器件缺陷调查试验片的制造方法 Expired - Fee Related CN1079584C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950021183A KR970007379A (ko) 1995-07-19 1995-07-19 패턴층이 형성된 웨이퍼의 결함 다이 검사 방법
KR21183/95 1995-07-19

Publications (2)

Publication Number Publication Date
CN1156331A CN1156331A (zh) 1997-08-06
CN1079584C true CN1079584C (zh) 2002-02-20

Family

ID=19420914

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96112227A Expired - Fee Related CN1079584C (zh) 1995-07-19 1996-07-19 用于半导体器件缺陷调查试验片的制造方法

Country Status (6)

Country Link
US (1) US5849642A (zh)
JP (1) JP2715290B2 (zh)
KR (1) KR970007379A (zh)
CN (1) CN1079584C (zh)
DE (1) DE19629251B4 (zh)
TW (1) TW299481B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996911B (zh) * 2009-08-26 2012-06-20 中芯国际集成电路制造(上海)有限公司 对栅氧化层进行失效分析的方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821549A (en) * 1997-03-03 1998-10-13 Schlumberger Technologies, Inc. Through-the-substrate investigation of flip-chip IC's
US6288411B1 (en) * 1999-09-15 2001-09-11 Advanced Micro Devices, Inc. Defect collecting structures for photolithography
KR100297738B1 (ko) * 1999-10-07 2001-11-02 윤종용 챔퍼가 형성된 금속 실리사이드층을 갖춘 반도체소자의 제조방법
JP4619490B2 (ja) * 2000-06-19 2011-01-26 株式会社半導体エネルギー研究所 半導体装置の検査方法
GB2480104A (en) * 2010-05-07 2011-11-09 Plastic Logic Ltd Device analysis
US9735066B2 (en) * 2014-01-30 2017-08-15 Fei Company Surface delayering with a programmed manipulator
CN110554063B (zh) * 2019-10-21 2021-10-12 长江存储科技有限责任公司 一种tem样品以及制备tem样品的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4510673A (en) * 1983-06-23 1985-04-16 International Business Machines Corporation Laser written chip identification method
JPS62128134A (ja) * 1985-11-29 1987-06-10 Toshiba Corp 半導体ウエハの表面検査装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3724066A (en) * 1968-09-20 1973-04-03 Horizons Inc Light amplifiers
FR2294549A1 (fr) * 1974-12-09 1976-07-09 Radiotechnique Compelec Procede de realisation de dispositifs optoelectroniques
DD265466A1 (de) * 1987-10-01 1989-03-01 Werk Fernsehelektronik Veb Verfahren zur praeparation von halbleiterbauelementen fuer rasterelektronenmikroskopische fehleranalysen
JP2811073B2 (ja) * 1988-11-01 1998-10-15 セイコーインスツルメンツ株式会社 断面加工観察装置
US5131752A (en) * 1990-06-28 1992-07-21 Tamarack Scientific Co., Inc. Method for film thickness endpoint control
GB2282480B (en) * 1990-07-05 1995-07-26 Olivetti Systems & Networks S Integrated circuit structure analysis
US5214283A (en) * 1991-07-23 1993-05-25 Sgs-Thomson Microelectronics, Inc. Method of determining the cause of open-via failures in an integrated circuit
KR960005099B1 (ko) * 1992-12-30 1996-04-20 현대전자산업주식회사 반도체 소자의 다층폴리구조의 층간 불량분석 방법
BE1007675A3 (nl) * 1993-10-28 1995-09-12 Philips Electronics Nv Werkwijze voor het vervaardigen van preparaten voor een elektronenmicroscoop.

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4510673A (en) * 1983-06-23 1985-04-16 International Business Machines Corporation Laser written chip identification method
JPS62128134A (ja) * 1985-11-29 1987-06-10 Toshiba Corp 半導体ウエハの表面検査装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996911B (zh) * 2009-08-26 2012-06-20 中芯国际集成电路制造(上海)有限公司 对栅氧化层进行失效分析的方法

Also Published As

Publication number Publication date
DE19629251A1 (de) 1997-01-23
US5849642A (en) 1998-12-15
TW299481B (zh) 1997-03-01
JP2715290B2 (ja) 1998-02-18
CN1156331A (zh) 1997-08-06
DE19629251B4 (de) 2004-10-14
KR970007379A (ko) 1997-02-21
JPH09219430A (ja) 1997-08-19

Similar Documents

Publication Publication Date Title
US6548408B1 (en) Method of minimizing repetitive chemical-mechanical polishing scratch marks, method of processing a semiconductor wafer outer surface, method of minimizing undesired node-to-node shorts of a length less than or equal to 0.3 micron, and semiconductor processing method
CN1079584C (zh) 用于半导体器件缺陷调查试验片的制造方法
DE102004055233B4 (de) Verfahren zur Herstellung eines Halbleiterwafers
JP7299952B2 (ja) 半導体ユニットのテスト方法
KR970007381A (ko) 메모리 소자 집적 다이의 층결함의 3차원 검사 방법
KR930000226B1 (ko) 패턴오염으로부터 보호되는 반도체장치 및 그의 제조방법
CN1077332C (zh) 用于半导体器件缺陷调查的试验片的制造方法
DE102021207413A1 (de) Trägerplatten-entfernungsverfahren
JPS62276552A (ja) パタ−ン形成用マスク及びそれを用いた電子装置の製造方法
CN116156998B (zh) 超导约瑟夫森结及其制备方法
US6279147B1 (en) Use of an existing product map as a background for making test masks
KR100474579B1 (ko) 표면 분석 장치에 사용되는 표준 기판 제작 방법
JP2007242862A (ja) 転写パターンの欠陥検査用基板及び転写パターンの欠陥検査方法
KR100533387B1 (ko) 반도체소자의 역공정 방법
KR100309089B1 (ko) 반도체 소자의 미세패턴 형성방법
JP3324010B2 (ja) 回転塗布基板の不要膜除去装置用治具
KR950001300B1 (ko) 반도체장치의 제조방법
CN117945336A (zh) 半导体器件及其制备方法
JPH07183313A (ja) 電気回路基板及びバイアホールの形成方法
Lin et al. A study of stress voiding effect on AlSi metal bank allowed lifetime for IC foundry fabs
CN1220488A (zh) 改进的硅石污斑测试结构和其方法
KR20010063661A (ko) 반도체 소자의 다마신 패턴 형성방법
KR19990075153A (ko) 반도체 소자의 미세 패턴 형성방법
JP2005079460A (ja) リフトオフ用剥離装置
JPH09160217A (ja) フォトマスク及びフォトマスクの形成方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20020220

Termination date: 20100719