JPH09160217A - フォトマスク及びフォトマスクの形成方法 - Google Patents
フォトマスク及びフォトマスクの形成方法Info
- Publication number
- JPH09160217A JPH09160217A JP32002695A JP32002695A JPH09160217A JP H09160217 A JPH09160217 A JP H09160217A JP 32002695 A JP32002695 A JP 32002695A JP 32002695 A JP32002695 A JP 32002695A JP H09160217 A JPH09160217 A JP H09160217A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- photoresist
- photomask
- circuit
- resolution chart
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】
【課題】 分解能チャートを正確に形成するとともに、
回路動作の不良を抑制する。 【解決手段】 ポジ型のフォトレジストを露光して正パ
ターン層とする場合に用いられるフォトマスク3Aの回
路パターン1では、パターン部が遮光部とされ、パター
ン部以外の部分(背景部)が透明部とされる。分解能チ
ャートパターン2Aの反転領域P内では、パターン部が
透明部とされ、背景部が遮光部とされる。
回路動作の不良を抑制する。 【解決手段】 ポジ型のフォトレジストを露光して正パ
ターン層とする場合に用いられるフォトマスク3Aの回
路パターン1では、パターン部が遮光部とされ、パター
ン部以外の部分(背景部)が透明部とされる。分解能チ
ャートパターン2Aの反転領域P内では、パターン部が
透明部とされ、背景部が遮光部とされる。
Description
【0001】
【発明の属する技術分野】本発明は、フォトマスク及び
フォトマスクの形成方法に関し、特に、分解能チャート
パターンの一部または全部を、回路パターンと反転して
パターニングするようにしたフォトマスク及びフォトマ
スクの形成方法に関する。
フォトマスクの形成方法に関し、特に、分解能チャート
パターンの一部または全部を、回路パターンと反転して
パターニングするようにしたフォトマスク及びフォトマ
スクの形成方法に関する。
【0002】
【従来の技術】半導体集積回路を製造する場合、通常、
図15に示すように、1枚のウエハ100上に、複数の
チップ101(半導体素子(例えばイメージセンサ))
が形成される。また、半導体素子を形成するには、ウエ
ハ100上に、例えば、シリコン酸化膜(層)、アルミ
ニウム等の金属薄膜(金属層)等を形成し、その上面に
フォトレジストを塗布し、CAD等で設計した回路パタ
ーン(例えば、不純物中入用のパターン、配線パターン
等)がパターニングされている10乃至30枚程度のフ
ォトマスクでフォトレジストを露光して現像し、絶縁膜
や金属薄膜等にエッチング処理を施したり、ウエハ10
0に不純物を注入する。また、ウエハ100の表面に直
接フォトレジストをパターニングすることもある。な
お、以下の記載においては、上記絶縁膜、金属薄膜等を
回路形成層という。
図15に示すように、1枚のウエハ100上に、複数の
チップ101(半導体素子(例えばイメージセンサ))
が形成される。また、半導体素子を形成するには、ウエ
ハ100上に、例えば、シリコン酸化膜(層)、アルミ
ニウム等の金属薄膜(金属層)等を形成し、その上面に
フォトレジストを塗布し、CAD等で設計した回路パタ
ーン(例えば、不純物中入用のパターン、配線パターン
等)がパターニングされている10乃至30枚程度のフ
ォトマスクでフォトレジストを露光して現像し、絶縁膜
や金属薄膜等にエッチング処理を施したり、ウエハ10
0に不純物を注入する。また、ウエハ100の表面に直
接フォトレジストをパターニングすることもある。な
お、以下の記載においては、上記絶縁膜、金属薄膜等を
回路形成層という。
【0003】例えば、アルミニウム配線を形成する工程
においては、図16に示すように、回路形成層22(こ
の場合、アルミニウム膜)をウエハ100上に形成し、
その回路形成層22の上面にフォトレジスト23を塗布
する。なお、フォトレジストの厚さは、その工程により
異なるが、約1.2μm乃至約2μmとされる(以下、
本明細書中では、フォトレジストの厚さを2μmとす
る)。
においては、図16に示すように、回路形成層22(こ
の場合、アルミニウム膜)をウエハ100上に形成し、
その回路形成層22の上面にフォトレジスト23を塗布
する。なお、フォトレジストの厚さは、その工程により
異なるが、約1.2μm乃至約2μmとされる(以下、
本明細書中では、フォトレジストの厚さを2μmとす
る)。
【0004】次に、CAD等で設計したアルミニウム配
線用の回路パターンがパターニングされているフォトマ
スクを用いてフォトレジスト23を露光して現像し、ア
ルミ配線部以外のフォトレジスト23を除去する。さら
に、フォトレジスト23の除去された部分(パターン部
以外)で露出している回路形成層22にエッチング処理
を施して、その部分の回路形成層22を除去し、アルミ
配線を形成する。
線用の回路パターンがパターニングされているフォトマ
スクを用いてフォトレジスト23を露光して現像し、ア
ルミ配線部以外のフォトレジスト23を除去する。さら
に、フォトレジスト23の除去された部分(パターン部
以外)で露出している回路形成層22にエッチング処理
を施して、その部分の回路形成層22を除去し、アルミ
配線を形成する。
【0005】ところで、フォトレジスト(例えば、図1
6のフォトレジスト23)を露光する場合に用いられる
フォトマスクは、通常、図17に示すように、石英ガラ
ス等よりなる透明板10Bの上面に遮光膜10Aが成膜
されることによって形成されている。この遮光膜10A
には、その所定の部分を除去することによって、CAD
等で設計した回路パターンがパターニングされる。
6のフォトレジスト23)を露光する場合に用いられる
フォトマスクは、通常、図17に示すように、石英ガラ
ス等よりなる透明板10Bの上面に遮光膜10Aが成膜
されることによって形成されている。この遮光膜10A
には、その所定の部分を除去することによって、CAD
等で設計した回路パターンがパターニングされる。
【0006】すなわち、フォトマスク3には、図18に
示すように、1チップ分の領域(チップ領域101A)
内に所定のパターン(回路パターン1及び分解能チャー
トパターン2)がパターニングされている。なお、実際
には、アライメントマークと呼ばれる各フォトマスクの
一合わせに用いるパターンが必要とされるが、ここでは
省略されている。
示すように、1チップ分の領域(チップ領域101A)
内に所定のパターン(回路パターン1及び分解能チャー
トパターン2)がパターニングされている。なお、実際
には、アライメントマークと呼ばれる各フォトマスクの
一合わせに用いるパターンが必要とされるが、ここでは
省略されている。
【0007】そして、フォトマスク3にパターニングさ
れている1チップ分のパターンを、ステッパ(縮小投影
型露光装置)を用いることによって、フォトレジスト2
3に縮小して露光する。この処理を複数回行うことによ
って、1枚のウエハ100に複数のチップ101を形成
する。
れている1チップ分のパターンを、ステッパ(縮小投影
型露光装置)を用いることによって、フォトレジスト2
3に縮小して露光する。この処理を複数回行うことによ
って、1枚のウエハ100に複数のチップ101を形成
する。
【0008】ここで、上述した分解能チャートパターン
2について説明する。分解能チャートパターン2は、露
光時における焦点の確認、及び分解能の確認のためのパ
ターンであり、主に、数字、図形等のパターンにより構
成される。このパターンは半導体素子の回路動作には直
接関係しないパターンである。
2について説明する。分解能チャートパターン2は、露
光時における焦点の確認、及び分解能の確認のためのパ
ターンであり、主に、数字、図形等のパターンにより構
成される。このパターンは半導体素子の回路動作には直
接関係しないパターンである。
【0009】図19及び図20は、分解能チャートパタ
ーン2の例を示す図である。但し、これらの図は、CA
D等を用いて作成したデータ上のパターンを示してお
り、フォトマスク3にパターニングされているものでは
ない。図19及び図20にそれぞれ示す分解能チャート
パターン2a及び2bは、ほぼ同様の構成を有してお
り、各々の下段には、5種類(「1.6」,「1.
4」,「1.2」,「1.0」,「.8」,「.6」)
の数字パターン部2xが配置されている。この5種類の
数字パターン部2xの各々の上側には、各数字に対応す
る大きさの5本の縦線よりなる縦線パターン部2yが配
置され、さらにその各々の上側には、各数字に対応する
大きさの25個の正方形ブロックからなる正方形ブロッ
クパターン部2zが配置されている。
ーン2の例を示す図である。但し、これらの図は、CA
D等を用いて作成したデータ上のパターンを示してお
り、フォトマスク3にパターニングされているものでは
ない。図19及び図20にそれぞれ示す分解能チャート
パターン2a及び2bは、ほぼ同様の構成を有してお
り、各々の下段には、5種類(「1.6」,「1.
4」,「1.2」,「1.0」,「.8」,「.6」)
の数字パターン部2xが配置されている。この5種類の
数字パターン部2xの各々の上側には、各数字に対応す
る大きさの5本の縦線よりなる縦線パターン部2yが配
置され、さらにその各々の上側には、各数字に対応する
大きさの25個の正方形ブロックからなる正方形ブロッ
クパターン部2zが配置されている。
【0010】さらに、図19に示す分解能チャートパタ
ーン2aの右上側には、「CH」(コンタクト・スルー
ホール)と記されている文字パターン部2w−1が配置
されている。一方、図20に示す分解能チャートパター
ン2bの右上側には、「AL」(アルミニウム)と記さ
れている文字パターン部2w−2が形成されている。例
えば、図18に示す回路パターン1がコンタクト・スル
ーホールを形成する場合の回路パターンである場合、分
解能チャートパターン2aが用いられ、回路パターン1
がアルミ配線を形成する場合の回路パターンである場
合、分解能チャートパターン2bが用いられる。
ーン2aの右上側には、「CH」(コンタクト・スルー
ホール)と記されている文字パターン部2w−1が配置
されている。一方、図20に示す分解能チャートパター
ン2bの右上側には、「AL」(アルミニウム)と記さ
れている文字パターン部2w−2が形成されている。例
えば、図18に示す回路パターン1がコンタクト・スル
ーホールを形成する場合の回路パターンである場合、分
解能チャートパターン2aが用いられ、回路パターン1
がアルミ配線を形成する場合の回路パターンである場
合、分解能チャートパターン2bが用いられる。
【0011】ところで、上述したように、図17に示す
フォトマスク3にパターニングされるパターン(回路パ
ターン1及び分解能チャートパターン2)は、遮光膜1
0Aの所定の部分を除去し、透明部と遮光部とに分離す
ることによって成り立っているが、この場合、次に示す
2通りの方法によってパターンが形成される。
フォトマスク3にパターニングされるパターン(回路パ
ターン1及び分解能チャートパターン2)は、遮光膜1
0Aの所定の部分を除去し、透明部と遮光部とに分離す
ることによって成り立っているが、この場合、次に示す
2通りの方法によってパターンが形成される。
【0012】すなわち、遮光膜10Aのうち、パターン
部(例えば、図19の数字パターン部2x)を除去し、
パターン部以外の部分(以下、背景部という)を残すこ
とによってパターンを形成する(すなわち、パターン部
を透明部とし、背景部を遮光部とする)第1の方法と、
背景部を除去し、パターン部を残す(すなわち、パター
ン部を遮光部とし、背景部を透明部とする)第2の方法
がある。
部(例えば、図19の数字パターン部2x)を除去し、
パターン部以外の部分(以下、背景部という)を残すこ
とによってパターンを形成する(すなわち、パターン部
を透明部とし、背景部を遮光部とする)第1の方法と、
背景部を除去し、パターン部を残す(すなわち、パター
ン部を遮光部とし、背景部を透明部とする)第2の方法
がある。
【0013】例えば、図21に示すパターン110をC
ADで設計した場合、このパターン110を第1の方法
でフォトマスク3にパターニングすると、図22に示す
ように、遮光膜10Aのパターン部110Aが除去され
て、その部分の透明板10Bが露出する。また、パター
ン部110A以外の背景部では遮光膜10Aが残され
る。つまり、パターン部110Aが透明部とされ、背景
部が遮光部とされる。
ADで設計した場合、このパターン110を第1の方法
でフォトマスク3にパターニングすると、図22に示す
ように、遮光膜10Aのパターン部110Aが除去され
て、その部分の透明板10Bが露出する。また、パター
ン部110A以外の背景部では遮光膜10Aが残され
る。つまり、パターン部110Aが透明部とされ、背景
部が遮光部とされる。
【0014】一方、図21に示すパターン110を第2
の方法でフォトマスク3にパターニングすると、図23
に示すように、遮光膜10Aの背景部が除去され、その
部分の透明板10Bが露出する。また、パターン部11
0Aの部分では、遮光膜10Aが残される。つまり、パ
ターン部110Aが遮光部とされ、背景部が透明部とさ
れる。
の方法でフォトマスク3にパターニングすると、図23
に示すように、遮光膜10Aの背景部が除去され、その
部分の透明板10Bが露出する。また、パターン部11
0Aの部分では、遮光膜10Aが残される。つまり、パ
ターン部110Aが遮光部とされ、背景部が透明部とさ
れる。
【0015】次に、第1及び第2の方法で形成されたフ
ォトマスク3を用いてフォトレジストを露光した場合に
ついて説明する。
ォトマスク3を用いてフォトレジストを露光した場合に
ついて説明する。
【0016】例えば、第1の方法でパターンが形成され
た(パターン部が透明部とされ、背景部が遮光部とされ
ている)フォトマスク3を用いて、ポジ型のフォトレジ
スト(露光時に光の照射された部分が、現像時に溶けや
すくなるフォトレジスト)を露光して現像すると、パタ
ーン部のフォトレジストが除去され、背景部のフォトレ
ジストが残る。すなわち、パターン部においてフォトレ
ジストの下部に形成されている回路形成層が露出する。
なお、この場合のフォトレジストを反パターン層と呼
ぶ。
た(パターン部が透明部とされ、背景部が遮光部とされ
ている)フォトマスク3を用いて、ポジ型のフォトレジ
スト(露光時に光の照射された部分が、現像時に溶けや
すくなるフォトレジスト)を露光して現像すると、パタ
ーン部のフォトレジストが除去され、背景部のフォトレ
ジストが残る。すなわち、パターン部においてフォトレ
ジストの下部に形成されている回路形成層が露出する。
なお、この場合のフォトレジストを反パターン層と呼
ぶ。
【0017】一方、第2の方法でパターンが形成された
(パターン部が遮光部とされ、背景部が透明部とされて
いる)フォトマスク3を用いて、ポジ型のフォトレジス
トを露光して現像すると、背景部のフォトレジストが除
去され、パターン部のフォトレジストが残る。すなわ
ち、背景部において、フォトレジストの下部に形成され
ている回路形成層が露出する。なお、この場合のフォト
レジストを正パターン層と呼ぶ。
(パターン部が遮光部とされ、背景部が透明部とされて
いる)フォトマスク3を用いて、ポジ型のフォトレジス
トを露光して現像すると、背景部のフォトレジストが除
去され、パターン部のフォトレジストが残る。すなわ
ち、背景部において、フォトレジストの下部に形成され
ている回路形成層が露出する。なお、この場合のフォト
レジストを正パターン層と呼ぶ。
【0018】また、第1の方法でパターンが形成された
フォトマスク3を用いて、ネガ型のフォトレジスト(露
光時に光の照射された部分が、現像時に溶けにくくなる
フォトレジスト)を露光して現像すると、背景部のフォ
トレジストが除去され、パターン部のフォトレジストが
残る。すなわち、背景部において、フォトレジストの下
部に形成されている回路形成層が露出する。なお、この
場合のフォトレジストは、正パターン層である。
フォトマスク3を用いて、ネガ型のフォトレジスト(露
光時に光の照射された部分が、現像時に溶けにくくなる
フォトレジスト)を露光して現像すると、背景部のフォ
トレジストが除去され、パターン部のフォトレジストが
残る。すなわち、背景部において、フォトレジストの下
部に形成されている回路形成層が露出する。なお、この
場合のフォトレジストは、正パターン層である。
【0019】一方、第2の方法でパターンが形成された
フォトマスク3を用いて、ネガ型のフォトレジストを露
光して現像すると、パターン部のフォトレジストが除去
され、背景部のフォトレジストが残る。すなわち、パタ
ーン部において、フォトレジストの下部に形成されてい
る回路形成層が露出する。なお、この場合のフォトレジ
ストは、反パターン層である。
フォトマスク3を用いて、ネガ型のフォトレジストを露
光して現像すると、パターン部のフォトレジストが除去
され、背景部のフォトレジストが残る。すなわち、パタ
ーン部において、フォトレジストの下部に形成されてい
る回路形成層が露出する。なお、この場合のフォトレジ
ストは、反パターン層である。
【0020】このように、フォトマスク3の種類(第1
または第2の方法)と、フォトレジスト23の種類(ポ
ジ型またはネガ型)の組み合わせによって、フォトレジ
ストは正パターン層とされるか、または反パターン層と
される。この組み合わせの選択(フォトレジストを正パ
ターン層とするか反パターン層とするかの選択)は、フ
ォトレジスト23の下部の回路形成層22の用途によっ
て決定される。
または第2の方法)と、フォトレジスト23の種類(ポ
ジ型またはネガ型)の組み合わせによって、フォトレジ
ストは正パターン層とされるか、または反パターン層と
される。この組み合わせの選択(フォトレジストを正パ
ターン層とするか反パターン層とするかの選択)は、フ
ォトレジスト23の下部の回路形成層22の用途によっ
て決定される。
【0021】例えば、回路形成層22が、アルミ配線
用、ポリシリコン配線用等に用いられるアルミニウム
層、ポリシリコン層である場合、回路パターンのパター
ン部に、アルミニウム、ポリシリコンを残し、背景部の
アルミニウム、ポリシリコンをエッチングにより除去す
る必要がある。従って、パターン部のフォトレジスト2
3を残し、背景部のフォトレジスト23を除去するよう
にする(フォトレジスト23を正パターン層とする)。
この場合、第1の方法によるフォトマスク3でネガ型の
フォトレジスト23を露光するか、または、第2の方法
によるフォトマスク3でポジ型のフォトレジスト23を
露光すればよい。
用、ポリシリコン配線用等に用いられるアルミニウム
層、ポリシリコン層である場合、回路パターンのパター
ン部に、アルミニウム、ポリシリコンを残し、背景部の
アルミニウム、ポリシリコンをエッチングにより除去す
る必要がある。従って、パターン部のフォトレジスト2
3を残し、背景部のフォトレジスト23を除去するよう
にする(フォトレジスト23を正パターン層とする)。
この場合、第1の方法によるフォトマスク3でネガ型の
フォトレジスト23を露光するか、または、第2の方法
によるフォトマスク3でポジ型のフォトレジスト23を
露光すればよい。
【0022】一方、例えば、回路形成層22が、コンタ
クト・スルーホール形成用の層である場合、回路パター
ンのパターン部の回路形成層22をエッチングによって
除去し、背景部の回路形成層22を残す必要がある。ま
た、ウエハ表面に直接フォトレジストパターンを形成す
る場合(例えば、ウエハへの不純物の注入工程の場
合)、前記の定義による回路形成層は形成されない(つ
まり、フォトレジストが不純物注入阻止材としての回路
形成層とされる)。このような場合、不純物が、ウエハ
表面に注入される部分(パターン部)のフォトレジスト
を除去し、背景部のフォトレジストを残すようにすれば
よい。
クト・スルーホール形成用の層である場合、回路パター
ンのパターン部の回路形成層22をエッチングによって
除去し、背景部の回路形成層22を残す必要がある。ま
た、ウエハ表面に直接フォトレジストパターンを形成す
る場合(例えば、ウエハへの不純物の注入工程の場
合)、前記の定義による回路形成層は形成されない(つ
まり、フォトレジストが不純物注入阻止材としての回路
形成層とされる)。このような場合、不純物が、ウエハ
表面に注入される部分(パターン部)のフォトレジスト
を除去し、背景部のフォトレジストを残すようにすれば
よい。
【0023】すなわち、以上の場合においては、第1の
方法によるフォトマスク3でポジ型のフォトレジスト2
3を露光するか、または、第2の方法によるフォトマス
ク3でネガ型のフォトレジスト23を露光すればよい。
方法によるフォトマスク3でポジ型のフォトレジスト2
3を露光するか、または、第2の方法によるフォトマス
ク3でネガ型のフォトレジスト23を露光すればよい。
【0024】なお、フォトマスク3にパターニングされ
ている回路パターン1のパターン部が透明部とされてい
るとき、分解能チャートパターン2のパターン部も透明
部とされ、回路パターン1のパターン部が遮光部とされ
ているとき、分解能チャートパターン2のパターン部も
遮光部とされている。従って、分解能チャートパターン
2のパターン部のフォトレジスト23は、回路パターン
1のパターン部のフォトレジスト23と同様に処理され
る。
ている回路パターン1のパターン部が透明部とされてい
るとき、分解能チャートパターン2のパターン部も透明
部とされ、回路パターン1のパターン部が遮光部とされ
ているとき、分解能チャートパターン2のパターン部も
遮光部とされている。従って、分解能チャートパターン
2のパターン部のフォトレジスト23は、回路パターン
1のパターン部のフォトレジスト23と同様に処理され
る。
【0025】ここで、上述した分解能チャートパターン
2(2a,2b)の大きさについて説明する。
2(2a,2b)の大きさについて説明する。
【0026】上述した分解能チャートパターン2(2
a,2b)の数字パターン部2xは、その各々の上側に
配置されている縦線パターン部2y及び正方形ブロック
パターン部2zの、フォトレジスト23にパターニング
されたときの大きさを表している。すなわち、ステッパ
(縮小投影型露光装置)は、フォトマスク3に形成され
ているパターン(回路パターン1及び分解能チャートパ
ターン2)を縮小して、フォトレジスト23を露光す
る。
a,2b)の数字パターン部2xは、その各々の上側に
配置されている縦線パターン部2y及び正方形ブロック
パターン部2zの、フォトレジスト23にパターニング
されたときの大きさを表している。すなわち、ステッパ
(縮小投影型露光装置)は、フォトマスク3に形成され
ているパターン(回路パターン1及び分解能チャートパ
ターン2)を縮小して、フォトレジスト23を露光す
る。
【0027】例えば、フォトレジスト23に、図19の
分解能チャートパターン2aが露光されて現像された場
合(但し、ここでは、正または反パターンの区別はしな
い)、数字パターン部2xの「1.6」の上側に配置さ
れている縦線パターン部2yの各縦線のフォトレジスト
23における幅は、1.6μmとされる。このとき、フ
ォトマスク3上の上記縦線パターン部2yの各縦線の幅
は1.6μmよりも大きい。例えば、使用するステッパ
の縮小倍率が1/5倍の場合、この縦線パターン部2y
の各縦線の幅は、フォトマスク3上では、8.0μm
(=1.6μm×5)とされる。つまり、数字パターン
部2xの数値は、フォトレジスト23にパターニングさ
れたときの大きさを表している。
分解能チャートパターン2aが露光されて現像された場
合(但し、ここでは、正または反パターンの区別はしな
い)、数字パターン部2xの「1.6」の上側に配置さ
れている縦線パターン部2yの各縦線のフォトレジスト
23における幅は、1.6μmとされる。このとき、フ
ォトマスク3上の上記縦線パターン部2yの各縦線の幅
は1.6μmよりも大きい。例えば、使用するステッパ
の縮小倍率が1/5倍の場合、この縦線パターン部2y
の各縦線の幅は、フォトマスク3上では、8.0μm
(=1.6μm×5)とされる。つまり、数字パターン
部2xの数値は、フォトレジスト23にパターニングさ
れたときの大きさを表している。
【0028】通常、フォトマスク3上の分解能チャート
パターンは、使用するステッパの分解能の実力値(能
力)に対応して形成されている。例えば、使用するステ
ッパが、1μm以下のパターンをフォトレジスト23に
露光することが可能である場合、分解能チャートパター
ン内に、露光、現像後にフォトレジスト23に1μm以
下の大きさで形成される微小パターン(例えば、図19
及び図20に示す数字パターン部2xのうちの「0.
8」と「.6」の上側に形成されている縦線パターン部
2yと、正方形ブロックパターン部2z)が含まれてい
る。
パターンは、使用するステッパの分解能の実力値(能
力)に対応して形成されている。例えば、使用するステ
ッパが、1μm以下のパターンをフォトレジスト23に
露光することが可能である場合、分解能チャートパター
ン内に、露光、現像後にフォトレジスト23に1μm以
下の大きさで形成される微小パターン(例えば、図19
及び図20に示す数字パターン部2xのうちの「0.
8」と「.6」の上側に形成されている縦線パターン部
2yと、正方形ブロックパターン部2z)が含まれてい
る。
【0029】
【発明が解決しようとする課題】ところで、上述した従
来のフォトマスクは、次に示す課題を有している。
来のフォトマスクは、次に示す課題を有している。
【0030】すなわち、フォトレジスト23が正パター
ン層である場合(フォトレジスト23のパターン部が残
る場合)、上述したように、半導体素子の回路動作に関
係する回路パターン1のパターン部にフォトレジスト2
3が残るとともに、半導体素子の動作に関係のない分解
能チャートパターン2のパターン部にも、フォトレジス
ト23が残る。
ン層である場合(フォトレジスト23のパターン部が残
る場合)、上述したように、半導体素子の回路動作に関
係する回路パターン1のパターン部にフォトレジスト2
3が残るとともに、半導体素子の動作に関係のない分解
能チャートパターン2のパターン部にも、フォトレジス
ト23が残る。
【0031】例えば、図19に示す分解能チャートパタ
ーン2aの領域Qのパターン(「.8」で示す数字パタ
ーン部2xの上部の正方形ブロックパターン部2zの1
正方形ブロック)に対応する部分のフォトレジスト23
が、図24に示すように、回路形成層22の上部に残
る。このフォトレジスト23は、その断面が、1辺の長
さが0.8μmの正方形であり、その高さが2.0μm
(フォトレジスト23の厚さと同一)となる。
ーン2aの領域Qのパターン(「.8」で示す数字パタ
ーン部2xの上部の正方形ブロックパターン部2zの1
正方形ブロック)に対応する部分のフォトレジスト23
が、図24に示すように、回路形成層22の上部に残
る。このフォトレジスト23は、その断面が、1辺の長
さが0.8μmの正方形であり、その高さが2.0μm
(フォトレジスト23の厚さと同一)となる。
【0032】図25は、図24のA−A’線断面図であ
る。この図に示すように、回路形成層22の上部に形成
されているフォトレジスト23の高さ(フォトレジスト
23の厚さ)が2.0μmであり、フォトレジスト23
の底辺の1辺の長さが0.8μmである場合、底辺と高
さの比(=(高さ)/(底辺))が2を超えてしまう。
る。この図に示すように、回路形成層22の上部に形成
されているフォトレジスト23の高さ(フォトレジスト
23の厚さ)が2.0μmであり、フォトレジスト23
の底辺の1辺の長さが0.8μmである場合、底辺と高
さの比(=(高さ)/(底辺))が2を超えてしまう。
【0033】また、図26に示すように、フォトレジス
ト23がアルミニウム層22Aの上部に形成されている
場合、露光時における光がアルミニウム層22Aで反射
し、パターン部にまで光が回り込み、現像後におけるフ
ォトレジスト23(正方形ブロックパターン2zの1ブ
ロックに対応する部分のフォトレジスト23)のアルミ
ニウム層22Aとの接触面がさらに小さくなり、くびれ
た形となってしまう。このような場合、フォトレジスト
23の底面の1辺の長さLが0.8μmよりも小さくな
ってしまうので、図25に示す場合よりもさらに底辺と
高さの比が増加してしまう。
ト23がアルミニウム層22Aの上部に形成されている
場合、露光時における光がアルミニウム層22Aで反射
し、パターン部にまで光が回り込み、現像後におけるフ
ォトレジスト23(正方形ブロックパターン2zの1ブ
ロックに対応する部分のフォトレジスト23)のアルミ
ニウム層22Aとの接触面がさらに小さくなり、くびれ
た形となってしまう。このような場合、フォトレジスト
23の底面の1辺の長さLが0.8μmよりも小さくな
ってしまうので、図25に示す場合よりもさらに底辺と
高さの比が増加してしまう。
【0034】このように、回路形成層22の上部に残っ
たフォトレジスト23の底辺と高さの比が2を超える
と、振動や衝撃等の付加によって、フォトレジスト23
が回路形成層22から剥離しやすくなり、分解能チャー
トパターン2が正常に形成されないという課題がある。
たフォトレジスト23の底辺と高さの比が2を超える
と、振動や衝撃等の付加によって、フォトレジスト23
が回路形成層22から剥離しやすくなり、分解能チャー
トパターン2が正常に形成されないという課題がある。
【0035】さらに、回路形成層22(上記アルミニウ
ム層22Aを含む)から剥離した、分解能チャートパタ
ーン2のパターン部のフォトレジスト23が、回路パタ
ーン1の形成領域内の回路形成層22上に付着すると、
付着した部分の回路形成層2がエッチングされず、不所
望な配線の形成による配線ショート、コンタクト・スル
ーホールの不形成、不純物注入の不実施等が発生すると
いう課題もある。
ム層22Aを含む)から剥離した、分解能チャートパタ
ーン2のパターン部のフォトレジスト23が、回路パタ
ーン1の形成領域内の回路形成層22上に付着すると、
付着した部分の回路形成層2がエッチングされず、不所
望な配線の形成による配線ショート、コンタクト・スル
ーホールの不形成、不純物注入の不実施等が発生すると
いう課題もある。
【0036】また、分解能チャートの微小部分のフォト
レジスト23が剥がれなかったとしても、その後の処理
によって形成される分解能チャートパターン2のパター
ン部に対応する微小なアルミパターン等が、その下側の
層(例えば、ウエハ100)から剥がれることがあり、
その剥がれたアルミ等のパーティクルが、他の部分に付
着し、配線ショートが起こるという課題もある。
レジスト23が剥がれなかったとしても、その後の処理
によって形成される分解能チャートパターン2のパター
ン部に対応する微小なアルミパターン等が、その下側の
層(例えば、ウエハ100)から剥がれることがあり、
その剥がれたアルミ等のパーティクルが、他の部分に付
着し、配線ショートが起こるという課題もある。
【0037】さらに、上記課題は、分解能チャートパタ
ーンに限られたことではなく、回路の動作に直接関係の
ないパターン(チップの種別用のパターン等)において
も起こり得る。
ーンに限られたことではなく、回路の動作に直接関係の
ないパターン(チップの種別用のパターン等)において
も起こり得る。
【0038】なお、フォトレジスト23が反パターン層
とされる場合については、上記課題が生じないことは明
かである。
とされる場合については、上記課題が生じないことは明
かである。
【0039】本発明はこのような状況に鑑みてなされた
ものであり、分解能チャートを正確に形成するととも
に、回路動作の不良を抑制する。
ものであり、分解能チャートを正確に形成するととも
に、回路動作の不良を抑制する。
【0040】
【課題を解決するための手段】請求項1に記載のフォト
マスクは、回路動作と関係のない第1のパターンの少な
くとも一部または全部が、回路動作と関係のある第2の
パターンと反転してパターニングされていることを特徴
とする。
マスクは、回路動作と関係のない第1のパターンの少な
くとも一部または全部が、回路動作と関係のある第2の
パターンと反転してパターニングされていることを特徴
とする。
【0041】請求項7に記載のフォトマスクの形成方法
は、回路動作と関係のない第1のパターンの少なくとも
一部または全部を、回路動作と関係のある第2のパター
ンに反転してパターニングすることを特徴とする。
は、回路動作と関係のない第1のパターンの少なくとも
一部または全部を、回路動作と関係のある第2のパター
ンに反転してパターニングすることを特徴とする。
【0042】請求項1に記載のフォトマスクにおいて
は、回路動作と関係のない第1のパターンの少なくとも
一部または全部が、回路動作と関係のある第2のパター
ンと反転してパターニングされている。
は、回路動作と関係のない第1のパターンの少なくとも
一部または全部が、回路動作と関係のある第2のパター
ンと反転してパターニングされている。
【0043】請求項7に記載のフォトマスクの形成方法
においては、回路動作と関係のない第1のパターンの少
なくとも一部または全部を、回路動作と関係のある第2
のパターンと反転してパターニングする。
においては、回路動作と関係のない第1のパターンの少
なくとも一部または全部を、回路動作と関係のある第2
のパターンと反転してパターニングする。
【0044】
【発明の実施の形態】以下、本発明の実施例を図面を参
照して説明する。なお、従来の場合と対応する部分には
同一の符号を付してあり、その説明は適宜省略する。
照して説明する。なお、従来の場合と対応する部分には
同一の符号を付してあり、その説明は適宜省略する。
【0045】図1は、本発明を適用したフォトマスクの
一実施例の構成を示す斜視図である。なお、このフォト
マスク3Aは、例えば、図2に示すポジ型のフォトレジ
スト23A(その厚さは2μmとする)を露光する場合
に用いられる。
一実施例の構成を示す斜視図である。なお、このフォト
マスク3Aは、例えば、図2に示すポジ型のフォトレジ
スト23A(その厚さは2μmとする)を露光する場合
に用いられる。
【0046】本実施例のフォトマスク3Aにおいては、
図17に示すフォトマスクと同様に、透明板10Bの上
面に遮光膜10Aが形成され、遮光膜10Aの所定の部
分が除去されることによってパターンが形成されてい
る。図1において、破線で示す回路パターン1は、その
パターン部に遮光膜10Aが残り、その背景部では、遮
光膜10Aが除去されて透明板10Bが露出している
(但し、図においては、簡単のため、この様子は示して
いない)。つまり、このフォトマスク3Aの回路パター
ン1は、従来例に示した第2の方法でパターニングされ
ている。
図17に示すフォトマスクと同様に、透明板10Bの上
面に遮光膜10Aが形成され、遮光膜10Aの所定の部
分が除去されることによってパターンが形成されてい
る。図1において、破線で示す回路パターン1は、その
パターン部に遮光膜10Aが残り、その背景部では、遮
光膜10Aが除去されて透明板10Bが露出している
(但し、図においては、簡単のため、この様子は示して
いない)。つまり、このフォトマスク3Aの回路パター
ン1は、従来例に示した第2の方法でパターニングされ
ている。
【0047】すなわち、本実施例のフォトマスク3を用
いて露光されるポジ型のフォトレジスト23Aは、正パ
ターン層とされる。
いて露光されるポジ型のフォトレジスト23Aは、正パ
ターン層とされる。
【0048】一方、本実施例における分解能チャートパ
ターン2Aは、図3に示すように、その一部においてパ
ターンが反転している。すなわち、この分解能チャート
パターン2Aにおいては、数字パターン部2x及び文字
パターン部2w−2のパターン部は遮光部とされてい
る。また、数字パターン部2xが「1.6」,「1.
4」,「1.2」,「1.0」であるパターン部の上部
に配置されている縦線パターン部2y及び正方形ブロッ
クパターン部2zも遮光部とされている。そして、これ
らのパターン部の周囲の背景部は、遮光膜10Aが除去
された透明部とされている(透明板10Bが露出してい
る)。
ターン2Aは、図3に示すように、その一部においてパ
ターンが反転している。すなわち、この分解能チャート
パターン2Aにおいては、数字パターン部2x及び文字
パターン部2w−2のパターン部は遮光部とされてい
る。また、数字パターン部2xが「1.6」,「1.
4」,「1.2」,「1.0」であるパターン部の上部
に配置されている縦線パターン部2y及び正方形ブロッ
クパターン部2zも遮光部とされている。そして、これ
らのパターン部の周囲の背景部は、遮光膜10Aが除去
された透明部とされている(透明板10Bが露出してい
る)。
【0049】一方、数字パターン部2xが「.
8」,「.6」であるパターン部の上部の反転領域P内
では、縦線パターン部2y及び正方形ブロックパターン
部2zが、遮光膜10Aが除去されて透明部とされ、背
景部が遮光部とされている。
8」,「.6」であるパターン部の上部の反転領域P内
では、縦線パターン部2y及び正方形ブロックパターン
部2zが、遮光膜10Aが除去されて透明部とされ、背
景部が遮光部とされている。
【0050】つまり、本実施例のフォトマスク3Aにお
ける分解能チャートパターン2Aにおいては、反転領域
P内のパターン(縦線パターン部2y及び正方形ブロッ
クパターン部2z)が、反転領域P以外の領域に配置さ
れているパターンと反転してパターニングされている。
ける分解能チャートパターン2Aにおいては、反転領域
P内のパターン(縦線パターン部2y及び正方形ブロッ
クパターン部2z)が、反転領域P以外の領域に配置さ
れているパターンと反転してパターニングされている。
【0051】なお、図1においては、回路パターン1及
び分解能チャートパターン2A以外の領域には、遮光膜
10Aが形成された状態とされているが、これに限ら
ず、この領域の遮光膜10Aが除去される(すなわち、
透明板10Bが露出する)するようにしてもよく、回路
形成層の用途によって選択される。
び分解能チャートパターン2A以外の領域には、遮光膜
10Aが形成された状態とされているが、これに限ら
ず、この領域の遮光膜10Aが除去される(すなわち、
透明板10Bが露出する)するようにしてもよく、回路
形成層の用途によって選択される。
【0052】上述したように、本実施例のフォトマスク
3Aを用いて露光されるポジ型のフォトレジスト23A
は正パターン層とされる。その結果、図4に示すよう
に、反転領域P以外の領域では、パターン部のフォトレ
ジスト23Aが残り、背景部のフォトレジスト23Aが
除去される。しかしながら、反転領域P内では、パター
ン部(縦線パターン部2y、正方形ブロックパターン部
2z)のフォトレジスト23Aが除去され、背景部のフ
ォトレジスト23Aが残る。
3Aを用いて露光されるポジ型のフォトレジスト23A
は正パターン層とされる。その結果、図4に示すよう
に、反転領域P以外の領域では、パターン部のフォトレ
ジスト23Aが残り、背景部のフォトレジスト23Aが
除去される。しかしながら、反転領域P内では、パター
ン部(縦線パターン部2y、正方形ブロックパターン部
2z)のフォトレジスト23Aが除去され、背景部のフ
ォトレジスト23Aが残る。
【0053】従って、半導体素子の回路動作に関係のな
い分解能チャートパターン2Aの微小なパターン(従来
例で示す、底辺と高さの比が2を超えるパターン)部の
フォトレジスト23Aが除去され、その周囲の背景部の
フォトレジスト23Aが残るので、微小なパターンのフ
ォトレジスト23Aの剥離を抑制することができ、分解
能チャートパターンを正確に形成することができる。
い分解能チャートパターン2Aの微小なパターン(従来
例で示す、底辺と高さの比が2を超えるパターン)部の
フォトレジスト23Aが除去され、その周囲の背景部の
フォトレジスト23Aが残るので、微小なパターンのフ
ォトレジスト23Aの剥離を抑制することができ、分解
能チャートパターンを正確に形成することができる。
【0054】さらに、微小なパターンが剥がれないの
で、その剥がれたパターンによる弊害が発生せず、設計
通りの回路パターン1を回路形成層2に形成することが
でき、配線ショート等を回避することができる。従っ
て、半導体集積回路の歩留まりが向上する。
で、その剥がれたパターンによる弊害が発生せず、設計
通りの回路パターン1を回路形成層2に形成することが
でき、配線ショート等を回避することができる。従っ
て、半導体集積回路の歩留まりが向上する。
【0055】図5は、本発明を適用したフォトマスクの
他の実施例の構成を示す斜視図である。また、図6は、
図5の分解能チャートパターン2Bの拡大図である。本
実施例のフォトマスク3Bは、図2に示すポジ型のフォ
トレジスト23Aを露光して、正パターン層とする場合
に用いられるフォトマスクである。このフォトマスク3
Bの構成は、図1に示すフォトマスク3Aの構成と基本
的に同様であるが、分解能チャートパターン2Bの全体
にわたって、パターン部(数字パターン部2x、縦線パ
ターン部2y、正方形ブロックパターン部2z、文字パ
ターン部2w−2)が透明部とされ、背景部が遮光部と
されている。また、回路パターン1のパターン部は、図
1のフォトマスク3Aと同様に、遮光部とされている。
他の実施例の構成を示す斜視図である。また、図6は、
図5の分解能チャートパターン2Bの拡大図である。本
実施例のフォトマスク3Bは、図2に示すポジ型のフォ
トレジスト23Aを露光して、正パターン層とする場合
に用いられるフォトマスクである。このフォトマスク3
Bの構成は、図1に示すフォトマスク3Aの構成と基本
的に同様であるが、分解能チャートパターン2Bの全体
にわたって、パターン部(数字パターン部2x、縦線パ
ターン部2y、正方形ブロックパターン部2z、文字パ
ターン部2w−2)が透明部とされ、背景部が遮光部と
されている。また、回路パターン1のパターン部は、図
1のフォトマスク3Aと同様に、遮光部とされている。
【0056】なお、図5においては、回路パターン1及
び分解能チャートパターン2B以外の領域には、遮光膜
10Aが形成された状態とされているが、これに限ら
ず、この領域の遮光膜10Aが除去される(すなわち、
透明板10Bが露出する)するようにしてもよく、回路
形成層の用途によって選択される。
び分解能チャートパターン2B以外の領域には、遮光膜
10Aが形成された状態とされているが、これに限ら
ず、この領域の遮光膜10Aが除去される(すなわち、
透明板10Bが露出する)するようにしてもよく、回路
形成層の用途によって選択される。
【0057】すなわち、本実施例のフォトマスク3Bに
より、ポジ型のフォトレジスト23Aを露光して正パタ
ーン層とする(回路パターン1のパターン部でフォトレ
ジスト23Aが残る)場合、回路動作と関係のない分解
能チャートパターン2Bのパターン部のフォトレジスト
23Aが除去され、背景部のフォトレジスト23Aが残
る。従って、分解能チャート2B内のパターン部のフォ
トレジスト23Aの剥離を抑制することができ、分解能
チャートパターンを正確に形成することができる。
より、ポジ型のフォトレジスト23Aを露光して正パタ
ーン層とする(回路パターン1のパターン部でフォトレ
ジスト23Aが残る)場合、回路動作と関係のない分解
能チャートパターン2Bのパターン部のフォトレジスト
23Aが除去され、背景部のフォトレジスト23Aが残
る。従って、分解能チャート2B内のパターン部のフォ
トレジスト23Aの剥離を抑制することができ、分解能
チャートパターンを正確に形成することができる。
【0058】さらに、分解能チャートパターン2Bのパ
ターン部のフォトレジスト23Aが剥離しないので、設
計通りの回路パターン1を回路形成層22に形成するこ
とができ、配線ショート等を回避することができる。
ターン部のフォトレジスト23Aが剥離しないので、設
計通りの回路パターン1を回路形成層22に形成するこ
とができ、配線ショート等を回避することができる。
【0059】図7は、本発明を適用したフォトマスクの
さらに他の実施例の構成を示す斜視図である。また、図
8は、図7の分解能チャートパターン2Cの拡大図であ
る。本実施例のフォトマスク3Cは、図9に示すネガ型
のフォトレジスト23Bを露光して正パターン層を形成
する場合に用いられるフォトマスクであり、回路パター
ン1では、パターン部が透明部とされ、背景部が遮光部
とされている。
さらに他の実施例の構成を示す斜視図である。また、図
8は、図7の分解能チャートパターン2Cの拡大図であ
る。本実施例のフォトマスク3Cは、図9に示すネガ型
のフォトレジスト23Bを露光して正パターン層を形成
する場合に用いられるフォトマスクであり、回路パター
ン1では、パターン部が透明部とされ、背景部が遮光部
とされている。
【0060】一方、分解能チャートパターン2Cにおい
ては、数字パターン部2xの「.8」、「.6」の上部
の反転領域R内で、縦線パターン部2y及び正方形ブロ
ックパターン部2zのパターン部が遮光部とされ、背景
部が透明部とされている(遮光膜10Aが除去されてい
る)。また、反転領域R以外の領域では、回路パターン
1と同様に、パターン部が透明部とされ、背景部が遮光
部とされている。
ては、数字パターン部2xの「.8」、「.6」の上部
の反転領域R内で、縦線パターン部2y及び正方形ブロ
ックパターン部2zのパターン部が遮光部とされ、背景
部が透明部とされている(遮光膜10Aが除去されてい
る)。また、反転領域R以外の領域では、回路パターン
1と同様に、パターン部が透明部とされ、背景部が遮光
部とされている。
【0061】つまり、本実施例のフォトマスク3Cにお
ける分解能チャートパターン2Cにおいては、反転領域
R内のパターン(縦線パターン部2y及び正方形ブロッ
クパターン部2z)が、反転領域R以外の領域のパター
ンと反転してパターニングされている。
ける分解能チャートパターン2Cにおいては、反転領域
R内のパターン(縦線パターン部2y及び正方形ブロッ
クパターン部2z)が、反転領域R以外の領域のパター
ンと反転してパターニングされている。
【0062】図10は、図7に示すフォトマスク3Cを
用いてネガ型のフォトレジスト23Bを露光して現像し
た場合の状態を示す斜視図である。ネガ型のフォトレジ
スト23Bの反転領域R内では、パターン部(縦線パタ
ーン部2y)のフォトレジスト23Bが除去され、背景
部のフォトレジスト23Bが残る。
用いてネガ型のフォトレジスト23Bを露光して現像し
た場合の状態を示す斜視図である。ネガ型のフォトレジ
スト23Bの反転領域R内では、パターン部(縦線パタ
ーン部2y)のフォトレジスト23Bが除去され、背景
部のフォトレジスト23Bが残る。
【0063】従って、本実施例のフォトマスク3Cを用
いて、ネガ型のフォトレジスト23Bを露光して正パタ
ーン層を形成する場合、半導体素子の回路動作に関係の
ない分解能チャートパターン2Cの微小なパターン部
(従来例で示す、底辺と高さの比が2を超えるパター
ン)(例えば、数字パターン部2xが「.8」,「.
6」の上部に配置されている縦線パターン部2y及び正
方形ブロックパターン部2z)のフォトレジスト23B
が除去されるので(単独で残らないので)、パターン部
のフォトレジスト23Bの剥離を抑制することができ、
分解能チャートパターンを正確に形成することができ
る。
いて、ネガ型のフォトレジスト23Bを露光して正パタ
ーン層を形成する場合、半導体素子の回路動作に関係の
ない分解能チャートパターン2Cの微小なパターン部
(従来例で示す、底辺と高さの比が2を超えるパター
ン)(例えば、数字パターン部2xが「.8」,「.
6」の上部に配置されている縦線パターン部2y及び正
方形ブロックパターン部2z)のフォトレジスト23B
が除去されるので(単独で残らないので)、パターン部
のフォトレジスト23Bの剥離を抑制することができ、
分解能チャートパターンを正確に形成することができ
る。
【0064】さらに、分解能チャートパターン2Cの微
小なパターン部のフォトレジスト23Bが剥離しないの
で、設計通りの回路パターン1を回路形成層22に形成
することができ、配線ショート等を回避することができ
る。
小なパターン部のフォトレジスト23Bが剥離しないの
で、設計通りの回路パターン1を回路形成層22に形成
することができ、配線ショート等を回避することができ
る。
【0065】図11は、本発明を適用したフォトマスク
のさらに他の実施例の構成を示す斜視図である。また、
図12は、図11に示す分解能チャートパターン2Dの
拡大図である。本実施例のフォトマスク3Dは、図7に
示すフォトマスク3Cと同様に、図9に示すネガ型のフ
ォトレジスト23Bを露光して正パターン層を形成する
場合に用いられる。
のさらに他の実施例の構成を示す斜視図である。また、
図12は、図11に示す分解能チャートパターン2Dの
拡大図である。本実施例のフォトマスク3Dは、図7に
示すフォトマスク3Cと同様に、図9に示すネガ型のフ
ォトレジスト23Bを露光して正パターン層を形成する
場合に用いられる。
【0066】本実施例のフォトマスク3Dにおいては、
回路パターン1では、パターン部が透明部とされ、背景
部が遮光部とされている。一方、分解能チャートパター
ン2Dでは、パターン部が遮光部とされ、背景部が透明
部とされている。
回路パターン1では、パターン部が透明部とされ、背景
部が遮光部とされている。一方、分解能チャートパター
ン2Dでは、パターン部が遮光部とされ、背景部が透明
部とされている。
【0067】本実施例のフォトマスク3Dを用いてネガ
型のフォトレジスト23Bを露光して現像すると、回路
パターン1では、パターン部のフォトレジスト23Bが
残り、背景部のフォトレジストが除去される(つまり、
このフォトレジスト23Bが正パターン層とされる)。
一方、分解能チャートパターン2Dでは、パターン部の
フォトレジスト23Bが除去され、背景部のフォトレジ
スト23Bが残る。従って、本実施例のフォトマスク3
Dを用いて、ネガ型のフォトレジスト23Bを露光して
正パターン層を形成する場合、半導体素子の回路動作に
関係のない分解能チャートパターン2Dのパターン部
(この場合、従来例で示す底辺と高さの比が2を超える
パターン部のみならず、分解能チャートパターン2D内
のすべてのパターン部)のフォトレジスト23Bが除去
されるので(パターン部のフォトレジスト23Bが単独
で残らないので)、パターン部のフォトレジスト23B
の剥離を抑制することができ、分解能チャートパターン
を正確に形成することができる。
型のフォトレジスト23Bを露光して現像すると、回路
パターン1では、パターン部のフォトレジスト23Bが
残り、背景部のフォトレジストが除去される(つまり、
このフォトレジスト23Bが正パターン層とされる)。
一方、分解能チャートパターン2Dでは、パターン部の
フォトレジスト23Bが除去され、背景部のフォトレジ
スト23Bが残る。従って、本実施例のフォトマスク3
Dを用いて、ネガ型のフォトレジスト23Bを露光して
正パターン層を形成する場合、半導体素子の回路動作に
関係のない分解能チャートパターン2Dのパターン部
(この場合、従来例で示す底辺と高さの比が2を超える
パターン部のみならず、分解能チャートパターン2D内
のすべてのパターン部)のフォトレジスト23Bが除去
されるので(パターン部のフォトレジスト23Bが単独
で残らないので)、パターン部のフォトレジスト23B
の剥離を抑制することができ、分解能チャートパターン
を正確に形成することができる。
【0068】さらに、分解能チャートパターン2Dのパ
ターン部のフォトレジスト23Bが剥離しないので、設
計通りの回路パターン1を回路形成層22に形成するこ
とができ、配線ショート等を回避することができる。
ターン部のフォトレジスト23Bが剥離しないので、設
計通りの回路パターン1を回路形成層22に形成するこ
とができ、配線ショート等を回避することができる。
【0069】なお、前述したように、フォトレジストが
反パターン層とされる場合については、従来通り、回路
パターンと分解能チャートパターンを、同様にフォトマ
スクにパターニングするようにすればよい。
反パターン層とされる場合については、従来通り、回路
パターンと分解能チャートパターンを、同様にフォトマ
スクにパターニングするようにすればよい。
【0070】また、フォトマスク内の分解能チャートパ
ターンに限らず、例えば、大きさの微小な、素子の種別
用のパターンについても同様に、フォトマスクにパター
ニングするようにする。
ターンに限らず、例えば、大きさの微小な、素子の種別
用のパターンについても同様に、フォトマスクにパター
ニングするようにする。
【0071】すなわち、図13(a),(b)に示すよ
うな、大きさの微小な種別用パターン(それぞれのパタ
ーン部は「8」,「i」)をフォトマスクにパターニン
グする場合、露光及び現像後において、パターン部のフ
ォトレジストが、それぞれ、図14(a),(b)に示
すように形成されるように、使用するフォトレジストの
種類に対応して、フォトマスクにパターニングする。
うな、大きさの微小な種別用パターン(それぞれのパタ
ーン部は「8」,「i」)をフォトマスクにパターニン
グする場合、露光及び現像後において、パターン部のフ
ォトレジストが、それぞれ、図14(a),(b)に示
すように形成されるように、使用するフォトレジストの
種類に対応して、フォトマスクにパターニングする。
【0072】
【発明の効果】本発明のフォトマスク及びフォトマスク
の形成方法によれば、回路動作と関係のない所定のパタ
ーンの少なくとも一部または全部を、回路動作と関係の
ある回路パターンと反転してパターニングするようにし
たので、正確に所定のパターンを形成することができる
とともに、回路動作の不良を抑制することができる。
の形成方法によれば、回路動作と関係のない所定のパタ
ーンの少なくとも一部または全部を、回路動作と関係の
ある回路パターンと反転してパターニングするようにし
たので、正確に所定のパターンを形成することができる
とともに、回路動作の不良を抑制することができる。
【図1】本発明を適用したフォトマスクの一実施例の構
成を示す斜視図である。
成を示す斜視図である。
【図2】図1に示すフォトマスク3Aによって露光され
るフォトレジスト23Aの断面図である。
るフォトレジスト23Aの断面図である。
【図3】図1に示す分解能チャートパターン2Aの拡大
図である。
図である。
【図4】図1に示すフォトマスク3Aによって露光され
て現像されたフォトレジスト23Aの状態を示す斜視図
である。
て現像されたフォトレジスト23Aの状態を示す斜視図
である。
【図5】本発明を適用したフォトマスクの他の実施例の
構成を示す斜視図である。
構成を示す斜視図である。
【図6】図5に示す分解能チャートパターン2Bの拡大
図である。
図である。
【図7】本発明を適用したフォトマスクのさらに他の実
施例の構成を示す斜視図である。
施例の構成を示す斜視図である。
【図8】図7に示す分解能チャートパターン2Cの拡大
図である。
図である。
【図9】図7に示すフォトマスク3Cによって露光され
るフォトレジスト23Bの断面図である。
るフォトレジスト23Bの断面図である。
【図10】図7に示すフォトマスク3Cによって露光さ
れて現像されたフォトレジスト23Bの状態を示す斜視
図である。
れて現像されたフォトレジスト23Bの状態を示す斜視
図である。
【図11】本発明を適用したフォトマスクのさらに他の
実施例の構成を示す斜視図である。
実施例の構成を示す斜視図である。
【図12】図11に示す分解能チャートパターン2Dの
拡大図である。
拡大図である。
【図13】種別用パターンの一例を示す平面図である。
【図14】本発明を適用して、図13に示す種別用パタ
ーンを露光して現像した場合のフォトレジストの状態を
示す斜視図である。
ーンを露光して現像した場合のフォトレジストの状態を
示す斜視図である。
【図15】半導体集積回路を説明する図である。
【図16】半導体素子の製造工程を説明する斜視図であ
る。
る。
【図17】フォトレジストを露光する場合に用いられる
フォトマスクの一構成例を示す斜視図である。
フォトマスクの一構成例を示す斜視図である。
【図18】図17に示すフォトマスクにパターニングさ
れるパターンを説明する図である。
れるパターンを説明する図である。
【図19】図18に示す分解能チャートパターン2の一
構成例を示す図である。
構成例を示す図である。
【図20】図18に示す分解能チャートパターン2の他
の構成例を示す図である。
の構成例を示す図である。
【図21】CAD等で作成したパターンの一例を示す図
である。
である。
【図22】図21に示すパターン110を、第1の方法
でフォトマスク3にパターニングした状態を示す平面図
である。
でフォトマスク3にパターニングした状態を示す平面図
である。
【図23】図21に示すパターン110を、第2の方法
でフォトマスク3にパターニングした状態を示す平面図
である。
でフォトマスク3にパターニングした状態を示す平面図
である。
【図24】図19に示す領域Qのフォトレジスト23
の、露光及び現像後の様子示す斜視図である。
の、露光及び現像後の様子示す斜視図である。
【図25】図24に示すA−A’線断面図である。
【図26】フォトレジスト23の下部にアルミニウム層
22Aが形成される場合における、露光及び現像後の領
域Qの様子を示す断面図である。
22Aが形成される場合における、露光及び現像後の領
域Qの様子を示す断面図である。
【符号の説明】 1 回路パターン 2,2A,2a,2B,2b,2C,2D 分解能チャ
ートパターン 2x 数字パターン部 2y 縦線パターン部 2z 正方形ブロックパターン部 2w−1,1w−2 文字パターン 3,3A,3B,3C,3D フォトマスク 10A 遮光膜 10B 透明板 22 回路形成層 22A アルミニウム層 23,23A,23B フォトレジスト 100 ウエハ 101 チップ 101A チップ領域 110 パターン 110A 文字パターン部
ートパターン 2x 数字パターン部 2y 縦線パターン部 2z 正方形ブロックパターン部 2w−1,1w−2 文字パターン 3,3A,3B,3C,3D フォトマスク 10A 遮光膜 10B 透明板 22 回路形成層 22A アルミニウム層 23,23A,23B フォトレジスト 100 ウエハ 101 チップ 101A チップ領域 110 パターン 110A 文字パターン部
Claims (7)
- 【請求項1】 フォトレジストを露光及び現像して正パ
ターン層とする場合に用いられるフォトマスクにおい
て、 回路動作と関係のない第1のパターンの少なくとも一部
または全部が、回路動作と関係のある第2のパターンと
反転してパターニングされていることを特徴とするフォ
トマスク。 - 【請求項2】 前記第1のパターンの少なくとも一部
は、そのパターン部が微小であることを特徴とする請求
項1に記載のフォトマスク。 - 【請求項3】 前記フォトレジストがポジ型のフォトレ
ジストである場合、前記第2のパターンにおいては、そ
のパターン部が遮光部とされ、かつ、それ以外の部分が
透明部とされ、 前記第1のパターンにおいては、そのパターン部の少な
くとも一部または全部が透明部とされ、かつ、それ以外
の部分が遮光部とされることを特徴とする請求項1また
は2に記載のフォトマスク。 - 【請求項4】 前記フォトレジストがネガ型のフォトレ
ジストである場合、 前記第2のパターンにおいては、そのパターン部が透明
部とされ、かつ、それ以外の部分が遮光部とされ、 前記第1のパターンにおいては、そのパターン部の少な
くとも一部または全部が遮光部とされ、かつ、それ以外
の部分が透明部とされることを特徴とする請求項1また
は2に記載のフォトマスク。 - 【請求項5】 前記第1のパターンは、分解能チャート
パターンであることを特徴とする請求項1乃至4のいず
れかに記載のフォトマスク。 - 【請求項6】 前記第1のパターンは、回路の種別用の
パターンであることを特徴とする請求項1乃至4のいず
れかに記載のフォトマスク。 - 【請求項7】 フォトレジストを露光及び現像して正パ
ターン層とする場合に用いられるフォトマスクの形成方
法において、 回路動作と関係のない第1のパターンの少なくとも一部
または全部を、回路動作と関係のある第2のパターンと
反転してパターニングすることを特徴とするフォトマス
クの形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32002695A JPH09160217A (ja) | 1995-12-08 | 1995-12-08 | フォトマスク及びフォトマスクの形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32002695A JPH09160217A (ja) | 1995-12-08 | 1995-12-08 | フォトマスク及びフォトマスクの形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09160217A true JPH09160217A (ja) | 1997-06-20 |
Family
ID=18116927
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32002695A Withdrawn JPH09160217A (ja) | 1995-12-08 | 1995-12-08 | フォトマスク及びフォトマスクの形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09160217A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008096973A (ja) * | 2006-08-15 | 2008-04-24 | Infineon Technologies Ag | リソグラフィプロセスのための計測システムおよび計測方法 |
JP2008244497A (ja) * | 2008-06-06 | 2008-10-09 | Fujitsu Ltd | 半導体装置 |
-
1995
- 1995-12-08 JP JP32002695A patent/JPH09160217A/ja not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008096973A (ja) * | 2006-08-15 | 2008-04-24 | Infineon Technologies Ag | リソグラフィプロセスのための計測システムおよび計測方法 |
US7794903B2 (en) | 2006-08-15 | 2010-09-14 | Infineon Technologies Ag | Metrology systems and methods for lithography processes |
US8067135B2 (en) | 2006-08-15 | 2011-11-29 | Infineon Technologies Ag | Metrology systems and methods for lithography processes |
US8394574B2 (en) | 2006-08-15 | 2013-03-12 | Infineon Technologies Ag | Metrology systems and methods for lithography processes |
JP2008244497A (ja) * | 2008-06-06 | 2008-10-09 | Fujitsu Ltd | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7737016B2 (en) | Two-print two-etch method for enhancement of CD control using ghost poly | |
JP2003077797A (ja) | 半導体集積回路装置の製造方法 | |
US5885756A (en) | Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby | |
US6630408B1 (en) | Self alignment process to fabricate attenuated shifting mask with chrome border | |
WO2002043139A2 (en) | Two mask via pattern to improve pattern definition | |
US7601485B2 (en) | Exposure method | |
JP3430290B2 (ja) | 半導体装置の製造方法 | |
JPH07117744B2 (ja) | ダイシングラインの形成方法 | |
US5902717A (en) | Method of fabricating semiconductor device using half-tone phase shift mask | |
JPH09160217A (ja) | フォトマスク及びフォトマスクの形成方法 | |
US4581316A (en) | Method of forming resist patterns in negative photoresist layer using false pattern | |
JPH05217834A (ja) | マスク上のlsiチップレイアウト方法 | |
US6730608B2 (en) | Full image exposure of field with alignment marks | |
JPS62245251A (ja) | レジストパタ−ン形成方法 | |
JP2908649B2 (ja) | 位相シフトマスクおよびその製造方法 | |
JP2002221782A (ja) | フォトマスク、フォトマスクの製造方法および半導体装置の製造方法 | |
KR20040095159A (ko) | 레지스트 패턴 형성 방법 및 반도체 장치의 제조 방법 | |
KR100728947B1 (ko) | 반도체소자용 레티클을 이용한 노광방법 | |
JPH10125582A (ja) | パターン形成方法およびデバイス生産方法 | |
JP2003140317A (ja) | フォトマスク及びウェハ基板の露光方法 | |
JPH05347244A (ja) | レジストパターン形成方法 | |
JPH0743881A (ja) | フォトマスクの構造と半導体装置の製造方法 | |
JP2004319637A (ja) | アライメントマークの形成方法およびそれを用いた半導体装置の製造方法 | |
KR980010603A (ko) | 포토마스크 제조방법 | |
JP2980061B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030304 |