JP3230488B2 - 半導体チップ不良解析方法 - Google Patents

半導体チップ不良解析方法

Info

Publication number
JP3230488B2
JP3230488B2 JP14547798A JP14547798A JP3230488B2 JP 3230488 B2 JP3230488 B2 JP 3230488B2 JP 14547798 A JP14547798 A JP 14547798A JP 14547798 A JP14547798 A JP 14547798A JP 3230488 B2 JP3230488 B2 JP 3230488B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
oxide film
layer
gate oxide
observation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14547798A
Other languages
English (en)
Other versions
JPH11340294A (ja
Inventor
靖 上岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP14547798A priority Critical patent/JP3230488B2/ja
Publication of JPH11340294A publication Critical patent/JPH11340294A/ja
Application granted granted Critical
Publication of JP3230488B2 publication Critical patent/JP3230488B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体チップの不
良解析方法、特にゲート酸化膜の破損箇所の特定方法に
関する。
【0002】
【従来の技術】従来、LSI等半導体チップの不良解析
を行うには、機械的研摩又はエッチングによって観察箇
所を露出させ、SEMによる観察を行っていた。半導体
チップ表面に形成されている各層は一般的に種々の材料
から形成されており、そのような研摩又はエッチングを
均一に行うことは困難であって、傷、ピッチ等の損傷を
生じやすい。近年特に高集積化の進む半導体チップにお
いては、不良箇所は極めて微小なサイズであり、従っ
て、SEMによる画像観察においては、前記作業による
損傷箇所と目的とする不良箇所との判別が難しくなって
しまい、正確な観察及び解析を行うことが困難であっ
た。
【0003】そこで、各層が形成されている半導体チッ
プ表面からでなく、裏面のシリコン基板側から観察を行
って不良解析を行うことが考えられている。例えば、日
経BP社発行「日経マイクロデバイス」1992年7月
号、P91において、半導体チップ裏面から赤外線顕微
鏡を用いて表面パターンの観察を行い、その不良箇所を
発見する方法が記載されている。
【0004】さらに、特開平8−172118号におい
ては、半導体チップ裏面のシリコン基板による赤外線反
射に起因する前記赤外線顕微鏡の解像度低下を解消する
ために、前記シリコン基板の一部分を所定以下の厚さに
研摩し、研摩終了後に赤外線顕微鏡等赤外線利用拡大装
置を用いて表面パターンの観察を行う方法が開示されて
いる。
【0005】このように赤外線を利用して半導体チップ
を観察する方法は、 前記のとおり、半導体チップ裏面から観察を行うの
で表面に形成されている層を研摩又はエッチング等によ
り除去する必要がないこと 主に金属等赤外線反射物質の特性を利用して観察を
行うので、シリコン基板のエッチングを行う場合におい
ても、その際の傷、ピッチ等損傷による影響を受けない
こと が優れている。
【0006】
【発明が解決しようとする課題】ところで、ゲート酸化
膜が破損した半導体チップについて上記各手法を用いて
観察及び解析を行う場合、以下のような問題がある。
【0007】まず、機械的研摩又はエッチングにより破
損箇所を露出させてSEMで観察を行う場合、上述のと
おり損傷が生じてしまう可能性が高く、特に微小な欠陥
についてはその正確な観察を行うことが難しい。
【0008】また、赤外線を利用して裏面から観察を行
う場合、たとえ前述のように基板を所定の厚さ以下に研
摩したとしても破損箇所の特定は容易でない。その理由
について以下に説明する。図5に、一般的な半導体チッ
プにおいて反射型赤外線顕微鏡による観察を適用した場
合の模式図を示す。反射型赤外線顕微鏡(図示せず)よ
り放射された赤外線19は通常、シリコン基板11、及
びHTO酸化シリコン層15を透過し、一方、金属を含
有する層であるメタル配線層16及びゲート電極層14
により反射される。目的とする観察箇所、すなわちゲー
ト酸化膜12の破損箇所13について見ると、破損によ
ってゲート電極層14中の金属(タングステンシリサイ
ド等)とシリコン基板11のシリコンとがアロイ層を形
成しているので、この箇所も赤外線19を反射する。従
って、赤外線19は破損箇所13のアロイ層のみならず
半導体チップ10における全ての金属層又は金属含有層
によって反射され、結果として観察される画像の中から
破損箇所13の特定を行うことが困難となってしまうの
である。
【0009】そこで、本発明の課題は、特にゲート酸化
膜の破損箇所特定を行う際に、前記破損箇所を容易かつ
正確に特定可能な半導体チップ不良解析方法を提供する
ことである。
【0010】
【課題を解決するための手段】上記課題を解決するため
の本発明の半導体チップ不良解析方法は、半導体チップ
のゲート酸化膜上に形成されている各層のうち少なくと
もその一部に金属を含有する層を除去し、赤外線利用拡
大装置による観察を行って前記ゲート酸化膜の破損箇所
を特定することを特徴とする。これにより、観察時にお
いて、赤外線反射による前記ゲート酸化膜の破損箇所の
特定を妨げていた金属が除去され、前記破損箇所の特定
が容易になる。
【0011】また、本発明の半導体チップ不良解析方法
は、半導体チップのゲート酸化膜上に形成されている各
層のうち少なくともその一部に金属を含有する層を除去
し、かつ前記半導体チップの基板の厚さを調整してその
表面を鏡面に仕上げた後、赤外線利用拡大装置により
基板側から観察を行って前記ゲート酸化膜の破損箇所
を特定することを特徴とする。これにより、観察時にお
いて、赤外線反射による前記ゲート酸化膜の破損箇所の
特定を妨げていた金属が除去され、前記破損箇所の特定
が容易になる。
【0012】また、本発明の半導体チップ不良解析方法
は、前記半導体チップの基板の厚さを200μm以下に
調整することを特徴とする。これにより、半導体チップ
基板による赤外線の反射の影響が減少し、解像度が上
昇する。
【0013】また、本発明の半導体チップ不良解析方法
は、前記半導体チップの基板を研摩してその厚さ調整及
び鏡面仕上げを行うことを特徴とする。これにより、
導体チップの基板による赤外線の反射の影響が減少し、
解像度が上昇する。
【0014】また、本発明の半導体チップ不良解析方法
は、前記半導体チップの基板をエッチングしてその厚さ
調整を行った後、前記基板の表面を鏡面研摩することを
特徴とする。これにより、半導体チップの基板による赤
外線の反射の影響が減少し、解像度が上昇する。
【0015】また、本発明の半導体チップ不良解析方法
は、前記半導体チップの酸化膜上に形成されている各層
のうち除去すべき層を研摩により除去することを特徴と
する。これにより、赤外線を反射して前記ゲート酸化膜
の破損箇所の特定を妨げていた層が除去され、前記破損
箇所の特定が容易になる。
【0016】また、本発明の半導体チップ不良解析方法
は、前記半導体チップの酸化膜上に形成されている各層
のうち除去すべき層をエッチングにより除去することを
特徴とする。これにより、赤外線を反射して前記ゲート
酸化膜の破損箇所の特定を妨げていた層が除去され、前
記破損箇所の特定が容易になる。
【0017】また、本発明の半導体チップ不良解析方法
は、反射型赤外線顕微鏡を用いて前記半導体チップの観
察を行い、前記ゲート酸化膜の破損箇所を特定すること
を特徴とする。これにより、研摩あるいはエッチング等
により生じる傷、ピッチ等に影響されることなく不良箇
所を観察でき、破損箇所の特定が容易になる。
【0018】本発明においては、前述のとおり反射型赤
外線顕微鏡等、赤外線利用拡大装置を利用し、半導体チ
ップ裏面(基板側)から観察を行う。特にゲート酸化膜の
破損箇所において形成されているアロイ層からの赤外線
反射により、この破損箇所を特定するものである。この
際、ゲート酸化膜上に形成されている上層各層中に赤外
線反射物質、特に金属が含有されていると、この箇所か
らも赤外線が反射されてしまい、目的とする破損箇所の
特定が困難となってしまう。そこで、そのような赤外線
反射物質を含有する上層を除去し、破損箇所の特定を容
易にするものである。前記上層をすべて除去すれば観察
が容易となることは確実であるが、少なくとも金属が含
有されている上層が除去されていればすべてを除去しな
くてもよく、それが可能であればむしろ好ましい。この
場合には目的とする破損箇所を元来の状態のままで観察
することが可能だからである。前記上層をすべて除去す
る必要がある場合には、特に観察すべき箇所の直上層除
去時において、観察箇所に対する影響がなるべく少なく
なるよう注意すべきである。
【0019】赤外線利用拡大装置による観察に加えて、
従来のSEMによるチップ表面の観察等をさらに行って
もよい。この際には、前記上層をすべて除去する必要が
あるので、赤外線利用拡大装置による観察時において前
記上層の一部を残した場合には、この部分をさらに除去
する。この場合にも前述の場合と同様に、特に観察すべ
き箇所の直上層除去時において、観察箇所に対する影響
がなるべく少なくなるよう注意すべきである。
【0020】前記上層の除去に際しては、研摩あるいは
エッチングいずれの方法を用いてもかまわない。エッチ
ングを行う場合には、除去すべき各層の材料特性に応じ
てエッチング条件を選択するとよいが、特に観察すべき
箇所の直上層除去時において、観察箇所に対する影響が
なるべく少なくなるよう注意すべきである。
【0021】また、観察面による赤外線の反射を抑制す
る目的から、その面を鏡面とすることが望ましい。観察
は、前記上層を除去した後の表面、あるいは裏面(基板
側)どちらから行っても良い。しかし、前述のとおり表
面側を均一に除去して鏡面に仕上げることは非常に困難
であって、特にゲート酸化膜上の層をすべて除去する際
には観察対象箇所を温存しつつ鏡面仕上げをする必要が
あり、一層困難となる。従って、観察を裏面側から行う
ことがより望ましい。
【0022】裏面から観察を行う場合には、シリコン層
による反射の影響を少なくして解像度を上げる目的か
ら、このシリコン層の厚さを調整するとよい。具体的に
は200μm以下とするのが望ましく、研摩あるいはエ
ッチングにより調整したうえで鏡面研摩仕上げとするこ
とが好ましい。研摩は、0.5μm以下のアルミナ粉末
により行うと良い。また、エッチングは、水酸化カリウ
ムによるウエットエッチング適用すれば良い。
【0023】
【発明の実施形態】本発明における第一の実施形態につ
いて以下に説明する。図1において示したような構造を
持つ半導体チップ10のゲート酸化膜12における破損
箇所を反射型赤外線顕微鏡により特定する。このときゲ
ート酸化膜12上に形成されたゲート電極層14、HT
O酸化シリコン層15、メタル配線層16の各層のう
ち、特にゲート電極層14とメタル配線層16は金属を
含有する層であって赤外線を反射し、破損箇所13の特
定を妨げてしまう。そこで、これらを上層から順に研摩
によって除去する。ゲート電極層14は、破損箇所13
の直上に位置する層であるから、この場合、ゲート酸化
膜12上の各層をすべて除去し、ゲート酸化膜12及び
破損箇所13を露出することになる。このときの状態に
ついて図2(a)に示した。研摩に際しては、特にゲー
ト電極層14除去時において、破損箇所13への影響が
なるべく少なくなるよう慎重に研摩し、そのうえで鏡面
に仕上げる。この表観察面17に対して反射型赤外線顕
微鏡(図示せず)を用いて観察を行うと、赤外線19は、
ゲート酸化膜12及びシリコン基板層11を透過する一
方で、破損箇所13に形成されているアロイ層により反
射されるため、この箇所を容易に特定することができ
る。
【0024】次に、本発明における第二の実施形態につ
いて以下に説明する。第一の実施形態と全く同様にして
破損箇所13を露出させた後、図2(b)に示すよう
に、シリコン基板層11を研摩により200μm以下の
厚さに調整する。このとき、0.5μm以下のアルミナ
粉末により研摩を行うと良い。なお、シリコン基板11
の厚さ調整は、水酸化カリウムを用いたウエットエッチ
ングにより行っても良いが、このときにはエッチング後
に鏡面研摩仕上げを行う。鏡面となった裏観察面18か
ら反射型赤外線顕微鏡(図示せず)を用いて観察を行う。
赤外線19は、ゲート酸化膜12及びシリコン基板11
を透過する一方で、破損箇所13に形成されているアロ
イ層により反射されるため、この箇所を容易に特定する
ことができる。
【0025】次に、本発明における第三の実施形態につ
いて以下に説明する。第一の実施形態と同じ構造を持っ
た半導体チップ10の破損箇所を露出させるにあたっ
て、研摩ではなくエッチングにより上層を除去する。エ
ッチングは、各上層の材料特性に応じてドライエッチン
グ又はウエットエッチング等、選択して行う。エッチン
グ後、表観察面17を鏡面研摩仕上げする。このときの
の状態について、図3(a)に示した。この後、第一の
実施形態と全く同様に、表観察面15について観察を行
うことにより破損箇所13を特定することができる。ま
た、第二の実施形態と同様に、シリコン基板11の厚さ
を調整して、図3(b)に示されるように裏観察面16
から観察を行ってもよい。また、上記実施形態すべてに
関して、このようにして観察を行った後に、従来のSE
Mによる観察を行ってもよい。
【0026】次に、本発明における第四の実施形態につ
いて以下に説明する。本実施形態においては、図4
(a)に示すような構造を持った半導体チップ10につ
いて、そのゲート酸化膜12の破損箇所13を特定す
る。この場合、ゲート酸化膜13の直上の層であるゲー
ト電極層14は金属を含有する上層14A及び金属を含
有しない下層14Bからなり、赤外線17は下層14B
を透過する。したがって、この下層31Bを除去する必
要はない。そこで、下層14B上の各層を研摩によって
除去し、表面を鏡面仕上げする。このときの状態を図4
(b)に示す。その後、表観察面15から反射型赤外線
顕微鏡(図示せず)を用いて観察を行い、破損箇所13
を特定する。このとき、赤外線19は、下層14B、ゲ
ート酸化膜12及びシリコン基板11を透過する一方、
破損箇所13に形成されているアロイ層により反射され
るので、破損箇所13を容易に特定することができる。
また、破損箇所13を露出する必要がないので上層除去
作業による破損箇所13への影響がなく、破損箇所13
を元来の状態のままで観察することが可能である。ま
た、裏観察面18から観察を行う場合には、第二の実施
形態と全く同様の手法により観察を行うことが可能であ
る。さらに、SEMによる観察を行いたい場合には、残
留させた下層14Bを研摩又はエッチングにより改めて
除去したのちに観察を行うとよい。
【0027】
【実施例】本発明の第一の実施例を以下に示す。本実施
例において使用する半導体チップは、図1に示されるよ
うな構造を持つものであり、製作時においてそのゲート
酸化膜12の一部分に故意に径1〜3μm程度の破損箇
所13を生じさせ、シリコン基板11とタングステンシ
リサイドからなるゲート電極層14との間にアロイ層を
形成させたものである。このチップを上層より順に研摩
し、ゲート酸化膜12を完全に露出させ、かつその表面
を鏡面研摩仕上げしたものを4個用意した。また、研摩
ではなく、エッチングによってゲート酸化膜12を完全
に露出させ、かつその表面を鏡面研摩仕上げしたものに
ついても4個用意した。エッチングは、メタル配線層1
6についてはリン酸によるウエットエッチング、HTO
酸化シリコン層15についてはプラズマによるドライエ
ッチング、ゲート電極層41についてはリン酸によるウ
エットエッチングをそれぞれ適用し、上層より順に行っ
た。これらについて、反射型赤外線顕微鏡を使用してゲ
ート酸化膜12表面の観察をそれぞれ行った結果、試料
すべてについて破損箇所13のアロイ層による反射画像
が明瞭に観察され、破損箇所13を容易に特定すること
ができた。
【0028】次に、本発明の第二の実施例を以下に示
す。本実施例は、第一の実施例において観察を行った試
料について、さらにシリコン基板11の厚さ調整を行っ
て、半導体チップ10の裏面(シリコン基板11側)か
ら反射型赤外線顕微鏡を用いて観察を行うものである。
第一の実施例において、上層を研摩により除去した試料
及びエッチングにより除去した試料それぞれについてこ
れを半数づつ分け、一方については研摩により、もう一
方についてはエッチングによりシリコン基板11の厚さ
を200μmに調整した。研摩は0.5μmのアルミナ
粉末を使用して行った。エッチングは水酸化カリウムに
よるウエットエッチングを適用して行い、表面を鏡面研
摩仕上げした。この面から反射型赤外線顕微鏡を用いて
観察を行った。その結果、試料すべてについて破損箇所
13のアロイ層による反射画像が明瞭に観察され、破損
箇所13を容易に特定することができた。
【0029】次に、本発明の第三の実施例について以下
に示す。本実施例本実施例において使用する半導体チッ
プは第一及び第二の実施例とほぼ同様の構造であるが、
ゲート電極層が、図4に示されるようにタングステンシ
リサイドからなる上層14A及びポリシリコンからなる
下層14Bの2層からなっている。この半導体チップの
製作時において、ゲート酸化膜12の一部分に対して故
意に径1〜3μm程度の破損箇所13を生じさせ、シリ
コン基板11と上層のゲート電極上層14Aとの間にア
ロイ層を形成させたものである。この半導体チップ10
では、ゲート酸化膜12の直上のゲート電極下層14B
はポリシリコンからなり、金属が含有されていないの
で、ゲート酸化膜12を露出させずに前記ゲート電極下
層31Bが露出した段階で除去作業を終了した。第一の
実施例と同様、除去を研摩により行ったものを4個、エ
ッチングにより行ったものを4個用意した。研摩及びエ
ッチングの方法は、実施例1と同様である。それぞれに
ついて鏡面となった表面を、反射型赤外線顕微鏡により
観察を行った。その結果、試料すべてについて破損箇所
13のアロイ層による反射画像が明瞭に観察され、破損
箇所13を容易に特定することができた。また、これら
試料について第二の実施例と全く同様の手順によりシリ
コン基板11の厚さ調整を行い、その後に半導体チップ
10裏面(シリコン基板11側)から反射型赤外線顕微
鏡を用いて観察を行った。その結果、試料すべてについ
て破損箇所13のアロイ層による反射画像が明瞭に観察
され、破損箇所13を容易に特定することができた。
【0030】上記各実施例に対する比較例として、第一
の実施例において調整した半導体チップについて、ゲー
ト酸化膜上の各層を除去せずにそのままの状態で表面及
び裏面から反射型赤外線顕微鏡を使用して観察を行っ
た。いずれの場合にも、メタル配線層、ゲート電極等金
属を含有する層による赤外線反射画像が強く、ゲート酸
化膜の破損箇所を特定することはできなかった。また、
第一の実施例において観察に供した試料について、さら
にSEMによる表面観察を行った。その結果、研摩ある
いはエッチング作業時において発生したと思われる傷、
ピット等が顕著で、目的とする破損箇所を特定すること
が非常に困難であった。
【0031】
【発明の効果】以上のように、本発明によれば、特にゲ
ート酸化膜の破損箇所特定を行う際に、前記破損箇所を
容易かつ正確に特定することができる。
【図面の簡単な説明】
【図1】 半導体チップの構造を説明する図である。
【図2】 本発明の第一及び第二の実施形態を説明する
図である。
【図3】 本発明の第三の実施形態を説明する図であ
る。
【図4】 本発明の第四の実施形態を説明する図であ
る。
【符号の説明】
10 半導体チップ 11 シリコン基板 12 ゲート酸化膜 13 破損箇所 14 ゲート電極層 14A 上層 14B 下層 15 HTO酸化シリコン層 16 メタル配線層 17 表観察面 18 裏観察面 19 赤外線

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体チップのゲート酸化膜上に形成さ
    れている各層のうち少なくともその一部に金属を含有す
    る層を除去し、赤外線利用拡大装置による観察を行って
    前記ゲート酸化膜の破損箇所を特定することを特徴とす
    る半導体チップ不良解析方法。
  2. 【請求項2】 半導体チップのゲート酸化膜上に形成さ
    れている各層のうち少なくともその一部に金属を含有す
    る層を除去し、かつ前記半導体チップの基板の厚さを調
    整してその表面を鏡面に仕上げた後、赤外線利用拡大装
    置により前記基板側から観察を行って前記ゲート酸化膜
    の破損箇所を特定することを特徴とする半導体チップ不
    良解析方法。
  3. 【請求項3】 前記半導体チップの基板の厚さを200
    μm以下に調整することを特徴とする請求項2に記載の
    半導体チップ不良解析方法。
  4. 【請求項4】 前記半導体チップの基板を研摩してその
    厚さ調整及び鏡面仕上げを行うことを特徴とする請求項
    2又は請求項3に記載の半導体チップ不良解析方法。
  5. 【請求項5】 前記半導体チップの基板をエッチングし
    てその厚さ調整を行った後、前記基板の表面を鏡面研磨
    することを特徴とする請求項2又は請求項3に記載の半
    導体チップ不良解析方法。
  6. 【請求項6】 前記半導体チップの酸化膜上に形成され
    ている各層のうち除去すべき層を研磨により除去するこ
    とを特徴とする請求項1乃至5のいずれか一項に記載の
    半導体チップ不良解析方法。
  7. 【請求項7】 前記半導体チップの酸化膜上に形成され
    ている各層のうち除去すべき層をエッチングにより除去
    することを特徴とする請求項1乃至5のいずれか一項に
    記載の半導体チップ不良解析方法。
  8. 【請求項8】 反射型赤外線顕微鏡を用いて前記半導体
    チップの観察を行い、前記ゲート酸化膜の破損箇所を特
    定することを特徴とする請求項1乃至7のいずれか一項
    に記載の半導体チップ不良解析方法。
JP14547798A 1998-05-27 1998-05-27 半導体チップ不良解析方法 Expired - Fee Related JP3230488B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14547798A JP3230488B2 (ja) 1998-05-27 1998-05-27 半導体チップ不良解析方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14547798A JP3230488B2 (ja) 1998-05-27 1998-05-27 半導体チップ不良解析方法

Publications (2)

Publication Number Publication Date
JPH11340294A JPH11340294A (ja) 1999-12-10
JP3230488B2 true JP3230488B2 (ja) 2001-11-19

Family

ID=15386167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14547798A Expired - Fee Related JP3230488B2 (ja) 1998-05-27 1998-05-27 半導体チップ不良解析方法

Country Status (1)

Country Link
JP (1) JP3230488B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103926264B (zh) * 2014-03-04 2016-03-02 武汉新芯集成电路制造有限公司 栅氧化层失效点的定位方法
CN112179915B (zh) * 2019-07-04 2024-07-05 深圳长城开发科技股份有限公司 一种用于定位裸片内部损伤点的去除层次方法

Also Published As

Publication number Publication date
JPH11340294A (ja) 1999-12-10

Similar Documents

Publication Publication Date Title
US7538322B2 (en) Method of fabricating sample membranes for transmission electron microscopy analysis
KR100329322B1 (ko) 투과형전자현미경용의평면샘플의제작방법및그투과형전자현미경에의한결합측정방법
US7728965B2 (en) Systems and methods for inspecting an edge of a specimen
US6673520B2 (en) Method of making an integrated circuit using a reflective mask
JP3768786B2 (ja) ホトマスクの製造方法、ホトマスクブランクスの製造方法およびホトマスクの再生方法
US5995219A (en) Pattern defect inspection apparatus
US20040131947A1 (en) Reflective mask structure and method of formation
US7968354B1 (en) Methods for correlating backside and frontside defects detected on a specimen and classification of backside defects
WO2021061585A1 (en) Variation-based segmentation for wafer defect detection
US20100258143A1 (en) Scrubber clean before oxide chemical mechanical polish (cmp) for reduced microscratches and improved yields
US7653236B2 (en) Surface inspection device and method
JP3230488B2 (ja) 半導体チップ不良解析方法
JP2007013124A (ja) ウェハの局所的薄型化および強化方法
Guldi In-line defect reduction from a historical perspective and its implications for future integrated circuit manufacturing
US20070141732A1 (en) Structural analysis method of deep trenches
US20180144997A1 (en) Sample with improved effect of backside positioning, fabrication method and analysis method thereof
US5849642A (en) Method of fabricating specimen for exposing defects of a semiconductor device for observation and analysis
US7479399B1 (en) System and method for providing automated sample preparation for plan view transmission electron microscopy
TW200413711A (en) Method of exposing desired layers in a multi-layer semiconductor using focused ion beams for physical failure
KR100638965B1 (ko) 금속 잔류물 검사 장비 및 방법
TW201940857A (zh) 用於物性故障分析的試片之製作方法
JPH1084020A (ja) 加工方法および半導体検査方法
US10796969B2 (en) System and method for fabricating semiconductor wafer features having controlled dimensions
US20070025609A1 (en) Method of detecting defect of a pattern in a semiconductor device
JPH1062355A (ja) 半導体ウェーハの検査方法および検査装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees