TW201940857A - 用於物性故障分析的試片之製作方法 - Google Patents
用於物性故障分析的試片之製作方法 Download PDFInfo
- Publication number
- TW201940857A TW201940857A TW107109629A TW107109629A TW201940857A TW 201940857 A TW201940857 A TW 201940857A TW 107109629 A TW107109629 A TW 107109629A TW 107109629 A TW107109629 A TW 107109629A TW 201940857 A TW201940857 A TW 201940857A
- Authority
- TW
- Taiwan
- Prior art keywords
- sample
- film
- metal
- failure analysis
- test piece
- Prior art date
Links
Landscapes
- Sampling And Sample Adjustment (AREA)
Abstract
本發明提出一種用於物性故障分析的試片之製作方法。根據本發明之設計,將故障品的樣品送入FIB系統之前,製作方法會先在一故障品的樣品之表層上沉積至少一層一第一薄膜與至少一層一第二薄膜;其中,組成該第一薄膜的一第一金屬元素的原子之大小係小於組成該第二薄膜的一第二金屬元素的原子之大小。如此,藉由第一薄膜與第二薄膜的保護,樣品在進行FIB減薄處理之時,其表層或其它區域便不會因為質量干擾、應力作用或電荷累積之因素而導致變形、破裂或崩壞。
Description
本發明係關於故障分析(Failure Analysis, FA)的技術領域,尤指一種用於物性故障分析的試片之製作方法。
隨著積體電路(Integrated circuit, IC)設計技術的蓬勃發展,半導體製程的製程技術也不斷地向上提升,使得電晶體元件的閘極線寬逐年地被縮小。然而,隨著元件線寬的縮小,晶圓製造廠於製程良率的控制與維持更是付出了許多努力。
故障分析(Failure Analysis,PFA)為提升半導體製程良率的一門重要技術。透過半導體製程所生產的半導體元件與IC都有可能發生不同的故障模式,而這些故障模式可能肇因於某一道製程步驟的製程誤差。目前,故障分析主要可以分成:元件電性故障分析 (Electrical Failure Analysis, EFA)與元件物性(實體)故障分析 (Physical Failure Analysis, PFA)。發現半導體元件或IC發生故障時,通常會先對故障品進行電性故障分析,再接著根據電性故障分析的結果對故障品的一特定故障位置執行物性故障分析。值得說明的是,高解析度FE-SEM丶FIB丶TEM等材料結構分析儀器為元件物性故障分析所不可或缺的設備,這三種儀器的英文與中文全明細整理於下表(1)之中。 表(1)
目前TEM的分辨力可達0.2nm。另外,由於電子束的穿透力很弱,因此適於TEM分析的試片必須先行薄化至厚度約50-100 nm左右。基於這個理由,PFA工程師通常會先將故障品製作成試片,接著再將試片送入穿透式電子顯微鏡。常見的試片的製備方法主要可歸類為以下兩種方式: (1)使用化學蝕刻液配合研磨布對故障品的表層進行研磨;然而,由於不同故障品的需要研磨去除表層的厚度不一,進行研磨時經常會破壞到不需要研磨的其它材料層,導致完成研磨之後的故障品的試片,仍舊不適合用於定點微區缺陷分析; (2)先利用研磨的方式將故障品的表面磨細拋光,接著使用聚焦離子束(FIB)故障品的表層進行減薄處理。值得注意的是,進行FIB減薄處理之前,必須在故障品的表面上鍍覆一鉑保護層,其亦為一個導電層,用以避免進行FIB減薄的過程中電荷累積在故障品表層。然而,此鉑保護層可能會與故障品的表層材料產生質量干擾,導致表層材料在進行FIB減薄的時候破裂或崩壞;特別地是,若故障品的表層為有機膜(例如:光阻),該有機膜有很大的可能會在進行FIB減薄的過程中直接剝離,導致TEM試片製作失敗。
總的來說,現有的TEM試片的製備方法皆顯示出實務應用上的缺陷與不足;有鑑於此,本案之發明人係極力加以研究創作,而終於研發完成本發明之一種用於物性故障分析的試片之製作方法。
習知技術在對故障品的樣品執行FIB減薄處理之前,會在樣品的表面上鍍覆一鉑保護層;然而實務上發現,鉑保護層可能會與故障品的表層材料(例如:有機材料)產生質量干擾,導致表層材料在進行FIB減薄的時候破裂或崩壞,導致TEM試片製作失敗。有鑑於此,本發明之主要目的在於提出一種用於物性故障分析的試片之製作方法。根據本發明之設計,將故障品的樣品送入FIB系統之前,所述製作方法主要係於樣品的表層上沉積至少一層一第一薄膜與至少一層一第二薄膜。如此,藉由第一薄膜與第二薄膜的保護,樣品在進行FIB減薄處理或後續的化學蝕刻處理之時,其表層或其它區域便不會因為質量干擾、應力作用或電荷累積之因素而導致變形、破裂或崩壞。
為了達成上述本發明之主要目的,本案發明人係提供所述用於物性故障分析的試片之製作方法的一實施例,係包括以下步驟: (1) 於一樣品的表面之上沉積至少一層一第一薄膜; (2) 沉積至少一層一第二薄膜於該第一薄膜之上,其中該第一薄膜與該第二薄膜其係選自於由金屬氧化物、金屬硫化物、金屬硒化物、金屬氮化物、與金屬氮氧化物所構成之群組; 其中,組成該第一薄膜的一第一金屬元素的原子之大小係小於組成該第二薄膜的一第二金屬元素的原子之大小。
於本發明之所述用於物性故障分析的試片之製作方法的實施例中,於該樣品的表面之上沉積所述第一薄膜之前,可先對該樣品2進行研磨減薄。
於本發明之所述用於物性故障分析的試片之製作方法的實施例中,其更包括以下步驟: (3)將該樣品送入一聚焦離子束系統,以對該樣品進行一離子束減薄處理。
為了能夠更清楚地描述本發明所提出之一種用於物性故障分析的試片之製作方法,以下將配合圖式,詳盡說明本發明之較佳實施例。
請參閱圖1,係顯示本發明之一種用於物性故障分析的試片之製作方法的步驟流程圖。並且,請同時參閱圖2,係顯示本發明之用於物性故障分析的試片之製作方法的製程示意圖。由圖2可知,故障品(例如IC或半導體元件)的樣品2包含一基板21,且該基板21上形成有一隔離層22,例如:二氧化矽薄膜或高介電(High K)薄膜。並且,所述隔離層22之上形成有複數個主動層23,例如:MOS元件的閘極或LED元件的發光層。為了控制所述主動層23的寬度,製程上會利用光微影技術(photolithography)配合蝕刻技術於每個主動層23之上製造出相同寬度的光阻層,在這裡稱其為表層24。然而,光微影技術或蝕刻技術的製程誤差可能使得表層24的寬度過窄,導致部分主動層23於製程中被破壞。當然,製程誤差也可能導致表層24的寬度過寬。
元件物性故障分析 (Physical Failure Analysis, PFA)技術可被用來檢查導致光微影技術或蝕刻技術之製程誤差的主要因子。而本發明則為用於物性故障分析的試片之製作方法。如圖1所示,本發明之製作方法首先執行步驟(S1):於樣品2的表面之上沉積至少一層一第一薄膜11。對照圖2可知,此處所指樣品2的表面即為表層24;然而,必須特別說明的是,圖2所示的樣品2的元件剖面圖僅係用於示範性的配合解說本發明之製作方法,並非用以限制本發明之應用例。並且,完成步驟(S1)之後,製作方法係接著執行步驟(S2):沉積至少一層第二薄膜12於該第一薄膜11之上。
請同時參閱圖3,係顯示本發明之用於物性故障分析的試片之製作方法的製程示意圖。於圖3的製程示意圖之中,該第一薄膜11 係僅部分覆蓋該樣品2的表面,特別是僅覆蓋該樣品2之上的該些主動層23。當然,由於主動層23之上覆有表層24,因此第一薄膜11同時覆蓋該表層24與該主動層23。並且,對應地,第二薄膜12接著形成於該第一薄膜11之上。根據本發明之設計,第一薄膜11與第二薄膜12的製造材料可以是金屬氧化物、金屬硫化物、金屬硒化物、金屬氮化物、或金屬氮氧化物;並且,該金屬氧化物、該金屬硫化物、該金屬硒化物、該金屬氮化物、或該金屬氮氧化物之中的金屬成分皆可為下列任一者:單元金屬、二元金屬和金、或多元金屬和金。並且,本發明係特別地限制組成該第一薄膜11的一第一金屬元素的原子之大小係必須小於組成該第二薄膜12的一第二金屬元素的原子之大小。其中,第一金屬氧化物與第二金屬氧化物的示範性材料整理於下表(2)之中。 表(2)
上表(2)僅列出第一薄膜11與第二薄膜12的示範性材料,但須注意本發明之技術特徵並非在於限制第一薄膜11與第二薄膜12之特定材料的應用。特別地是,表(2)所列Al2
O3
與HfO2
可以是完全或是部分氧化態,另一方面,第一薄膜11與第二薄膜12也可以是氧化物之複合物,例如: Al2
O3
/PtO2
複合物、PtO2
/TiO2
複合物、TiO2
/HfO2
複合物等。進一步地,於步驟(S3)之中,將該樣品2送入一聚焦離子束系統(Focused ion beam system, FIB system),以對該樣品2進行一離子束減薄處理。執行離子束減薄處理的主要目的在於將樣品2之待分析區域的厚度減薄至穿透式電子顯微鏡(TEM)可觀察的厚度,例如:0.1μm。
值得說明的是, 為了減少離子束減薄處理的執行時間,操作上係可以於該樣品2的表面之上沉積所述第一薄膜11之前,先對該樣品2進行研磨減薄,例如:機械研磨減薄。
如此,上述係已完整且清楚地說明本發明之一種用於物性故障分析的試片之製作方法;並且,經由上述可知本發明係具有下列之優點:
(1)習知技術在對故障品的樣品執行FIB減薄之前,會在樣品的表面上鍍覆一鉑保護層;然而實務上發現,鉑保護層可能會與故障品的表層材料(例如:有機材料)產生質量干擾,導致表層材料在進行FIB減薄的時候破裂或崩壞,導致TEM試片製作失敗。有鑑於此,本發明提出一種用於物性故障分析的試片之製作方法。根據本發明之設計,將故障品的樣品送入FIB系統之前,所述製作方法主要係於樣品的表層上沉積至少一層第一薄膜11與至少一層第二薄膜12;其中,組成該第一薄膜11的一第一金屬元素的原子之大小係小於組成該第二薄膜12的一第二金屬元素的原子之大小。
(2)承上述,藉由第一薄膜11與第二薄膜12的保護,樣品在進行FIB減薄處理或後續的化學蝕刻處理之時,其表層或其它區域便不會因為質量干擾、應力作用或電荷累積之因素而導致變形、破裂或崩壞。同時,經FIB減薄處理後的樣品便可以作為所述故障品的TEM試片,且該TEM試片的TEM影像能夠顯示出高對比,以清楚地顯現出定點微區缺陷。
必須加以強調的是,上述之詳細說明係針對本發明可行實施例之具體說明,惟該實施例並非用以限制本發明之專利範圍,凡未脫離本發明技藝精神所為之等效實施或變更,均應包含於本案之專利範圍中。
<本發明>
S1-S3‧‧‧步驟
2‧‧‧樣品
21‧‧‧基板
22‧‧‧隔離層
23 3‧‧‧主動層
24‧‧‧表層
11‧‧‧第一薄膜
12‧‧‧第二薄膜
<習知>
無
圖1係顯示本發明之一種用於物性故障分析的試片之製作方法的步驟流程圖; 圖2係顯示本發明之一種用於物性故障分析的試片之製作方法的製程示意圖;以及 圖3係顯示本發明之一種用於物性故障分析的試片之製作方法的製程示意圖。
Claims (6)
- 一種用於物性故障分析的試片之製作方法,係包括以下步驟: (1) 於一樣品的表面之上沉積至少一層一第一薄膜; (2) 沉積至少一層第二薄膜於該第一薄膜之上,其中該第一薄膜與該第二薄膜係其係選自於由金屬氧化物、金屬硫化物、金屬硒化物、金屬氮化物、與金屬氮氧化物所構成之群組; 其中,組成該第一薄膜的一第一金屬元素的原子之大小係小於組成該第二薄膜的一第二金屬元素的原子之大小。
- 如申請專利範圍第1項所述之用於物性故障分析的試片之製作方法,其中,於該樣品的表面之上沉積該第一薄膜之前,可先對該樣品進行研磨減薄。
- 如申請專利範圍第1項所述之用於物性故障分析的試片之製作方法,係更包括以下步驟: (3) 將該樣品送入一聚焦離子束系統,以對該樣品進行一離子束減薄處理。
- 如申請專利範圍第1項所述之用於物性故障分析的試片之製作方法,其中,該第一薄膜係完整覆蓋或部分覆蓋該樣品的表面。
- 如申請專利範圍第1項所述之用於物性故障分析的試片之製作方法,其中,該第一薄膜僅覆蓋該樣品之上的至少一個主動層。
- 如申請專利範圍第1項所述之用於物性故障分析的試片之製作方法,其中,該金屬氧化物、該金屬硫化物、該金屬硒化物、該金屬氮化物、或該金屬氮氧化物的金屬成分皆可為下列任一者:單元金屬、二元金屬和金、或多元金屬和金。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107109629A TWI658262B (zh) | 2018-03-21 | 2018-03-21 | 用於物性故障分析的試片之製作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107109629A TWI658262B (zh) | 2018-03-21 | 2018-03-21 | 用於物性故障分析的試片之製作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI658262B TWI658262B (zh) | 2019-05-01 |
TW201940857A true TW201940857A (zh) | 2019-10-16 |
Family
ID=67347903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW107109629A TWI658262B (zh) | 2018-03-21 | 2018-03-21 | 用於物性故障分析的試片之製作方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI658262B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112310257B (zh) * | 2019-07-26 | 2022-02-22 | 丁肇诚 | 保护层与其制造方法及用途 |
TWI697402B (zh) * | 2019-07-26 | 2020-07-01 | 丁肇誠 | 保護層與其製造方法及用途 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW432571B (en) * | 1999-09-07 | 2001-05-01 | Taiwan Semiconductor Mfg | Backside failure analysis method |
JP4334927B2 (ja) * | 2003-06-27 | 2009-09-30 | キヤノン株式会社 | 半導体レーザーダイオードチップの検査方法および検査装置 |
-
2018
- 2018-03-21 TW TW107109629A patent/TWI658262B/zh active
Also Published As
Publication number | Publication date |
---|---|
TWI658262B (zh) | 2019-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8093074B2 (en) | Analysis method for semiconductor device | |
TWI658262B (zh) | 用於物性故障分析的試片之製作方法 | |
TW400554B (en) | The removing method for the thin film layer involved in the semiconductor device | |
TWI707058B (zh) | 一種物性分析試片的製備方法 | |
TWI697402B (zh) | 保護層與其製造方法及用途 | |
US7329550B2 (en) | Method for analyzing the structure of deep trench capacitors and a preparation method thereof | |
CN112310257B (zh) | 保护层与其制造方法及用途 | |
CN104037106B (zh) | 半导体芯片失效分析的方法 | |
TWI223370B (en) | Method of piping defect detection | |
TW200413711A (en) | Method of exposing desired layers in a multi-layer semiconductor using focused ion beams for physical failure | |
US6168960B1 (en) | Backside device deprocessing of a flip-chip multi-layer integrated circuit | |
US7745236B2 (en) | Floating gate process methodology | |
CN116798897A (zh) | 检测Low-K工艺芯片分层的方法及装置 | |
US11280825B2 (en) | Functional prober chip | |
US6429452B1 (en) | Test structure and methodology for characterizing ion implantation in an integrated circuit fabrication process | |
US7132354B2 (en) | Inspection methods for a semiconductor device | |
TWI738568B (zh) | 一種故障分析用的半導體試片的製備方法 | |
TWI786550B (zh) | 用於檢查構圖缺陷之方法及測試元件 | |
TWI236724B (en) | Method of wafer defect monitoring | |
US7405091B2 (en) | Method for testing contact open in semicoductor device | |
US6677608B2 (en) | Semiconductor device for detecting gate defects | |
KR100778860B1 (ko) | 반도체 소자의 불량분석 방법 | |
TW494515B (en) | Method for preparing test piece for transmission electron microscope | |
KR100749641B1 (ko) | 반도체 장치 제조 공정 검사 방법 | |
KR101037419B1 (ko) | 반도체 소자 및 그의 형성 방법 |