CN104037106B - 半导体芯片失效分析的方法 - Google Patents

半导体芯片失效分析的方法 Download PDF

Info

Publication number
CN104037106B
CN104037106B CN201410253203.1A CN201410253203A CN104037106B CN 104037106 B CN104037106 B CN 104037106B CN 201410253203 A CN201410253203 A CN 201410253203A CN 104037106 B CN104037106 B CN 104037106B
Authority
CN
China
Prior art keywords
semiconductor
semiconductor chip
material layer
analysis
defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410253203.1A
Other languages
English (en)
Other versions
CN104037106A (zh
Inventor
陈强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410253203.1A priority Critical patent/CN104037106B/zh
Publication of CN104037106A publication Critical patent/CN104037106A/zh
Application granted granted Critical
Publication of CN104037106B publication Critical patent/CN104037106B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Sampling And Sample Adjustment (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供一种半导体芯片失效分析的方法，用于对半导体芯片上的若干半导体结构进行分析，包括：提供待分析半导体芯片，所述半导体芯片中包括多个半导体结构；利用不同的分析方法分别对所述多个半导体结构进行失效分析。本发明的分析方法能够对同一半导体芯片上的不同的三明治结构采用不同的分析方法进行失效分析。

Description

半导体芯片失效分析的方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种用于对半导体芯片中的三明治结构的失效分析的方法。
背景技术
在集成电路制造过程中，半导体衬底中有数以亿计的各种半导体结构，其中有很多类似三明治的结构，比如电容结构(Metal-Isolator-Metal，MIM)为两层金属层中间夹着一层薄薄的绝缘层，又比如栅极(Gate)为多晶硅层和硅衬底中间夹着氧化硅层，这两种三明治结构中间夹层绝缘层或氧化硅层，起到的是电性隔绝的作用。但是由于工艺问题或者设计问题，三明治结构的夹层(绝缘层或氧化硅层)上会出现各种缺陷，尤其是尺寸特别微小的缺陷，造成最终半导体芯片在各种电性测试或者使用中发生失效的现象。
对半导体芯片失效分析工作是确认各类失效原因，从而提升产品质量和可靠性的重要工作。而对于三明治结构的失效分析，请参考图1-图3所示的半导体芯片的失效方法分析剖面结构示意图。首先，请参考图1，提供待分析半导体芯片10，所述半导体芯片10上具有第一三明治结构11和第二三明治结构12。结合图4，图4为图1所示的半导体芯片的俯视结构示意图。所述第一三明治结构包括：堆叠设置的第一材料层111、第二材料层112和第三材料层113，其中所述第三材料层113下方形成有待分析缺陷。所述第二三明治结构包括：堆叠设置的第一材料层121、第二材料层122和第三材料层123，其中所述第三材料层123下方形成有待分析缺陷。
然后，参考图2并结合图5所示的半导体芯片结构的俯视结构示意图，对所述半导体芯片10进行均匀减薄工艺，至将所述第一三明治结构和第二三明治结构暴露，即将所述第一三明治结构的第三材料层113以及第二三明治结构的第三材料层123的上表面暴露。
接着，请参考图3并结合图6所示的半导体芯片结构的俯视结构示意图，对利用化学试剂对将第一三明治结构的第三材料层113、第二三明治结构123去除，并且将缺陷能够接触的部分第一三明治结构的第一材料层111、第二三明治结构的第一材料层121去除。最后，对所述第一三明治和第二三明治结构的缺陷进行失效分析。
在实际中，由于失效分析结果的不确定性。在一次分析过程中获得的分析结果可能需要用其他的分析结果进行确认。而现有技术在一次分析过程中将样品的若干待分析结构都分析完毕，无法了对样品更换分析方法进行再次分析，尤其是在样品数量有限的情况下，对于样品进行全面而准确的失效分析有较大的困难。
因此，需要对现有的半导体芯片的失效分析方法进行改进，能够在同一半导体芯片上，利用不同的方法对半导体芯片上的不同三明治结构进行失效分析。
发明内容
本发明解决的问题提供一种半导体芯片失效分析的方法，对同一半导体芯片上的不同的三明治结构采用不同的分析方法进行失效分析。
为解决上述问题，本发明提供一种半导体芯片失效分析的方法，用于对半导体芯片上的若干半导体结构进行分析，包括：
提供待分析半导体芯片，所述半导体芯片中包括多个半导体结构；
利用不同的分析方法分别对所述多个半导体结构进行失效分析。
可选地，所述半导体芯片中包括第一半导体结构、第二半导体结构；
将第一半导体结构上方的半导体材料层去除，露出该第一半导体结构；
将所述第一半导体结构的缺陷上方的材料层去除，露出该第一半导体结构的缺陷；
对所述缺陷进行失效分析；
采用透射电子显微镜的方法对所述第二半导体结构进行失效分析。
可选地，所述半导体结构为三明治结构，将所述第一半导体结构的缺陷上方的材料层去除为利用聚焦离子束方法进行。
可选地，所述半导体结构为三明治结构，将所述第一半导体结构的缺陷上方的材料层去除为利用化学试剂与所述材料层反应将该材料层去除。
可选地，所述半导体结构为三明治结构，缺陷位于三明治结构的中间层以及中间层与底层之间。
与现有技术相比，本发明具有以下优点：
本发明提供的半导体芯片失效分析的方法，利用不同的分析方法分别对所述多个半导体结构进行失效分析，其中，所述半导体芯片中包括第一半导体结构、第二半导体结构，对所述第一半导体结构利用聚焦离子束以及化学刻蚀的方法对其缺陷进行分析，而对第二半导体结构采用透射电子显微镜进行分析，能够对同一半导体芯片的不同半导体结构采用不同的分析方法进行分析，从而提高分析的可靠性、准确性和分析的效率。
附图说明
图1-图3为现有技术的半导体芯片的失效方法分析剖面结构示意图；
图4-图6为图1-图3所示的半导体芯片的俯视结构示意图；
图7-图9为本发明一个实施例的半导体芯片的失效方法分析剖面结构示意图；
图10-图12为图7-图9所示的半导体芯片的俯视结构示意图。
具体实施方式
现有技术对半导体芯片进行分析时，在一次分析过程中将样品的若干待分析结构都分析完毕，无法了对样品更换分析方法进行再次分析，尤其是在样品数量有限的情况下，对于样品进行全面而准确的失效分析有较大的困难。
为解决上述问题，本发明提供一种半导体芯片失效分析的方法，用于对半导体芯片上的若干半导体结构进行分析，包括：
提供待分析半导体芯片，所述半导体芯片中包括多个半导体结构；
利用不同的分析方法分别对所述多个半导体结构进行失效分析。
下面结合具体实施对本发明的技术方案进行详细的说明。为了更好的说明本发明的技术方案，请参考图7-图9所示的本发明一个实施例的半导体芯片的失效方法分析剖面结构示意图。
首先，请参考图7所示，提供待分析半导体芯片20，所述半导体芯片20包括第一三明治结构21和第二三明治结构22。缺陷位于所述第一三明治结构21和第二三明治结构22的中层与底层之间。具体地，请结合图10，图10为图7所示的半导体芯片的俯视结构示意图。所述第一三明治结构包括：堆叠设置的第一材料层211、第二材料层212和第三材料层213，其中所述第三材料层213下方形成有待分析缺陷。所述第二三明治结构包括：堆叠设置的第一材料层221、第二材料层222和第三材料层223，其中所述第三材料层223下方形成有待分析缺陷。
然后，参考图8并结合图11所示的半导体芯片结构的俯视结构示意图，将第一半导体结构21上方的半导体材料层去除，露出该第一半导体结构21。作为一个实施例，所述第一半导体上方的半导体材料层利用聚焦离子束(FIB)方法去除。利用FIB工艺仅将部分半导体材料层去除，将第一半导体结构21的第三材料层213的表面暴露，而位于第二半导体结构22上方的材料层仍然保留，并且第二半导体结构22仍然被其上方的材料层保护，该第二半导体结构22可以在第一半导体结构21分析完毕后利用其它不同的分析方法进行分析。
然后，请参考图9并结合图12所示的半导体芯片结构的俯视结构示意图，将所述第一半导体结构21的缺陷上方的材料层去除，露出该第一半导体结构的缺陷。本实施例中，所述第一半导体结构21为三明治结构，将所述第一半导体结构21的缺陷上方的材料层去除为将所述第三材料层213去除。作为一个实施例，利用化学试剂与该第三材料层213发生化学反应而将该第三材料层去除。
至此，所述第一半导体结构21的缺陷被暴露，而第二半导体结构22仍被其上方的材料层保护，可以对该第一半导体结构21进行失效分析，而第二半导体结构22可以利用其它的方法进行失效分析。作为一个实施例，采用透射电子显微镜(SEM)的方法对所述第二半导体结构22进行失效分析。
综上，本发明提供的半导体芯片失效分析的方法，利用不同的分析方法分别对所述多个半导体结构进行失效分析，其中，所述半导体芯片中包括第一半导体结构、第二半导体结构，对所述第一半导体结构利用聚焦离子束以及化学刻蚀的方法对其缺陷进行分析，而对第二半导体结构采用透射电子显微镜进行分析，能够对同一半导体芯片的不同半导体结构采用不同的分析方法进行分析，从而提高分析的可靠性、准确性和分析的效率。
因此，上述较佳实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。

Claims (4)

1.一种半导体芯片失效分析的方法，用于对半导体芯片上的若干半导体结构进行分析，其特征在于，包括：
提供待分析半导体芯片，所述半导体芯片中包括多个半导体结构；
利用不同的分析方法分别对不同的所述半导体结构进行失效分析；其中，
所述半导体芯片中包括第一半导体结构、第二半导体结构；
将第一半导体结构上方的半导体材料层去除，露出该第一半导体结构；
将所述第一半导体结构的缺陷上方的材料层去除，露出该第一半导体结构的缺陷；
采用聚焦离子束以及化学刻蚀的方法对所述缺陷进行失效分析；
采用透射电子显微镜的方法对所述第二半导体结构进行失效分析。
2.如权利要求1所述的半导体芯片失效分析的方法，其特征在于，所述半导体结构为三明治结构，将所述第一半导体结构的缺陷上方的材料层去除为利用聚焦离子束方法进行。
3.如权利要求1所述的半导体芯片失效分析的方法，其特征在于，所述半导体结构为三明治结构，将所述第一半导体结构的缺陷上方的材料层去除为利用化学试剂与所述材料层反应将该材料层去除。
4.如权利要求1所述的半导体芯片失效分析的方法，其特征在于，所述半导体结构为三明治结构，缺陷位于三明治结构的中间层以及中间层与底层之间。
CN201410253203.1A 2014-06-09 2014-06-09 半导体芯片失效分析的方法 Active CN104037106B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410253203.1A CN104037106B (zh) 2014-06-09 2014-06-09 半导体芯片失效分析的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410253203.1A CN104037106B (zh) 2014-06-09 2014-06-09 半导体芯片失效分析的方法

Publications (2)

Publication Number Publication Date
CN104037106A CN104037106A (zh) 2014-09-10
CN104037106B true CN104037106B (zh) 2017-03-29

Family

ID=51467827

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410253203.1A Active CN104037106B (zh) 2014-06-09 2014-06-09 半导体芯片失效分析的方法

Country Status (1)

Country Link
CN (1) CN104037106B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104766811B (zh) * 2015-03-30 2018-08-28 上海华力微电子有限公司 一种扫描电镜样品的保存方法
CN106896312B (zh) * 2015-12-21 2019-07-12 和舰科技(苏州)有限公司 一种用于芯片失效分析中定位的背面观察基座及使用方法
CN112951734B (zh) * 2021-01-28 2023-03-24 广东中图半导体科技股份有限公司 一种图形化衬底led外延片异常的反向分析方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931118A (zh) * 2012-11-27 2013-02-13 杭州士兰集成电路有限公司 外延缺陷分析结构及制造方法和外延缺陷的分析方法
CN103489808A (zh) * 2013-09-22 2014-01-01 上海华力微电子有限公司 一种可按照离子注入区域分类的电子束缺陷检测方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001338961A (ja) * 2000-05-30 2001-12-07 Sanyo Electric Co Ltd 半導体装置の不良解析方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931118A (zh) * 2012-11-27 2013-02-13 杭州士兰集成电路有限公司 外延缺陷分析结构及制造方法和外延缺陷的分析方法
CN103489808A (zh) * 2013-09-22 2014-01-01 上海华力微电子有限公司 一种可按照离子注入区域分类的电子束缺陷检测方法

Also Published As

Publication number Publication date
CN104037106A (zh) 2014-09-10

Similar Documents

Publication Publication Date Title
US8952497B2 (en) Scribe lines in wafers
Eriguchi Defect generation in electronic devices under plasma exposure: Plasma-induced damage
CN103808540B (zh) 透射电子显微镜样品的制作方法
CN104037106B (zh) 半导体芯片失效分析的方法
CN109406555B (zh) 一种样品去层次方法
CN104078343A (zh) 一种栅氧化层缺陷原貌的失效分析方法
Eriguchi Modeling of defect generation during plasma etching and its impact on electronic device performance—plasma-induced damage
CN104795340B (zh) 一种Flash产品的ONO薄膜缺陷的失效分析方法
CN106298565B (zh) 半导体测试结构的制备方法以及测试方法
TWI405303B (zh) 機械強度測試設備、半導體裝置的製造方法與測試方法
CN103645075B (zh) Tem样品的制作方法及其tem样品
CN105575840B (zh) 处理衬底的方法和集成电路的工艺筛选的方法
CN102646566B (zh) 用于在线sem观察的sem样品夹具及sem样品观察方法
CN104458371B (zh) 一种tem样品的制备方法
TWI434373B (zh) 對三維半導體元件進行邊緣修整之方法，形成三維半導體元件之方法
CN103871917B (zh) 制备半导体失效分析样品的方法
CN106706386A (zh) 透射电镜样品的制备方法及观测方法
CN104037107B (zh) 通孔链结构的失效分析方法
TWI612315B (zh) 貫孔漏電與擊穿測試
Daino et al. Line end voids defectivity improvement on 64 pitch Cu wire interconnects of 14 nm technology
CN104297037A (zh) 一种tem样品的制备方法
CN104269391B (zh) 一种焊盘结构及其制备方法
CN107991598B (zh) 一种用于三维存储器沟道导通性的测量方法
JP5107627B2 (ja) 半導体ウェーハ、および、それを用いた半導体装置の製造方法
DE102020110745A1 (de) Maskentransferverfahren (und zugehörige einrichtung) für einen bumping-prozess

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant