DE102020110745A1 - Maskentransferverfahren (und zugehörige einrichtung) für einen bumping-prozess - Google Patents

Maskentransferverfahren (und zugehörige einrichtung) für einen bumping-prozess Download PDF

Info

Publication number
DE102020110745A1
DE102020110745A1 DE102020110745.5A DE102020110745A DE102020110745A1 DE 102020110745 A1 DE102020110745 A1 DE 102020110745A1 DE 102020110745 A DE102020110745 A DE 102020110745A DE 102020110745 A1 DE102020110745 A1 DE 102020110745A1
Authority
DE
Germany
Prior art keywords
dielectric
bumping
top surface
sidewall barrier
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102020110745.5A
Other languages
English (en)
Other versions
DE102020110745B4 (de
Inventor
Ching-Sheng Chu
Chern-Yow Hsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020110745A1 publication Critical patent/DE102020110745A1/de
Application granted granted Critical
Publication of DE102020110745B4 publication Critical patent/DE102020110745B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bonding area, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/11013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the bump connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Verschiedene Ausführungsformen der vorliegenden Offenbarung betreffen einen integrierten Chip (IC). Der IC weist eine erste dielektrische Struktur mit ersten inneren Seitenwänden über einer Zwischenschichtdielektrikumstruktur (ILD-Struktur) auf. Eine zweite dielektrische Struktur ist über der ersten dielektrischen Struktur, wo die ersten inneren Seitenwände zwischen zweiten inneren Seitenwänden der zweiten dielektrischen Struktur sind. Eine Seitenwandsperrstruktur ist über der ersten dielektrischen Struktur und erstreckt sich vertikal entlang der zweiten inneren Seitenwänden. Eine untere Bumping-Struktur ist zwischen den zweiten inneren Seitenwänden und erstreckt sich vertikal entlang der ersten inneren Seitenwände und vertikal entlang dritter innerer Seitenwände der Seitenwandsperrstruktur. Eine obere Bumping-Struktur ist sowohl über der unteren Bumping-Struktur als auch der Seitenwandsperrstruktur und zwischen den zweiten inneren Seitenwände, wo ein oberster Punkt der oberen Bumping-Struktur bei oder unter einem obersten Punkt der zweiten dielektrischen Struktur ist.

Description

  • VERWEIS AUF VERWANDTE ANMELDUNG
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Anmeldung Nummer 62/892,646 , eingereicht am 28. August 2019, die durch Bezugnahme in die vorliegende Anmeldung aufgenommen wird.
  • STAND DER TECHNIK
  • Während der Bulkherstellung einer integrierten Schaltung (IC) werden mehrere IC-Dies auf einem Halbleiterwafer gebildet. Nach Bildung der IC-Dies werden die IC-Dies getrennt und verpackt. Wafer-Level Packaging (WLP) ist ein Packaging-Prozess, in dem die IC-Dies vor Trennung verpackt werden. Manche Arten von WLP können zum Beispiel Flip Chip Packaging, Chip-Scale Packaging (CSP) usw. enthalten.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1 veranschaulicht eine Querschnittsansicht mancher Ausführungsformen einer integrierten Schaltung (IC) mit einer Bumping-Struktur.
    • 2 veranschaulicht eine vergrößerte Querschnittsansicht mancher Ausführungsformen eines Bereichs von 1.
    • 3 veranschaulicht eine vergrößerte Querschnittsansicht mancher anderer Ausführungsformen des Bereichs von 1.
    • 4 veranschaulicht eine vergrößerte Querschnittsansicht mancher anderer Ausführungsformen des Bereichs von 1.
    • 5 veranschaulicht eine vergrößerte Querschnittsansicht mancher anderer Ausführungsformen des Bereichs von 1.
    • 6 veranschaulicht eine Querschnittsansicht mancher anderer Ausführungsformen der IC von 1.
    • 7 veranschaulicht eine Querschnittsansicht mancher anderer Ausführungsformen der IC von 1.
    • 8 veranschaulicht eine Querschnittsansicht mancher anderer Ausführungsformen der IC von 1.
    • 9 veranschaulicht eine Querschnittsansicht mancher Ausführungsformen einer Anzeigevorrichtung, die manche Ausführungsformen der IC von 1 umfasst.
    • 10A-10B veranschaulichen verschiedene Ansichten mancher anderer Ausführungsformen der Anzeigevorrichtung von 9.
    • 11A-11B bis 24A-24B veranschaulichen eine Reihe von Querschnittsansichten mancher Ausführungsformen eines Verfahrens zum Bilden mancher Ausführungsformen der IC von 1.
    • 25 veranschaulicht ein Ablaufdiagramm mancher Ausführungsformen eines Verfahrens zum Bilden mancher Ausführungsformen der IC von 1.
    • 26A-26B bis 28A-28B veranschaulichen eine Reihe verschiedener Ansichten mancher Ausführungsformen eines Verfahrens zum Bilden eines ersten vereinzelten Dies, der manche Ausführungsformen der IC von 1 umfasst.
    • 29 veranschaulicht eine Querschnittsansicht mancher Ausführungsformen eines Verfahrens zum Bilden einer Anzeigevorrichtung, die den ersten vereinzelten Die aufweist, der in 26A-26B bis 28A-28B gebildet wurde.
    • 30 veranschaulicht ein Ablaufdiagramm mancher Ausführungsformen eines Verfahrens zum: (1) Bilden eines vereinzelten Dies, der manche Ausführungsformen der IC 100 von 1 umfasst; und (2) Bilden einer Anzeigevorrichtung, die den vereinzelten Die aufweist.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die vorliegende Offenbarung wird nun unter Bezugnahme auf die Zeichnungen beschrieben, wobei durchgehend gleiche Bezugszeichen für einen Verweis auf gleiche Elemente verwendet werden und wobei die veranschaulichten Strukturen nicht unbedingt im Maßstab gezeichnet sind. Es ist klar, dass diese ausführliche Beschreibung und die entsprechenden Figuren den Umfang der vorliegenden Offenbarung in keiner Weise einschränken und dass die ausführliche Beschreibung und die Figuren nur einige Beispiele bereitstellen, um manche Arten zu veranschaulichen, in welchen sich die erfindungsgemäßen Konzepte manifestieren können.
  • Die folgende Offenbarung sieht viele verschiedene Ausführungsformen oder Beispiele zur Implementierung verschiedener Merkmale dieser Offenbarung vor. Spezielle Beispiele von Komponenten und Anordnungen sind in der Folge zur Vereinfachung der vorliegenden Offenbarung beschrieben. Diese sind natürlich lediglich Beispiele und nicht als Einschränkung gedacht. Zum Beispiel kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen enthalten, in welchen das erste und zweite Merkmal in direktem Kontakt gebildet sind, und kann auch Ausführungsformen enthalten, in welchen zusätzliche Merkmale zwischen dem ersten und zweiten Merkmal gebildet sein können, so dass das erste und zweite Merkmal nicht in direktem Kontakt sein mögen. Zusätzlich kann die vorliegende Offenbarung Bezugsnummern und/oderbuchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und legt selbst kein Verhältnis zwischen den verschiedenen besprochenen Ausführungsformen und/oder Konfigurationen fest.
  • Ferner können raumbezogene Begriffe, wie „unterhalb“, „unter“, „niedriger“, „oberhalb“, „oberer“ und dergleichen hier zur einfachen Beschreibung verwendet werden, um ein Verhältnis eines Elements oder Merkmals zu einem oder mehreren anderen Element(en) oder Merkmal(en) zu beschreiben, die in den Figuren dargestellt sind. Die raumbezogenen Begriffe sollen unterschiedliche Orientierungen der Vorrichtung in Verwendung oder Betrieb zusätzlich zu der in den Figuren dargestellten Orientierung beinhalten. Die Vorrichtung kann anders orientiert (90 Grad oder in anderen Orientierungen gedreht) sein und die raumbezogenen Deskriptoren, die hier verwendet werden, können ebenso dementsprechend interpretiert werden
  • Gemäß manchen Packaging-Prozessen, die einen Nickel/Gold (Ni/Au) Bumping-Prozess verwenden, wird eine erste dielektrische Schicht (z.B. Siliziumnitrid (SiN)) gebildet, die ein Kupferpad bedeckt, und eine zweite dielektrische Schicht (z.B. Siliziumdioxid (SiO2)) wird gebildet, die die erste dielektrische Schicht bedeckt. Eine erste Ätzung wird in die zweite dielektrische Schicht durchgeführt. Die erste Ätzung stoppt an der ersten dielektrischen Schicht und bildet eine erste Öffnung, die über dem Kupferpad liegt. Danach wird ein Metall gebildet, das eine Seitenwandsperrstruktur aufweist (z.B. Titannitrid (TiN)), die die Seitenwände der ersten Öffnung auskleidet. Eine zweite Ätzung wird dann in die erste dielektrische Schicht durchgeführt. Die zweite Ätzung bildet eine zweite Öffnung, die das Kupferpad freilegt und die seitlich zwischen Seitenwänden der ersten Öffnung beabstandet ist. Es wird ein Ni/Au-Bump auf dem Kupferpad und entlang der Metall aufweisenden Seitenwandsperrstruktur gebildet. Der Ni/Au-Bump weist eine Nickelschicht auf dem Kupferpad und eine Goldschicht, die über der Nickelschicht liegt, auf. Die Metall aufweisende Seitenwandsperrstruktur blockiert oder verlangsamt andernfalls Bewegung (z.B. Diffusion) von Kupfer aus dem Kupferpad zu der Goldschicht entlang Seitenwänden der Nickelschicht. Dies verhindert, dass Kupfer die Goldschicht verunreinigt, was eine negative Auswirkung auf Ausbeute während Bulkherstellung und/oder Packaging einer IC unter Verwendung der Packaging-Prozesse haben könnte.
  • Eine Herausforderung bei den Packaging-Prozessen ist, dass sich der Ni/Au-Bump vertikal über eine obere Oberfläche der zweiten dielektrischen Schicht erstrecken kann. Der Ni/Au-Bump kann sich vertikal über die obere Oberfläche der zweiten dielektrischen Schicht erstrecken, zum Beispiel aufgrund der Goldschichtüberplattierung auf der Metall aufweisenden Seitenwandsperrstruktur. Aufgrund einer Höhe der Metall aufweisenden Seitenwandsperrstruktur kann die Überplattierung der Goldschicht auf der Metall aufweisenden Sperrstruktur dazu führen, dass sich die Goldschicht vertikal über die obere Oberfläche der zweiten dielektrischen Schicht erstreckt. In manchen Ausführungsformen führt die Überplattierung zu einer „Zaunstruktur“ (z.B. einem Abschnitt in der Art eines Außenrings), die sich vertikal über die obere Oberfläche der zweiten dielektrischen Schicht erstreckt und über der Metall aufweisenden Seitenwandsperrstruktur liegt. Da sich der Ni/Au-Bump vertikal über die zweite dielektrische Schicht erstreckt, kann eine Bondfähigkeit des Ni/Au-Bumps und/oder der zweiten dielektrischen Schicht an einen transparenten Bildschirm (z.B. einen Glasbildschirm) und/oder ein Trägersubstrat (z.B. einen Trägerwafer) negativ beeinflusst sein (z.B. aufgrund von Säumen (z.B. Lücken) zwischen dem Trägersubstrat und dem Ni/Au-Bump und/oder der zweiten dielektrischen Schicht). Daher kann der Ni/Au-Bump, der sich vertikal über die obere Oberfläche der zweiten dielektrischen Schicht erstreckt, zu einer geringeren Ausbeute während der Bulkherstellung und/oder des Packagings einer IC unter Verwendung der Packaging-Prozesse führen.
  • Verschiedene Ausführungsformen der vorliegenden Anmeldung beziehen sich auf ein Maskentransferverfahren oder Maskenübertragungsverfahren für einen Bumping-Prozess (z.B. Ni/Au-Bumping-Prozess) wie auch eine zugehörige Einrichtung. In manchen Ausführungsformen umfasst das Verfahren Aufnehmen eines Werkstücks, das eine erste dielektrische Schicht, die ein leitfähiges Pad bedeckt, und eine zweite dielektrische Schicht, die die erste dielektrische Schicht bedeckt, aufweist. Eine erste Öffnung wird in der zweiten dielektrischen Schicht und mindestens teilweise zwischen Seitenwänden des leitfähigen Pads gebildet. Eine Seitenwandsperrstruktur wird über der ersten dielektrischen Schicht und entlang Seitenwänden der ersten Öffnung gebildet. Eine Hartmaskenschicht wird gebildet, die die zweite dielektrische Schicht, die Seitenwandsperrstruktur und einen Abschnitt der ersten dielektrischen Schicht auskleidet, der zwischen inneren Seitenwänden der Seitenwandsperrstruktur angeordnet ist. Eine Maskierungsschicht wird gebildet, die die Hartmaskenschicht auskleidet und die erste Öffnung füllt.
  • Ein oberer Abschnitt der Maskierungsschicht wird entfernt, sodass ein unterer Abschnitt der Maskierungsschicht in der ersten Öffnung angeordnet ist und eine obere Oberfläche aufweist, die zwischen einer oberen Oberfläche der zweiten dielektrischen Schicht und einer oberen Oberfläche der ersten dielektrischen Schicht angeordnet ist. Danach wird ein oberer Abschnitt der Hartmaskenschicht entfernt, sodass ein unterer Abschnitt der Hartmaskenschicht in der ersten Öffnung angeordnet ist und eine obere Oberfläche aufweist, die im Wesentlichen mit der oberen Oberfläche des unteren Abschnitts der Maskierungsschicht ausgerichtet ist. Ein oberer Abschnitt der Seitenwandsperrstruktur wird dann entfernt, so dass ein unterer Abschnitt der Seitenwandsperrstruktur eine obere Oberfläche aufweist, die unterhalb der oberen Oberfläche der zweiten dielektrischen Schicht angeordnet und von der oberen Oberfläche der zweiten dielektrischen Schicht durch einen Abstand ungleich null beabstandet ist.
  • Danach werden der untere Abschnitt der Hartmaskenschicht und der untere Abschnitt der Maskierungsschicht entfernt. Dann wird eine zweite Öffnung in der ersten dielektrischen Schicht gebildet, um das leitfähige Pad freizulegen. Die zweite Öffnung wird zwischen den Seitenwänden der ersten Öffnung gebildet. Eine untere Bumping-Struktur wird dann auf der leitfähigen Schicht und mindestens teilweise entlang der inneren Seitenwände des unteren Abschnitts der Seitenwandsperrstruktur gebildet. Eine obere Bumping-Struktur wird dann gebildet, die die untere Bumping-Struktur und die Seitenwandsperrstruktur bedeckt. Da die obere Oberfläche des unteren Abschnitts der Seitenwandsperrstruktur unterhalb der oberen Oberfläche der zweiten dielektrischen Schicht angeordnet und von der oberen Oberfläche der zweiten dielektrischen Schicht durch den Abstand ungleich null beabstandet ist, kann eine Höhe des unteren Abschnitts der Seitenwandsperrstruktur verhindern, dass sich die obere Bumping-Struktur vertikal über die obere Oberfläche der zweiten dielektrischen Schicht erstreckt (wobei z.B. die Höhe des unteren Abschnitts der Seitenwandsperrstruktur derart ist, dass Überplattieren auf dem unteren Abschnitt der Seitenwandsperrstruktur nicht dazu führt, dass sich die obere Bumping-Struktur vertikal über die obere Oberfläche der zweiten dielektrischen Struktur erstreckt). Somit kann die obere Bumping-Struktur nicht mit einer „Zaunstruktur“ gebildet werden, die sich vertikal über die obere Oberfläche der zweiten dielektrischen Schicht erstreckt. Daher kann das Maskentransferverfahren für den Bumping-Prozess Ausbeute während der Bulkherstellung und/oder des Packagings von ICs verbessern.
  • 1 veranschaulicht eine Querschnittsansicht mancher Ausführungsformen einer integrierten Schaltung (IC) 100, die eine Bumping-Struktur aufweist.
  • Die IC 100 weist ein Halbleitersubstrat 102 auf. Das Halbleitersubstrat 102 kann eine beliebige Art von Halbleiterkörper (z.B. monokristallines Silizium/CMOS-Bulk, Silizium-Germanium (SiGe), Silizium-auf-Isolator (SOI) usw.) aufweisen. Eine oder mehrere Halbleitervorrichtungen 104 können auf/in dem Halbleitersubstrat 102 angeordnet sein. Die eine oder mehreren Halbleitervorrichtungen 104 können zum Beispiel Metalloxidhalbleiter-(MOS) Feldeffekttransistoren (FETs), manche andere MOS-Vorrichtungen oder manche anderen Halbleitervorrichtungen enthalten. Zum Beispiel können die eine oder mehreren Halbleitervorrichtungen 104 ein MOSFET sein, der ein Paar von Source/Drain-Gebieten 106 aufweist, das im Halbleitersubstrat 102 angeordnet ist, ein Gate-Dielektrikum 108, das über dem Halbleitersubstrat 102 und zwischen den Source/Drain-Gebieten 106 angeordnet ist, und eine Gate-Elektrode 110, die über dem Gate-Dielektrikum 108 und zwischen den Source/Drain-Gebieten 106 angeordnet ist.
  • Eine Zwischenschichtdielektrikumstruktur (ILD-Struktur) 112 ist über dem Halbleitersubstrat 102 und der einen oder den mehreren Halbleitervorrichtungen 104 angeordnet. In manchen Ausführungsformen weist die ILD-Struktur 112 eine oder mehrere gestapelte ILD-Schichten auf, die jeweils ein Low-k Dielektrikum (z.B. ein dielektrisches Material mit einer Dielektrizitätskonstante kleiner als etwa 3,9), ein Oxid (z.B. Siliziumdioxid (SiO2)) oder dergleichen aufweisen können. Eine Interconnect-Struktur 114 (z.B. Kupfer-Interconnect) ist in der ILD-Struktur 112 eingebettet. Die Interconnect-Struktur 114 weist mehrere erste leitfähige Merkmale auf (z.B. Metallleitungen, Metalldurchkontaktierungen, Metallkontakte usw.). Die Interconnect-Struktur 114 ist konfiguriert, die eine oder mehreren Halbleitervorrichtungen 104 elektrisch aneinander zu koppeln. In manchen Ausführungsformen kann die Interconnect-Struktur 114 zum Beispiel Kupfer (Cu), Aluminium (Al), Wolfram (W), manches andere leitfähige Material oder eine Kombination der zuvor genannten aufweisen.
  • Die Interconnect-Struktur 114 weist ein oberes leitfähiges Pad 114p auf. In manchen Ausführungsformen ist das obere leitfähige Pad 114p ein oberstes erstes leitfähiges Merkmal der Interconnect-Struktur 114. In weiteren Ausführungsformen ist das obere leitfähige Pad 114p ein Kupferpad. Es ist klar, dass in manchen Ausführungsformen das obere leitfähige Pad 114p eines von mehreren oberen leitfähigen Pads ist, die im Wesentlichen koplanare obere Oberflächen haben. In solchen Ausführungsformen können die mehreren oberen leitfähigen Pads oberste erste leitfähige Merkmale der Interconnect-Struktur 114 sein und das obere leitfähige Pad 114p ist eines der obersten ersten leitfähigen Merkmale.
  • Eine erste dielektrische Struktur 116 ist über der Interconnect-Struktur 114 und der ILD-Struktur 112 angeordnet. In manchen Ausführungsformen weist die erste dielektrische Struktur 116 ein Nitrid (z.B. Siliziumnitrid (SiN)), ein Oxid (z.B. SiO2), ein Oxy-nitrid (z.B. Siliziumoxy-nitrid (SiOxNY)) oder dergleichen auf. Eine zweite dielektrische Struktur 118 ist über der ersten dielektrischen Struktur 116, der Interconnect-Struktur 114 und der ILD-Struktur 112 angeordnet. In manchen Ausführungsformen weist die zweite dielektrische Struktur 118 ein Oxid (z.B. SiO2), ein Nitrid (z.B. SiN), ein Oxy-nitrid (z.B. SiOxNY) oder dergleichen auf. In weiteren Ausführungsformen weist die zweite dielektrische Struktur 118 ein anderes dielektrisches Material als die erste dielektrische Struktur 116 auf. In noch weiteren Ausführungsformen ist die zweite dielektrische Struktur 118 SiO2 und die erste dielektrische Struktur 116 ist SiN.
  • Eine Bumping-Struktur 120 ist über der Interconnect-Struktur 114 und der ILD-Struktur 112 angeordnet. Die Bumping-Struktur weist eine untere Bumping-Struktur 122 und eine obere Bumping-Struktur 124 auf. In manchen Ausführungsformen ist die Bumping-Struktur 120 direkt über dem oberen leitfähigen Pad 114p angeordnet.
  • Die untere Bumping-Struktur 122 ist vertikal zwischen der oberen Bumping-Struktur 124 und dem oberen leitfähigen Pad 114p angeordnet. Die untere Bumping-Struktur 122 ist elektrisch an die Interconnect-Struktur 114 gekoppelt. Die untere Bumping-Struktur 122 erstreckt sich vertikal durch die erste dielektrische Struktur 116. Die untere Bumping-Struktur 122 kann sich vertikal durch die erste dielektrische Struktur 116 erstrecken und das obere leitfähige Pad 114p kontaktieren. Die untere Bumping-Struktur 122 ist mindestens teilweise in der zweiten dielektrischen Struktur 118 angeordnet. In manchen Ausführungsformen sind äußere Seitenwände der unteren Bumping-Struktur 122 innerhalb äußeren Seitenwänden des oberen leitfähigen Pads 114p angeordnet. Eine obere Oberfläche der unteren Bumping-Struktur 122 ist vertikal zwischen einer oberen Oberfläche der zweiten dielektrischen Struktur 118 und einer unteren Oberfläche der zweiten dielektrischen Struktur 118 angeordnet. In manchen Ausführungsformen ist die obere Oberfläche der unteren Bumping-Struktur 122 eine oberste Oberfläche der unteren Bumping-Struktur 122. In weiteren Ausführungsformen ist die obere Oberfläche der zweiten dielektrischen Struktur 118 eine oberste Oberfläche der zweiten dielektrischen Struktur 118 und die untere Oberfläche der zweiten dielektrischen Struktur 118 ist die unterste Oberfläche der zweiten dielektrischen Struktur 118.
  • Eine erste Seitenwandsperrstruktur 126 ist in der zweiten dielektrischen Struktur 118 und entlang der äußeren Seitenwände der unteren Bumping-Struktur 122 angeordnet. Die erste Seitenwandsperrstruktur 126 ist konfiguriert, Bewegung (z.B. Diffusion) von Atomen von dem oberen leitfähigen Pad 114p zu der oberen Bumping-Struktur 124 entlang Seitenwänden der unteren Bumping-Struktur 122 zu blockieren oder andernfalls zu verlangsamen. In manchen Ausführungsformen ist die erste Seitenwandsperrstruktur 126 direkt über dem oberen leitfähigen Pad 114p angeordnet.
  • Die erste Seitenwandsperrstruktur 126 ist vertikal zwischen der oberen Bumping-Struktur 124 und der ersten dielektrischen Struktur 116 angeordnet. In manchen Ausführungsformen sind äußere Seitenwände der ersten Seitenwandsperrstruktur 126 innerhalb der äußeren Seitenwände des oberen leitfähigen Pads 114p angeordnet. In weiteren Ausführungsformen sind innere Seitenwände der ersten Seitenwandsperrstruktur 126 im Wesentlichen mit inneren Seitenwänden der ersten dielektrischen Struktur 116 ausgerichtet. Die erste dielektrische Struktur 116 trennt die erste Seitenwandsperrstruktur 126 vertikal vom oberen leitfähigen Pad 114p. Eine obere Oberfläche der ersten Seitenwandsperrstruktur 126 ist vertikal zwischen der oberen Oberfläche der zweiten dielektrischen Struktur 118 und der unteren Oberfläche der zweiten dielektrischen Struktur 118 angeordnet. In manchen Ausführungsformen ist die obere Oberfläche der ersten Seitenwandsperrstruktur 126 im Wesentlichen koplanar mit der oberen Oberfläche der unteren Bumping-Struktur 122. In weiteren Ausführungsformen ist die obere Oberfläche der ersten Seitenwandsperrstruktur 126 eine oberste Oberfläche der ersten Seitenwandsperrstruktur 126.
  • Die obere Bumping-Struktur 124 ist in der zweiten dielektrischen Struktur 118 und über sowohl der unteren Bumping-Struktur 122 als auch der ersten Seitenwandsperrstruktur 126 angeordnet. Die obere Bumping-Struktur 124 kann die untere Bumping-Struktur 122 und/oder die erste Seitenwandsperrstruktur 126 bedecken. In manchen Ausführungsformen ist ein oberster Punkt der oberen Bumping-Struktur 124 an oder unter einem obersten Punkt der zweiten dielektrischen Struktur 118 angeordnet. In weiteren Ausführungsformen weist die obere Bumping-Struktur 124 eine im Wesentlichen planare obere Oberfläche auf. Da der oberste Punkt der oberen Bumping-Struktur 124 an oder unter einem obersten Punkt der zweiten dielektrischen Struktur 118 angeordnet ist, hat die obere Oberfläche der oberen Bumping-Struktur 124 keine „Zaunstruktur“, die sich über die obere Oberfläche der zweiten dielektrischen Struktur 118 erstreckt. Daher kann die Bumping-Struktur 120 die Fähigkeit der IC 100 verbessern (z.B. Bondfähigkeit), an einen transparenten Bildschirm (z.B. einem Glasbildschirm) und/oder ein Trägersubstrat (z.B. einen Trägerwafer) gebondet zu werden.
  • 2 veranschaulicht eine vergrößerte Querschnittsansicht mancher Ausführungsformen eines Bereichs 128 (siehe z.B. 1) von 1.
  • Wie in 2 gezeigt, erstreckt sich die erste Seitenwandsperrstruktur 126 vertikal über eine erste Distanz D, von der oberen Oberfläche der ersten dielektrischen Struktur 116 zu der oberen Oberfläche der zweiten dielektrischen Struktur 118. Die obere Oberfläche der zweiten dielektrischen Struktur 118 ist vertikal von der oberen Oberfläche der ersten dielektrischen Struktur 116 durch eine zweite Distanz D2 beabstandet. Die erste Distanz D1 ist kleiner als die zweite Distanz D2. In manchen Ausführungsformen ist die erste Distanz D1 zwischen zehn Prozent und fünfzig Prozent der zweiten Distanz D2. Wenn die erste Distanz D1 größer als fünfzig Prozent der zweiten Distanz D2 ist, kann sich der oberste Punkt der oberen Bumping-Struktur 124 vertikal über den obersten Punkt der zweiten dielektrischen Struktur 118 erstrecken, wodurch veranlasst wird, dass die obere Bumping-Struktur 124 einen „Zaun“ hat, der sich vertikal über die obere Oberfläche der zweiten dielektrischen Struktur 118 erstreckt (z.B. aufgrund des Prozesses zur Bildung der Überplattierung der oberen Bumping-Struktur 124 auf der oberen Oberfläche der ersten Seitenwandsperrstruktur 126). Wenn andererseits die erste Distanz D1 weniger als zehn Prozent der zweiten Distanz D2 ist, kann der oberste Punkt der oberen Bumping-Struktur 124 zu weit unter dem obersten Punkt der zweiten dielektrischen Struktur 118 angeordnet sein, wodurch veranlasst wird, dass die obere Bumping-Struktur 124 einen starken „Höcker“ hat (z.B. einen erhöhten Abschnitt der oberen Bumping-Struktur, der direkt über der unteren Bumping-Struktur 122 angeordnet ist), der sich vertikal über die obere Oberfläche der zweiten dielektrischen Struktur 118 erstreckt. In manchen Ausführungsformen kontaktiert die erste Seitenwandsperrstruktur 126 die erste dielektrische Struktur 116, die untere Bumping-Struktur 122, die obere Bumping-Struktur 124 und die zweite dielektrische Struktur 118.
  • In manchen Ausführungsformen haben die ersten Seitenwandsperrstrukturen 126 gebogene innere Seitenwände. Die gebogenen inneren Seitenwände der ersten Seitenwandsperrstruktur 126 können sich von einer unteren Oberfläche der ersten Seitenwandsperrstruktur 126 zu der oberen Oberfläche der ersten Seitenwandsperrstruktur 126 biegen. Die gebogenen inneren Seitenwände der ersten Seitenwandsperrstruktur 126 können sich zu den äußeren Seitenwänden der ersten Seitenwandsperrstruktur 126 von der unteren Oberfläche der ersten Seitenwandsperrstruktur 126 zu der oberen Oberfläche der ersten Seitenwandsperrstruktur 126 biegen. In anderen Ausführungsformen können die inneren Seitenwände der ersten Seitenwandsperrstruktur 126 im Wesentlichen vertikal sein. In weiteren Ausführungsformen ist die untere Oberfläche der ersten Seitenwandsperrstruktur 126 eine unterste Oberfläche der ersten Seitenwandsperrstruktur 126.
  • Die zweite dielektrische Struktur 118 hat innere Seitenwände. In manchen Ausführungsformen sind die inneren Seitenwände der zweiten dielektrischen Struktur 118 im Wesentlichen vertikal. Die inneren Seitenwände der zweiten dielektrischen Struktur 118 weisen einen ersten unteren Abschnitt und einen ersten oberen Abschnitt auf, der über dem ersten unteren Abschnitt angeordnet ist. In manchen Ausführungsformen greifen die äußeren Seitenwände der ersten Seitenwandsperrstruktur 126 in den ersten unteren Abschnitt der inneren Seitenwände der zweiten dielektrischen Struktur 118 ein. Die äußeren Seitenwände der ersten Seitenwandsperrstruktur 126 erstrecken sich vertikal entlang des ersten unteren Abschnitts der inneren Seitenwände der zweiten dielektrischen Struktur 118. In weiteren Ausführungsformen sind die äußeren Seitenwände der ersten Seitenwandsperrstruktur 126 im Wesentlichen vertikal. In noch weiteren Ausführungsformen ist der erste untere Abschnitt durch untere Abschnitte der inneren Seitenwände der zweiten dielektrischen Struktur 118 definiert, die sich vertikal von der unteren Oberfläche der zweiten dielektrischen Struktur 118 zu der oberen Oberfläche der ersten Seitenwandsperrstruktur 126 erstrecken. Der erste obere Abschnitt ist durch obere Abschnitte der inneren Seitenwände der zweiten dielektrischen Struktur 118 definiert, die sich vertikal von den unteren Abschnitten der inneren Seitenwände der zweiten dielektrischen Struktur 118 zu der oberen Oberfläche der zweiten dielektrischen Struktur 118 erstrecken.
  • Ein Winkel Θ liegt zwischen einer der inneren Seitenwände der ersten Seitenwandsperrstruktur 126 und der unteren Oberfläche der ersten Seitenwandsperrstruktur 126. In manchen Ausführungsformen ist der Winkel Θ zwischen zwanzig Grad und neunzig Grad. In weiteren Ausführungsformen ist der Winkel Θ im Wesentlichen zwischen jeder der inneren Seitenwände der ersten Seitenwandsperrstruktur 126 und der unteren Oberfläche der ersten Seitenwandsperrstruktur 126 derselbe.
  • In manchen Ausführungsformen ist ein äußerster Umfang der ersten Seitenwandsperrstruktur 126 innerhalb eines äußersten Umfangs des oberen leitfähigen Pads 114p angeordnet. In anderen Ausführungsformen kann der äußerste Umfang der ersten Seitenwandsperrstruktur 126 mindestens teilweise außerhalb des äußersten Umfangs des oberen leitfähigen Pads 114p angeordnet sein. In solchen Ausführungsformen sind eine oder mehrere äußere Seitenwände der äußeren Seitenwände des oberen leitfähigen Pads 114p innerhalb der äußeren Seitenwände der ersten Seitenwandsperrstruktur 126 angeordnet.
  • In manchen Ausführungsformen ist die obere Oberfläche der ersten Seitenwandsperrstruktur 126 im Wesentlichen planar. In weiteren Ausführungsformen umgibt die obere Oberfläche der ersten Seitenwandsperrstruktur 126 seitlich die untere Bumping-Struktur 122. In solchen Ausführungsformen erstreckt sich die obere Oberfläche seitlich um die untere Bumping-Struktur 122 in einem durchgehenden geschlossenen Pfad. In weiteren Ausführungsformen weist die erste Seitenwandsperrstruktur 126 zum Beispiel Titan (Ti), Titannitrid (TiN), manches andere Material, das Diffusion von Atomen vom oberen leitfähigen Pad 114p zu der oberen Bumping-Struktur 124 ausreichend blockiert, oder eine Kombination der zuvor genannten auf.
  • Die untere Bumping-Struktur 122 ist zwischen den inneren Seitenwänden der ersten Seitenwandsperrstruktur 126 und zwischen inneren Seitenwänden der ersten dielektrischen Struktur 116 angeordnet. In manchen Ausführungsformen sind die inneren Seitenwände der ersten dielektrischen Struktur 116 im Wesentlichen vertikal. In weiteren Ausführungsformen sind die inneren Seitenwände der ersten dielektrischen Struktur 116 zwischen den inneren Seitenwänden der zweiten dielektrischen Struktur 118 angeordnet. Das obere leitfähige Pad 114p ist mindestens teilweise zwischen den inneren Seitenwänden der ersten dielektrischen Struktur 116 angeordnet.
  • In manchen Ausführungsformen kontaktiert die untere Bumping-Struktur 122 sowohl die erste dielektrische Struktur 116 als auch die erste Seitenwandsperrstruktur 126. In weiteren Ausführungsformen ist eine untere Oberfläche der unteren Bumping-Struktur 122 im Wesentlichen koplanar mit einer unteren Oberfläche der ersten dielektrischen Struktur 116. In weiteren Ausführungsformen weist die untere Bumping-Struktur 122 zum Beispiel reines Nickel (Ni), eine Ni-Legierung, manches andere geeignete Metall oder eine Kombination der zuvor genannten auf. In noch weiteren Ausführungsformen ist die untere Oberfläche der unteren Bumping-Struktur 122 eine unterste Oberfläche der unteren Bumping-Struktur 122.
  • Die äußeren Seitenwände der unteren Bumping-Struktur 122 weisen einen zweiten unteren Abschnitt und einen zweiten oberen Abschnitt auf, der über dem zweiten unteren Abschnitt angeordnet ist. In manchen Ausführungsformen greift der zweite untere Abschnitt der äußeren Seitenwände der unteren Bumping-Struktur 122 in die inneren Seitenwände der ersten dielektrischen Struktur 116 ein. Der zweite untere Abschnitt ist durch untere Abschnitte der äußeren Seitenwände der unteren Bumping-Struktur 122 definiert, die sich vertikal von der unteren Oberfläche der unteren Bumping-Struktur 122 zu der oberen Oberfläche der ersten dielektrischen Struktur 116 erstrecken. In weiteren Ausführungsformen sind die unteren Abschnitte der äußeren Seitenwände der unteren Bumping-Struktur 122 im Wesentlichen vertikal.
  • Der zweite obere Abschnitt der äußeren Seitenwände der unteren Bumping-Struktur 122 greift in die inneren Seitenwände der ersten Seitenwandsperrstruktur 126 ein. Der zweite obere Abschnitt ist durch obere Abschnitte der äußeren Seitenwände der unteren Bumping-Struktur 122 definiert, die sich vertikal von den unteren Abschnitten der äußeren Seitenwände der unteren Bumping-Struktur 122 zu der oberen Oberfläche der unteren Bumping-Struktur 122 erstrecken. In manchen Ausführungsformen sind die oberen Abschnitte der äußeren Seitenwände der unteren Bumping-Struktur 122 gebogen. In weiteren Ausführungsformen biegen sich die gebogenen oberen Abschnitte der äußeren Seitenwände der unteren Bumping-Struktur 122 zu den äußeren Seitenwänden der ersten Seitenwandsperrstruktur 126 von den unteren Abschnitten der äußeren Seitenwände der unteren Bumping-Struktur 122 zu der oberen Oberfläche der unteren Bumping-Struktur 122. In noch weiteren Ausführungsformen können sich die gebogenen äußeren Seitenwände der unteren Bumping-Struktur 122 so biegen, dass mindestens ein Abschnitt der gebogenen äußeren Seitenwände der unteren Bumping-Struktur 122 außerhalb der inneren Seitenwände der ersten dielektrischen Struktur 116 angeordnet ist. In anderen Ausführungsformen sind die oberen Abschnitte der äußeren Seitenwände der unteren Bumping-Struktur 122 im Wesentlichen vertikal.
  • In manchen Ausführungsformen ist ein äußerster Umfang der unteren Bumping-Struktur 122 innerhalb des äußersten Umfangs des oberen leitfähigen Pads 114p angeordnet. In anderen Ausführungsformen kann der äußerste Umfang der unteren Bumping-Struktur 122 mindestens teilweise außerhalb des äußersten Umfangs des oberen leitfähigen Pads 114p angeordnet sein. In solchen Ausführungsformen sind eine oder mehrere äußere Seitenwände der äußeren Seitenwände des oberen leitfähigen Pads 114p innerhalb der äußeren Seitenwände der unteren Bumping-Struktur 122 angeordnet.
  • In manchen Ausführungsformen kontaktiert die obere Bumping-Struktur 124 sowohl die untere Bumping-Struktur 122 als auch die erste Seitenwandsperrstruktur 126. Die obere Bumping-Struktur 124 kann sowohl die untere Bumping-Struktur als auch die erste Seitenwandsperrstruktur 126 vollständig bedecken. In weiteren Ausführungsformen kann eine untere Oberfläche der oberen Bumping-Struktur 124 im Wesentlichen planar sein. In weiteren Ausführungsformen kann die obere Bumping-Struktur 124 zum Beispiel Gold (Au), Platin (Pt), manches andere geeignete Metall oder eine Kombination der zuvor genannten aufweisen. In noch weiteren Ausführungsformen ist die untere Oberfläche der oberen Bumping-Struktur 124 eine unterste Oberfläche der oberen Bumping-Struktur 124.
  • In manchen Ausführungsformen greifen äußere Seitenwände der oberen Bumping-Struktur 124 in den ersten oberen Abschnitt der äußeren Seitenwände der zweiten dielektrischen Struktur 118 ein. In weiteren Ausführungsformen sind äußere Seitenwände der oberen Bumping-Struktur 124 innerhalb der äußeren Seitenwände des oberen leitfähigen Pads 114p angeordnet. Die äußeren Seitenwände der oberen Bumping-Struktur 124 können im Wesentlichen vertikal sein. In noch weiteren Ausführungsformen sind die äußeren Seitenwände der oberen Bumping-Struktur 124 im Wesentlichen mit den äußeren Seitenwänden der ersten Seitenwandsperrstruktur 126 ausgerichtet.
  • In manchen Ausführungsformen ist die obere Oberfläche der oberen Bumping-Struktur 124 im Wesentlichen koplanar mit der oberen Oberfläche der zweiten dielektrischen Struktur 118. In weiteren Ausführungsformen ist die untere Oberfläche der oberen Bumping-Struktur 124 im Wesentlichen planar. In noch weiteren Ausführungsformen ist eine Höhe der oberen Bumping-Struktur 124 (z.B. eine Distanz zwischen der oberen Oberfläche der oberen Bumping-Struktur 124 und der unteren Oberfläche der oberen Bumping-Struktur 124) größer oder gleich der ersten Distanz D1.
  • In manchen Ausführungsformen ist ein äußerster Umfang der oberen Bumping-Struktur 124 innerhalb des äußersten Umfangs des oberen leitfähigen Pads 114p angeordnet. In anderen Ausführungsformen kann der äußerste Umfang der oberen Bumping-Struktur 124 mindestens teilweise außerhalb des äußersten Umfangs des oberen leitfähigen Pads 114p angeordnet sein. In solchen Ausführungsformen sind eine oder mehrere äußere Seitenwände des oberen leitfähigen Pads 114p innerhalb der äußeren Seitenwände der oberen Bumping-Struktur 124 angeordnet.
  • 3 veranschaulicht eine vergrößerte Querschnittsansicht mancher anderer Ausführungsformen des Bereichs 128 (siehe z.B. 1) von 1.
  • Wie in 3 gezeigt, kann die obere Oberfläche der oberen Bumping-Struktur 124 unter der oberen Oberfläche der zweiten dielektrischen Struktur 118 angeordnet sein. In solchen Ausführungsformen kann die obere Oberfläche der oberen Bumping-Struktur 124 von der oberen Oberfläche der zweiten dielektrischen Struktur 118 um kleiner oder gleich 1.000 Angström (Ä) beabstandet sein. Wenn die obere Oberfläche der oberen Bumping-Struktur 124 von der oberen Oberfläche der zweiten dielektrischen Struktur 118 um mehr als 1.000\Ä beabstandet ist, kann eine elektrische Verbindung zwischen einem darüber liegenden zweiten leitfähigen Merkmal (z.B. leitfähiger Draht) und der oberen Bumping-Struktur 124 nicht zufriedenstellend sein (z.B. ein zu hoher Widerstand zwischen der oberen Bumping-Struktur 124 und dem darüber liegenden zweiten leitfähigen Merkmal).
  • 4 veranschaulicht eine vergrößerte Querschnittsansicht mancher anderer Ausführungsformen des Bereichs 128 (siehe z.B. 1) von 1.
  • Wie in 4 gezeigt, kann die obere Oberfläche der unteren Bumping-Struktur 122 unter der oberen Oberfläche der ersten Seitenwandsperrstruktur 126 angeordnet sein. In manchen Ausführungsformen weist die obere Bumping-Struktur 124 erste äußere Seitenwände auf, die mit dem ersten oberen Abschnitt der inneren Seitenwände der zweiten dielektrischen Struktur 118 in Eingriff sind, und zweite äußere Seitenwände, die mit den inneren Seitenwänden der ersten Seitenwandsperrstruktur 126 in Eingriff sind. Die zweiten äußeren Seitenwände der oberen Bumping-Struktur 124 erstrecken sich teilweise vertikal entlang der inneren Seitenwände der ersten Seitenwandsperrstruktur 126. Die zweiten äußeren Seitenwände der oberen Bumping-Struktur 124 sind zwischen den ersten äußeren Seitenwänden der oberen Bumping-Struktur 124 angeordnet. In weiteren Ausführungsformen weist die obere Bumping-Struktur 124 eine erste untere Oberfläche auf, die mit der oberen Oberfläche der unteren Bumping-Struktur 122 in Eingriff ist, und eine zweite untere Oberfläche, die mit der oberen Oberfläche der ersten Seitenwandsperrstruktur 126 in Eingriff ist. Die zweite untere Oberfläche der oberen Bumping-Struktur 124 ist über der ersten unteren Oberfläche der oberen Bumping-Struktur 124 angeordnet. In noch weiteren Ausführungsformen erstreckt sich die zweite untere Oberfläche der oberen Bumping-Struktur 124 seitlich um die erste untere Oberfläche der oberen Bumping-Struktur 124 in einem durchgehenden geschlossenen Pfad.
  • 5 veranschaulicht eine vergrößerte Querschnittsansicht mancher anderer Ausführungsformen des Bereichs 128 (siehe z.B. 1) von 1.
  • Wie in 5 gezeigt, kann die untere Bumping-Struktur 122 teilweise über der ersten Seitenwandsperrstruktur 126 angeordnet sein. In manchen Ausführungsformen weist die obere Oberfläche der unteren Bumping-Struktur 122 einen ersten konkaven Abschnitt und einen ersten ringförmigen Abschnitt auf. Der erste ringförmige Abschnitt erstreckt sich seitlich um den ersten konkaven Abschnitt in einem durchgehenden geschlossenen Pfad. In manchen Ausführungsformen ist der erste ringförmige Abschnitt direkt über der ersten Seitenwandsperrstruktur 126 angeordnet. In weiteren Ausführungsformen ist ein unterster Punkt des ersten konkaven Abschnitts über der oberen Oberfläche der ersten Seitenwandsperrstruktur 126 angeordnet. In anderen Ausführungsformen ist der unterste Punkt des ersten konkaven Abschnitts unter der oberen Oberfläche der ersten Seitenwandsperrstruktur 126 angeordnet.
  • In manchen Ausführungsformen weist die untere Oberfläche der oberen Bumping-Struktur 124 einen zweiten konkaven Abschnitt und einen zweiten ringförmigen Abschnitt auf. Der zweite konkave Abschnitt greift in den ersten konkaven Abschnitt ein und der zweite ringförmige Abschnitt greift in den ersten ringförmigen Abschnitt ein. Der zweite ringförmige Abschnitt erstreckt sich seitlich um den zweiten konkaven Abschnitt in einem durchgehenden geschlossenen Pfad. In manchen Ausführungsformen ist der zweite ringförmige Abschnitt direkt über dem ersten ringförmigen Abschnitt angeordnet. In weiteren Ausführungsformen ist ein unterster Punkt des zweiten konkaven Abschnitts über der oberen Oberfläche der ersten Seitenwandsperrstruktur 126 angeordnet. In anderen Ausführungsformen ist der unterste Punkt des zweiten konkaven Abschnitts unter der oberen Oberfläche der ersten Seitenwandsperrstruktur 126 angeordnet.
  • In manchen Ausführungsformen weist die obere Oberfläche der oberen Bumping-Struktur 124 einen dritten konkaven Abschnitt und einen dritten ringförmigen Abschnitt auf. Der dritte ringförmige Abschnitt erstreckt sich seitlich um den drittem konkaven Abschnitt in einem durchgehenden geschlossenen Pfad. In manchen Ausführungsformen ist der dritte ringförmige Abschnitt direkt über dem ersten ringförmigen Abschnitt und/oder dem zweiten ringförmigen Abschnitt angeordnet. Ein unterster Punkt des dritten konkaven Abschnitts ist unter der oberen Oberfläche der zweiten dielektrischen Struktur 118 angeordnet.
  • Ein oberster Punkt des dritten ringförmigen Abschnitts ist an oder unter dem obersten Punkt der zweiten dielektrischen Struktur 118 angeordnet. Da der oberste Punkt des dritten ringförmigen Abschnitts an oder unter dem obersten Punkt der zweiten dielektrischen Struktur 118 angeordnet ist, weist die obere Bumping-Struktur 124 keine „Zaunstruktur“ 502 auf (veranschaulicht als eine gepunktete Linie, um zusätzlichen Kontext bereitzustellen), die sich über die obere Oberfläche der zweiten dielektrischen Struktur 118 erstreckt. Daher kann die Bumping-Struktur 120 die Bondfähigkeit der IC 100 an einen transparenten Bildschirm (z.B. einen Glasbildschirm) und/oder ein Trägersubstrat (z.B. einen Trägerwafer) verbessern. Mit anderen Worten, hätte die Bumping-Struktur 120 die „Zaunstruktur“ 502, wäre die „Zaunstruktur“ 502 ein Hochbelastungspunkt, der eine negative Auswirkung auf die Bondfähigkeit der IC 100 an einen transparenten Bildschirm und/oder ein Trägersubstrat hätte (weil z.B. der Hochbelastungspunkt Rissbildung/Splittern/Delaminierung des transparenten Bildschirms verursachen würde). In manchen Ausführungsformen ist der oberste Punkt des dritten ringförmigen Abschnitts nicht über dem obersten Punkt der zweiten dielektrischen Struktur 118 angeordnet. Da der oberste Punkt des dritten ringförmigen Abschnitts nicht über dem obersten Punkt der zweiten dielektrischen Struktur 118 angeordnet ist, weist die obere Bumping-Struktur 124 keine „Zaunstruktur“ 502 auf, die sich über die obere Oberfläche der zweiten dielektrischen Struktur 118 erstreckt. Daher kann die Bumping-Struktur 120 die Bondfähigkeit der IC 100 an einen transparenten Bildschirm (z.B. einen Glasbildschirm) und/oder ein Trägersubstrat (z.B. einen Trägerwafer) verbessern.
  • 6 veranschaulicht eine Querschnittsansicht mancher anderer Ausführungsformen der IC 100 von 1.
  • Wie in 6 gezeigt, kann die IC 100 mehrere Bumping-Strukturen aufweisen, , die über der Interconnect-Struktur 114 und der ILD-Struktur 112 angeordnet sind. Die Bumping-Strukturen der mehreren Bumping-Strukturen sind elektrisch an die Interconnect-Struktur 114 gekoppelt. In manchen Ausführungsformen sind Bumping-Strukturen der mehreren Bumping-Strukturen über mehrere obere leitfähige Pads jeweils elektrisch an die Interconnect-Struktur 114 gekoppelt. Jede der Bumping-Strukturen der mehreren Bumping-Strukturen weist eine untere Bumping-Struktur 122, eine obere Bumping-Struktur 124 und eine erste Seitenwandsperrstruktur 126 auf. Es ist klar, dass in manchen Ausführungsformen die Bumping-Struktur 120 die einzige Bumping-Struktur ist, die auf der IC 100 angeordnet ist (z.B. weist die IC 100 nur eine Bumping-Struktur auf).
  • 7 veranschaulicht eine Querschnittsansicht mancher anderer Ausführungsformen der IC 100 von 1.
  • Wie in 7 gezeigt, weist die IC 100 ein Trägersubstrat 702 auf, das über der Bumping-Struktur 120, der ILD-Struktur 112 und dem Halbleitersubstrat 102 angeordnet ist. Das Trägersubstrat 702 kann an die zweite dielektrische Struktur 118 und/oder die obere Bumping-Struktur 124 gebondet werden. In manchen Ausführungsformen kann das Trägersubstrat 702 zum Beispiel ein Polyimidsubstrat, Halbleitersubstrat oder dergleichen sein. Da die IC 100 die Bumping-Struktur 120 aufweist, besteht eine verbesserte Bond-Grenzfläche zwischen dem Trägersubstrat 702 und der IC 100, wodurch Ausbeute verbessert wird (z.B. durch Verhindern eines Schadens an der IC 100 während des Bondens der IC 100 an das Trägersubstrat 702).
  • 8 veranschaulicht eine Querschnittsansicht mancher anderer Ausführungsformen der IC 100 von 1.
  • Wie in 8 gezeigt, weist die IC 100 einen Bildschirm 802 auf, der über der Bumping-Struktur 120, der ILD-Struktur 112 und dem Halbleitersubstrat 102 angeordnet ist. Der Bildschirm 802 ist an die IC 100 gebondet. Der Bildschirm weist eine transparente Bonding-Schicht 804 (z.B. Silikongel, Urethan oder manchen anderen geeigneten Klebstoff) und eine transparente Deckstruktur 806 (z.B. ein Deckglas, einen Berührungsbildschirm oder dergleichen) auf. Die transparente Bonding-Schicht 804 ist zwischen der transparenten Deckstruktur 806 und sowohl der Bumping-Struktur 120 als auch der zweiten dielektrischen Struktur 118 angeordnet. Da die IC 100 die Bumping-Struktur 120 aufweist, besteht eine verbesserte Bond-Grenzfläche zwischen dem Bildschirm 802 und der IC 100, wodurch Ausbeute verbessert wird (z.B. durch Verhindern eines Schadens an der IC 100 und/oder dem Bildschirm 802 während des Bondens der IC 100 an den Bildschirm 802).
  • 9 veranschaulicht eine Querschnittsansicht mancher Ausführungsformen einer Anzeigevorrichtung 900, die manche Ausführungsformen der IC 100 von 1 umfasst.
  • Wie in 9 gezeigt, weist die Anzeigevorrichtung 900 die IC 100 und mehrere lichtemittierende ICs 902a-c auf. Zum Beispiel weist die Anzeigevorrichtung eine erste lichtemittierende IC 902a, eine zweite lichtemittierende IC 902b und eine dritte lichtemittierende IC 902c auf. Die lichtemittierenden ICs 902a-c weisen eine oder mehrere lichtemittierende Strukturen 904a-c auf (z.B. lichtemittierende Diode (LED), MikroLED usw.). Zum Beispiel weist die erste lichtemittierende IC 902a eine erste lichtemittierende Struktur 904a auf, die zweite lichtemittierende IC 902b weist eine zweite lichtemittierende Struktur 904b auf und die dritte lichtemittierende IC 902c weist eine dritte lichtemittierende Struktur 904c auf Die lichtemittierenden ICs 902a-c können eine oder mehrere Halbleitervorrichtungen aufweisen (der besseren Darstellung wegen in 9 nicht veranschaulicht), die auf einem Halbleitersubstrat (der besseren Darstellung wegen in 9 nicht veranschaulicht) angeordnet sind und elektrisch an die eine oder mehreren lichtemittierenden Strukturen 904a-c gekoppelt sind.
  • Die eine oder mehreren lichtemittierenden Strukturen 904a-c sind konfiguriert, Licht mit einer spezifischen Wellenlänge durch den Bildschirm 802 zu emittieren (z.B. durch Pfeile in 9 veranschaulicht). In manchen Ausführungsformen ist das Licht, das durch die eine oder mehreren lichtemittierenden Strukturen 904a-c emittiert wird, farbiges Licht. Zum Beispiel ist die erste lichtemittierende Struktur 904a konfiguriert, rotes Licht zu emittieren, die zweite lichtemittierende Struktur 904b ist konfiguriert, grünes Licht zu emittieren, und die dritte lichtemittierende Struktur 904c ist konfiguriert, blaues Licht zu emittieren.
  • Die IC 100 und die mehreren lichtemittierenden ICs 902a-c sind an den Bildschirm 802 gebondet. Da die IC 100 die Bumping-Struktur 120 aufweist, besteht eine verbesserte Bond-Grenzfläche zwischen dem Bildschirm 802 und der IC 100. Da zum Beispiel die obere Bumping-Struktur 124 keine „Zaunstruktur“ 502 aufweist (siehe z.B. 5). die sich über die obere Oberfläche der zweiten dielektrischen Struktur 118 erstreckt, ist die Bond-Grenzfläche zwischen der IC 100 und dem Bildschirm 802 verbessert. Die verbesserte Bond-Grenzfläche kann Robustheit der Anzeigevorrichtung 900 (z.B. Beständigkeit des Bildschirms 802 gegen Rissbildung/Splittern/Delaminieren in Reaktion auf eine bestimmte mechanische Kraft, die auf die transparente Deckstruktur 806 ausgeübt wird) und/oder Ausbeute der Anzeigevorrichtung 900 verbessern. Zum Beispiel kann die verbesserte Bond-Grenzfläche die Robustheit der Anzeigevorrichtung 900 und/oder Ausbeute der Anzeigevorrichtung 900 verbessern, weil die Bumping-Struktur 120 Hochbelastungspunkte verringert, die Rissbildung/Splittern/Delaminierung des Bildschirms 802 während der Herstellung (oder während Verwendung durch den Konsumenten) der Anzeigevorrichtung 900 verursachen könnten (z.B. da die Verringerung in Hochbelastungspunkten ein Ausmaß an mechanischer Kraft erhöht, die auf die transparente Deckstruktur 806 ausgeübt werden kann, bevor Rissbildung/Splittern/Delaminieren des Bildschirms 802 eintreten).
  • In manchen Ausführungsformen sind ein oder mehrere zweite leitfähige Merkmale 906 (z.B. leitfähige Leitungen) in der transparenten Deckstruktur 806 angeordnet. Das eine oder die mehreren zweiten leitfähigen Merkmale 906 sind konfiguriert, die lichtemittierenden ICs 902a-c elektrisch an die IC 100 zu koppeln. In manchen Ausführungsformen ist die transparente Bonding-Schicht 804 konfiguriert, elektrische Verbindungen (durch eine gepunktete Linie in 9 veranschaulicht) zwischen dem einen oder den mehreren zweiten leitfähigen Merkmalen 906, der IC 100 und den lichtemittierenden ICs 902a-c bereitzustellen. In weiteren Ausführungsformen ist die Bumping-Struktur 120 elektrisch an das eine oder die mehreren zweiten leitfähigen Merkmale 906 gekoppelt. In noch weiteren Ausführungsformen sind Eingabe/Ausgabe-Strukturen (I/O-Strukturen) (der besseren Darstellung wegen in 9 nicht veranschaulicht) der lichtemittierende ICs 902a-c elektrisch an das eine oder die mehreren zweiten leitfähigen Merkmale 906 gekoppelt. Es ist klar, dass in manchen Ausführungsformen ein Füllermaterial zwischen der IC 100 und den lichtemittierenden ICs 902a-c angeordnet ist, um strukturelle Stütze zwischen der IC 100 und den lichtemittierenden ICs 902a-c bereitzustellen.
  • In manchen Ausführungsformen weist die IC 100 einen Steuerschaltkreis für die Anzeigevorrichtung 900 auf. Zum Beispiel ist der Steuerschaltkreis konfiguriert, elektrische Signale (z.B. Spannungen) an die lichtemittierenden ICs 902a-c bereitzustellen, sodass die Anzeigevorrichtung 900 ein gewünschtes Bild anzeigt. In weiteren Ausführungsformen weist die IC 100 keine lichtemittierenden Strukturen auf. In solchen Ausführungsformen kann die IC 100 nur einen Schaltkreis zum Steuern der lichtemittierenden ICs 902a-c aufweisen.
  • 10A-10B veranschaulichen verschiedene Ansichten mancher anderer Ausführungsformen der Anzeigevorrichtung 900 von 9. 10A veranschaulicht eine isometrische Ansicht mancher anderer Ausführungsformen der Anzeigevorrichtung von 9. 10B veranschaulicht eine Querschnittsansicht mancher Ausführungsformen der Anzeigevorrichtung von 10A entlang Linie A-A von 10A.
  • Wie in 10A-10B gezeigt, können die IC 100 und die lichtemittierenden ICs 902a-c in einem Feld (z.B. 5x5 Feld) angeordnet werden. In manchen Ausführungsformen kann die IC 100 in einer Mitte des Feldes angeordnet sein. Es ist klar, dass in anderen Ausführungsformen die IC 100 anderswo in dem Feld (oder außerhalb des Feldes) angeordnet sein kann. Es ist ferner klar, dass die Anzeigevorrichtung 900 Felder in anderen Größen aufweisen kann (z.B. ein 4x4 Feld, 7x7 Feld usw.). Die IC 100 ist elektrisch an die lichtemittierenden ICs 902a-c des Felds (z.B. über ein oder mehrere zweite leitfähige Merkmale 906 (der Deutlichkeit wegen in 10A-10B nicht dargestellt) gekoppelt. Die IC 100 ist konfiguriert, elektrische Signale (z.B. Spannungen) jeder der lichtemittierenden ICs 902a-c bereitzustellen, so dass die Anzeigevorrichtung 900 ein gewünschtes Bild anzeigt.
  • Der Bildschirm 802 erstreckt sich kontinuierlich über die IC 100 und die lichtemittierenden ICs 902a-c. Jede der lichtemittierenden ICs 902a-c und die IC 100 ist an den Bildschirm 802 gebondet. Es ist klar, dass die Anzeigevorrichtung 900 eine beliebige Anzahl von Feldern aufweisen kann, von welchen jedes die IC 100 und die lichtemittierenden ICs 902a-c aufweist, die an den Bildschirm 802 gebondet sind. Zum Beispiel kann die Anzeigevorrichtung ein erstes Feld, das eine erste IC (z.B. IC 100) und erste mehrere lichtemittierende ICs (z.B. lichtemittierende ICs 902a-c) aufweist, und ein zweites Feld aufweisen, das an einer Seite des ersten Feldes angeordnet ist und eine zweite IC (z.B. IC 100) und zweite mehrere lichtemittierende ICs (z.B. lichtemittierende ICs 902a-c) aufweist. Die erste IC ist konfiguriert, die ersten mehreren lichtemittierenden ICs zu steuern, und die zweite IC ist konfiguriert, die zweiten mehreren lichtemittierenden ICs zu steuern. Abhängig von einer gewünschten Anzeigegröße der Anzeigevorrichtung 900 weist die Anzeigevorrichtung 900 eine vordefinierte Anzahl von Feldern auf, die in einem größeren Feld angeordnet sind, sodass die Anzeigevorrichtung 900 die gewünschte Anzeigegröße hat (z.B. 1,5'', 1,7'', 5,8'', 6,1'', 6,5'' 10,2'', 10,5'', 12,9'', 15,4'', 17'', 35'', 42'', 48'' 55'', 65'', 75'' usw.).
  • 11A-11B bis 24A-24B veranschaulichen eine Reihe von Querschnittsansichten mancher Ausführungsformen eines Verfahrens zum Bilden mancher Ausführungsformen der IC 100 von 1. Figuren mit einem Suffix „A“ (z.B. 11A) veranschaulichen eine Reihe von Querschnittsansichten mancher Ausführungsformen des Verfahrens zum Bilden mancher Ausführungsformen der IC 100 von 1. Figuren mit einem Suffix „B“ (z.B. 11B) veranschaulichen eine Reihe von vergrößerten Querschnittsansichten eines Bereichs einer entsprechenden Figur mit einem Suffix „A“. Zum Beispiel veranschaulicht 11B eine vergrößerte Querschnittsansicht des Bereichs 128 von 11A, 12B veranschaulicht eine vergrößerte Querschnittsansicht des Bereichs 128 von 12A und so weiter.
  • Wie in 11A-11B gezeigt, wird ein Werkstück 1102 empfangen. Das Werkstück 1102 weist ein Halbleitersubstrat 102 auf. Eine oder mehrere Halbleitervorrichtungen 104 werden auf/in dem Halbleitersubstrat 102 angeordnet. Eine ILD-Struktur 112 wird über dem Halbleitersubstrat und der einen oder mehreren Halbleitervorrichtungen 104 angeordnet. Eine Interconnect-Struktur 114 wird in der ILD-Struktur 112 eingebettet und über dem Halbleitersubstrat 102 angeordnet. Die Interconnect-Struktur 114 weist ein oberes leitfähiges Pad 114p auf.
  • In manchen Ausführungsformen weist ein Verfahren zum Bilden des Werkstücks 1102 Bilden der einen oder mehreren Halbleitervorrichtungen 104 durch Bilden von Paaren von Source/Drain-Gebieten in dem Halbleitersubstrat 102 (z.B. durch Ionenimplantation) auf. Danach werden Gate-Dielektrika und Gate-Elektroden über dem Halbleitersubstrat 102 und zwischen den Paaren von Source/Drain-Gebieten gebildet (z.B. mittels Abscheidungs-/Wachstumsprozessen und Ätzprozessen). Eine erste ILD-Schicht wird dann über der einen oder den mehreren Halbleitervorrichtungen 104 gebildet und Kontaktöffnungen werden in der ersten ILD-Schicht gebildet. Ein leitfähiges Material (z.B. W) wird auf der ersten ILD-Schicht und in den Kontaktöffnungen gebildet. Danach wird ein Planarisierungsprozess (z.B. chemischmechanisches Polieren (CMP)) in das leitfähige Material durchgeführt, um leitfähige Kontakte (z.B. Metallkontakte) in der ersten ILD-Schicht zu bilden.
  • Dann wird eine zweite ILD-Schicht über der ersten ILD-Schicht und den leitfähigen Kontakten gebildet und erste leitfähige Leitungsgräben werden in der zweiten ILD-Schicht gebildet. Ein leitfähiges Material (z.B. Cu) wird auf der zweiten ILD-Schicht und in den ersten leitfähigen Leitungsgräben gebildet. Danach wird ein Planarisierungsprozess (z.B. CMP) in das leitfähige Material durchgeführt, um leitfähige Leitungen (z.B. Metall 1) in der zweiten ILD zu bilden. Dann wird eine dritte ILD-Schicht über der zweiten ILD-Schicht und der leitfähigen Leitung gebildet und leitfähige Durchgangsöffnungen werden in der dritten ILD-Schicht gebildet. Ein leitfähiges Material (z.B. Cu) wird auf der dritten ILD-Schicht und in den leitfähigen Durchgangskontaktierungsöffnungen gebildet. Danach wird ein Planarisierungsprozess (z.B. CMP) in das leitfähige Material durchgeführt, um leitfähige Durchkontaktierungen (z.B. Metalldurchkontaktierungen) in der dritten ILD-Schicht zu bilden. Die oben angeführten Prozesse zum Bilden der leitfähigen Leitung und der leitfähigen Durchkontaktierungen können beliebig oft wiederholt werden, um die ILD-Struktur 112 und die Interconnect-Struktur 114 eingebettet in der ILD-Struktur 112 zu bilden.
  • Wie ebenso in 11A-11B gezeigt, wird eine erste dielektrische Schicht 1104 über dem Halbleitersubstrat 102, der ILD-Struktur 112 und der Interconnect-Struktur 114 gebildet. Die erste dielektrische Schicht 1104 bedeckt das obere leitfähige Pad 114p. In manchen Ausführungsformen weist die erste dielektrische Schicht 1104 ein Nitrid (z.B. SiN), ein Oxid (z.B. SiO2), ein Oxy-nitrid (z.B. SiOxNY), manches andere dielektrische Material oder eine Kombination der zuvor genannten auf. In weiteren Ausführungsformen ist die erste dielektrische Schicht 1104 SiN. Die erste dielektrische Schicht 1104 kann durch Abscheiden der ersten dielektrischen Schicht 1104 auf der ILD-Struktur 112 und dem oberen leitfähigen Pad 114p gebildet werden. In manchen Ausführungsformen kann die erste dielektrische Schicht 1104 zum Beispiel durch chemische Dampfphasenabscheidung (CVD), physikalische Dampfphasenabscheidung (PVD), Atomlagenabscheidung (ALD), einen anderen Abscheidungsprozess oder eine Kombination der zuvor genannten abgeschieden werden.
  • Wie ebenso in 11A-11B gezeigt, wird eine zweite dielektrische Schicht 1106 über der ersten dielektrischen Schicht 1104 gebildet. In manchen Ausführungsformen weist die zweite dielektrische Schicht 1106 ein Oxid (z.B. SiO2), ein Nitrid (z.B. SiN), ein Oxy-nitrid (z.B. SiOxNY), manches andere dielektrische Material oder eine Kombination der zuvor genannten auf. In weiteren Ausführungsformen ist die zweite dielektrische Schicht 1106 SiO2. Die zweite dielektrische Schicht 1106 kann durch Abscheiden der zweiten dielektrischen Schicht 1106 auf der ersten dielektrischen Schicht 1104 gebildet werden. In manchen Ausführungsformen kann die zweite dielektrische Schicht 1106 zum Beispiel durch CVD, PVD, ALD, einen anderen Abscheidungsprozess oder eine Kombination der zuvor genannten abgeschieden werden.
  • Wie in 12A-12B gezeigt, wird eine zweite dielektrische Struktur 118 über der ersten dielektrischen Schicht 1104 gebildet. Die zweite dielektrische Struktur 118 wird mit inneren Seitenwänden gebildet, die seitlich beabstandet sind. In manchen Ausführungsformen sind die inneren Seitenwände der zweiten dielektrischen Struktur 118 innerhalb eines äußersten Umfangs des oberen leitfähigen Pads 114p angeordnet. In anderen Ausführungsformen sind eine oder mehrere der inneren Seitenwände der zweiten dielektrischen Struktur 118 außerhalb des äußersten Umfangs des oberen leitfähigen Pads 114p angeordnet. In weiteren Ausführungsformen sind die inneren Seitenwände der zweiten dielektrischen Struktur im Wesentlichen vertikal.
  • In manchen Ausführungsformen weist ein Prozess zur Bildung der zweiten dielektrischen Struktur 118 Bilden einer strukturierten Maskierungsschicht (nicht gezeigt) auf der zweiten dielektrischen Schicht 1106 auf (siehe z.B. 11A-11B). In weiteren Ausführungsformen kann die strukturierte Maskierungsschicht durch Bilden einer Maskierungsschicht (nicht gezeigt) über der zweiten dielektrischen Schicht 1106 gebildet werden, wobei die Maskierungsschicht einer Struktur (z.B. mittels Fotolithografie) ausgesetzt wird, und die Maskierungsschicht entwickelt wird, um die strukturierte Maskierungsschicht zu bilden. Danach, wenn die strukturierte Maskierungsschicht vor Ort ist, wird ein Ätzprozess (z.B. Nass-/Trockenätzen) auf der zweiten dielektrischen Schicht 1106 durchgeführt, um unmaskierte Abschnitte der zweiten dielektrischen Schicht 1106 zu entfernen, um dadurch die zweite dielektrische Struktur 118 zu bilden. Die zweite dielektrische Struktur 118 entspricht dem Abschnitt der zweiten dielektrischen Schicht 1106, der über der ersten dielektrischen Schicht 1104 nach Durchführung des Ätzprozesses auf der zweiten dielektrischen Schicht 1106 verbleibt. Anschließend kann die strukturierte Maskierungsschicht abgezogen werden.
  • Nachdem die zweite dielektrische Struktur 118 gebildet wurde, wird eine dritte Öffnung 1202 in der zweiten dielektrischen Struktur 118 und über dem oberen leitfähigen Pad 114p angeordnet. Die dritte Öffnung 1202 ist durch einen ersten zentralen Abschnitt einer oberen Oberfläche der ersten dielektrischen Schicht 1104 und die inneren Seitenwände der zweiten dielektrischen Struktur 118 definiert. Der erste zentrale Abschnitt der oberen Oberfläche der ersten dielektrischen Schicht 1104 ist direkt zwischen den inneren Seitenwänden der zweiten dielektrischen Struktur 118 angeordnet. In manchen Ausführungsformen ist eine oberste Grenze der dritten Öffnung 1202 an (oder unter) einer oberen Oberfläche der zweiten dielektrischen Struktur 118 angeordnet. In weiteren Ausführungsformen ist die dritte Öffnung 1202 mit einem äußersten Umfang gebildet, der innerhalb des äußersten Umfangs des oberen leitfähigen Pads 114p angeordnet ist. In anderen Ausführungsformen ist die dritte Öffnung 1202 so gebildet, dass der äußerste Umfang der dritten Öffnung 1202 mindestens teilweise außerhalb des äußersten Umfangs des oberen leitfähigen Pads 114p gebildet ist.
  • Wie in 13A-13B gezeigt, ist eine Sperrschicht 1302 über der zweiten dielektrischen Struktur 118 und der ersten dielektrischen Schicht 1104 gebildet. Die Sperrschicht 1302 ist gebildet, um die Seitenwände der dritten Öffnung 1202, den ersten zentralen Abschnitt der oberen Oberfläche der ersten dielektrischen Schicht 1104 und die obere Oberfläche der zweiten dielektrischen Struktur 118 auszukleiden. In manchen Ausführungsformen kann die Sperrschicht 1302 zum Beispiel, Ti, TiN, manches andere Material, das Diffusion von Atomen vom oberen leitfähigen Pad 114p zu der oberen Bumping-Struktur 124 ausreichen blockiert, oder eine Kombination der zuvor genannten enthalten. Die Sperrschicht 1302 kann als eine konforme Schicht gebildet werden. In weiteren Ausführungsformen umfasst ein Prozess zur Bildung der Sperrschicht 1302 Abscheiden der Sperrschicht 1302 auf der zweiten dielektrischen Struktur 118, auf der ersten dielektrischen Schicht 1104 und Auskleiden der Seitenwände der dritten Öffnung 1202. Die Sperrschicht 1302 kann zum Beispiel durch CVD, PVD, ALD, Sputtern, einen anderen Abscheidungsprozess oder eine Kombination der zuvor genannten abgeschieden werden.
  • Wie in 14A-14B gezeigt, wird eine zweite Seitenwandsperrstruktur 1402 entlang der Seitenwände der dritten Öffnung 1202 gebildet. In manchen Ausführungsformen wird die zweite Seitenwandsperrstruktur 1402 mit einer Höhe gebildet, die im Wesentlichen dieselbe ist wie eine Höhe der dritten Öffnung 1202. In weiteren Ausführungsformen umfasst ein Prozess zur Bildung der zweiten Seitenwandsperrstruktur 1402 Durchführen eines Ätzprozesses auf der Sperrschicht 1302 (siehe z.B. 13A-13B), um die Sperrschicht 1302 von horizontalen Oberflächen zu entfernen, wobei die Sperrschicht 1302 entlang der Seitenwände der dritten Öffnung 1202 als die zweite Seitenwandsperrstruktur 1402 verbleibt.
  • Wie in 15A-15B gezeigt, wird eine Hartmaskenschicht 1502 über der zweiten dielektrischen Struktur 118, der ersten dielektrischen Schicht 1104 und der zweiten Seitenwandsperrstruktur 1402 gebildet. Die Hartmaskenschicht 1502 wird mindestens teilweise in der dritten Öffnung 1202 gebildet und kleidet innere Seitenwände der zweiten Seitenwandsperrstruktur 1402 aus. Die Hartmaskenschicht 1502 weist eine erste Dichte auf und die zweite dielektrische Struktur 118 weist eine zweite Dichte auf, die geringer als die erste Dichte ist. In manchen Ausführungsformen ist die Hartmaskenschicht 1502 eine konforme Schicht. Die Hartmaskenschicht 1502 kann zum Beispiel ein Oxid (z.B. SiO2), ein Nitrid (z.B. SiN), ein Oxy-nitrid (z.B. SiOxNY) oder dergleichen sein oder dieses aufweisen. In weiteren Ausführungsformen ist die Hartmaskenschicht SiO2. In noch weiteren Ausführungsformen ist die Hartmaskenschicht 1502 ein Hochtemperaturoxid (HTO) (z.B. SiO2, gebildet durch einen Hochtemperaturabscheidungs-/Wachstumsprozess). Die Hartmaskenschicht 1502 kann mit einer Dicke kleiner oder gleich 100 Angström (Ä) gebildet sein.
  • In manchen Ausführungsformen umfasst ein Prozess zur Bildung der Hartmaskenschicht 1502 Abscheiden der Hartmaskenschicht 1502 auf der zweiten dielektrischen Struktur 118, auf der ersten dielektrischen Schicht 1104 und auf den inneren Seitenwänden der zweiten Seitenwandsperrstruktur 1402. Die Hartmaskenschicht 1502 kann zum Beispiel durch CVD, PVD, ALD, Sputtern, einen anderen Abscheidungsprozess oder eine Kombination der zuvor genannten abgeschieden werden. In weiteren Ausführungsformen wird die Hartmaskenschicht in einer Bearbeitungskammer bei einer Temperatur höher als 400°C gebildet.
  • Wie in 16A-16B dargestellt, wird eine erste Maskierungsstruktur 1602 über der Hartmaskenschicht 1502 und der zweiten dielektrischen Struktur 118 gebildet. Die erste Maskierungsstruktur 1602 wird in der dritten Öffnung 1202 gebildet(siehe z.B. 15A-15B). In manchen Ausführungsformen füllt die erste Maskierungsstruktur 1602 die dritte Öffnung 1202 vollständig. Die erste Maskierungsstruktur 1602 kann mit einer im Wesentlichen planaren oberen Oberfläche gebildet werden, die über einer oberen Oberfläche der Hartmaskenschicht 1502 gebildet ist. In manchen Ausführungsformen kann die erste Maskierungsstruktur 1602 zum Beispiel einen positiven Fotolack, einen negativen Fotolack oder dergleichen aufweisen. In weiteren Ausführungsformen ist die obere Oberfläche der ersten Maskierungsstruktur 1602 eine oberste Oberfläche der ersten Maskierungsstruktur 1602. In noch weiteren Ausführungsformen ist die obere Oberfläche der Hartmaskenschicht 1502 eine oberste Oberfläche der Hartmaskenschicht 1502.
  • In manchen Ausführungsformen umfasst ein Prozess zur Bildung der ersten Maskierungsstruktur 1602 Abscheiden einer Maskierungsschicht (nicht gezeigt) (z.B. positiver Fotolack, negativer Fotolack oder dergleichen) auf der Hartmaskenschicht 1502 und Füllen der dritten Öffnung 1202. Die Maskierungsschicht kann durch CVD, PVD, ALD, einen Rotationsbeschichtungsprozess, einen Sprühbeschichtungsprozess, einen Walzenbeschichtungsprozess, einen Tauchbeschichtungsprozess einen anderen Abscheidungsprozess oder eine Kombination der zuvor genannten abgeschieden werden. Die Maskierungsschicht wird dann elektromagnetischer Strahlung (z.B. Ultraviolettlicht (UV-Licht)) ausgesetzt, um dadurch die erste Maskierungsstruktur 1602 zu bilden. In manchen Ausführungsformen kann die Maskierungsschicht einer Struktur elektromagnetischer Strahlung (z.B. mittels Fotolithografie) ausgesetzt und dann entwickelt werden, wodurch die erste Maskierungsstruktur 1602 mit der Struktur gebildet wird.
  • Wie in 17A-17B gezeigt, wird eine zweite Maskierungsstruktur 1702 über der ersten dielektrischen Schicht 1104 und in der zweiten dielektrischen Struktur 118 gebildet. Die zweite Maskierungsstruktur 1702 wird direkt zwischen den inneren Seitenwänden der zweiten Seitenwandsperrstruktur 1402 gebildet. In manchen Ausführungsformen wird die zweite Maskierungsstruktur 1702 mit einer oberen Oberfläche gebildet, die unter der oberen Oberfläche der zweiten dielektrischen Struktur 118 angeordnet ist. In weiteren Ausführungsformen wird die zweite Maskierungsstruktur 1702 direkt über dem oberen leitfähigen Pad 114p gebildet. In noch weiteren Ausführungsformen ist die obere Oberfläche der zweiten Maskierungsstruktur 1702 eine oberste Oberfläche der zweiten Maskierungsstruktur 1702.
  • In manchen Ausführungsformen umfasst ein Prozess zur Bildung der zweiten Maskierungsstruktur 1702 Durchführen eines ersten Ätzprozesses 1704 (z.B. Nass-/Trockenätzprozess) auf der ersten Maskierungsstruktur 1602 (siehe z.B. 16A-16B). Der erste Ätzprozess 1704 entfernt einen oberen Abschnitt der ersten Maskierungsstruktur 1602, wodurch ein unterer Abschnitt der ersten Maskierungsstruktur 1602 zwischen den inneren Seitenwänden der zweiten Seitenwandsperrstruktur 1402 als die zweite Maskierungsstruktur 1702 verbleibt. In manchen Ausführungsformen ist der erste Ätzprozess 1704 ein Trockenätzprozess (z.B. reaktives Ionenätzen). In weiteren Ausführungsformen kann der erste Ätzprozess 1704 ein Trockenätzprozess sein, der Sauerstoff als ein Bearbeitungsgas (und/oder Ätzmittel) verwendet (z.B. Sauerstoffplasmaätzen, Sauerstoffplasmaveraschen usw.).
  • Wie in 18A-18B gezeigt, wird eine Hartmaskenstruktur 1802 über der ersten dielektrischen Schicht 1104 und in der zweiten dielektrischen Struktur 118 gebildet. Die Hartmaskenstruktur 1802 wird direkt zwischen den inneren Seitenwänden der zweiten Seitenwandsperrstruktur 1402 gebildet und trennt die zweite Maskierungsstruktur 1702 von der zweiten Seitenwandsperrstruktur 1402. In manchen Ausführungsformen wird die Hartmaskenstruktur 1802 mit einer oberen Oberfläche gebildet, die m Wesentlichen mit der oberen Oberfläche der zweiten Maskierungsstruktur 1702 planar ist. In anderen Ausführungsformen wird die Hartmaskenstruktur 1802 so gebildet, dass die obere Oberfläche der Hartmaskenstruktur 1802 über (oder unter) der oberen Oberfläche der zweiten Maskierungsstruktur 1702 angeordnet ist. In weiteren Ausführungsformen ist die obere Oberfläche der Hartmaskenstruktur 1802 eine oberste Oberfläche der Hartmaskenstruktur 1802.
  • In manchen Ausführungsformen umfasst ein Prozess zur Bildung der Hartmaskenstruktur 1802 Durchführen eines zweiten Ätzprozesses 1804 (z.B. Nass-/Trockenätzprozess) auf der Hartmaskenschicht 1502 (siehe z.B. 17A-17B). Der zweite Ätzprozess 1804 entfernt einen oberen Abschnitt der Hartmaskenschicht 1502, wodurch ein unterer Abschnitt der Hartmaskenschicht 1502, der die zweite Maskierungsstruktur 1702 von der zweiten Seitenwandsperrstruktur 1402 trennt, als die Hartmaskenstruktur 1802 verbleibt.
  • In manchen Ausführungsformen ist der zweite Ätzprozess 1804 eine Nassätzprozess. In weiteren Ausführungsformen ist der zweite Ätzprozess 1804 ein Nassätzprozess, der Fluorwasserstoffsäure (HF) als ein Ätzmittel verwendet. In solchen Ausführungsformen umfasst der Nassätzprozess Aussetzen der Hartmaskenschicht 1502 einer ersten Lösung, die HF enthält. Die erste Lösung kann eine Konzentration von etwa ein Prozent HF aufweisen. Es ist klar, dass die erste Lösung eine andere Konzentration von HF aufweisen kann (z.B. mehr/weniger als etwa ein Prozent HF). In weiteren solchen Ausführungsformen wird die Hartmaskenschicht 1502 der ersten Lösung für ein erstes Zeitintervall ausgesetzt. In noch weiteren solchen Ausführungsformen kann das erste Zeitintervall etwa sechzig Sekunden sein. Wenn das erste Zeitintervall etwa sechzig Sekunden ist, kann eine Höhe der Hartmaskenstruktur 1802 so kontrolliert werden, dass die obere Oberfläche der Hartmaskenstruktur 1802 im Wesentlichen planar mit der oberen Oberfläche der zweiten Maskierungsstruktur 1702 ist; wenn das erste Zeitintervall länger/kürzer als etwa sechzig Sekunden ist, kann die Höhe der Hartmaskenstruktur 1802 verringert/vergrößert werden, sodass die obere Oberfläche der Hartmaskenstruktur 1802 unter/über der oberen Oberfläche der zweiten Maskierungsstruktur 1702 angeordnet ist. Es ist klar, dass das erste Zeitintervall jedes Zeitintervall sein kann (z.B. länger als sechzig Sekunden), das ausreichend ist, um die Hartmaskenstruktur 1802 mit einer vordefinierten Höhe zu bilden.
  • Wie in 19A-19B dargestellt, wird eine erste Seitenwandsperrstruktur 126 über der ersten dielektrischen Schicht 1104 und in der zweiten dielektrischen Struktur 118 gebildet. Die erste Seitenwandsperrstruktur 126 wird direkt zwischen inneren Seitenwänden der zweiten dielektrischen Struktur 118 gebildet und trennt die Hartmaskenstruktur 1802 von den inneren Seitenwänden der zweiten dielektrischen Struktur 118. In manchen Ausführungsformen wird die erste Seitenwandsperrstruktur 126 mit einer oberen Oberfläche gebildet, die im Wesentlichen planar ist.
  • Die erste Seitenwandsperrstruktur 126 wird so gebildet, dass sie sich vertikal mit einer ersten Distanz D1 von einer oberen Oberfläche der ersten dielektrischen Schicht 1104 zu der oberen Oberfläche der zweiten dielektrischen Struktur 118 erstreckt. Die obere Oberfläche der zweiten dielektrischen Struktur 118 ist vertikal von der oberen Oberfläche der zweiten dielektrischen Struktur 118 durch eine zweite Distanz D2 beabstandet. Die erste Distanz D1 ist kleiner als die zweite Distanz D2. In manchen Ausführungsformen ist die erste Distanz D1 zwischen zehn Prozent und fünfzig Prozent der zweiten Distanz D2.
  • In manchen Ausführungsformen umfasst ein Prozess zur Bildung der ersten Seitenwandsperrstruktur 126 Durchführen eines dritten Ätzprozesses 1903 (z.B. Trocken-/Nassätzprozess) auf der zweiten Seitenwandsperrstruktur 1402 (siehe z.B. 18A-18B). Der dritte Ätzprozess 1903 entfernt einen oberen Abschnitt der zweiten Seitenwandsperrstruktur 1402, wodurch die erste Seitenwandsperrstruktur 126 gebildet wird. In manchen Ausführungsformen verringert der dritte Ätzprozess eine Höhe der zweiten Seitenwandsperrstruktur 1402 zwischen fünfzig Prozent und neunzig Prozent, wodurch die erste Seitenwandsperrstruktur 126 gebildet wird. Die Höhe der Hartmaskenstruktur 1802 und/oder die Höhe der zweiten Maskierungsstruktur 1702 stellt ein Mittel zum Steuern des dritten Ätzprozesses 1903 bereit, wodurch es möglich ist, die erste Seitenwandsperrstruktur 126 zu bilden, die sich vertikal mit der ersten Distanz D1 von der oberen Oberfläche der ersten dielektrischen Schicht 1104 zu der oberen Oberfläche der zweiten dielektrischen Struktur 118 erstreckt.
  • In manchen Ausführungsformen ist der dritte Ätzprozess 1903 ein Nassätzprozess. In weiteren Ausführungsformen ist der dritte Ätzprozess 1903 eine Nassätzprozess, der Wasserstoffperoxid (H2O2) als ein Ätzmittel verwendet. In solchen Ausführungsformen umfasst der Nassätzprozess Aussetzen der zweiten Seitenwandsperrstruktur 1402 einer zweiten Lösung, die H,0, enthält. Die zweite Lösung hat eine andere chemische Zusammensetzung als die erste Lösung. Die zweite Lösung kann eine Konzentration von etwa dreißig Prozent H2O2 aufweisen. Es ist klar, dass die zweite Lösung eine andere Konzentration von H2O2 (z.B. mehr/weniger als etwa dreißig Prozent H2O2) aufweisen kann. In weiteren solchen Ausführungsformen wird die zweite Seitenwandsperrstruktur 1402 der zweiten Lösung für ein zweites Zeitintervall ausgesetzt. In noch weiteren solchen Ausführungsformen kann das zweite Zeitintervall etwa dreißig Sekunden sein. Wenn das zweite Zeitintervall etwa dreißig Sekunden ist, wird die erste Seitenwandsperrstruktur 126 gebildet, die sich vertikal mit der ersten Distanz D1 von der oberen Oberfläche der ersten dielektrischen Schicht 1104 zu der oberen Oberfläche der zweiten dielektrischen Struktur 118 erstreckt; wenn das zweite Zeitintervall länger/kürzer als etwa dreißig Sekunden ist, wird die erste Seitenwandsperrstruktur 126 gebildet, die sich vertikal mit einer dritten Distanz, die ungleich der ersten Distanz D1 ist, von der oberen Oberfläche der ersten dielektrischen Schicht 1104 zu der oberen Oberfläche der zweiten dielektrischen Struktur 118 erstreckt. Es ist klar, dass das zweite Zeitintervall jedes Zeitintervall (z.B. länger/kürzer als dreißig Sekunden) sein kann, das ausreichend ist, um die erste Seitenwandsperrstruktur 126 zu bilden, die sich vertikal über die erste Distanz D1 von der oberen Oberfläche der ersten dielektrischen Schicht 1104 zu der oberen Oberfläche der zweiten dielektrischen Struktur 118 erstreckt.
  • Wie auch in 19A-19B gezeigt, wird eine dritte Maskierungsstruktur 1904 direkt zwischen den inneren Seitenwänden der Hartmaskenstruktur 1802 gebildet. In manchen Ausführungsformen wird die dritte Maskierungsstruktur 1904 mit einer oberen Oberfläche gebildet, die unter der oberen Oberfläche der Hartmaskenstruktur 1802 angeordnet ist. In weiteren Ausführungsformen ist die obere Oberfläche der dritten Maskierungsstruktur 1904 eine oberste Oberfläche der dritten Maskierungsstruktur 1904.
  • Wie ebenso in 19A-19B gezeigt, wird eine Spalte 1906 zwischen der dritten Maskierungsstruktur 1904 und der Hartmaskenstruktur 1802 gebildet. Die Spalte 1906 ist eine Lücke von Material, die zwischen der dritten Maskierungsstruktur 1904 und der Hartmaskenstruktur 1802 angeordnet ist. In manchen Ausführungsformen sind Seitenwände der Spalte 1906 durch äußere Seitenwände der dritten Maskierungsstruktur 1904 und die inneren Seitenwände der Hartmaskenstruktur 1802 definiert. In weiteren Ausführungsformen erstreckt sich die Spalte 1906 mindestens teilweise von der oberen Oberfläche der dritten Maskierungsstruktur 1904 zu einer unteren Oberfläche der dritten Maskierungsstruktur 1904. In anderen Ausführungsformen erstreckt sich die Spalte 1906 vollständig von der oberen Oberfläche der dritten Maskierungsstruktur 1904 zu der unteren Oberfläche der dritten Maskierungsstruktur 1904. In noch weiteren Ausführungsformen umgibt die Spalte 1906 seitlich die dritte Maskierungsstruktur 1904.
  • In manchen Ausführungsformen umfasst ein Prozess zur Bildung der dritten Maskierungsstruktur 1904 und der Spalte 1906 Durchführen des dritten Ätzprozesses an der zweiten Maskierungsstruktur 1702. Der dritte Ätzprozess 1903 entfernt einen oberen Abschnitt der zweiten Maskierungsstruktur 1702 und einen äußeren Abschnitt der zweiten Maskierungsstruktur 1702, wodurch die dritte Maskierungsstruktur 1904 gebildet wird. Da der dritte Ätzprozess 1903 die äußeren Abschnitte der zweiten Maskierungsstruktur 1702 entfernt, wird die Spalte 1906 zwischen der dritten Maskierungsstruktur 1904 und der Hartmaskenstruktur 1802 gebildet.
  • Weiter, da der dritte Ätzprozess 1903 mit der Hartmaskenstruktur 1802 und der zweiten Maskierungsstruktur 1702 in Position über der ersten dielektrischen Schicht 1104 durchgeführt wird, wird die Spalte 1906 zwischen der Hartmaskenstruktur 1802 und der dritten Maskierungsstruktur 1904 gebildet. Wenn die Hartmaskenstruktur 1802 nicht in Position ist, kann die Spalte 1906 zwischen der zweiten Maskierungsstruktur 1702 und der ersten Seitenwandsperrstruktur 126 gebildet werden. Wenn die Spalte 1906 zwischen der zweiten Maskierungsstruktur 1702 und der ersten Seitenwandsperrstruktur 126 ist, kann ein Abschnitt der ersten dielektrischen Schicht 1104 unbeabsichtigt entfernt werden, wodurch Herstellungskosten erhöht werden, ohne einen Nutzen zu bringen.
  • Wie in 20A-20B gezeigt, wird die dritte Maskierungsstruktur 1904 (siehe z.B. 19A-19B) entfernt. Die dritte Maskierungsstruktur 1904 wird von der Hartmaskenstruktur 1802 entfernt. In manchen Ausführungsformen umfasst ein Prozess zum Entfernen der dritten Maskierungsstruktur 1904 Durchführen eines vierten Ätzprozesses 2002 (z.B. Nass-/Trockenätzprozess) an der dritten Maskierungsstruktur 1904. In weiteren Ausführungsformen ist der vierte Ätzprozess 2002 ein Trockenätzprozess (z.B. reaktives Ionenätzen). In noch weiteren Ausführungsformen kann der vierte Ätzprozess 2002 ein Trockenätzprozess sein, der Sauerstoff als ein Bearbeitungsgas (und/oder Ätzmittel) verwendet (z.B. Sauerstoffplasmaätzen, Sauerstoffplasmaveraschen usw.).
  • Wie in 21A-21B gezeigt, wird die Hartmaskenstruktur 1802 (siehe z.B. 20A-20B) entfernt. Die Hartmaskenstruktur 1802 wird von der ersten Seitenwandsperrstruktur 126 und der ersten dielektrischen Schicht 1104 entfernt. In manchen Ausführungsformen umfasst ein Prozess zum Entfernen der Hartmaskenstruktur 1802 Durchführen eines fünften Ätzprozesses 2102 (z.B. Nass-/Trockenätzprozess) an der Hartmaskenstruktur 1802.
  • In manchen Ausführungsformen ist der fünfte Ätzprozess 2102 eine Nassätzprozess. In weiteren Ausführungsformen ist der fünfte Ätzprozess 2102 ein Nassätzprozess, der HF als ein Ätzmittel verwendet. In solchen Ausführungsformen umfasst der Nassätzprozess Aussetzen der dritten Maskierungsstruktur 1904 einer dritten Lösung, die HF aufweist. Die dritte Lösung kann eine Konzentration von etwa ein Prozent HF aufweisen. Es ist klar, dass die dritte Lösung eine andere Konzentration von HF aufweisen kann (z.B. mehr/weniger als etwa ein Prozent HF). Die dritte Lösung kann eine selbe chemische Zusammensetzung wie die erste Lösung haben. In anderen Ausführungsformen kann die dritte Lösung eine andere chemische Zusammensetzung (z.B. andere Konzentration von HF) wie die erste Lösung haben. In weiteren solchen Ausführungsformen wird die dritte Maskierungsstruktur 1904 der dritten Lösung für ein drittes Zeitintervall ausgesetzt. In noch weiteren solchen Ausführungsformen ist das dritte Zeitintervall im Wesentlichen dasselbe wie das erste Zeitintervall. In anderen Ausführungsformen kann das dritte Zeitintervall länger als (oder kürzer als) das erste Zeitintervall sein. Es ist klar, dass in manchen Ausführungsformen die dritte Maskierungsstruktur 1904 und die Hartmaskenstruktur 1802 durch einen selben Ätzprozess entfernt werden können.
  • Nachdem die dritte Maskierungsstruktur 1904 und die Hartmaskenstruktur 1802 entfernt wurden, wird eine vierte Öffnung 2104 in der zweiten dielektrischen Struktur 118 und über dem oberen leitfähigen Pad 114p angeordnet. Die vierte Öffnung 2104 ist durch eine ersten oberen Abschnitt der inneren Seitenwände der zweiten dielektrischen Struktur 118, die obere Oberfläche der ersten Seitenwandsperrstruktur 126, die inneren Seitenwände der ersten Seitenwandsperrstruktur 126 und einen zweiten zentralen Abschnitt der oberen Oberfläche der ersten dielektrischen Schicht 1104 definiert. Der zweite zentrale Abschnitt der oberen Oberfläche der ersten dielektrischen Schicht 1104 ist direkt zwischen den inneren Seitenwänden der ersten Seitenwandsperrstruktur 126 angeordnet. Die vierte Öffnung 2104 weist ein unteres Gebiet und ein oberes Gebiet auf, das über dem unteren Gebiet angeordnet ist. In manchen Ausführungsformen ist das untere Gebiet der vierten Öffnung 2104 durch die inneren Seitenwände der ersten Seitenwandsperrstruktur 126 und den zweiten zentralen Abschnitt der oberen Oberfläche der ersten dielektrischen Schicht 1104 definiert. In weiteren Ausführungsformen ist das obere Gebiet der vierten Öffnung 2104 durch den ersten oberen Abschnitt der inneren Seitenwände der zweiten dielektrischen Struktur 118 und die obere Oberfläche der ersten Seitenwandsperrstruktur 126 definiert. In weiteren Ausführungsformen ist eine oberste Grenze des oberen Gebiets der vierten Öffnung 2104 an (oder unter) der oberen Oberfläche der zweiten dielektrischen Struktur 118 angeordnet. In noch weiteren Ausführungsformen ist eine oberste Grenze des unteren Gebiets der vierten Öffnung 2104 an (oder unter) der oberen Oberfläche der ersten Seitenwandsperrstruktur 126 angeordnet.
  • Wie in 22A-22B gezeigt, wird eine erste dielektrische Struktur 116 zwischen der zweiten dielektrischen Struktur 118 und der ILD-Struktur 112 gebildet. Die erste dielektrische Struktur 116 wird auch zwischen der ersten Seitenwandsperrstruktur 126 und dem oberen leitfähigen Pad 114p gebildet. Die erste dielektrische Struktur 116 wird mit inneren Seitenwänden gebildet, die seitlich beabstandet sind. In manchen Ausführungsformen sind die inneren Seitenwände der ersten dielektrischen Struktur 116 im Wesentlichen mit den inneren Seitenwänden der ersten Seitenwandsperrstruktur 126 ausgerichtet. In weiteren Ausführungsformen sind die inneren Seitenwände der ersten dielektrischen Struktur 116 im Wesentlichen vertikal.
  • In manchen Ausführungsformen umfasst ein Prozess zur Bildung der ersten dielektrischen Struktur 116 Durchführen eines Ätzprozesses (z.B. Trocken-/Nassätzprozess) an der ersten dielektrischen Schicht 1104 (siehe z.B. 21A-21B). Der Prozess zur Bildung der ersten dielektrischen Struktur 116 entfernt ein zentrales Gebiet der ersten dielektrischen Schicht 1104, wodurch die erste dielektrische Schicht 1104 gebildet wird. Das zentrale Gebiet der ersten dielektrischen Schicht 1104 ist mindestens teilweise zwischen den inneren Seitenwänden der ersten Seitenwandsperrstruktur 126 angeordnet. In weiteren Ausführungsformen dienen während des Ätzprozesses die zweite dielektrische Struktur 118 und die erste Seitenwandsperrstruktur 126 als eine Maskierungsstruktur, sodass der Ätzprozess das zentrale Gebiet der ersten dielektrischen Schicht 1104 entfernt, wodurch maskierte Abschnitte der ersten dielektrischen Schicht 1104 vor Ort als die erste dielektrische Struktur 116 verbleiben.
  • Nachdem die erste dielektrische Struktur 116 gebildet wurde, wird eine fünfte Öffnung 2202 in der ersten dielektrischen Struktur 116 und zwischen der vierten Öffnung 2104 und dem oberen leitfähigen Pad 114p angeordnet. Die fünfte Öffnung 2202 ist durch einen dritten zentralen Abschnitt einer oberen Oberfläche des oberen leitfähigen Pads 114p und die inneren Seitenwände der ersten dielektrischen Struktur 116 definiert. In manchen Ausführungsformen ist eine oberste Grenze der fünften Öffnung 2202 an (oder unter) einer oberen Oberfläche der ersten dielektrischen Struktur 116 angeordnet. In manchen Ausführungsformen ist ein äußerer Umfang der fünften Öffnung 2202 innerhalb eines äußeren Umfangs der vierten Öffnung 2104 angeordnet.
  • Wie in 23A-23B gezeigt, wird eine untere Bumping-Struktur 122 über der ILD-Struktur 112 und dem oberen leitfähigen Pad 114p gebildet. In manchen Ausführungsformen wird die untere Bumping-Struktur 122 auf dem oberen leitfähigen Pad 114p gebildet. Die untere Bumping-Struktur 122 wird zwischen den inneren Seitenwänden der ersten dielektrischen Struktur 116 und den inneren Seitenwänden der ersten Seitenwandsperrstruktur 126 gebildet. In manchen Ausführungsformen wird die untere Bumping-Struktur 122 mit einer oberen Oberfläche gebildet, die im Wesentlichen mit der oberen Oberfläche der ersten Seitenwandsperrstruktur 126 koplanar ist. In anderen Ausführungsformen wird die untere Bumping-Struktur 122 so gebildet, dass die obere Oberfläche der unteren Bumping-Struktur 122 über (oder unter) der oberen Oberfläche der ersten Seitenwandsperrstruktur 126 angeordnet ist. In weiteren Ausführungsformen wird die untere Bumping-Struktur 122 in Kontakt mit der oberen Oberfläche des oberen leitfähigen Pads 114p, den inneren Seitenwänden der ersten dielektrischen Struktur 116 und den inneren Seitenwänden der ersten Seitenwandsperrstruktur 126 gebildet. In weiteren Ausführungsformen wird die untere Bumping-Struktur 122 in Kontakt mit den inneren Seitenwänden der zweiten dielektrischen Struktur 118 gebildet.
  • In manchen Ausführungsformen umfasst ein Prozess zur Bildung der unteren Bumping-Struktur 122 Abscheiden eines ersten leitfähigen Materials auf dem oberen leitfähigen Pad 114p in der fünften Öffnung 2202 (siehe z.B. 22A-22B) und teilweise in der vierten Öffnung 2104 (z.B. dem unteren Gebiet der vierten Öffnung 2104), wodurch die untere Bumping-Struktur 122 über dem oberen leitfähigen Pad 114p gebildet wird und sich vertikal zu der oberen Oberfläche der zweiten dielektrischen Struktur 118 erstreckt. In manchen Ausführungsformen kann das erste leitfähige Material zum Beispiel Ni, eine Ni-Legierung, manches andere geeignete Metall oder eine Kombination der zuvor genannten sein oder dieses aufweisen. Das erste leitfähige Material kann zum Beispiel durch CVD, PVD, ALD, Sputtern, elektrochemisches Plattieren, elektroloses Plattieren, einen anderen Abscheidungsprozess, oder eine Kombination der zuvor genannten abgeschieden werden. In weiteren Ausführungsformen wird das erste leitfähige Material durch einen Elektroplattierungsprozess abgeschieden.
  • Wie in 24A-24B gezeigt, wird eine obere Bumping-Struktur 124 über der unteren Bumping-Struktur 122 und der ersten Seitenwandsperrstruktur 126 gebildet. In manchen Ausführungsformen wird die obere Bumping-Struktur 124 auf der unteren Bumping-Struktur 122 und auf der ersten Seitenwandsperrstruktur 126 gebildet. Die obere Bumping-Struktur 124 wird zwischen den inneren Seitenwänden der zweiten dielektrischen Struktur 118 gebildet. Die obere Bumping-Struktur 124 wird mit einer oberen Oberfläche gebildet, die im Wesentlichen koplanar mit der obere Oberflächen der zweiten dielektrischen Struktur 118 (oder unter dieser angeordnet) ist. In manchen Ausführungsformen wird die obere Bumping-Struktur 124 so gebildet, dass die obere Oberfläche der oberen Bumping-Struktur 124 sich nicht über die obere Oberfläche der zweiten dielektrischen Struktur 118 erstreckt. In weiteren Ausführungsformen wird die obere Bumping-Struktur 124 in Kontakt mit der oberen Oberfläche der unteren Bumping-Struktur 122 und den inneren Seitenwänden der zweiten dielektrischen Struktur 118 gebildet. In weiteren Ausführungsformen wird die obere Bumping-Struktur 124 in Kontakt mit der oberen Oberfläche der ersten Seitenwandsperrstruktur 126 gebildet. In noch weiteren Ausführungsformen wird die obere Bumping-Struktur 124 in Kontakt mit den inneren Seitenwänden der ersten Seitenwandsperrstruktur 126 gebildet.
  • In manchen Ausführungsformen umfasst ein Prozess zur Bildung der oberen Bumping-Struktur 124 Abscheiden eines zweiten leitfähigen Materials auf der unteren Bumping-Struktur 122, auf der ersten Seitenwandsperrstruktur 126 und teilweise in der vierten Öffnung 2104 (z.B. das obere Gebiet der vierten Öffnung 2104 (siehe z.B. 23A-23B)), wodurch die obere Bumping-Struktur 124 sowohl über der unteren Bumping-Struktur 122 als auch der ersten Seitenwandsperrstruktur 126 gebildet wird und sich vertikal zu der oberen Oberfläche der zweiten dielektrischen Struktur 118 erstreckt. Das zweite leitfähige Material ist anders als das erste leitfähige Material. In manchen Ausführungsformen kann das zweite leitfähige Material zum Beispiel Au, Pt, manches andere geeignete Metall oder eine Kombination der zuvor genannten sein oder dieses aufweisen. In weiteren Ausführungsformen ist das erste leitfähige Material Ni und das zweite leitfähige Material ist Au. Das zweite leitfähige Material kann zum Beispiel durch CVD, PVD, ALD, Sputtern, elektrochemisches Plattieren, elektroloses Plattieren, einen anderen Abscheidungsprozess oder eine Kombination der zuvor genannten abgeschieden werden. In weiteren Ausführungsformen wird das zweite leitfähige Material durch einen Elektroplattierungsprozess abgeschieden.
  • In manchen Ausführungsformen ist nach Bildung der oberen Bumping-Struktur 124 die Bildung der Bumping-Struktur 120 vollendet. Die Bumping-Struktur 120 weist die untere Bumping-Struktur 122 und die obere Bumping-Struktur 124 auf. In weiteren Ausführungsformen ist nach Bildung der oberen Bumping-Struktur 124 die Bildung der IC 100 vollendet.
  • 25 veranschaulicht ein Ablaufdiagramm 2500 mancher Ausführungsformen eines Verfahrens zum Bilden mancher Ausführungsformen der IC 100 von 1. Während das Ablaufdiagramm 2500 von 25 hier als eine Reihe von Vorgängen oder Ereignissen veranschaulicht und beschrieben ist, ist klar, dass die veranschaulichte Reihung solcher Vorgänge oder Ereignisse nicht in einem einschränkenden Sinn auszulegen ist. Zum Beispiel können manche Vorgänge in anderen Reihenfolgen und/oder gleichzeitig mit anderen Vorgängen oder Ereignissen abgesehen von jenen, die hier veranschaulicht und/oder beschrieben sind, eintreten. Weiter müssen nicht alle veranschaulichten Vorgänge einen oder mehrere Aspekte oder Ausführungsformen der vorliegenden Beschreibung implementieren und einer oder mehrere der hier gezeigten Vorgänge können in einem Vorgang oder mehreren separaten Vorgängen und/oder Phasen ausgeführt werden.
  • In Vorgang 2502 wird eine erste dielektrische Struktur über einer ersten dielektrischen Schicht und über einem Werkstück gebildet, wo das Werkstück einen oberen leitfähigen Pad aufweist, wo die erste dielektrische Schicht zwischen der ersten dielektrischen Struktur und dem Werkstück angeordnet ist und wo innere Seitenwände der ersten dielektrischen Struktur Seitenwände einer Öffnung definieren, die in der ersten dielektrischen Struktur und über dem oberen leitfähigen Pad angeordnet ist. 11A-11B bis 12A-12B veranschaulichen eine Reihe verschiedener Querschnittsansichten mancher Ausführungsformen entsprechend Vorgang 2502.
  • In Vorgang 2504 wird eine erste Seitenwandsperrstruktur über der ersten dielektrischen Schicht und entlang der Seitenwände der Öffnung gebildet. 13A-13B bis 14A-14B veranschaulichen eine Reihe verschiedener Querschnittsansichten mancher Ausführungsformen entsprechend Vorgang 2504.
  • In Vorgang 2506 wird eine Maskierungsstruktur über der ersten dielektrischen Schicht und zwischen den inneren Seitenwänden der ersten Seitenwandsperrstruktur gebildet. 15A-15B bis 17A-17B veranschaulichen eine Reihe verschiedener Querschnittsansichten mancher Ausführungsformen entsprechend Vorgang 2506.
  • In Vorgang 2508 wird eine Hartmaskenstruktur über der ersten dielektrischen Schicht und zwischen den inneren Seitenwänden der ersten Seitenwandsperrstruktur gebildet, wo die Hartmaskenstruktur die Maskierungsstruktur sowohl von der ersten Seitenwandsperrstruktur als auch der ersten dielektrischen Struktur trennt. 15A-15B bis 18A-18B veranschaulichen eine Reihe verschiedener Querschnittsansichten mancher Ausführungsformen entsprechend Vorgang 2508.
  • In Vorgang 2510 wird eine zweite Seitenwandsperrstruktur zwischen den inneren Seitenwänden der ersten dielektrischen Struktur und über der ersten dielektrischen Schicht durch Entfernen eines oberen Abschnitts der ersten Seitenwandsperrstruktur gebildet. 19A-19B veranschaulichen verschiedene Querschnittsansichten mancher Ausführungsformen entsprechend Vorgang 2510.
  • In Vorgang 2512 wird eine zweite dielektrische Struktur zwischen dem Werkstück und sowohl der ersten dielektrischen Struktur als auch der zweiten Seitenwandsperrstruktur gebildet. 20A-20B bis 22A-22B veranschaulichen eine Reihe verschiedener Querschnittsansichten mancher Ausführungsformen entsprechend Vorgang 2512.
  • In Vorgang 2514 wird eine untere Bumping-Struktur über dem oberen leitfähigen Pad gebildet, wo die untere Bumping-Struktur elektrisch an das obere leitfähige Pad gekoppelt ist und wo die untere Bumping-Struktur sich vertikal durch die zweite dielektrische Struktur und vertikal entlang innerer Seitenwände der zweiten Seitenwandsperrstruktur erstreckt. 23A-23B veranschaulichen verschiedene Querschnittsansichten mancher Ausführungsformen entsprechend Vorgang 2514.
  • In Vorgang 2516 wird eine obere Bumping-Struktur über der unteren Bumping-Struktur, über der zweiten Seitenwandsperrstruktur und zwischen den inneren Seitenwänden der ersten dielektrischen Struktur gebildet. 24A-24B veranschaulichen verschiedene Querschnittsansichten mancher Ausführungsformen entsprechend Vorgang 2516.
  • 26A-26B bis 28A-28B veranschaulichen eine Reihe verschiedener Ansichten mancher Ausführungsformen eines Verfahrens zum Bilden eines ersten vereinzelten Dies, der manche Ausführungsformen der IC 100 von 1 umfasst. Figuren mit einem Suffix „A“ (z.B. 26A) veranschaulichen eine Reihe von Layout-Ansichten mancher Ausführungsformen des Verfahrens zum Bilden eines ersten vereinzelten Dies, der manche Ausführungsformen der IC 100 von 1 umfasst. Figuren mit einem Suffix „B“ (z.B. 26B) veranschaulichen eine Reihe von Querschnittsansichten einer entsprechenden Figur mit Suffix „A“ entlang Linie B-B der entsprechenden Figur. Zum Beispiel veranschaulicht 26B eine Querschnittsansicht der IC 100 von 26A entlang Linie B-B von 26A, 27B veranschaulicht eine Querschnittsansicht der IC 100 von 27A entlang Linie B-B von 27A, und so weiter.
  • Wie in 26A-26B gezeigt, sind mehrere ICs (der klaren Veranschaulichung wegen nicht bezeichnet) auf einem Halbleiterwafer 2602 angeordnet. Die mehreren ICs sind auf dem Halbleiterwafer 2602 in einem Feld angeordnet. Die IC 100 ist eine der mehreren ICs. In manchen Ausführungsformen weist jede der ICs der mehreren ICs eine Bumping-Struktur (z.B. die Bumping-Struktur 120) auf, die eine untere Bumping-Struktur (z.B. die untere Bumping-Struktur 122) und eine obere Bumping-Struktur (z.B. die obere Bumping-Struktur 124) aufweist, die mindestens teilweise in einer zweiten dielektrischen Struktur (z.B. der zweiten dielektrischen Struktur 118) angeordnet ist. Der Halbleiterwafer 2602 weist eine Art von Halbleiterkörper auf (z.B. monokristallines Silizium/CMOS-Bulk, Silizium-Germanium (SiGe), Silizium-auf-Isolator (SOI) usw.). In manchen Ausführungsformen ist der Halbleiterwafer 2602 scheibenförmig.
  • Wie in 27A-27B gezeigt, wird ein Trägerwafer 2702 an den Halbleiterwafer 2602 gebondet. In manchen Ausführungsformen ist der Trägerwafer 2702 scheibenförmig. Der Trägerwafer 2702 kann zum Beispiel ein Polyimidwafer, Halbleiterwafer oder dergleichen sein. In manchen Ausführungsformen umfasst ein Prozess zum Bonden des Trägerwafers 2702 an den Halbleiterwafer 2602 Bonding des Trägerwafers 2702 an die zweiten dielektrischen Strukturen (z.B. über einen temporären Bondingprozess) der mehreren ICs und/oder die oberen Bumping-Strukturen der mehreren ICs. Da die ICs der mehreren ICs die Bumping-Strukturen aufweisen, kann der Prozess zum Bonden des Trägerwafers 2702 an den Halbleiterwafer 2602 (z.B. durch Bonden des Trägerwafers 2702 an die zweiten dielektrischen Strukturen der mehreren ICs und/oder die oberen Bumping-Strukturen der mehreren ICs) verbessert werden, da oberste Punkte der oberen Bumping-Strukturen an oder unter obersten Punkten der zweiten dielektrischen Strukturen angeordnet sind, wodurch Ausbeute verbessert wird (z.B. durch Verhindern eines Schadens an den ICs während des Bondens, Verhindern eines unbeabsichtigten Debondings des Trägerwafers usw.).
  • Wie in 28A-28B gezeigt, wird, mit dem Trägerwafer 2702 an den Halbleiterwafer 2602 gebondet, ein Wafervereinzelungsprozess an dem aneinander gebondeten Trägerwafer 2702 und Halbleiterwafer 2602 durchgeführt (siehe z.B. 27A-27B), um die ICs der mehreren ICs aus dem aneinander gebondeten Trägerwafer 2702 und Halbleiterwafer 2602 zu vereinzeln, wodurch erste mehrere vereinzelte Dies gebildet werden. Die ersten mehreren vereinzelten Dies weisen jeweils die mehreren ICs auf. Zum Beispiel wird die IC 100 aus dem aneinander gebondeten Trägerwafer 2702 und Halbleiterwafer 2602 vereinzelt, um einen ersten vereinzelten Die 2802 zu bilden, der die IC 100 umfasst. In manchen Ausführungsformen umfasst der Wafervereinzelungsprozess Durchführen einer Reihe von Schnitten in dem aneinander gebondeten Trägerwafer 2702 und Halbleiterwafer 2602, um mehrere Ritzlinien 2804 zu bilden, von welchen jede an einer Seite der ICs der mehreren ICs angeordnet ist. Anschließend wird eine mechanische Kraft auf den aneinander gebondeten Trägerwafer 2702 und Halbleiterwafer 2602 aufgebracht, um die ICs der mehreren ICs zu vereinzeln, wodurch die ersten mehreren vereinzelten Dies gebildet werden. In weiteren Ausführungsformen können die Schnitte zum Beispiel durch mechanisches Sägen, Laserschneiden oder dergleichen durchgeführt werden.
  • In manchen Ausführungsformen weist, nach Bildung der mehreren vereinzelten Dies, jeder der vereinzelten Dies der mehreren vereinzelten Dies ein Halbleitersubstrat und ein Trägersubstrat auf. Zum Beispiel weist der erste vereinzelte Die 2802 das Halbleitersubstrat 102 und das Trägersubstrat 702 auf (siehe z.B. 7A). In manchen Ausführungsformen ist das Halbleitersubstrat 102 ein Abschnitt des Halbleiterwafers 2602, der aus dem Halbleiterwafer 2602 durch den Wafervereinzelungsprozess vereinzelt wurde. In weiteren Ausführungsformen ist das Trägersubstrat 702 ein Abschnitt des Trägerwafers 2702, der aus dem Trägerwafer 2702 durch den Wafervereinzelungsprozess vereinzelt wurde. Der erste vereinzelte Die 2802 kann ein quadratisches (oder rechteckiges) Layout aufweisen. Das Halbleitersubstrat 102 kann ein quadratisches (oder rechteckiges) Layout aufweisen. Das Trägersubstrat 702 kann ein quadratisches (oder rechteckiges) Layout aufweisen. In manchen Ausführungsformen sind das Layout des Halbleitersubstrats 102 und das Layout des Trägersubstrats 702 im Wesentlichen dasselbe (z.B. mit einer Fläche und einer Layout-Form, die im Wesentlichen dieselben sind). Nach Bildung des ersten vereinzelten Dies 2802 kann das Trägersubstrat 702 von der IC 100 über einen anschließenden Entfernungsprozess entfernt (z.B. entbondet) werden. Es ist klar, dass in manchen Ausführungsformen der Trägerwafer 2702 entfernt (z.B. entbondet) werden kann, bevor der Wafervereinzelungsprozess durchgeführt wird. In solchen Ausführungsformen weisen die vereinzelten Dies der mehrere vereinzelten Dies nach Bildung der mehreren vereinzelten Dies keine Trägersubstrate auf.
  • 29 veranschaulicht eine Querschnittsansicht mancher Ausführungsformen eines Verfahrens zum Bilden eine Anzeigevorrichtung 900, die den ersten vereinzelten Die 2802 aufweist, der in 26A-26B bis 28A-28B gebildet wurde.
  • Wie in 29 gezeigt, ist der erste vereinzelte Die 2802 an einen Bildschirm 802 gebondet(siehe z.B. 8). Es ist klar, dass der erste vereinzelte Die 2802 nicht darauf beschränkt ist, die Ausführungsform der IC 100 aufzuweisen, die in 26A-26B bis 28A-28B veranschaulicht ist, sondern der erste vereinzelte Die 2802 vielmehr andere Ausführungsformen der IC 100 aufweisen kann (siehe z.B. 1-6). In manchen Ausführungsformen wird, bevor der erste vereinzelte Die 2802 an den Bildschirm 802 gebondet wird, das Trägersubstrat 702 von dem ersten vereinzelte Die 2802 (z.B. durch einen geeigneten Debonding-Prozess wie einen Laser-Debondingprozess) entfernt. In manchen Ausführungsformen weist der Bildschirm 802 eine transparente Bonding-Schicht 804 und eine transparente Deckstruktur 806 auf. In weiteren Ausführungsformen sind ein oder mehrere zweite leitfähige Merkmale 906 (z.B. leitfähige Leitungen) in der transparenten Deckstruktur 806 angeordnet. Weiter sind zweite mehrere vereinzelte Dies 2902a-b an den Bildschirm 802 gebondet. Die zweiten mehreren vereinzelten Dies 2902a-b weisen jeweils die mehreren lichtemittierenden ICs 902a-c auf. Zum Beispiel weist ein zweiter vereinzelter Die 2902a eine erste lichtemittierende IC 902a auf und ein dritter vereinzelter Die 2902b weist eine zweite lichtemittierende IC 902b auf. Es ist klar, dass in anderen Ausführungsformen eine oder mehrere der mehreren lichtemittierenden ICs 902a-c auf einem der zweiten mehreren vereinzelten Dies angeordnet sein können.
  • In manchen Ausführungsformen umfasst ein Prozess zum Bonden des ersten vereinzelten Dies 2802 und der zweiten mehreren vereinzelten Dies 2902a-b an den Bildschirm 802 ein Transferieren des ersten vereinzelten Dies 2802 und der zweiten mehreren vereinzelten Dies 2902a-b auf den Bildschirm 802 durch einen Transferprozess, wodurch der erste vereinzelte Die 2802 und die zweiten mehreren vereinzelten Dies 2902a-b an den Bildschirm 802 gebondet werden. Zum Beispiel umfasst der Transferprozess Aufnehmen des ersten vereinzelten Dies 2802, des zweiten vereinzelten Dies 2902 und des dritten vereinzelten Dies 2902b von einer ersten Stelle und Transferieren des ersten vereinzelten Dies 2802, des zweiten vereinzelten Dies 2902 und des dritten vereinzelten Dies 2902b auf die transparente Bonding-Schicht 804\, wodurch der erste vereinzelte Die 2802, der zweite vereinzelte Die 2902a und der dritte vereinzelte Die 2902b an den Bildschirm 802 gebondet werden. Da der erste vereinzelte Die 2802, der zweite vereinzelte Die 2902a und der dritte vereinzelte Die 2902b an den Bildschirm 802 gebondet sind, sind auch die IC 100, die erste lichtemittierende IC 902a und die zweite lichtemittierende IC 902b an den Bildschirm 802 gebondet.
  • In manchen Ausführungsformen kann der Transferprozess zum Beispiel ein Bestückungstransferprozess, ein Elastomer-Prägeprozess (oder Walzprozess), ein elektrostatischer Prägeprozess, viele andere geeignete Transferprozesse oder eine Kombination der zuvor genannten sein. Es ist klar, dass der erste vereinzelte Die 2802, der zweite vereinzelte Die 2902a und der dritte vereinzelte Die 2902b an den Bildschirm 802 durch mehrere Transferprozesse gebondet werden können. Der erste vereinzelte Die 2802, der zweite vereinzelte Die 2902a und der dritte vereinzelte Die 2902b sind an den Bildschirm 802 in einer vordefinierten Struktur (z.B. einem 5x5 Feld) gebondet, sodass das eine oder die mehreren zweiten leitfähigen Merkmale 906 die lichtemittierenden ICs 902a-c elektrisch an die IC 100 koppeln.
  • Da die IC 100 die Bumping-Struktur 120 aufweist, liegt eine verbesserte Bond-Grenzfläche zwischen dem ersten vereinzelten Die 2802 und dem Bildschirm 802 vor. Da zum Beispiel die obere Bumping-Struktur 124 keine „Zaunstruktur“ 502 aufweist (siehe z.B. 5), die sich über die obere Oberfläche der zweiten dielektrischen Struktur 118 erstreckt, ist die Bond-Grenzfläche zwischen dem ersten vereinzelten Die 2802 und dem Bildschirm 802 verbessert. Die verbesserte Bond-Grenzfläche kann Robustheit der Anzeigevorrichtung 900 (z.B. Beständigkeit des Bildschirms 802 gegen Rissbildung/Splittern/Delaminierung in Reaktion auf eine gegebene mechanische Kraft, die auf die transparente Deckstruktur 806 ausgeübt wird) und/oder Ausbeute der Anzeigevorrichtung 900 verbessern. Zum Beispiel kann die verbesserte Bond-Grenzfläche die Robustheit der Anzeigevorrichtung 900 und/oder Ausbeute der Anzeigevorrichtung 900 verbessern, da die Bumping-Struktur 120 Hochbelastungspunkte verringert, die Rissbildung/Splittern/Delaminierung des Bildschirms 802 während Herstellung (oder während Verwendung durch den Konsumenten) der Anzeigevorrichtung 900 verursachen können (z.B. aufgrund der Verringerung in Hochbelastungspunkten, wodurch ein Ausmaß an mechanischer Kraft erhöht wird, die auf die transparente Deckstruktur 806 vor Rissbildung/Splittern/Delaminierung des Bildschirms 802 ausgeübt werden kann).
  • 30 veranschaulicht ein Ablaufdiagramm 3000 mancher Ausführungsformen eines Verfahrens zum: (1) Bilden eines vereinzelten Dies, der manche Ausführungsformen der IC 100 von 1 aufweist; und (2) Bilden einer Anzeigevorrichtung, die den vereinzelten Die aufweist. Während das Ablaufdiagramm 3000 von 30 hier als eine Reihe von Vorgängen oder Ereignissen veranschaulicht und beschrieben ist, ist klar, dass die veranschaulichte Reihenfolge solcher Vorgänge oder Ereignisse nicht in einem einschränkenden Sinn auszulegen ist. Zum Beispiel können manche Vorgänge in anderen Reihenfolgen und/oder gleichzeitig mit anderen Vorgängen oder Ereignissen, abgesehen von den hier veranschaulichten und/oder beschriebenen erfolgen. Weiter können nicht alle veranschaulichten Vorgänge notwendig sein, um einen oder mehrere Aspekte oder Ausführungsformen der vorliegenden Beschreibung zu implementieren, und einer oder mehrere der hier gezeigten Vorgänge können in einem oder mehreren separaten Vorgängen und/oder einer oder mehreren separaten Phasen ausgeführt werden.
  • In Vorgang 3002 wird ein Halbleiterwafer empfangen, der mehrere integrierte Schaltungen (ICs) aufweist, die auf dem Halbleiterwafer angeordnet sind. 26A-26B veranschaulichen verschiedene Ansichten mancher Ausführungsformen entsprechend Vorgang 3002.
  • In Vorgang 3004 wird ein Trägerwafer an den Halbleiterwafer gebondet. 27A-27B veranschaulichen verschiedene Ansichten mancher Ausführungsformen entsprechend Vorgang 3004.
  • In Vorgang 3006 wird ein erster vereinzelter Die, der eine erste IC der mehreren ICs aufweist, durch Vereinzeln der ersten IC der mehreren ICs aus dem aneinander gebondeten Halbleiterwafer und Trägerwafer gebildet. 28A-28B veranschaulichen verschiedene Ansichten mancher Ausführungsformen entsprechend Vorgang 3006. In manchen Ausführungsformen umfasst das Verfahren 3007 zum Bilden eines vereinzelten Dies, das manche Ausführungsformen der IC von 1 umfasst, Vorgang 3002, Vorgang 3004 und Vorgang 3006.
  • In Vorgang 3008 wird der erste vereinzelte Die an einen Bildschirm gebondet. 29 veranschaulicht eine Querschnittsansicht mancher Ausführungsformen entsprechend Vorgang 3008.
  • In Vorgang 3010 wird ein zweiter vereinzelter Die, der eine lichtemittierende IC aufweist, an den Bildschirm gebondet. 29 veranschaulicht eine Querschnittsansicht mancher Ausführungsformen entsprechend Vorgang 3010. In manchen Ausführungsformen umfasst das Verfahren 3011 zum Bilden einer Anzeigevorrichtung, das den vereinzelten Die umfasst, Vorgang 3008 und Vorgang 3010.
  • In manchen Ausführungsformen stellt die vorliegende Anmeldung ein Verfahren zum Bilden einer integrierten Schaltung (IC) bereit. Das Verfahren umfasst Empfangen eines Werkstücks, das eine Interconnect-Struktur aufweist, die in einer Zwischenschichtdielektrikumstruktur (ILD-Struktur) eingebettet ist und eine erste dielektrische Schicht umfasst, die über der ILD-Struktur und der Interconnect-Struktur gebildet ist. Eine erste dielektrische Struktur wird über dem Werkstück gebildet. Eine Seitenwandsperrstruktur wird über der ersten dielektrischen Schicht und entlang innerer Seitenwände der ersten dielektrischen Struktur gebildet. Eine Hartmaskenstruktur wird über der ersten dielektrischen Schicht und entlang innerer Seitenwände der Seitenwandsperrstruktur gebildet, wobei eine Höhe der Hartmaskenstruktur geringer ist als eine Höhe der ersten dielektrischen Struktur. Nach Bildung der Hartmaskenstruktur wird ein oberer Abschnitt der Seitenwandsperrstruktur entfernt, sodass eine Höhe der Seitenwandsperrstruktur kleiner oder gleich der Höhe der Hartmaskenstruktur ist. Ein Abschnitt der ersten dielektrischen Schicht, der zwischen den inneren Seitenwänden der Seitenwandsperrstruktur angeordnet ist, wird entfernt, um eine zweite dielektrische Struktur zu bilden. Eine untere Bumping-Struktur wird über der ILD-Struktur gebildet und erstreckt sich vertikal entlang innerer Seitenwände der zweiten dielektrischen Struktur und entlang der inneren Seitenwände der Seitenwandsperrstruktur. Eine obere Bumping-Struktur wird sowohl über der unteren Bumping-Struktur als auch der Seitenwandsperrstruktur gebildet.
  • In manchen Ausführungsformen stellt die vorliegende Anmeldung eine integrierte Schaltung (IC) bereit. Die IC weist eine Zwischenschichtdielektrikumstruktur (ILD-Struktur) auf, die über einem Halbleitersubstrat angeordnet ist, wobei eine Interconnect-Struktur in der ILD-Struktur eingebettet ist. Eine erste dielektrische Struktur ist über der ILD-Struktur und der Interconnect-Struktur angeordnet, wobei ein leitfähiges Pad der Interconnect-Struktur mindestens teilweise zwischen ersten inneren Seitenwänden der ersten dielektrischen Struktur angeordnet ist. Eine zweite dielektrische Struktur ist über der ersten dielektrischen Struktur angeordnet, wobei die ersten inneren Seitenwände zwischen zweiten inneren Seitenwänden der zweiten dielektrischen Struktur angeordnet sind. Eine Seitenwandsperrstruktur ist über der ersten dielektrischen Struktur angeordnet und erstreckt sich vertikal entlang der zweiten inneren Seitenwände. Eine untere Bumping-Struktur ist über dem leitfähigen Pad und zwischen den zweiten inneren Seitenwänden angeordnet, wobei sich die untere Bumping-Struktur vertikal entlang der ersten inneren Seitenwände und entlang dritter innerer Seitenwände der Seitenwandsperrstruktur erstreckt. Eine obere Bumping-Struktur ist sowohl über der unteren Bumping-Struktur als auch der Seitenwandsperrstruktur angeordnet, wobei sich die obere Bumping-Struktur vertikal entlang der zweiten inneren Seitenwänden erstreckt, und wobei ein oberster Punkt der oberen Bumping-Struktur an oder einem obersten Punkt der zweiten dielektrischen Struktur angeordnet ist.
  • In manchen Ausführungsformen stellt die vorliegende Anmeldung ein Verfahren bereit. Das Verfahren umfasst Empfangen eines Halbleiterwafers mit mehreren integrierten Schaltungen (ICs), die auf dem Halbleiterwafer angeordnet sind, wobei: eine erste IC der mehreren ICs eine Zwischenschichtdielektrikumstruktur (ILD-Struktur), eine dielektrische Struktur, die über der ILD-Struktur angeordnet ist, und eine Bumping-Struktur, die über der ILD-Struktur und zwischen inneren Seitenwänden der dielektrischen Struktur angeordnet ist, aufweist; die Bumping-Struktur weist eine untere Bumping-Struktur und eine obere Bumping-Struktur auf; eine Seitenwandsperrstruktur ist entlang äußerer Seitenwände der unteren Bumping-Struktur angeordnet und trennt mindestens teilweise die untere Bumping-Struktur von den inneren Seitenwänden der dielektrischen Struktur; eine oberste Oberfläche der Seitenwandsperrstruktur ist im Wesentlichen koplanar mit einer obersten Oberfläche der unteren Bumping-Struktur; und die obere Bumping-Struktur ist sowohl über der unteren Bumping-Struktur als auch der Seitenwandsperrstruktur angeordnet. Ein Trägerwafer ist an den Halbleiterwafer durch Bonden des Trägerwafers an die dielektrische Struktur oder die Bumping-Struktur gebondet. Ein erster vereinzelter Die, der die erste IC aufweist, ist durch Vereinzeln der ersten IC aus dem aneinander gebondeten Halbleiterwafer und Trägerwafer gebildet.
  • Zuvor wurden Merkmale von mehreren Ausführungsformen angeführt, so dass Fachleute auf dem Gebiet die Aspekte der vorliegenden Offenbarung besser verstehen können. Fachleute auf dem Gebiet sollten zu schätzen wissen, dass sie die vorliegende Offenbarung leicht als Basis zur Gestaltung oder Modifizierung anderer Prozesse und Strukturen zur Ausführung derselben Zwecke und/oder zum Erreichen derselben Vorteile der hier vorgestellten Ausführungsformen verwenden können. Fachleute auf dem Gebiet sollten auch erkennen, dass solche äquivalenten Konstruktionen nicht vom Wesen und Umfang der vorliegenden Offenbarung abweichen und dass sie hier verschiedene Änderungen, Ersetzungen und Abänderungen vornehmen können, ohne vom Wesen und Umfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62/892646 [0001]

Claims (20)

  1. Verfahren zum Bilden einer integrierten Schaltung (IC), wobei das Verfahren umfasst: Empfangen eines Werkstücks, das eine Interconnect-Struktur aufweist, die in eine Zwischenschichtdielektrikumstruktur (ILD-Struktur) eingebettet ist, und eine erste dielektrische Schicht aufweist, die über der ILD-Struktur und der Interconnect-Struktur angeordnet ist; Bilden einer ersten dielektrischen Struktur über dem Werkstück; Bilden einer Seitenwandsperrstruktur über der ersten dielektrischen Schicht und entlang innerer Seitenwände der ersten dielektrischen Struktur; Bilden einer Hartmaskenstruktur über der ersten dielektrischen Schicht und entlang innerer Seitenwände der Seitenwandsperrstruktur, wobei eine Höhe der Hartmaskenstruktur geringer ist als eine Höhe der ersten dielektrischen Struktur; nach Bildung der Hartmaskenstruktur, Entfernen eines oberen Abschnitts der Seitenwandsperrstruktur, sodass eine Höhe der Seitenwandsperrstruktur kleiner oder gleich der Höhe der Hartmaskenstruktur ist; Entfernen eines Abschnitts der ersten dielektrischen Schicht, der zwischen den inneren Seitenwänden der Seitenwandsperrstruktur angeordnet ist, um eine zweite dielektrische Struktur zu bilden; Bilden einer unteren Bumping-Struktur über der ILD-Struktur, die sich vertikal entlang innerer Seitenwände der zweiten dielektrischen Struktur und entlang der inneren Seitenwände der Seitenwandsperrstruktur erstreckt; und Bilden einer oberen Bumping-Struktur sowohl über der unteren Bumping-Struktur als auch der Seitenwandsperrstruktur.
  2. Verfahren nach Anspruch 1, wobei: Das Entfernen des Abschnitts der ersten dielektrischen Schicht ein oberes leitfähiges Pad der Interconnect-Struktur freilegt; und die untere Bumping-Struktur sich vertikal vom oberen leitfähigen Pad erstreckt.
  3. Verfahren nach Anspruch 1 oder 2, weiter umfassend: nach dem Entfernen des oberen Abschnitts der Seitenwandsperrstruktur und vor dem Entfernen des Abschnitts der ersten dielektrischen Schicht, Entfernen der Hartmaskenstruktur.
  4. Verfahren nach einem der vorangehenden Ansprüche, wobei das Bilden der Hartmaskenstruktur umfasst: Bilden einer Hartmaskenschicht, die eine obere Oberfläche der ersten dielektrischen Struktur, die inneren Seitenwände der Seitenwandsperrstruktur und eine obere Oberfläche des Abschnitts der ersten dielektrischen Schicht auskleidet; Bilden einer Maskierungsstruktur über der Hartmaskenschicht; Entfernen eines oberen Abschnitts der Maskierungsstruktur, sodass ein unterer Abschnitt der Maskierungsstruktur über der Hartmaskenschicht verbleibt, wobei eine obere Oberfläche des unteren Abschnitts der Maskierungsstruktur sowohl unter einer obersten Oberfläche der ersten dielektrischen Struktur als auch einer obersten Oberfläche der Hartmaskenschicht angeordnet ist; und Entfernen eines oberen Abschnitts der Hartmaskenschicht, wodurch die Hartmaskenstruktur gebildet wird.
  5. Verfahren nach Anspruch 4, wobei: der obere Abschnitt der Seitenwandsperrstruktur durch einen ersten Ätzprozess entfernt wird; und der erste Ätzprozess ein äußeres Gebiet des unteren Abschnitts der Maskierungsstruktur entfernt, wodurch eine Spalte zwischen dem unteren Abschnitt der Maskierungsstruktur und der Hartmaskenschicht gebildet wird.
  6. Verfahren nach Anspruch 5, wobei: nach dem Entfernen des oberen Abschnitts der Seitenwandsperrstruktur und vor dem Bilden der unteren Bumping-Struktur sowohl der untere Abschnitt der Maskierungsstruktur als auch die Hartmaskenstruktur entfernt werden; und der obere Abschnitt der Hartmaskenschicht durch einen zweiten Ätzprozess entfernt wird; der erste Ätzprozess Aussetzen des oberen Abschnitts der Seitenwandsperrstruktur, des unteren Abschnitts der Maskierungsstruktur und der Hartmaskenstruktur gegenüber einem ersten Ätzmittel umfasst; und der zweite Ätzprozess Aussetzen der Hartmaskenschicht und des unteren Abschnitts der Maskierungsstruktur gegenüber einem zweiten Ätzmittel umfasst, das sich vom ersten Ätzmittel unterscheidet.
  7. Integrierte Schaltung (IC), aufweisend: eine Zwischenschichtdielektrikumstruktur (ILD-Struktur), die über einem Halbleitersubstrat angeordnet ist, wobei einen Interconnect-Struktur in der ILD-Struktur eingebettet ist; eine erste dielektrische Struktur, die über der ILD-Struktur und der Interconnect-Struktur angeordnet ist, wobei ein leitfähiges Pad der Interconnect-Struktur mindestens teilweise zwischen ersten inneren Seitenwänden der ersten dielektrischen Struktur angeordnet ist; eine zweite dielektrische Struktur, die über der ersten dielektrischen Struktur angeordnet ist, wobei die ersten inneren Seitenwände zwischen zweiten inneren Seitenwänden der zweiten dielektrischen Struktur angeordnet sind; eine Seitenwandsperrstruktur, die über der ersten dielektrischen Struktur angeordnet ist und sich vertikal entlang der zweiten inneren Seitenwände erstreckt; eine untere Bumping-Struktur, die über dem leitfähigen Pad und zwischen den zweiten inneren Seitenwänden angeordnet ist, wobei die untere Bumping-Struktur sich vertikal entlang der ersten inneren Seitenwände und entlang dritter innerer Seitenwände der Seitenwandsperrstruktur erstreckt; und eine obere Bumping-Struktur, die sowohl über der unteren Bumping-Struktur als auch der Seitenwandsperrstruktur angeordnet ist, wobei sich die obere Bumping-Struktur vertikal entlang der zweiten inneren Seitenwände erstreckt und wobei ein oberster Punkt der oberen Bumping-Struktur an oder unter einem obersten Punkt der zweiten dielektrischen Struktur angeordnet ist.
  8. IC nach Anspruch 7, wobei: die Seitenwandsperrstruktur Titannitrid ist; die untere Bumping-Struktur Nickel ist; und die obere Bumping-Struktur Gold ist.
  9. IC nach Anspruch 7 oder 8, wobei eine oberste Oberfläche der oberen Bumping-Struktur nicht über einer obersten Oberfläche der zweiten dielektrischen Struktur angeordnet ist.
  10. IC nach einem der Ansprüche 7 bis 9, wobei: eine oberste Oberfläche der Seitenwandsperrstruktur im Wesentlichen planar ist.
  11. IC nach einem der Ansprüche 7 bis 10, wobei: die dritten inneren Seitenwände gebogen sind; eine der dritten inneren Seitenwände sich zu einer äußeren Seitenwand der Seitenwandsperrstruktur von einer untersten Oberfläche der Seitenwandsperrstruktur zu der obersten Oberfläche der Seitenwandsperrstruktur biegt; und die eine der dritten inneren Seitenwände und die äußere Seitenwand der Seitenwandsperrstruktur beide an derselben Seite der unteren Bumping-Struktur angeordnet sind.
  12. IC nach einem der Ansprüche 7 bis 11, wobei: eine oberste Oberfläche der Seitenwandsperrstruktur zwischen einer obersten Oberfläche der zweiten dielektrischen Struktur und einer untersten Oberfläche der zweiten dielektrischen Struktur angeordnet ist.
  13. IC nach Anspruch 12, wobei: eine oberste Oberfläche der unteren Bumping-Struktur und die oberste Oberfläche der Seitenwandsperrstruktur im Wesentlichen koplanar sind; und eine oberste Oberfläche der oberen Bumping-Struktur unter der obersten Oberfläche der zweiten dielektrischen Struktur angeordnet ist.
  14. IC nach Anspruch 12, wobei: eine oberste Oberfläche der unteren Bumping-Struktur unter der obersten Oberfläche der Seitenwandsperrstruktur angeordnet ist; und eine oberste Oberfläche der oberen Bumping-Struktur und die oberste Oberfläche der zweiten dielektrischen Struktur im Wesentlichen koplanar sind.
  15. IC nach Anspruch 12, wobei: ein oberster Punkt der unteren Bumping-Struktur über der obersten Oberfläche der Seitenwandsperrstruktur angeordnet ist.
  16. IC nach einem der Ansprüche 7 bis 15, wobei: eine oberste Oberfläche der unteren Bumping-Struktur einen ersten konkaven Abschnitt und einen ersten ringförmigen Abschnitt aufweist; und der erste ringförmige Abschnitt sich seitlich um den ersten konkaven Abschnitt in einem ersten durchgehenden Pfad erstreckt.
  17. IC nach Anspruch 16, wobei: eine oberste Oberfläche der oberen Bumping-Struktur einen zweiten konkaven Abschnitt und einen zweiten ringförmigen Abschnitt aufweist; und der zweite ringförmige Abschnitt sich seitlich um den zweiten konkaven Abschnitt in einem zweiten durchgehenden Pfad erstreckt.
  18. Verfahren, wobei das Verfahren umfasst: Empfangen eines Halbleiterwafers mit mehreren integrierten Schaltungen (ICs), die auf dem Halbleiterwafer angeordnet sind, wobei: eine erste IC der mehreren ICs eine Zwischenschichtdielektrikumstruktur (ILD-Struktur), eine dielektrische Struktur, die über der ILD-Struktur angeordnet ist, und eine Bumping-Struktur, die über der ILD-Struktur und zwischen inneren Seitenwänden der dielektrischen Struktur angeordnet ist, aufweist; die Bumping-Struktur eine untere Bumping-Struktur und eine obere Bumping-Struktur aufweist; eine Seitenwandsperrstruktur entlang äußerer Seitenwände der unteren Bumping-Struktur angeordnet ist und mindestens teilweise die untere Bumping-Struktur von den inneren Seitenwänden der dielektrischen Struktur trennt; eine oberste Oberfläche der Seitenwandsperrstruktur im Wesentlichen koplanar mit einer obersten Oberfläche der unteren Bumping-Struktur ist; und die obere Bumping-Struktur sowohl über der unteren Bumping-Struktur als auch der Seitenwandsperrstruktur angeordnet ist; Bonden eines Trägerwafers an den Halbleiterwafer, wobei der Trägerwafer an die dielektrische Struktur oder die Bumping-Struktur gebondet ist; und Bilden eines ersten vereinzelten Dies, der die erste IC aufweist, durch Vereinzeln der ersten IC aus dem aneinander gebondeten Halbleiterwafer und Trägerwafer.
  19. Verfahren nach Anspruch 18, wobei: nach dem Bilden des ersten vereinzelten Dies der erste vereinzelte Die ein Halbleitersubstrat aufweist, das unter der ILD-Struktur angeordnet ist, und ein Trägersubstrat, das sowohl über der dielektrischen Struktur als auch der Bumping-Struktur angeordnet ist.
  20. Verfahren nach Anspruch 19, weiter umfassend: nach dem Bilden des ersten vereinzelten Dies, Entfernen des Trägersubstrats von dem ersten vereinzelten Die; Bonden des ersten vereinzelte Dies an einen Bildschirm, nachdem das Trägersubstrat von dem ersten vereinzelten Die entfernt wurde; und Bonden eines zweiten vereinzelten Dies, der eine lichtemittierende IC aufweist, an den Bildschirm, wobei die lichtemittierende IC eine oder mehrere lichtemittierende Strukturen aufweist.
DE102020110745.5A 2019-08-28 2020-04-21 Maskentransferverfahren und zugehörige einrichtung für einen bumping-prozess Active DE102020110745B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962892646P 2019-08-28 2019-08-28
US62/892,646 2019-08-28
US16/841,978 2020-04-07
US16/841,978 US11264368B2 (en) 2019-08-28 2020-04-07 Mask transfer method (and related apparatus) for a bumping process

Publications (2)

Publication Number Publication Date
DE102020110745A1 true DE102020110745A1 (de) 2021-03-04
DE102020110745B4 DE102020110745B4 (de) 2023-06-15

Family

ID=74564915

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020110745.5A Active DE102020110745B4 (de) 2019-08-28 2020-04-21 Maskentransferverfahren und zugehörige einrichtung für einen bumping-prozess

Country Status (2)

Country Link
US (3) US11264368B2 (de)
DE (1) DE102020110745B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11264368B2 (en) * 2019-08-28 2022-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Mask transfer method (and related apparatus) for a bumping process

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8513119B2 (en) 2008-12-10 2013-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming bump structure having tapered sidewalls for stacked dies
US8922004B2 (en) 2010-06-11 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Copper bump structures having sidewall protection layers
KR101148735B1 (ko) 2010-07-15 2012-05-23 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US9219016B2 (en) * 2011-09-28 2015-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Structure design for 3DIC testing
US9978656B2 (en) * 2011-11-22 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming fine-pitch copper bump structures
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
KR102222485B1 (ko) 2014-09-18 2021-03-04 에스케이하이닉스 주식회사 관통 전극을 갖는 반도체 소자, 이를 구비하는 반도체 패키지 및 반도체 소자의 제조방법
DE102016117031B4 (de) 2015-12-31 2024-02-22 Taiwan Semiconductor Manufacturing Co. Ltd. Halbleiterstruktur und Herstellungsverfahren davon
US10658318B2 (en) 2016-11-29 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Film scheme for bumping
KR102420586B1 (ko) 2017-07-24 2022-07-13 삼성전자주식회사 반도체 장치, 반도체 패키지 및 반도체 패키지의 제조 방법
DE102017126181A1 (de) 2017-08-31 2019-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Leitfähige Durchkontaktierungen in Halbleiterpackages und Verfahren zur Herstellung derselben
US11264368B2 (en) * 2019-08-28 2022-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Mask transfer method (and related apparatus) for a bumping process

Also Published As

Publication number Publication date
US20220181312A1 (en) 2022-06-09
US20230335543A1 (en) 2023-10-19
DE102020110745B4 (de) 2023-06-15
US11721683B2 (en) 2023-08-08
US11264368B2 (en) 2022-03-01
US20210066268A1 (en) 2021-03-04

Similar Documents

Publication Publication Date Title
DE102016116094B4 (de) Integrierter Chip und seine Herstellungsmethode
DE102015114903B4 (de) Dreidimensionale integrierte Schaltungsstruktur und gebondete Struktur
DE102014111783B4 (de) Gestapelte integrierte Schaltungen mit Umverteilungsleitungen und Verfahren zu ihrer Herstellung
DE102017123045B4 (de) Integrierter Schaltkreis und Verfahren zur Herstellung eines integrierten Schaltkreises
DE102012109484B4 (de) Gepackte Halbleitervorrichtung und Verfahren zum Packen der Halbleitervorrichtung
DE102014118969B4 (de) Verfahren zum Herstellen einer 3DIC Dichtungsring-Struktur
DE102010037247B4 (de) Halbleiterstruktur und Verfahren für deren Herstellung
DE102020111391A1 (de) Rückseitenkondensatortechniken
DE102020104180B4 (de) Wandschutz-beschneidungsverfahren zum mehrwaferstapeln und integrierter-chip-strukturen
DE102017104622A1 (de) Metall-Aufsetzverfahren für RRAM-Technologie
DE102016100074B4 (de) Vereinzelungs- und Bondungsverfahren und damit gebildete Strukturen
DE102019115275A1 (de) Halbleiter-Interconnect-Struktur und Verfahren
DE102015110731A1 (de) Hybride bondinselstruktur
DE102016115000B4 (de) Dreidimensionale integrierte Schaltungs-(3DIC)-Vorrichtung und Verfahren zu deren Herstellung und ein Verfahren zum Bonden von Wafern mittels Hybrid-Bonden
DE102019127076B4 (de) Filmstruktur für bondkontaktstelle und verfahren zu ihrer herstellung
DE102018128928A1 (de) Eine Bondstützstruktur (und zugehöriger Prozess) für Waferstapeln
DE102019117352B4 (de) Padstruktur zur verbesserten bondfähigkeit
DE102016100001B4 (de) Struktur und Herstellungsverfahren für ein Chip-Package
DE102011053356A1 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE102010017371A1 (de) Teststrukturen und -verfahren für Halbleiterbauelemente
US20230361157A1 (en) Integrated chip inductor structure
DE102014019447B4 (de) Verfahren zur Herstellung von integrierten Halbleiterschaltungen und integrierte Halbleiterschaltungen
DE102020113191A1 (de) Bondpad mit verbesserter zuverlässigkeit
DE102020110745B4 (de) Maskentransferverfahren und zugehörige einrichtung für einen bumping-prozess
DE102016117031A1 (de) Halbleiterstruktur und Herstellungsverfahren davon

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final