KR100197114B1 - 메모리 소자 집적 다이의 층결함의 3차원 검사 방법 - Google Patents

메모리 소자 집적 다이의 층결함의 3차원 검사 방법 Download PDF

Info

Publication number
KR100197114B1
KR100197114B1 KR1019950021185A KR19950021185A KR100197114B1 KR 100197114 B1 KR100197114 B1 KR 100197114B1 KR 1019950021185 A KR1019950021185 A KR 1019950021185A KR 19950021185 A KR19950021185 A KR 19950021185A KR 100197114 B1 KR100197114 B1 KR 100197114B1
Authority
KR
South Korea
Prior art keywords
etching
layer
defect
die
film
Prior art date
Application number
KR1019950021185A
Other languages
English (en)
Other versions
KR970007381A (ko
Inventor
구정회
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950021185A priority Critical patent/KR100197114B1/ko
Priority to TW085108638A priority patent/TW302521B/zh
Priority to US08/684,453 priority patent/US5945349A/en
Priority to JP8209244A priority patent/JP2715289B2/ja
Priority to DE19629249A priority patent/DE19629249B4/de
Priority to CN96112213A priority patent/CN1079583C/zh
Publication of KR970007381A publication Critical patent/KR970007381A/ko
Application granted granted Critical
Publication of KR100197114B1 publication Critical patent/KR100197114B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/26—Electron or ion microscopes
    • H01J2237/28—Scanning microscopes
    • H01J2237/2813—Scanning microscopes characterised by the application
    • H01J2237/2817—Pattern inspection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Sampling And Sample Adjustment (AREA)
  • Drying Of Semiconductors (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

본 발명은 반도체 소자가 형성된 웨이퍼 상태에서 결함이 있는 해당 다이만을 검사하는 결함 조사방법에 관한 것이다. 본 발명에 의한 불량 분석 방법은 웨이퍼의 임의 다이에 결함이 존재할 때, 그 불량을 분석하기 위하여 웨이퍼를 절단시키지 않고, 분석하고자 하는 국소적인 부위만을 특정 선택 에칭 기술을 적용하여 이 부위에서 발생하는 모든 결함들을 일괄적으로 분석할 수 있게 됨에 따라 KLA 나 IMSPEX 와 같은 장비와의 좌표 호환이 가능한 SEM 장비로 분석할 경우에는 다층에서 발생하는 물리적인 결함과 공정상에서 측정된 결함(피티클 포함) 데이터들과의 비교 평가가 가능해지므로 통계적인 불량 분석 체제를 구축할 수 있다.

Description

메모리 소자 집적 다이의 층결함의 3차원 검사 방법
제1도는 본 발명의 실시예 1에 따른 이중 금속 배선이 형성된 경우의 결함 조사용 시편의 제작방법을 설명하기 위한 도면.
제2도는 제1도의 과정에 의하여 노출된 이중 금속 배선을 보여주는 도면.
제3도는 본 발명의 실시예 2에 따른 4층의 다결정 실리콘이 형성된 경우의 결함 조사용 시편의 제작과정을 설명하기 위한 도면으로서, (a)는 보호막과 맨위층의 다결정 실리콘을 제거하기 위한 방법을 보여주는 도면이고, (b)는 맨위층의 다결정 실리콘 제거후, 다결정 층간의 절연막을 제거하기 위한 방법을 보여주는 도면이다.
제4도 (a)는 제3도의 (a)과정후의 시편제작 결과를 보여주는 도면이고, (b)는 제3도의 (b)과정후 시편 제작 결과를 보여주는 도면이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기관 2 : 하부층
2a : 제 1 금속 배선층 2b : 제 2 금속 배선층
2c : 폴리실리콘1 2d : 폴리실리콘2
2e : 폴리실리콘3 3 : 감광막
4 : 비닐
본 발명은 반도체 소자의 불량 검사에 관한 것으로, 특히 소자가 완성된 웨이퍼 상태에서 결함이 있는 해당 다이만을 3차원적으로 검사하는 메모리 소자 집적 다이의 층결함의 3차원 검사 방법에 관한 것이다.
반도체 소자가 고집적화됨에 따라서 기억용량을 극대화시키기 위하여 각 층들은 3차원적인 복잡한 구조로 배열되어 가고 있다. 더불어 불량분석을 위한 관찰 시점도 다원화가 요구되고 있다.
이러한 다층 구조의 반도체 소자에서 기판위에 형성된 패턴의 불량을 확인하기 위한 윈도우 식각 기술로 국소 부위를 식각하여 드러내고, 불량난 부위를 상층부에서 결함난 하층부로 결함층의 상층부를 제거해 가는 디프로세싱 기술을 적용하여 2차원적으로 분석하는 방법이었다.
그러나, 이러한 방법은 결함층을 드러내기 위한 시편 제작에 소요되는 시간이 매우 길다는 단점이 존재한다. 또한, 층간에 발생되는 결함을 분석하는데 있어서, 일차적으로 결함이 걸쳐있는 상부 층을 드러내어 분석한 후에, 2 단계로 하부 층들을 층별로 드러내어 관찰해 가면서 결함이 걸쳐 있는 마지막 하부층까지 식각 처리를 해야 되기 때문에 이러한 식각 과정에서 결함도 제거할 수 있는 요인을 내포하고 있다.
따라서, 본 발명의 목적은 결함이 존재하고 있는 국소적인 부위만을 대상으로 식각 처리하는데 있어서, 거의 일괄적으로 건식 식각방법을 사용하므로써, 결함이 있는 해당층의 상층을 전부 식각하지 않고 사용된 개스특성과 식각 대상의 각층의 재질 특성에 따라 기인되는 선택도를 이용하여 이중 배선 구조를 구성하는 금속층과 다결정 실리콘층만을 드러내고 이 두 층을 3차원적으로 분석할 수 있는 소자가 집적된 웨이퍼의 결함 다이검사 방법을 제공하기 위한 것이다.
이와 같은 본 발명의 검사방법은 웨이퍼 상에 소자들이 집적된 다이들 증 이중 금속배선에 결함이 있는 층을 갖는 다이를 SEM 으로 분석하는 기술에 있어서, 결함이 있는 부분을 포함한 소정 부분을 제외한 다이상에 감광막을 도포하는 과정과, 상기 감광막 위와 칩 측면부를 비닐로 도포하는 과정과, 상기 감광막과 비닐이 도포되지 않은 부분의 보호막을 반응성 이온을 이용한 플라즈마 식각방법을 이용하여 식각하는 과정과, 상기 과정으로 노출된 제 2 금속배선층과 하부의 제 1 금속배선층 사이에 위치한 절연막을 건식식각방법을 이용하여 식각하는 과정과, 상기 절연막의 식각으로 노출된 이중 금속배선을 SEM에서 틸트와 로테이션을 조절하여 관찰하는 과정으로 이루어진 것을 특징으로 한다.
이하 본 발명의 실시예를 참조하여 설명한다.
첨부한 도면 제1도는 본 발명의 불량 검사 방법을 설명하기 위한 일련의 공정흐름도이다.
(a)도면은 실리콘 기판(1)위에 하부층(2) 예를 들어, 절연층 또는 금속 배선층등으로 구성된층 중 어느 한 부분에 보이드나 콘택 오픈과 같은 불량(도면에서 X로 표시)이 존재하는 경우이다.
이러한 상태의 웨이퍼의 불량을 검사하는 방법의 첫 번째 과정은 분석하고자 하는 부위(X 표시된 부분)를 제외하고 감광막(3)을 도포하는 과정이다. 이 감광막 도포과정은 식각 처리 과정에서 발생할 수 있는 시편 표면의 손상을 방지하기 위한 조치로서, 차후의 과정에서 이 도포된 감광막은 제거하기가 용이하고 안전하다는 장점을 갖고 있다. 즉, 아세톤(Aceton)을 이용하여 습식 식각 방법으로 쉽게 제거하거나 베이킹 처리가 된 상태에서는 산소(O2)개스를 사용하여 건식 식각에 의한 처리가 가능한데, 이 도포된 감광막(3)은 식각 후에도 시편 표면에는 손상이 거의 없다. 본 발명 기술에서는 감광막(3) 도포후, 핫 플레이트 60∼70℃ 습도 베이킹은 별도로 하지 않고 단지 웨이퍼 사이즈의 비닐(4 : Vinyl)을 결함 부위만 드러내고 덮은 채로 건식 식각 처리를 하였다.
상기 과정후, 건식 식각 방법을 사용하여 결함이 있는 부분을 포함하는 층의 바로 윗층까지 제거해 가는데, 이 제거 과정은 CF4+O2(10 :1)개스로 제일 상층의 보호막 (도면에 표기된 2 부분의 상층부 : Passivation Membrance)을 먼저 제거하고 난 후, 불량 모드 특성에 따라 다음의 두가지 선택 식각 기술을 선별하여 적용한다.
즉, 전기적 측정 결과로 나타나는 결함 양상이 이중 금속 배선층에서 발생한 글로벌(Global) 성(性)인지 4층 다결정 실리콘 중에서 발생하는 부분적(Partial) 혹은 비트(bit)성(性)으로 나타나는지의 여부에 따라 식각처리 방법을 적용한다.
제2도는 이중 금속 배선층에서 발생한 글로벌성 결함이 있는 경우를 도시하였는데, 중앙의 단면 부위에서 상층부는 제2 금속배선층(2b)이고, 하층부는 제 1 금속배선층(2a)이며 주위의 노출되지 않은 부분은 감광막(3)이다.
이러한 상태에서는 알아이이(RIE : Reactive Ion Etcher) 장비를 이용하여 금속 배선층 사이의 절연층들을 플라즈마 식각방법으로 먼저 제거한다. 본 발명 기술에서는 상기 절연층의 제거를 위하여 CF4+O2개스를 사용하였다. 이러한 시편 제작을 위한 식각 처리과정을 거친 후, 주사 멩자 현미경(SEM)에서 틸트(Tilt)와 로테이션(Rotantion)을 조절해 가면서 관찰하게 되면, 금속 배선 층간을 입체적으로 분석할 수 있게 된다.
첨부한 도면 제3도는 결함이 4층 폴리 실리콘 층에서 발생하였을 경우를 도시한 것으로서, 이 경우에는 CL2와 BCL3개스를 사용하여 금속 배선층들을 제거하고 평판으로 정렬되어 있는 4층까지의 다결정 실리콘 중(11, 12, 13)들도 CF4+O2개스로 제거한다. 여기에 3-디 플리실리콘 스켈톤리버스 딜리니에이션 (3-D Polysilicon Skelton Reverse Delineation)이라 불리는 선택 식각 기술을 적용하면, 다결정 실리콘 층간에 발생하는 결함들을 입체적으로 분석할 수 있게 된다. 상기 3-D Polysilicon Skelton Reverse Delineation을 이용한 선택 식각 방법은 미국 특허출원번호 08/175778를 참조하였다. 즉, 하부층을 가리고 있는 스토리지 노드(13)를 콘택만 남겨놓고 배럴(Barrel) 타입의 플라즈마 에처(사용개스 : CF4+O2)를 이용하여 제거한 후, 다결정 실리콘과 산화물의 선택도가 매우 우수한 묽은 HF (20 : 1)용액으로 절연체들을 모두 제거하고 다결정 실리콘층만 드러내는 특정 기술을 적용시켜 다결정 실리콘 층간에 발생하는 모든 결함들을 일괄적으로 분석 관찰할 수 있도록 시편 제작 처리를 한다. 이 때, 묽은 HF 용액으로 식각 처리하는 과정에서는 시편 위에 덮었던 비닐 커버(4)를 떼어내고 감광막(3)도포 상태에서 화학처리한다.
첨부한 도면 제4도의 (a)는 제3도의 (a)과정 후의 시편제작결과를 보여주고 잇고, (b)는 제3도의 (b)과정 후 시편 제작 결과를 보여주는 도면이다. 제4도에성의 2c는 폴리실리콘1, 2d는 폴리실리콘2, 2e은 폴리실리콘3을 나타낸다.
이러한 일련의 시편 제작 과정들을 거친 후에 KLA 나 Tensor 등의 파티클 조사 장비들과 좌표 호환이 가능한 SEM 장비로 관찰할 경우에는 다양한 불량 매커니즘을 공정상에서 측정한 파티클 또는 결함의 좌표 위치와의 비교 분석이 가능해지므로 최적화된 불량 분석 확립에 크게 기여할 수 있다.
이상에서 설명한 바와 같이 본 발명에 의한 불량 분석 방법은 웨이퍼의 임의 다이에 결함이 존재할 때, 그 불량을 분석하기 위하여 웨이퍼를 절단하지 않고 분석하고자 하는 국소적인 부위만을 특정 선택 에칭 기술을 적용하여 이 부위에서 발생하는 모든 결함들을 일괄적으로 분석할 수 있게됨에 따라 KLA 나 INSPEX 와 같은 장비와의 좌표 호환이 가능한 SEM 장비로 분석할 경우에는 다층에서 발생하는 물리적인 결함과 공정상에서 측정된 결함(파티클 포함) 데이터들과의 비교 평가가 가능해지므로 통계적인 불량 분석 체제를 구축할 수 있다.
여기에서는 본 발명의 특정실시예에 대하여 설명하고 도시하였지만 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것을 이해할 수 있다.

Claims (4)

  1. 웨이퍼 상에 소자들이 집적된 다이들 중 이중 금속배선에 결함이 있는 층을 갖는 다이를 SEM 으로 분석하는 기술에 있어서, 결함이 있는 부분을 포함한 소정 부분을 제외한 다이상에 감광막을 도포하는 과정과, 상기 감광막 위와 칩 측면부를 비닐로 도포하는 과정과, 상기 감광막과 비닐이 도포되지 않은 부분의 보호막을 반응성 이온을 이용한 플라즈마 식각방법을 이용하여 식각하는 과정과, 상기 과정으로 노출된 제 2 금속배선층과 하부의 제 1 금속배선층 사이에 위치한 절연먁을 건식식각방법을 이용하여 식각하는 과정과, 상기 절연먁의 식각으로 노출된 이중 금속배선을 SEM에서 틸트와 로테이션을 조절하여 관찰하는 과정으로 이루어진 것을 특징으로 하는 소자가 집적된 웨이퍼의 결함 다이 검사 방법.
  2. 제1항에 있어서, 상기 보호막의 식각은 CF4와 O2를 10 :1의 비율로 공급하여 플라즈마 방법으로 식각하는 것을 특징으로 하는 소자가 집적된 웨이퍼의 결함 다이 검사 방법.
  3. 제1항에 있어서, 상기 절연막의 식각은 CF4와 O2를 10 : 1의 비율로 공급하여 플라즈마 방법으로 식각하는 것을 특징으로 하는 소자가 집적된 웨이퍼의 결함 다이 검사 방법.
  4. 4층의 다결정 실리콘 층을 갖는 디램셀이 집적된 다이들로 구성된 웨이퍼의 불량이 발생한 다이들 중 4층의 다결정 실리콘층에 결함이 있는 층을 갖는 다이를 SEM 으로 분석하는 기술에 있어서, 결함이 있는 부분을 포함한 소정 부분을 제외한 다이상에 감광막을 도포하는 과정과, 상기 감광막 위와 칩 측면부를 비닐로 도포하는 과정과, 상기 감광막과 비닐이 도포되지 않은 부분의 보호막을 반응성 이온을 이용한 플라즈마 식각방법을 이용하여 식각하는 과정과, 상기 과정으로 노출된 금속배선층을 제거하는 과정과, 상기 과정후, 3번째 다결정 실리콘층인 스토리지 노드를 콘택만 남겨놓고 제거하는 과정과, 상기 과정후, 비닐 부분을 제거하고 비닐 하부의 감광막을 마스크로 하여 다결정 실리콘 사이의 절연막을 습식식각에 의한 선택적 식각 방법으로 제거하는 과정과, 상기 절연막의 식각으로 노출된 다결정 실리콘 배선을 SEM에서 틸트와 로테이션을 조절하여 관찰하는 과정으로 이루어지는 것을 특징으로 하는 소자가 집적된 웨이퍼의 결함 다이 검사 방법.
KR1019950021185A 1995-07-19 1995-07-19 메모리 소자 집적 다이의 층결함의 3차원 검사 방법 KR100197114B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019950021185A KR100197114B1 (ko) 1995-07-19 1995-07-19 메모리 소자 집적 다이의 층결함의 3차원 검사 방법
TW085108638A TW302521B (ko) 1995-07-19 1996-07-16
US08/684,453 US5945349A (en) 1995-07-19 1996-07-19 Method of enabling analysis of defects of semiconductor device with three dimensions
JP8209244A JP2715289B2 (ja) 1995-07-19 1996-07-19 半導体素子の３次元的な欠陥分析方法
DE19629249A DE19629249B4 (de) 1995-07-19 1996-07-19 Verfahren zum Analysieren von Defekten von Halbleitereinrichtungen mit drei Dimensionen
CN96112213A CN1079583C (zh) 1995-07-19 1996-07-19 半导体器件的三维缺陷分析方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950021185A KR100197114B1 (ko) 1995-07-19 1995-07-19 메모리 소자 집적 다이의 층결함의 3차원 검사 방법

Publications (2)

Publication Number Publication Date
KR970007381A KR970007381A (ko) 1997-02-21
KR100197114B1 true KR100197114B1 (ko) 1999-06-15

Family

ID=19420917

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950021185A KR100197114B1 (ko) 1995-07-19 1995-07-19 메모리 소자 집적 다이의 층결함의 3차원 검사 방법

Country Status (6)

Country Link
US (1) US5945349A (ko)
JP (1) JP2715289B2 (ko)
KR (1) KR100197114B1 (ko)
CN (1) CN1079583C (ko)
DE (1) DE19629249B4 (ko)
TW (1) TW302521B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101380372B1 (ko) * 2013-01-30 2014-04-10 포항공과대학교 산학협력단 반도체 소자의 검사 방법

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821549A (en) * 1997-03-03 1998-10-13 Schlumberger Technologies, Inc. Through-the-substrate investigation of flip-chip IC's
KR19990006180A (ko) * 1997-06-30 1999-01-25 김영환 반도체 소자의 디펙트 모니터링 방법 및 이를 이용한 페일 메카니즘 추적 방법
KR100401534B1 (ko) * 1997-08-30 2003-12-24 주식회사 하이닉스반도체 Esd 손상 위치 검출 방법
US5903343A (en) * 1997-12-23 1999-05-11 Siemens Aktiengesellschaft Method for detecting under-etched vias
US6069089A (en) * 1998-12-18 2000-05-30 Suh; Hong C. Defective semiconductor redistribution labeling system
US6507044B1 (en) * 1999-03-25 2003-01-14 Advanced Micro Devices, Inc. Position-selective and material-selective silicon etching to form measurement structures for semiconductor fabrication
JP2001050874A (ja) * 1999-08-04 2001-02-23 Mitsubishi Electric Corp 半導体基板の検査方法
KR100345677B1 (ko) * 1999-12-13 2002-07-27 주식회사 하이닉스반도체 이미지센서의 결함 분석 방법
US6767750B2 (en) * 2001-12-31 2004-07-27 Texas Instruments Incorporated Detection of AIOx ears for process control in FeRAM processing
KR100476983B1 (ko) * 2002-08-09 2005-03-17 (주)시티엠 전자부품의 회로패턴 오픈방법
KR100476985B1 (ko) * 2002-08-09 2005-03-18 김용욱 전자부품의 회로패턴 오픈장치
WO2005092025A2 (en) * 2004-03-22 2005-10-06 Kla-Tencor Technologies Corp. Methods and systems for measuring a characteristic of a substrate or preparing a substrate for analysis
CN100399530C (zh) * 2004-11-03 2008-07-02 力晶半导体股份有限公司 分析方法
CN100449359C (zh) * 2006-02-06 2009-01-07 友达光电股份有限公司 液晶显示器面板金属导线的角度测量方法及其装置
DE102006035644A1 (de) * 2006-07-31 2008-02-14 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Reduzieren der Kontamination durch Vorsehen einer zu entfernenden Polymerschutzschicht während der Bearbeitung von Mikrostrukturen
CN106099657B (zh) * 2016-07-26 2018-05-22 中航光电科技股份有限公司 一种线缆组件布线方法及工装
WO2018110653A1 (ja) * 2016-12-16 2018-06-21 株式会社トクヤマ ポリシリコン破砕物の付着樹脂の分析方法
CN109377264B (zh) * 2018-09-21 2021-06-29 苏州芯联成软件有限公司 一种快速评估芯片设计及生产成本的方法
CN114088752B (zh) * 2021-11-02 2023-12-01 长江存储科技有限责任公司 半导体器件的量测方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS507912A (ko) * 1973-05-30 1975-01-27
JPS584338B2 (ja) * 1978-11-20 1983-01-26 富士通株式会社 レジスト剥離防止方法
JPS59231831A (ja) * 1983-06-14 1984-12-26 Toshiba Corp 半導体装置
JPS62250421A (ja) * 1986-04-23 1987-10-31 Matsushita Electric Ind Co Ltd 薄膜半導体装置の製造方法
JP2760786B2 (ja) * 1987-03-18 1998-06-04 株式会社日立製作所 走査電子顕微鏡およびその試料台移動方法
US4836883A (en) * 1988-06-07 1989-06-06 Advanced Micro Devices, Inc. Method of performing electrical reject selection
US4983830A (en) * 1989-06-29 1991-01-08 Seiko Instruments Inc. Focused ion beam apparatus having charged particle energy filter
US5131752A (en) * 1990-06-28 1992-07-21 Tamarack Scientific Co., Inc. Method for film thickness endpoint control
GB2282480B (en) * 1990-07-05 1995-07-26 Olivetti Systems & Networks S Integrated circuit structure analysis
US5191231A (en) * 1991-04-30 1993-03-02 Woodrow Berry Timer for electrical appliances
US5214283A (en) * 1991-07-23 1993-05-25 Sgs-Thomson Microelectronics, Inc. Method of determining the cause of open-via failures in an integrated circuit
US5296093A (en) * 1991-07-24 1994-03-22 Applied Materials, Inc. Process for removal of residues remaining after etching polysilicon layer in formation of integrated circuit structure
KR960005099B1 (ko) * 1992-12-30 1996-04-20 현대전자산업주식회사 반도체 소자의 다층폴리구조의 층간 불량분석 방법
WO1995017768A1 (en) * 1993-12-20 1995-06-29 General Electronic Company Address line repair structure and method for thin film imager devices
JPH08148452A (ja) * 1994-11-15 1996-06-07 Sony Corp 基板表面保護テープ及び基板裏面研削方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101380372B1 (ko) * 2013-01-30 2014-04-10 포항공과대학교 산학협력단 반도체 소자의 검사 방법

Also Published As

Publication number Publication date
US5945349A (en) 1999-08-31
JP2715289B2 (ja) 1998-02-18
CN1150331A (zh) 1997-05-21
CN1079583C (zh) 2002-02-20
KR970007381A (ko) 1997-02-21
JPH09232393A (ja) 1997-09-05
DE19629249A1 (de) 1997-01-23
TW302521B (ko) 1997-04-11
DE19629249B4 (de) 2005-11-17

Similar Documents

Publication Publication Date Title
KR100197114B1 (ko) 메모리 소자 집적 다이의 층결함의 3차원 검사 방법
US6902941B2 (en) Probing of device elements
JPH11283962A (ja) ウェ―ハスタック内のアンダ―エッチドバイアもしくはスペ―ス、またはアンダ―ポリッシュド部分の検出方法
KR100216674B1 (ko) 폴리실리콘 콘택의 불량분석을 위한 개선된 디프로세싱 방법
US6624078B1 (en) Methods for analyzing the effectiveness of wafer backside cleaning
US7329550B2 (en) Method for analyzing the structure of deep trench capacitors and a preparation method thereof
JP2715288B2 (ja) 半導体素子の欠陥調査用試験片の製造方法
KR100474579B1 (ko) 표면 분석 장치에 사용되는 표준 기판 제작 방법
US6642150B1 (en) Method for testing for blind hole formed in wafer layer
KR19990006180A (ko) 반도체 소자의 디펙트 모니터링 방법 및 이를 이용한 페일 메카니즘 추적 방법
KR100233561B1 (ko) 반도체 소자의 폴리실리콘막 패턴의 정렬 상태 분석방법
KR0123851B1 (ko) 반도체소자에서 반도체기판의 결함분석방법
KR20010066391A (ko) 반도체장치의 콘택전극 정렬을 분석하기 위한 시편 제조방법
JP3070543B2 (ja) 半導体装置の製造方法
CN113466277B (zh) 测试样品的制备方法及测试样品
KR20000012913A (ko) 반도체장치의 비트라인 컨택 검사방법
JPH10200071A (ja) 半導体装置及び欠陥検出方法
KR100533387B1 (ko) 반도체소자의 역공정 방법
JP3470376B2 (ja) 半導体装置及び半導体装置の検査方法
JP2571262B2 (ja) 絶縁膜の欠陥の検出方法
JP2003059990A (ja) 半導体集積回路装置の製造方法
JPH07106391A (ja) 半導体デバイス及びその検査方法
KR20040100512A (ko) 반도체소자의 검사 방법
Gajda et al. Failure analysis techniques and failure mechanisms utilizing a plasma etcher
KR19990042241A (ko) 반도체소자 제조공정의 식각액 조성물 및 이를 이용한 식각방법 및 불량분석방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120126

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee