JP2006179702A - レジストパターンの欠陥検査方法 - Google Patents
レジストパターンの欠陥検査方法 Download PDFInfo
- Publication number
- JP2006179702A JP2006179702A JP2004371759A JP2004371759A JP2006179702A JP 2006179702 A JP2006179702 A JP 2006179702A JP 2004371759 A JP2004371759 A JP 2004371759A JP 2004371759 A JP2004371759 A JP 2004371759A JP 2006179702 A JP2006179702 A JP 2006179702A
- Authority
- JP
- Japan
- Prior art keywords
- resist pattern
- defect
- etching
- defect inspection
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
【課題】微小欠陥の検出が容易なレジストパターンの欠陥検査方法を提供すること。
【解決手段】本発明のレジストパターンの欠陥検査方法は、(a)半導体基板上にレジストパターンを形成する工程と、(b)前記レジストパターンをマスクとして用いて半導体基板をエッチングする工程と、(c)レジストパターンの代替えとして前記エッチング後の半導体基板の欠陥検査を行う工程を備える。
【選択図】図2
【解決手段】本発明のレジストパターンの欠陥検査方法は、(a)半導体基板上にレジストパターンを形成する工程と、(b)前記レジストパターンをマスクとして用いて半導体基板をエッチングする工程と、(c)レジストパターンの代替えとして前記エッチング後の半導体基板の欠陥検査を行う工程を備える。
【選択図】図2
Description
本発明は、レジストパターンの欠陥検査方法に関する。
LSI回路パターンは通常、光リソグラフィ技術により形成したレジストパターンをマスクとして半導体基板上に形成される。従って、このレジストパターンに欠陥が含まれると所望のLSI回路パターンを得られず、この欠陥の削除・排除は半導体製造過程において必要不可欠の事項である。
従来、レジストパターンの欠陥検査は、例えば、繰り返し現れるレジストパターンの画像を取り込み、取り込んだ画像を互いに比較することによって行われる(例えば、特許文献1を参照。)
特開2003−243290号公報
従来、レジストパターンの欠陥検査は、例えば、繰り返し現れるレジストパターンの画像を取り込み、取り込んだ画像を互いに比較することによって行われる(例えば、特許文献1を参照。)
この方法では、比較的大きな欠陥を検出することはできるが、欠陥が小さくなると、欠陥検査機の解像度の制限により、検出が困難になる。また、レジストパターンが非常に薄く残った場合、レジストパターンは実質的に透明になるため、光学式欠陥検査機では、検出が困難になる。
このような微小な欠陥は、集積回路の微細化が進むにつれ、集積回路に与える影響が大きくなる。従って、今後のさらなる集積回路の微細化を考慮すると、この微小欠陥を検出する方法を確立することが重要である。
このような微小な欠陥は、集積回路の微細化が進むにつれ、集積回路に与える影響が大きくなる。従って、今後のさらなる集積回路の微細化を考慮すると、この微小欠陥を検出する方法を確立することが重要である。
本発明は、係る事情に鑑みてなされたものであり、微小欠陥の検出が容易なレジストパターンの欠陥検査方法を提供するものである。
本発明のレジストパターンの欠陥検査方法は、(a)半導体基板上にレジストパターンを形成する工程と、(b)前記レジストパターンをマスクとして用いて半導体基板をエッチングする工程と、(c)レジストパターンの代替えとして前記エッチング後の半導体基板の欠陥検査を行う工程を備える。
本発明によれば、レジストパターンを半導体基板に転写し、この転写されたパターンを用いてレジストパターンの欠陥検査を行う。この転写の際に、前記欠陥を強調及び拡大することができるので、従来法では検出が困難であった微小欠陥の検出が可能になる。
また、本発明は、エッチング後に欠陥検査を行うので、レジストパターンの形成条件(レジスト材料・露光条件・現像条件など)とエッチング条件(エッチング液・エッチング時間など)とを組み合わせた形で、レジストパターンの転写条件が適切であるか否かの判断に用いることができる。
また、本発明は、エッチング後に欠陥検査を行うので、レジストパターンの形成条件(レジスト材料・露光条件・現像条件など)とエッチング条件(エッチング液・エッチング時間など)とを組み合わせた形で、レジストパターンの転写条件が適切であるか否かの判断に用いることができる。
1.第1の実施形態
本発明の第1の実施形態のレジストパターンの欠陥検査方法は、(a)半導体基板上にレジストパターンを形成する工程と、(b)前記レジストパターンをマスクとして用いて半導体基板をエッチングする工程と、(c)レジストパターンの代替えとして前記エッチング後の半導体基板の欠陥検査を行う工程を備える。
本発明の第1の実施形態のレジストパターンの欠陥検査方法は、(a)半導体基板上にレジストパターンを形成する工程と、(b)前記レジストパターンをマスクとして用いて半導体基板をエッチングする工程と、(c)レジストパターンの代替えとして前記エッチング後の半導体基板の欠陥検査を行う工程を備える。
1−1.半導体基板
半導体基板には、半導体装置の製造に一般に使用される種々の半導体基板(Si基板,GaAs基板など)を用いることができる。半導体基板には実際の素子が形成されていてもよいが、例えば、レジスト材料の選定に本発明の方法を用いるなどの場合には、基板表面は、実質的に平坦であることが好ましい。この場合、基板表面の段差などの影響を受けることなく、レジスト材料の選定などを行うことができるからである。
半導体基板には、半導体装置の製造に一般に使用される種々の半導体基板(Si基板,GaAs基板など)を用いることができる。半導体基板には実際の素子が形成されていてもよいが、例えば、レジスト材料の選定に本発明の方法を用いるなどの場合には、基板表面は、実質的に平坦であることが好ましい。この場合、基板表面の段差などの影響を受けることなく、レジスト材料の選定などを行うことができるからである。
1−2.レジストパターン
レジストパターンは、例えば、基板全面にレジストを塗布し、所定パターンが形成されたフォトマスクを介して露光することによって、形成することができる。形成するパターンは、特に限定されず、素子製造に実際に用いるパターンであってもよく、テスト用のパターンであってもよい。テスト用のパターンは、レジスト材料の選定などのために用いることができる。テスト用のパターンの面積比やパターンサイズ等は任意で構わないが、変動させてあるものが望ましい。以下にその一例を明記する。
・総面積比=1:1(レジストパターンと非レジストパターンの総合比)
(部分的には、100:1、10:1、1:10、1:100等を配合)
・形成パターン=Line、Space、Hole、櫛形等
・パターンサイズ=加工下限寸法〜2mm程度
・パターン形成方向=0°、15°、30°、45°、60°、75°、90°等
レジストパターンは、例えば、基板全面にレジストを塗布し、所定パターンが形成されたフォトマスクを介して露光することによって、形成することができる。形成するパターンは、特に限定されず、素子製造に実際に用いるパターンであってもよく、テスト用のパターンであってもよい。テスト用のパターンは、レジスト材料の選定などのために用いることができる。テスト用のパターンの面積比やパターンサイズ等は任意で構わないが、変動させてあるものが望ましい。以下にその一例を明記する。
・総面積比=1:1(レジストパターンと非レジストパターンの総合比)
(部分的には、100:1、10:1、1:10、1:100等を配合)
・形成パターン=Line、Space、Hole、櫛形等
・パターンサイズ=加工下限寸法〜2mm程度
・パターン形成方向=0°、15°、30°、45°、60°、75°、90°等
形成されたレジストパターンは、欠陥を有する場合がある。レジストパターンの欠陥は、主に以下の2つの分類することができる。1つはレジストパターン領域以外にレジスト成分が残る欠陥で、もう1つはレジストパターンが欠落する欠陥である。共に材料中の混入異物や材料の凝固(凝縮)等が原因で、局所的に材料が偏析(若しくは逆に枯渇)となることによって発生する。メカニズムとしては、露光時の感光光が異物により遮断され深部まで到達しない、感光光が異物に当り近傍パターンへ反射する、現像時に反応溶解されない、反応溶解時にリフトオフが起こる等様々である。
1−3.エッチング
上記欠陥は、十分に大きく、厚いものであれば、光学系欠陥検査機などで検出することができるが、小さく、薄くなるにつれて、その検出が困難になる。そこで、この欠陥を半導体基板に転写して、この欠陥を強調・拡大する。
この転写は、上記レジストパターンをマスクとして基板をエッチングすることによって行う。例えば、レジストパターン領域以外にレジスト成分が残る欠陥では、レジスト成分が薄く残った場合、その検出が困難な場合でも、この欠陥は、エッチングマスクの一部として働くため、欠陥直下の領域はエッチングされない。そのため、欠陥は、基板に転写される。この転写によって、基板表面には上記欠陥に対応して凹凸が形成される。この凹凸の境界線は、通常、その他の領域とは異なったコントラスト(明るさ)を有しているので、この境界線は検出可能であり、その結果、上記欠陥が検出可能になる。
微小欠陥も正確に転写できるように、エッチングは、異方性エッチングであることが好ましい。異方性エッチングであれば、微小欠陥を正確に転写することができ、また、転写後の凹凸の境界線を鮮明にすることができる。異方性エッチングは、RIE法などで行うことができる。
上記欠陥は、十分に大きく、厚いものであれば、光学系欠陥検査機などで検出することができるが、小さく、薄くなるにつれて、その検出が困難になる。そこで、この欠陥を半導体基板に転写して、この欠陥を強調・拡大する。
この転写は、上記レジストパターンをマスクとして基板をエッチングすることによって行う。例えば、レジストパターン領域以外にレジスト成分が残る欠陥では、レジスト成分が薄く残った場合、その検出が困難な場合でも、この欠陥は、エッチングマスクの一部として働くため、欠陥直下の領域はエッチングされない。そのため、欠陥は、基板に転写される。この転写によって、基板表面には上記欠陥に対応して凹凸が形成される。この凹凸の境界線は、通常、その他の領域とは異なったコントラスト(明るさ)を有しているので、この境界線は検出可能であり、その結果、上記欠陥が検出可能になる。
微小欠陥も正確に転写できるように、エッチングは、異方性エッチングであることが好ましい。異方性エッチングであれば、微小欠陥を正確に転写することができ、また、転写後の凹凸の境界線を鮮明にすることができる。異方性エッチングは、RIE法などで行うことができる。
また、エッチングの際に欠陥のサイズを拡大させることが好ましい。欠陥サイズの拡大は、(1)テーパーエッチング(パターン側壁をデポ(反応生成)させながらエッチングし、深さ方向に角度を持たせる)を行う、(2)エッチシフト(フォト後寸法 <エッチ後寸法)を持たせる、(3)エッチング膜と非エッチング膜のエッチレート比(選択比)を利用してエッチング膜のみをエッチングする、若しくは逆に非エッチング膜も同等にエッチングする等によって、行うことができる。欠陥サイズを拡大させることによって、欠陥の検出を容易にすることができる。
1−4.欠陥検査
レジストパターンの代替えとしてエッチング後の半導体基板の欠陥検査を行う。この検査は、レジストパターンがついたままの状態で行ってもよく、レジストパターンの除去後に行ってもよい。この検査は、例えば、10nm〜100μmの解像度を有する光学系検査機を用いて行うことができる。検査は、従来と同様に、例えば、繰り返し現れるレジストパターン(繰り返しパターン)の画像を取り込み、取り込んだ画像を互いに比較することによって行うことができる。
レジストパターンの代替えとしてエッチング後の半導体基板の欠陥検査を行う。この検査は、レジストパターンがついたままの状態で行ってもよく、レジストパターンの除去後に行ってもよい。この検査は、例えば、10nm〜100μmの解像度を有する光学系検査機を用いて行うことができる。検査は、従来と同様に、例えば、繰り返し現れるレジストパターン(繰り返しパターン)の画像を取り込み、取り込んだ画像を互いに比較することによって行うことができる。
2.第2の実施形態
本発明の第2の実施形態のレジストパターンの欠陥検査方法は、(a)被覆膜が形成された半導体基板上にレジストパターンを形成する工程と、(b)前記レジストパターンをマスクとして用いて被覆膜をエッチングする工程と、(c)レジストパターンの代替えとして前記エッチング後の半導体基板の欠陥検査を行う工程を備える。
第1の実施形態について説明は、その趣旨に反しない限り、第2の実施形態についても当てはまる。従って、以下、第2の実施形態に特有の事項を主に説明する。
本発明の第2の実施形態のレジストパターンの欠陥検査方法は、(a)被覆膜が形成された半導体基板上にレジストパターンを形成する工程と、(b)前記レジストパターンをマスクとして用いて被覆膜をエッチングする工程と、(c)レジストパターンの代替えとして前記エッチング後の半導体基板の欠陥検査を行う工程を備える。
第1の実施形態について説明は、その趣旨に反しない限り、第2の実施形態についても当てはまる。従って、以下、第2の実施形態に特有の事項を主に説明する。
2−1.被覆膜
第2の実施形態では、レジストパターンは、被覆膜が形成された半導体基板上に形成される。被覆膜の種類は、特に限定されないが、エッチングにより欠陥を強調するという本発明の目的から、基板と色調が異なる膜であることが好ましい。また、走査線電子顕微鏡検査機による欠陥検査を容易にするために、基板と二次電子発生効率が異なる膜であってもよい。本実施形態では、第1の実施形態で用いた凹凸の境界線検出による欠陥検出に加えて、被覆膜と基板との間の色調又は二次電子発生効率の差異を利用して、欠陥検出を行うことができる。被覆膜は、例えば、酸化シリコンなどの絶縁膜からなる。
第2の実施形態では、レジストパターンは、被覆膜が形成された半導体基板上に形成される。被覆膜の種類は、特に限定されないが、エッチングにより欠陥を強調するという本発明の目的から、基板と色調が異なる膜であることが好ましい。また、走査線電子顕微鏡検査機による欠陥検査を容易にするために、基板と二次電子発生効率が異なる膜であってもよい。本実施形態では、第1の実施形態で用いた凹凸の境界線検出による欠陥検出に加えて、被覆膜と基板との間の色調又は二次電子発生効率の差異を利用して、欠陥検出を行うことができる。被覆膜は、例えば、酸化シリコンなどの絶縁膜からなる。
2−2.エッチング
エッチングは、被覆膜のみをエッチングしてもよく、被覆膜のエッチングに続いて基板のエッチングを行ってもよい。何れの場合でも、被覆膜と基板との間の色調の差異などを利用して欠陥検出を行うことができる。
エッチングは、被覆膜のみをエッチングしてもよく、被覆膜のエッチングに続いて基板のエッチングを行ってもよい。何れの場合でも、被覆膜と基板との間の色調の差異などを利用して欠陥検出を行うことができる。
2−3.欠陥検査
欠陥検査は、レジストパターンがついたままの状態で行ってもよく、レジストパターンの除去後に行ってもよい。欠陥検査は、第1の実施形態と同様の光学系検査機を用いて、凹凸の境界線検出を行うか、又は色調の差異を利用して行うことができ、また、1nm〜10μm程度の解像度を有する走査線電子顕微鏡検査機を用いて、二次電子発生効率の差異を利用して行ってもよい。
また、被覆膜のエッチングに続いて基板のエッチングを行った場合には、レジストパターン及び被覆膜を除去し、その後、第1の実施形態と同様の方法で欠陥検出を行ってもよい。
欠陥検査は、レジストパターンがついたままの状態で行ってもよく、レジストパターンの除去後に行ってもよい。欠陥検査は、第1の実施形態と同様の光学系検査機を用いて、凹凸の境界線検出を行うか、又は色調の差異を利用して行うことができ、また、1nm〜10μm程度の解像度を有する走査線電子顕微鏡検査機を用いて、二次電子発生効率の差異を利用して行ってもよい。
また、被覆膜のエッチングに続いて基板のエッチングを行った場合には、レジストパターン及び被覆膜を除去し、その後、第1の実施形態と同様の方法で欠陥検出を行ってもよい。
実施例1は、レジストパターンをシリコン基板に転写させることで、微小欠陥を検出可能にするものであり、図1〜図3を用いて本実施例の詳細を説明する。
図1は、シリコン基板4上に所望のレジストパターン2を形成した状態であり、(a)は平面図、(b)は、(a)中のI−I断面図である。図1の非レジスト領域(すなわちエッチング予定領域)1は、直径が10nm〜2mm程度、例えば60nm程度である。また、図1のレジスト材料の微小欠陥6は、材料の変質によって発生した局所的な薄膜レジスト残りを例的に表すものである。微小欠陥6は、直径が、1nm〜1μm程度、例えば、10nm程度である。従来は、この状態でレジストパターン2の欠陥検査を行っていたが、微小欠陥6は、通常、非常に薄く視認性が良くないため、微小欠陥6の存在を見落とすことがあった。
図1は、シリコン基板4上に所望のレジストパターン2を形成した状態であり、(a)は平面図、(b)は、(a)中のI−I断面図である。図1の非レジスト領域(すなわちエッチング予定領域)1は、直径が10nm〜2mm程度、例えば60nm程度である。また、図1のレジスト材料の微小欠陥6は、材料の変質によって発生した局所的な薄膜レジスト残りを例的に表すものである。微小欠陥6は、直径が、1nm〜1μm程度、例えば、10nm程度である。従来は、この状態でレジストパターン2の欠陥検査を行っていたが、微小欠陥6は、通常、非常に薄く視認性が良くないため、微小欠陥6の存在を見落とすことがあった。
本実施例では、ここで欠陥検査を行うのではなく、上記工程で形成したレジストパターン2を用いて、RIE法を用いてシリコン基板4の異方性エッチングを行う。エッチング後の状態を図2に示す。
次に、レジストパターン2を除去し、図3に示す構造を得る。図3において、(a)は平面図、(b)は断面図である。微小欠陥6は視認性がよくない場合でも、エッチングマスクの一部として働くため、微小欠陥6直下の領域はエッチングされない。そのため、微小欠陥6は、基板上の領域6aに転写される。この領域6a、エッチング領域1a及びシリコン基板4は、何れもシリコンからなる。従って、これらをコントラストの違いから区別することは困難である。しかし、エッチングによって形成した凹凸部の境界線は、鮮明な線として認識することができる。このため、領域6aの存在を認識することができ、結局、微小欠陥6を検出することができる。
以上の工程では、従来法と比較して特に解像度の高い光学系検査機は必要とされず、従来と同程度の10nm〜100μm程度、例えば40nm程度の解像度の光学系検査機を用いることができる。また、本実施例では、レジストパターン2を除去した後に、境界線検出を行って、微小欠陥6の検出を行ったが、レジストパターン2を除去せずに、境界線検出を行って、微小欠陥6の検出を行ってもよい。また、シリコン基板4のエッチングをテーパーエッチングとすることにより、微小欠陥6を拡大してもよい。
実施例2は、レジストパターンを絶縁膜に転写させることで、微小欠陥を検出可能にするものであり、図4〜図6で本実施例の詳細を説明する。図4は、シリコン基板4上に絶縁膜3aを堆積させ、更にその上に所望のレジストパターン2を形成した状態である。図4のレジスト材料の微小欠陥6は、材料の変質によって発生した局所的な薄膜レジスト残りを例的に表すものである
本実施例では、上記工程で形成したレジストパターン2を用いて、前記絶縁膜3aをエッチングする。この状態を図5に示す。微小欠陥6の直下の領域がエッチングされず、微小欠陥6が絶縁膜3aに転写されているのが分かる。
次に、レジストパターン2を除去し、図6に示す構造を得る。図6において、(a)は平面図、(b)は断面図である。微小欠陥6は視認性がよくない場合でも、エッチングマスクの一部として働くため、微小欠陥6直下の領域はエッチングされない。そのため、微小欠陥6は、絶縁膜3a上の領域6bに転写される。
微小欠陥6b及び絶縁膜3aは、共に非導電材の絶縁膜であり、エッチング領域1aは導電材のシリコンである。本実施例では、微小欠陥6bとエッチング領域1aの材料が異なるので、実施例1のような境界線検出に加えて、微小欠陥6bとエッチング領域1aの色調差異を利用した欠陥検出が可能である。なお、本実施例では、上記従来の光学系検査機を用いて、直径が1nm〜1μm程度、例えば、20nm程度、凹凸部の段差が1nm〜1μm程度の微小欠陥の検出が可能である。
また、絶縁膜とシリコンでは2次電子発生効率に差が生じるため、走査線電子顕微鏡検査機での欠陥検出も可能である。走査線電子顕微鏡検査機では、レジスト材料の欠陥を1nm〜10μm程度、例えば5nm程度の解像度で、欠陥認識が可能である。走査線電子顕微鏡検査機も光学系検査機同様に、隣接する同一パターン、若しくは隣接する別ダイとを収集した2次電子から作成した画像を比較させる手法が一般的である。
なお、この場合、目的とするレジスト材料の欠陥や加工過程での欠陥以外に絶縁膜中の欠陥も検出してしまうが、欠陥の発生箇所や欠陥そのものをレビュー機等を用いて確認作業をすることで、容易に絶縁膜中の欠陥を分類(識別)させることが可能である。これは、既に一般に普及している欠陥の自動分類装置を用いても十分に分類(識別)可能である。
実施例3は、レジストパターンを絶縁膜に転写させた後、更に基板シリコンにも転写させることで、微小欠陥を検出可能にするものであり、図7〜図9で本実施例の詳細を説明する。
図7はシリコン基板4上に絶縁膜3aを堆積させ、更にその上に所望のレジストパターン2を形成した状態である。図7のレジスト材料の微小欠陥6は、材料の変質によって発生した局所的な薄膜レジスト残りを例的に表すものである。
本実施例では、上記工程で形成したレジストパターン2を用いて、前記絶縁膜3a及びシリコン基板4をエッチングする。この状態を図8に示す。微小欠陥6の直下の領域がエッチングされず、微小欠陥6が絶縁膜3a及びシリコン基板4に転写されているのが分かる。
次に、レジストパターン2を除去し、図9に示す構造を得る。なお、図9において、(a)は平面図、(b)は断面図である。この状態は、実施例2での絶縁膜のエッチング工程の後の状態と等価であり、実施例2と同様の方法で、光学系検査機又は走査線電子顕微鏡検査機を用いて欠陥認識を行うことができる。
実施例4は、レジストパターンを絶縁膜に転写させ、更に基板シリコンにも転写させた後に、レジストパターン及び絶縁膜を除去して基板シリコン上での微小欠陥を検出可能にするものであり、図10〜図13で本実施例の詳細を説明する。
図10はシリコン基板4上に絶縁膜3aを堆積させ、更にその上に所望のレジストパターン2を形成した状態である。図10のレジスト材料の微小欠陥6は、材料の変質によって発生した局所的な薄膜レジスト残りを例的に表すものである。
本実施例では、上記工程で形成したレジストパターン2を用いて、前記絶縁膜3a及びシリコン基板4をエッチングする。この状態を図11に示す。微小欠陥6の直下の領域がエッチングされず、微小欠陥6が絶縁膜3a及びシリコン基板4に転写されているのが分かる。
次に、レジストパターン2を除去し、図12に示す構造を得て、さらに絶縁膜3aを除去し、図13に示す構造を得る。なお、図13において、(a)は平面図、(b)は断面図である。この状態は、実施例1でのシリコン基板のエッチング工程の後の状態と等価であり、実施例1と同様の方法で、光学系検査機を用いて欠陥認識を行うことができる。
1:非レジスト領域、1a:エッチング領域(非レジスト領域)、2:レジストパターン、3:絶縁膜(実デバイス)、3a:絶縁膜(欠陥転写用)、4:半導体基板、5:半導体領域、6:レジスト材料の欠陥、6a:シリコン基板に転写後の欠陥、6b:絶縁膜に転写後の欠陥
Claims (10)
- (a)半導体基板上にレジストパターンを形成する工程と、
(b)前記レジストパターンをマスクとして用いて半導体基板をエッチングする工程と、
(c)レジストパターンの代替えとして前記エッチング後の半導体基板の欠陥検査を行う工程を備えるレジストパターンの欠陥検査方法。 - (a)被覆膜が形成された半導体基板上にレジストパターンを形成する工程と、
(b)前記レジストパターンをマスクとして用いて被覆膜をエッチングする工程と、
(c)レジストパターンの代替えとして前記エッチング後の半導体基板の欠陥検査を行う工程を備える欠陥検査方法。 - 工程(b)の後であって工程(c)の前に、前記レジストパターンをマスクとして用いて半導体基板をエッチングする工程をさらに備える請求項2に記載の欠陥検査方法。
- 半導体基板のエッチングの後であって工程(c)の前に、レジストパターン及び被覆膜を除去する工程をさらに備える請求項3に記載の欠陥検査方法。
- 半導体基板の欠陥検査の前に、レジストパターンを除去する工程をさらに備える請求項1〜3のいずれか1つに記載の欠陥検査方法。
- 被覆膜は、絶縁膜である請求項2に記載の欠陥検査方法。
- 半導体基板の欠陥検査は、10nm〜100μmの解像度を有する光学系検査機による繰り返しパターンの検査である請求項1又は2に記載の欠陥検査方法。
- 半導体基板の欠陥検査は、1nm〜10μm程度の解像度を有する走査線電子顕微鏡検査機による繰り返しパターンの検査である請求項2に記載の欠陥検査方法。
- 基板表面は、実質的に平坦である請求項1又は2に記載の欠陥検査方法。
- 半導体基板又は被覆膜のエッチングは、テーパーエッチングである請求項1又は2に記載の欠陥検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004371759A JP2006179702A (ja) | 2004-12-22 | 2004-12-22 | レジストパターンの欠陥検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004371759A JP2006179702A (ja) | 2004-12-22 | 2004-12-22 | レジストパターンの欠陥検査方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006179702A true JP2006179702A (ja) | 2006-07-06 |
Family
ID=36733513
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004371759A Pending JP2006179702A (ja) | 2004-12-22 | 2004-12-22 | レジストパターンの欠陥検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006179702A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015028978A (ja) * | 2013-07-30 | 2015-02-12 | 大日本印刷株式会社 | 異物検出方法、インプリント方法及びインプリントシステム |
JP2018083399A (ja) * | 2016-11-25 | 2018-05-31 | キヤノン株式会社 | 貫通基板の製造方法 |
-
2004
- 2004-12-22 JP JP2004371759A patent/JP2006179702A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015028978A (ja) * | 2013-07-30 | 2015-02-12 | 大日本印刷株式会社 | 異物検出方法、インプリント方法及びインプリントシステム |
JP2018083399A (ja) * | 2016-11-25 | 2018-05-31 | キヤノン株式会社 | 貫通基板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109727881B (zh) | 检查缺陷的方法和使用该方法制造半导体器件的方法 | |
TW539916B (en) | Photomask inspecting method | |
JP2002162729A (ja) | パターン検査方法、パターン検査装置およびマスクの製造方法 | |
US8852673B2 (en) | Defect monitoring for resist layer | |
JP2006179702A (ja) | レジストパターンの欠陥検査方法 | |
US11121045B2 (en) | Method for detecting ultra-small defect on wafer surface | |
US5902717A (en) | Method of fabricating semiconductor device using half-tone phase shift mask | |
JP4346537B2 (ja) | 表面検査装置および表面検査方法 | |
JP2006039260A (ja) | 原子間力顕微鏡を用いたフォトマスクのパーティクル除去方法 | |
JP2007081293A (ja) | 検査方法、半導体装置の製造方法およびプログラム | |
TW200839428A (en) | Lithography method for forming a circuit pattern | |
JP2003203959A (ja) | 半導体ウェーハ表層結晶欠陥観察用試料とその作製方法 | |
JP2007242862A (ja) | 転写パターンの欠陥検査用基板及び転写パターンの欠陥検査方法 | |
JP5002439B2 (ja) | ウォーターマークの評価方法及び評価装置 | |
JP4537144B2 (ja) | マスクの欠陥分類方法および分類装置 | |
TWI236052B (en) | A method to detect photoresist residue on a semiconductor device | |
JP5446510B2 (ja) | 半導体装置の製造方法及び半導体装置の管理方法 | |
KR100698098B1 (ko) | 반도체 소자의 제조방법 | |
JP2009218491A (ja) | 電子デバイス及びその製造方法 | |
JP2004144587A (ja) | 薄膜デバイスの膜厚検査方法及びそれを用いた薄膜デバイスの製造方法 | |
JP2006073701A (ja) | エッチング工程のモニター方法 | |
US6927082B1 (en) | Method of evaluating the quality of a contact plug fill | |
SG177795A1 (en) | Method for inspecting photomask | |
Turines et al. | How UV selectable illumination inspection tool and methodologies can accelerate learning curve of advanced technologies | |
JP2007036155A (ja) | 開口不良の評価方法及び半導体装置の製造方法 |