JP2007142320A - 電気光学装置及びその製造方法、並びに電子機器 - Google Patents

電気光学装置及びその製造方法、並びに電子機器 Download PDF

Info

Publication number
JP2007142320A
JP2007142320A JP2005337003A JP2005337003A JP2007142320A JP 2007142320 A JP2007142320 A JP 2007142320A JP 2005337003 A JP2005337003 A JP 2005337003A JP 2005337003 A JP2005337003 A JP 2005337003A JP 2007142320 A JP2007142320 A JP 2007142320A
Authority
JP
Japan
Prior art keywords
gate electrode
region
forming
electrode
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005337003A
Other languages
English (en)
Other versions
JP4876548B2 (ja
Inventor
Tatsuya Ishii
達也 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005337003A priority Critical patent/JP4876548B2/ja
Priority to US11/522,792 priority patent/US7682856B2/en
Priority to TW095137921A priority patent/TWI338334B/zh
Priority to KR1020060110355A priority patent/KR100838551B1/ko
Priority to CNB200610146737XA priority patent/CN100547472C/zh
Publication of JP2007142320A publication Critical patent/JP2007142320A/ja
Application granted granted Critical
Publication of JP4876548B2 publication Critical patent/JP4876548B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】ＬＤＤ構造を有するトランジスタの光リーク電流を低減する。
【解決手段】第２ゲート電極３ａ２は、金属シリサイド等の導電材料を用いて平面的に見て低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを覆うように第１ゲート電極３ａ１上に設けられている。したがって、ＴＦＴ３０のゲート電極は、第１ゲート電極３ａ１及び第２ゲート電極３ａ２を含む多層構造を有している。第２ゲート電極３ａ２は、バックライト等の光源から照射された入射光が低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに照射されないように遮光する。これにより、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに流れる光リーク電流が低減される。
【選択図】図５

Description

本発明は、例えばＬＤＤ（Lightly Doped Drain）構造を有する駆動用トランジスタが画素部に設けられた液晶装置等の電気光学装置、及びその製造方法、並びにそのような電気光学装置を備えた電子機器の技術分野に関する。
この種の電気光学装置では、画素部における液晶の反転制御を行う際のオン電流の低下を抑制し、且つオフ電流を低減する目的で、ＬＤＤ構造を有する薄膜トランジスタが画素部毎に形成されることが多い。このようなＬＤＤ構造は、例えばゲート電極をマスクとして兼用することによって半導体層中に互いに異なる不純物濃度を有する領域が形成される。
また、特許文献１は、互いに同じ幅を有する複数の層を有するゲート電極を備えたＳＲＡＭ(Static Random Access Memory)等の半導体装置に関する技術を開示している。
特開２００２−３６８１２５号公報
この種の電気光学装置の一例である液晶装置では、バックライト等の光源から出射された光が、画像表示領域とされる画素領域に照射される。このような光は、指向性が高く、且つ光強度が強い。したがって、このような光がＬＤＤ構造を有するトランジスタが有する半導体に照射された場合、光リーク電流が発生してしまい、フリッカ等の画像表示上の不具合が生じてしまう虞が大きい。特に、半導体層のうち不純物が他の領域に比べて相対的に低い密度でドープされた低濃度領域では、光リーク電流が発生し易く、遮光膜等の遮光手段を設けるだけでは、低濃度領域を十分に遮光することが困難である。
ここで、ゲート電極によって遮光する方法も考えられるが、ＬＤＤ構造を製造する際の製造プロセスの制約、及びゲート電極の電極構造の制約によって、十分に遮光することは困難である。例えば、ＬＤＤ構造を備えたトランジスタに特許文献１に開示されたゲート電極の電極構造を応用した場合、ゲート電極を構成する複数の層が互いに同じ幅を有しているため、平面的にみてゲート電極と重ならない低濃度領域を遮光することはＬＤＤ構造の設計及び製造プロセス上解決困難な問題点となる。
よって、本発明は上記問題点等に鑑みてなされたものであり、例えば、光リーク電流を低減することによって、ＬＤＤ構造を有するトランジスタの電気特性を生かして高品位で画像を表示できる電気光学装置、及びその製造方法、並びにそのような電気光学装置を具備してなる電子機器を提供することを課題とする。
本発明の第１の発明に係る電気光学装置は上記課題を解決するために、基板上に、互いに交差する複数のデータ線及び複数の走査線と、前記複数のデータ線及び前記複数の走査線の交差に対応して設けられた複数の画素電極と、前記画素電極に電気的に接続されており、ＬＤＤ構造を有するトランジスタとを備え、前記トランジスタは、不純物濃度が互いに異なる高濃度領域及び低濃度領域を含む不純物領域がチャネル領域の周囲に形成された半導体層と、平面的に見て前記低濃度領域に重ならないように前記チャネル領域上に形成された第１ゲート電極と、該第１ゲート電極に電気的に接続されており、平面的に見て前記低濃度領域を覆うように前記第１ゲート電極上に形成された第２ゲート電極とを備える。
本発明の１の発明に係る電気光学装置によれば、複数の画素電極は複数のデータ線及び複数の走査線の交差に応じて、例えば画像表示領域である画素領域にマトリクス状に設けられている。ＬＤＤ構造を有するトランジスタは、例えば液晶を駆動するための駆動用トランジスタとして複数の画素電極の夫々を含む画素部毎に形成されている。トランジスタは、例えば走査線を介して供給される走査信号に応じてオンオフが切り換えられ、画素電極に画像信号を供給するための信号経路を提供する。
本発明の１の発明に係る電気光学装置では、トランジスタが有する半導体層は、例えばチャネル領域の両側に互いに不純物濃度が異なる低濃度領域及び高濃度領域がミラー対称に形成されたＬＤＤ構造を有しており、トランジスタの非動作時において低濃度領域に流れるオフ電流が低減され、且つトランジスタの動作時に流れるオン電流の低下が抑制されている。
第１ゲート電極は、平面的に見て前記低濃度領域に重ならないように前記チャネル領域上に形成されている。より具体的には、例えば半導体層上に形成された誘電体層を介して半導体層のチャネル領域上に形成されている。ここで、第１ゲート電極は、低濃度領域にかさならないように形成されているため、高濃度領域及び第１ゲート電極間のオフセットが十分に確保されている。
第２ゲート電極は、平面的に見て前記低濃度領域を覆うように前記第１ゲート電極上に形成されている。したがって、トランジスタのゲート電極は、第１ゲート電極及び第２ゲート電極を含む多層構造を有しており、例えばポリシリコン膜で構成される第１ゲート電極に金属シリサイドで構成される第２ゲート電極が形成されている。このような第２ゲート電極は、例えば液晶装置等の電気光学装置における光源から照射された光が低濃度領域に照射されないように遮光し、低濃度領域に流れる光リーク電流を低減できる。加えて、第２ゲート電極は、第１ゲート電極を介して半導体層上に形成されているため、低濃度領域により近い位置で効果的に低濃度領域を遮光できる。
したがって、本発明の第１の発明に係る電気光学装置によれば、光リーク電流が低減されたＬＤＤ構造を備えたトランジスタの電気特性を生かして、フリッカ等の画像表示を行う際に発生する不具合を低減でき、高品位で画像を表示できる。
本発明の第１の発明に係る電気光学装置の一の態様では、前記トランジスタのチャネル長の方向において、前記第１ゲート電極の終端は、平面的にみて前記低濃度領域及び前記チャネル領域の境界に一致していてもよい。
この態様によれば、第１ゲート電極及び低濃度領域が重なっていないため、例えば低濃度領域及び第１ゲート電極間に生じる寄生容量を低減でき、電気光学装置の表示性能の向上及びトランジスタの高速動作が可能になる。
本発明の第１の発明に係る電気光学装置の他の態様では、前記トランジスタのチャネル長の方向において、前記第２ゲート電極の終端は、平面的にみて前記低濃度領域及び前記高濃度領域の境界に一致していてもよい。
この態様によれば、第２ゲート電極及び高濃度領域が重なっていないため、例えば高濃度領域及び第２ゲート電極間に生じる寄生容量を低減でき、電気光学装置の表示性能の向上及びトランジスタの高速動作が可能になる。
本発明の第１の発明に係る電気光学装置の他の態様では、前記第２ゲート電極は、前記第１ゲート電極上に形成された絶縁膜の開口部に前記第１ゲート電極が露出する領域及び前記低濃度領域に渡って延在されていてもよい。
この態様によれば、絶縁膜に形成された開口部を介して第１ゲート電極及び前記第２ゲート電極が電気的に接続されたゲート電極を形成できる。
このような第２ゲート電極は、例えば絶縁膜の開口部に前記第１ゲート電極が露出する領域及び前記低濃度領域に渡って形成された後、平面的に見て高濃度領域に重なる部分がエッチング等に除去されることによって形成される。
本発明の第１の発明に係る電気光学装置の他の態様では、前記第２ゲート電極は、前記チャネル領域上で前記前記第１ゲート電極に電気的に接続されていてもよい。
この態様によれば、例えば絶縁膜のうちチャネル領域に重なる部分をウェットエッチングによって除去することによって形成された開口部に第２ゲート電極を形成することによって、開口部に露出する第１ゲート電極及び第２ゲート電極を電気的に接続できる。
本発明の第１の発明に係る電気光学装置の他の態様では、前記第２ゲート電極は、前記第１ゲート電極のうち前記チャネル領域の外側の領域に延びる部分に電気的に接続されていてもよい。
この態様によれば、例えば、第１ゲート電極及び第２ゲート電極を電気的に接続するための開口部を絶縁膜に形成する際のエッチング工程によって第１ゲート電極が過剰に除去されることを低減でき、且つ確実に第１ゲート電極及び第２ゲート電極を電気的に接続することが可能である。
本発明の第１の発明に係る電気光学装置の他の態様では、前記第２ゲート電極上に前記トランジスタを覆うように形成された遮光膜を備えていてもよい。
この態様によれば、遮光膜より低濃度領域に近い位置に形成された第２ゲート電極に加え、第２ゲート電極上にトランジスタを覆うように形成された遮光膜によって、第２ゲート電極のみによって遮光する場合に比べて効果的に遮光できる。
本発明の第２の発明に係る電気光学装置の製造方法は上記課題を解決するために、基板上で互いに交差する複数のデータ線及び複数の走査線を形成する配線形成工程と、前記基板上に形成された半導体層の所定の領域にレジスト膜を形成するレジスト膜形成工程と、前記レジスト膜をマスクとして前記半導体層に不純物をドープすることによって、前記所定の領域の周囲に不純物領域を形成する第１ドープ工程と、前記レジスト膜を除去した後、前記所定の領域、及び前記不純物領域のうち前記トランジスタのチャネル長の方向における前記所定の領域に隣接する領域を覆うように、第１ゲート電極となるべき導電膜及び第２ゲート電極を形成する導電膜形成工程と、前記不純物領域のうち前記隣接する領域の外側の領域に前記第２ゲート電極をマスクとして前記不純物をドープすることによって、前記不純物の濃度が互いに異なる高濃度領域及び低濃度領域を前記半導体層に形成する第２ドープ工程と、前記導電膜の脇から前記導電膜を選択的に除去することによって、前記低濃度領域に重ならない第１ゲート電極を形成する電極形成工程と、前記複数のデータ線及び前記複数の走査線の交差に対応して設けられた画素電極を形成する画素電極形成工程とを備える。
本発明の第２の発明に係る電気光学装置の製造方法によれば、第１ドープ工程によって、半導体層のうち所定の領域の周囲の領域に不純物領域を形成できる。ここで、「所定の領域」は、半導体層のうち最終的にトランジスタのチャネル領域となる領域を意味する。
導電膜形成工程では、第１ゲート電極となるべき導電膜及び第２ゲート電極を順次形成する。導電膜及び第２ゲート電極は、前記所定の領域、及び前記不純物領域のうち前記トランジスタのチャネル長の方向における前記所定の領域に隣接する領域を覆うように、例えば同じサイズで形成される。ここで、「隣接する領域」とは、半導体層のうち後述する第２ドープ工程を経ることによって低濃度領域とされる領域である。
第２ドープ工程では、例えば不純物領域のうち最終的に低濃度領域となる領域の外側の領域、即ち半導体層のうち最終的に高濃度領域となる領域に不純物をドープする。この際、第２ゲート電極は、隣接する領域に不純物が更にドープされないようにマスクとして機能する。
電極形成工程では、例えば等方性プラズマ処理等のドライエッチングによって導電膜の脇から導電膜を選択的に除去することによって、低濃度領域に重ならない第１ゲート電極を形成する。ここで、「選択的に」とは、第２ゲート電極を除去することなく、導電膜のみをその脇から部分的に除去することを意味する。したがって、電極形成工程によれば、第１ゲート電極が低濃度領域に重ならないように、且つ平面的にみて低濃度領域に重なるように第２ゲート電極を形成することが可能であり、半導体層中にチャネル領域、低濃度領域及び高濃度領域が形成されたＬＤＤ構造の形成、及び第２ゲート電極によって低濃度領域を遮光する遮光構造をトランジスタに形成できる。加えて、第１ゲート電極が低濃度領域に重なっていないため、第１ゲート電極及び低濃度領域間で生じる寄生容量も低減できる。
したがって、本発明の第２の発明に係る電気光学装置の製造方法によれば、光リーク電流が流れ易い低濃度領域を遮光できるＬＤＤ構造を備えたトランジスタを形成でき、ＬＤＤ構造による電気特性を生かして高品位で画像を表示できる電気光学装置を製造することが可能である。
本発明の第３の発明に係る電気光学装置の製造方法は上記課題を解決するために、基板上で互いに交差する複数のデータ線及び複数の走査線を形成する配線形成工程と、前記基板上に形成された半導体層の所定の領域に第１ゲート電極となるべき導電膜及び前記導電膜上に第２ゲート電極を形成する導電膜形成工程と、前記第２ゲート電極をマスクとして前記半導体層に不純物をドープすることによって、前記所定の領域の周囲に不純物領域を形成する第１ドープ工程と、前記導電膜の脇から前記導電膜を選択的に除去することによって、第１ゲート電極を形成する電極形成工程と、前記トランジスタのチャネル長の方向において、前記不純物領域のうち前記所定の領域に隣接する領域の少なくとも一部を覆うように、サイドウォールを形成するサイドウォール形成工程と、前記不純物領域のうち前記少なくとも一部の外側の領域に前記第２ゲート電極及び前記サイドウォールをマスクとして前記不純物をドープすることによって、前記不純物の濃度が互いに異なる高濃度領域及び低濃度領域を前記半導体層に形成する第２ドープ工程と、前記半導体層を熱処理することによって、前記高濃度領域及び前記低濃度領域を広げる拡散工程と、前記複数のデータ線及び前記複数の走査線の交差に対応して設けられた複数の画素電極を形成する画素電極形成工程とを備える。
本発明の第３の発明に係る電気光学装置の製造方法によれば、導電膜形成工程及び第１ドープ工程を経て、所定の領域の周囲に不純物領域を形成する。
電極形成工程では、例えば等方性プラズマ法等のエッチング法を用いて導電膜の脇から導電膜を除去し、所定の領域に第１ゲート電極を形成する。
サイドウォール形成工程では、半導体層が延びる方向において、不純物領域のうち所定の領域に隣接する領域の少なくとも一部を覆うようにサイドウォールを形成する。サイドウォールは、形成すべき低濃度領域の幅に応じた幅を有するように形成すればよい。
第２ドープ工程において、半導体層の不純物領域に高濃度領域及び低濃度領域を形成する。ここで、少なくとも一部の外側の領域、即ち最終的に高濃度領域となる領域に不純物をドープする。この際、サイドウォールは、少なくとも一部に不純物が更にドープされないようにマスクとして機能する。
拡散工程では、半導体層を熱処理することによって半導体層中に不純物を拡散させることによって、高濃度領域及び低濃度領域を広げる。これにより、半導体層中にトランジスタの設計に応じたサイズを有する高濃度領域及び低濃度領域が形成される。尚、不純物が半導体層を拡散する拡散速度は、熱処理条件に応じて異なる。熱処理条件は、不純物が第１ゲート電極の下側に拡散しないように、即ち、半導体層のうち第１ゲート電極の下側の領域がチャネル領域となるように設定される。これにより、ＬＤＤ構造を有するトランジスタを形成できる。
加えて、本発明の第３の発明に係る電気光学装置の製造方法によれば、サイドウォール及び第２ゲート電極によって、低濃度領域を遮光できるため、光リーク電流を低減できる。
したがって、本発明の第３の発明に係る電気光学装置の製造方法によれば、光リーク電流が流れ易い低濃度領域を遮光できる、ＬＤＤ構造を備えたトランジスタを形成でき、ＬＤＤ構造による電気特性を生かして高品位で画像を表示できる電気光学装置を製造することが可能である。
本発明の第４の発明に係る電気光学装置の製造方法は上記課題を解決するために、基板上で互いに交差する複数のデータ線及び複数の走査線を形成する配線形成工程と、前記基板上に形成された半導体層の所定の領域を覆うように第１ゲート電極を形成する第１電極形成工程と、前記第１ゲート電極をマスクとして前記半導体層に不純物をドープすることによって、前記所定の領域の周囲に不純物領域を形成する第１ドープ工程と、前記不純物領域のうち前記トランジスタのチャネル長の方向における前記所定の領域に隣接する領域の少なくとも一部、及び前記所定の領域を覆うように、第１ゲート電極上に第２ゲート電極を形成する第２電極形成工程と、前記不純物領域のうち前記トランジスタのチャネル長の方向における前記少なくとも一部の外側の領域に、前記第２ゲート電極をマスクとして前記不純物をドープすることによって、前記半導体層に前記不純物の濃度が互いに異なる高濃度領域及び低濃度領域を形成する第２ドープ工程と、前記複数のデータ線及び前記複数の走査線の交差に対応して設けられた複数の画素電極を形成する画素電極形成工程とを備えた。
本発明の第４の発明に係る電気光学装置の製造方法によれば、第１電極形成工程において、例えばポリシリコン等の導電材料を用いて、基板上に形成された半導体層の所定の領域を覆うように第１ゲート電極を形成する。
第１ドープ工程では、例えば第１ゲート電極の上側から半導体層に不純物をドープすることによって、所定の領域の周囲に不純物領域を形成する。即ち、第１ドープ工程では、第１ゲート電極が所定の領域に不純物がドープされないようにマスクとして機能する。
第２電極形成工程では、前記不純物領域のうち前記トランジスタのチャネル長の方向における前記所定の領域に隣接する領域の少なくとも一部、及び前記所定の領域を覆うように、例えば、金属シリサイドを用いて第１ゲート電極上に第２ゲート電極を形成する。ここで、「隣接する領域」は、最終的に低濃度領域とされる領域であるため、隣接する領域を覆う第２ゲート電極によって隣接する領域に照射される光を遮光できる。
第２ドープ工程では、隣接する領域の外側の領域に第２ゲート電極をマスクとして不純物をドープすることによって、不純物の濃度が互いに異なる高濃度領域及び低濃度領域を半導体層に形成する。即ち、第２ゲート電極は、所定の領域に隣接する領域を覆っているため、隣接する領域には更に不純物がドープされない。したがって、最終的にトランジスタのチャネル領域とされる所定の領域の周囲に不純物の濃度が互い異なる低濃度領域及び高濃度領域を形成できる。加えて、第２ドープ工程における不純物をドープする際のイオンインプラテーション角度を例えば±５°程度にすることによって、第２ゲート電極の幅に応じて自己整合的、所謂セルフアライメントで高濃度領域を形成できる。
このように、本発明の第４の発明に係る電気光学装置の製造方法によれば、光リーク伝電流が流れやすい低濃度領域に光が照射されないように第２ゲート電極によって遮光できると共に、セルフアライメントで高濃度領域を形成でき、ＬＤＤ構造を有するトランジスタを簡便な製造プロセスで、且つ高性能に形成できる。
本発明の第４の発明に係る電気光学装置の一の態様では、前記第２電極形成工程に先んじて、前記不純物領域及び前記第１ゲート電極を覆うように絶縁膜を形成した後、前記第１ゲート電極が露出するまで前記絶縁膜を研磨することによって、前記研磨された絶縁膜の研磨面及び該研磨面から露出する前記第１ゲート電極の露出面を面一にする研磨工程を備えていてもよい。
この態様によれば、ＣＭＰ法（Chemical Mechanical Polishing）等の研磨法を用いて研磨された絶縁膜の研磨面及びこの研磨面から露出する第１ゲート電極の露出面に渡る面一な面に第２ゲート電極を形成できる。したがって、例えば、第２電極形成工程において、欠陥の少ない良好な膜質を有する金属シリサイド等で構成された第２ゲート電極を形成できる。
本発明の第４の発明に係る電気光学装置の他の態様では、前記第２電極形成工程において、前記第１ゲート電極のうち平面的に見て前記トランジスタのチャネル長の方向に交差する方向に沿って前記所定の領域の外側の領域に延びる部分に前記第２ゲート電極を電気的に接続してもよい。
この態様によれば、例えば絶縁膜にコンタクトホールを形成する際に、第１ゲート電極に加わる損傷を低減でき、第１ゲート電極の膜質を良好に維持しながら、第１ゲート電極及び第２ゲート電極を電気的に接続できる。
本発明の第４の発明に係る電気光学装置の他の態様では、前記第２電極形成工程に先んじて、前記不純物領域及び前記第１ゲート電極を覆うように絶縁膜を形成した後、前記絶縁膜の一部を除去することによって前記第１ゲート電極の表面の少なくとも一部が露出する開口部を形成する開口部形成工程を備え、前記第２電極形成工程において、前記表面の少なくとも一部で前記第１ゲート電極に電気的に接続されるように前記第２ゲート電極を形成してもよい。
この態様によれば、開口部から露出する第１ゲート電極と、第２ゲート電極を電気的に接続できるため、例えばＣＭＰ法等の研磨法を用いて第１ゲート電極を覆う絶縁膜を除去する必要がない。これにより、例えば、第１ゲート電極がナノメートルオーダーの極薄い膜厚を有する場合には、ＣＭＰ法等の研磨によって第１ゲート電極が損傷を受けることを効果的に低減できる。
この態様では、前記開口部形成工程において、前記絶縁膜のうち前記第１ゲート電極上に突出した突部を部分的に除去してもよい。
この態様によれば、例えば突部の表面を滑らかな曲面にすることができ、絶縁膜及びこの絶縁膜上に形成される第２ゲート電極のカバレッジ性を向上させることができる。
本発明に係る電子機器は上記課題を解決するために、上述した本発明の電気光学装置を備えている。
本発明に係る電子機器によれば、上述した本発明に係る電気光学装置を具備してなるので、高品位の表示が可能な、投射型表示装置、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明に係る電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することが可能である。
本発明のこのような作用及び他の利得は次に説明する実施形態から明らかにされる。
以下、図面を参照しながら本発明の第１の発明に係る電気光学装置、本発明の第２、第３及び第４の発明に係る電気光学装置の製造方法、並びに電子機器の各実施形態を説明する。以下の実施形態は、本発明の電気光学装置を液晶装置に適用したものである。
（第１実施形態）
先ず、図１乃至図１２を参照しながら、本発明の第１の発明に係る電気光学装置及び本発明の第２の発明に係る電気光学装置の製造方法の各実施形態を説明する。
＜１−１：電気光学装置の全体構成＞
図１及び図２を参照しながら、本実施形態の電気光学装置を説明する。図１は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た電気光学装置の平面図であり、図２は、図１のＨ−Ｈ'断面図である。本実施形態では、電気光学装置の一例として、駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例に挙げる。
図１及び図２において、液晶装置１では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、複数の画素部が設けられる画素領域たる画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等
からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。即ち、本実施形態の電気光学装置は、プロジェクタのライトバルブ用として小型で拡大表示を行うのに適している。
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。尚、画像表示領域１０ａの周辺に位置する周辺領域が存在する。言い換えれば、本実施形態においては特に、ＴＦＴアレイ基板１０の中心から見て、この額縁遮光膜５３より以遠が周辺領域として規定されている。
周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。走査線駆動回路１０４は、この一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間をつなぐため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ、額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。
対向基板２０の４つのコーナー部には、両基板間の上下導通端子として機能する上下導通材１０６が配置されている。他方、ＴＦＴアレイ基板１０にはこれらのコーナー部に対向する領域において上下導通端子が設けられている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が形成された後の画素電極９ａ上に、配向膜が形成されている。他方、対向基板２０上には、対向電極２１の他、格子状又はストライプ状の遮光膜２３、更には最上層部分に配向膜が形成されている。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
尚、図１及び図２に示したＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等の駆動回路に加えて、画像信号線上の画像信号をサンプリングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
＜１−２：画素部における構成＞
次に、図３乃至図５を参照しながら、液晶装置１の画素部の構成を詳細に説明する。図３は、液晶装置１の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路であり、図４は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。図５は、図４のＡ−Ａ´断面図である。尚、図５においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
図３において、液晶装置１の画像表示領域を構成するマトリクス状に形成された複数の画素の夫々には、画素電極９ａと、本発明の「トランジスタ」の一例であるＴＦＴ３０とが形成されている。ＴＦＴ３０は、画素電極９ａに電気的に接続されており、液晶装置１の動作時に画素電極９ａをスイッチング制御する。画像信号が供給されるデータ線６ａは、ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、・・・、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。
ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、液晶装置１は、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、・・・、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、・・・、Ｓｎが所定のタイミングで書き込まれる。画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、・・・、Ｓｎは、対向基板に形成された対向電極との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストをもつ光が出射される。
ここで保持された画像信号がリークすることを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加されている。
次に、図４及び図５を参照して、画素部の具体的な構成を説明する。図４において、液晶装置１のＴＦＴアレイ基板１０上には、Ｘ方向及びＹ方向に対してマトリクス状に複数の透明な画素電極９ａ（点線部９ａ'により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ及び走査線３ａが設けられている。
半導体層１ａのうち図４中右上がりの斜線領域で示したチャネル領域１ａ'に対向するように走査線３ａが配置されている。このように、走査線３ａとデータ線６ａとの交差する個所の夫々には画素スイッチング用のＴＦＴ３０が設けられている。尚、本実施形態では、走査線３ａは、第１層間絶縁膜４１を貫通するコンタクトホール８８を介して第２ゲート電極３ａ２に電気的に接続されている。
第２ゲート電極３ａ２は、平面的に見てチャネル領域１ａより図中Ｙ方向に沿って幅広に形成されており、図４において図示していない、半導体層１ａに形成された本発明の「低濃度領域」の夫々一例である低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを覆っている。
データ線６ａは、その上面が平坦化された第２層間絶縁膜４２を下地として形成されており、コンタクトホール８１を介してＴＦＴ３０の高濃度ソース領域に接続されている。データ線６ａ及びコンタクトホール８１内部は、例えば、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕ等のＡｌ（アルミニウム）含有材料、又はＡｌ単体、若しくはＡｌ層とＴｉＮ層等との多層膜からなる。データ線６ａは、ＴＦＴ３０を遮光する機能を有している。
蓄積容量７０は、ＴＦＴ３０の本発明の「高濃度領域」の一例である高濃度ドレイン領域１ｅ及び画素電極９ａに接続された画素電位側容量電極としての下部容量電極７１と、固定電位側容量電極としての上部容量電極３００の一部とが、誘電体膜７５を介して対向配置されることにより形成されている。
図４及び図５に示すように、上部容量電極３００は、本発明の「遮光膜」の一例であり、例えば金属又は合金を含む上側遮光膜（内蔵遮光膜）としてＴＦＴ３０の上側に設けられている。上部容量電極３００は、固定電位側容量電極としても機能する。上部容量電極３００は、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）、Ｐｄ（パラジウム）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。上部容量電極３００は、Ａｌ（アルミニウム）、Ａｇ（銀）等の他の金属を含んでもよい。上部容量電極３００は、例えば導電性のポリシリコン膜等からなる第１膜と高融点金属を含む金属シリサイド膜等からなる第２膜とが積層された多層構造を持っていてもよい。
下部容量電極７１は、例えば導電性のポリシリコン膜からなり画素電位側容量電極として機能する。下部容量電極７１は、画素電位側容量電極としての機能の他、上側遮光膜としての上部容量電極３００とＴＦＴ３０との間に配置される、光吸収層或いは上側遮光膜の他の例としての機能を持ち、更に、画素電極９ａとＴＦＴ３０の高濃度ドレイン領域１ｅとを中継接続する機能を持つ。但し、下部容量電極７１も、上部容量電極３００と同様に、金属又は合金を含む単一層膜若しくは多層膜から構成されていてもよい。
容量電極としての下部容量電極７１と上部容量電極３００との間に配置される誘電体膜７５は、例えばＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。
上部容量電極３００は、画素電極９ａが配置された画像表示領域１０ａからその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。
ＴＦＴ３０の下側に下地絶縁膜１２を介して格子状に設けられた下側遮光膜１１ａは、ＴＦＴアレイ基板１０側から装置内に入射する戻り光からＴＦＴ３０のチャネル領域１ａ´及びその周辺を遮光する。下側遮光膜１１ａは、上部容量電極３００と同様に、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｄ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。
下地絶縁層１２は、下側遮光膜１１ａからＴＦＴ３０を層間絶縁する機能の他、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の劣化を防止する機能を有する。画素電極９ａは、下部容量電極７１を中継することにより、コンタクトホール８３及び８５を介して半導体層１ａのうち高濃度ドレイン領域１ｅに電気的に接続されている。
図４及び図５に示すように、液晶装置１は、透明なＴＦＴアレイ基板１０と、これに対向配置される透明な対向基板２０とを備えている。ＴＦＴアレイ基板１０は、例えば石英基板、ガラス基板、シリコン基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。
ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。例えば、画素電極９ａはＩＴＯ（Indium Tin Oxide）膜などの透明導電性膜からなり、配向膜１６は、ポリイミド膜などの有機膜からなる。
対向基板２０には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性膜からなる。配向膜２２は、ポリイミド膜などの有機膜からなる。
対向基板２０には、格子状又はストライプ状の遮光膜を設けるようにしてもよい。このような構成を採ることで、上部容量電極３００として設けられた上側遮光膜と併せ、ＴＦＴアレイ基板１０側からの入射光のチャネル領域１ａ'ないしその周辺への侵入を阻止するのをより確実に阻止することができる。
このように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。
図５において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、第１ゲート電極３ａ１、第２ゲート電極３ａ２、走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ'、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁膜２、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃの夫々は、本発明の「低濃度領域」の一例であり、高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅの夫々は、本発明の「高濃度領域」の一例である。低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃ、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅは、半導体層１ａの不純物領域を構成しており、チャネル領域１ａ´の両側にミラー対称に形成されている。
第１ゲート電極３ａ１は、ポリシリコン膜等の導電膜によって形成されており、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに重ならないように絶縁膜２を介してチャネル領域１ａ上に設けられている。したがって、ＴＦＴ３０では、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅと第１ゲート電極３ａ１とのオフセットが十分に確保されている。
第１ゲート電極３ａ１の縁は、平面的に見て低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃとチャネル領域１ａとの境界に重なっており、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃと、第１ゲート電極３ａ１との間に生じる寄生容量が低減されている。これにより、ＴＦＴ３０トランジスタの高速動作が可能となり、液晶装置１の表示性能が高められている。
第２ゲート電極３ａ２は、金属シリサイド等の導電材料を用いて平面的に見て低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを覆うように第１ゲート電極３ａ１上に設けられている。即ち、ＴＦＴ３０のゲート電極は、第１ゲート電極３ａ１及び第２ゲート電極３ａ２を含む多層構造を有している。第２ゲート電極３ａ２は、バックライト等の光源から照射された入射光が低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに照射されないように遮光する。これにより、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに流れる光リーク電流が低減される。加えて、第２ゲート電極３ａ２は、第１ゲート電極３ａ１を介して半導体層１ａ上に形成されているため、ＴＦＴ３０の上層側に遮光膜を配置する場合に比べてより近い位置で効果的に低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを遮光できる。
第２ゲート電極３ａ２の終端は、平面的に見て低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃと、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅと一致している。したがって、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅと、第２ゲート電極３ａ２との間に生じる寄生容量が低減されている。これにより、ＴＦＴ３０の高速動作が可能となり、液晶装置１の表示性能が高められている。
加えて、液晶装置１では、第２ゲート電極３ａ２上にＴＦＴ３０を覆うように形成された上部容量電極３００によって、第２ゲート電極３ａ２のみによって遮光する場合に比べて効果的に低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを遮光できる。
このように、液晶装置１によれば、光リーク電流が低減されたＴＦＴ３０を用いて、フリッカ等の画像表示を行う際に発生する不具合を低減でき、高品位で画像を表示できる。加えて、ＴＦＴ３０は、ＬＤＤ構造を有しているため、ＴＦＴ３０の非動作時において低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに流れるオフ電流が低減され、且つＴＦＴ３０の動作時に流れるオン電流の低下が抑制されている。よって、液晶装置１によれば、ＬＤＤ構造の利点及び光リーク電流が殆ど流れないことを利用して高品位で画像を表示できる。
走査線３ａ上には、高濃度ソース領域１ｄへ通じるコンタクトホール８１及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８３が各々開孔された第１層間絶縁膜４１が形成されている。
第１層間絶縁膜４１上には下部容量電極７１及び上部容量電極３００が形成されており、これらの上には、コンタクトホール８１及び８５が各々開孔された第２層間絶縁膜４２が形成されている。
本実施形態における第２層間絶縁膜４２は、例えばＢＰＳＧ膜からなり、加熱による流動化状態を経ることによって上面が平坦化されている。即ち、その成膜時の上面には、下層側の蓄積容量７０やＴＦＴ３０、走査線３ａ、更には下地遮光膜１１ａの存在によって段差が生じているが、一旦流動化されることで、上面は段差による凹凸が均された状態となっている。
第２層間絶縁膜４２の上面は完全な平坦面ではなく、走査線３ａ等に起因する段差部１７ａが残されている。段差部１７ａは、横電界防止用として意図的に残存され、配向膜１６上にまで伝播し、画素同士の境界にあたる遮光領域に所定高さの段差部１７となって現れることで、駆動時に発生する画素間の横電界を低減するように機能する。
更に、データ線６ａの上から第２層間絶縁膜４２の全面を覆うように、コンタクトホール８５が形成された第３層間絶縁膜４３が、例えばＢＰＳＧ膜により形成されている。画素電極９ａ及び配向膜１６は、第３層間絶縁膜４３の上面に設けられている。
（変形例）
次に、図６及び図７を参照しながら、本実施形態の電気光学装置の変形例を説明する。本例の電気光学装置は、ＴＦＴ３０の構造が上述の電気光学装置と異なるため、ＴＦＴ３０ｅの構造を中心に説明する。図６は、本例の電気光学装置が備えるＴＦＴ３０ｅの構造を示す断面図であり、図１２は、本例の電気光学装置における図４に対応する平面図である。
図６に示すように、本例の電気光学装置が備えるＴＦＴ３０ｅは、第２ゲート電極３ａ２が、チャネル領域１ａ´上で電気的に接続されておらず、図７に示すように第１ゲート電極３ａ１のうちチャネル領域１ａ´の外側の領域に延びる部分に電気的に接続されている。より具体的には、チャネル領域１ａ´を避ける領域において、第１層間絶縁膜４１に形成されたコンタクトホール９８を介して第１ゲート電極３ａ１及び第２ゲート電極３ａ２が電気的に接続されている。第２ゲート電極３ａ２は、コンタクトホール９９を介して走査線３ａに電気的に接続されている。このようなＴＦＴ３０によって、光リーク電流を低減され、電気光学装置は高品位で画像を表示できる。加えて、第１ゲート電極及び第２ゲート電極を電気的に接続するための開口部を絶縁膜に形成する際のエッチング工程によって第１ゲート電極が過剰に除去されることを低減することも可能であり、且つ確実に第１ゲート電極及び第２ゲート電極を電気的に接続できる。
＜１−３：電気光学装置の製造方法＞
次に、図８乃至図１２を参照しながら、本発明の第２の発明に係る電気光学装置の製造方法の実施形態を説明する。図８乃至図１１は、本実施形態の電気光学装置の製造プロセスの各工程を順を追って示す工程断面図である。図１２は、ＴＦＴ３０を形成する製造プロセスを詳細に示した工程断面図である。本実施形態の電気光学装置の製造方法によれば、上述の液晶装置１を製造できる。尚、以下では、対向基板２０上に形成される配向膜２２や対向電極２１等の製造工程に関しては省略する。
図８（ａ）において、例えばシリコン基板、石英基板、ガラス基板等の基板１０を用意する。ここで、好ましくはＮ2（窒素）等の不活性ガス雰囲気下、約８５０〜１３００℃、より好ましくは１０００℃の高温で熱処理し、後に実施される高温プロセスにおいて基板１０に生じる歪みが少なくなるように前処理しておく。
続いて、このように処理された基板１０の全面に、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄ等の金属や金属シリサイド等の金属合金膜を、スパッタリング法などにより、１００〜５００ｎｍ程度の膜厚、好ましくは約２００ｎｍの膜厚の遮光層を形成した後、例えばフォトリソグラフィ法及びエッチング処理により、図４に示したようなパターンの下側遮光膜１１ａを形成する。
続いて、下側遮光膜１１ａの上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ（ノンシリケートガラス）や、燐（Ｐ）又は硼素（Ｂ）がドープされてなる、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜、酸化シリコン膜等からなる下地絶縁層１２を形成する。
続いて、下地絶縁層１２の上に、減圧ＣＶＤ等によりアモルファスシリコン膜を形成し熱処理を施すことにより、ポリシリコン膜を固相成長させる。或いは、アモルファスシリコン膜を経ないで、減圧ＣＶＤ法等によりポリシリコン膜を直接形成する。次に、このポリシリコン膜に対し、例えばフォトリソグラフィ法及びエッチング処理を施すことにより、所定パターンを有する半導体層１ａを形成する、更に、熱酸化すること等により、ゲート絶縁膜となる絶縁膜２を形成する。この結果、半導体層１ａの厚さは、約３０〜１５０ｎｍの厚さ、好ましくは約３５〜５０ｎｍの厚さとなり、絶縁膜２の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３０〜１００ｎｍの厚さとなる。
次に、半導体層１ａに段階的に不純物イオンをドープすることにより、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを含むＬＤＤ構造を備えた画素スイッチング用ＴＦＴ３０の半導体層１ａを形成する。これにより、ＴＦＴ３０が形成される。尚、ＴＦＴ３０を形成する工程については、後に詳細に説明する。
次に、図８（ｂ）において、例えば下地絶縁層１２と同様にして、第１層間絶縁膜４１を形成する。得られた第１層間絶縁膜４１の上面には、図示したように、その下のＴＦＴ３０の形状に応じた凹凸が生じている。
次に図８（ｃ）において、蓄積容量７０を形成する。先ず、例えばドライエッチング法又はウェットエッチング法若しくはこれらの組み合わせにより、第１層間絶縁膜４１にコンタクトホール８３を開孔する。次いで、例えば、減圧ＣＶＤ法等によりポリシリコン膜を堆積し、更に燐（Ｐ）を熱拡散し、このポリシリコン膜を導電化して下部容量電極７１を形成する。更に、例えば、減圧ＣＶＤ法、プラズマＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる誘電体膜７５を膜厚５０ｎｍ程度の比較的薄い厚さに堆積した後、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄ等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより上部容量電極３００を形成する。こうして、蓄積容量７０を形成する。
次に図９（ａ）において、例えば常圧ＣＶＤ法を用いて、第２層間絶縁層膜４２の前駆膜をＢＰＳＧ膜４２１として成膜する。前駆膜４２１は、例えばＢＰＳＧ膜４２１におけるＰ（燐）及びＢ（砒素）の濃度（重量％）の比Ｐ：Ｂ＝５：４となるように形成される。前駆膜４２１は、膜厚が例えば８００ｎｍとなるように形成される。
次に図９（ｂ）において、前駆膜４２１を加熱により流動化させ、平坦化処理を施す。具体的には、例えば８５０℃程度で３０〜４０分間、基板１０を加熱し、前駆膜４２１を溶融させる、即ち、リフローさせる。その結果、前駆膜４２１の表面における段差が緩和される。
尚、前述したようなリフロー処理において、前駆膜４２１の表面が変質することにより、該表面には硬化層４２ａａが、例えば５０〜１００ｎｍの膜厚ｄで形成される。
次に、図１０（ａ）において、硬化層４２ａａの上にデータ線６ａを形成するための導電膜６ａａを形成する。
続いて、硬化層４２ａａが形成された前駆膜４２１及び第１層間絶縁膜４１に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチング法により、コンタクトホール８１を開孔する。尚、コンタクトホール８１は、ドライエッチング法に代えて又は加えてウェットエッチング法により形成してもよい。このようにウェットエッチング法を用いる場合には、コンタクトホール８１の側壁における、前駆膜４２１と硬化層４２ａａとの界面に位置する一部をドライエッチング法により形成し、該一部を例えばレジスト等の保護膜で覆って、ウェットエッチング法によりコンタクトホール８１を開孔すればよい。ウェットエッチング法のみでコンタクトホール８１を形成する場合には、コンタクトホール８１の側壁における、前駆膜４２１と硬化層４２ａａとの界面に位置する一部を例えばレジスト等の保護膜で覆って、該一部がエッチャントに曝されないように保護するとよい。
その後、前駆膜４２１の硬化層４２ａａ上の概ね全面に、例えば、スパッタリング法等によりＡｌないしＡｌ合金等のＡｌを含有した配線材料を堆積して、導電膜６ａａを形成する。
次に、図１０（ｂ）において、導電層６ａａに対して、所定パターンのレジストを介してエッチング処理を行い、導電層６ａａをパターニングしてデータ線６ａを形成する。この際、パターニングが終了してデータ線６ａが形成された時点において、導電層６ａａのパターニングにより除去された部分より、前駆膜４２１の表面が部分的に露出する。部分的に露出した前駆膜４２１の表面に対して、継続してエッチング処理を行い、該表面を例えば厚さｄ１＝５０〜１００ｎｍ程度、オーバーエッチングすることで、硬化層４２ａａを除去することが可能となる。これにより下部層間絶縁層４２が形成され、データ線６ａの下地として硬化層４２ａａが残存する。
次に、図１１において、第３層間絶縁膜４３、及び画素電極９ａ、配向膜１６を形成する。第３層間絶縁膜４３は、例えば常圧又は減圧ＣＶＤ法により、ＢＰＳＧ膜として形成される。或いは、第３層間絶縁膜４３は、例えば常圧又は減圧ＣＶＤ法により、ＰＳＧやＢＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等として形成される。下層にＡｌを含有するデータ線６ａが存在するため、第３層間絶縁膜４３は、例えば４００℃以下の比較的低温で形成する必要がある。尚、第３層間絶縁膜４３は、後述する第２のエッチング処理におけるウェットエッチング法で用いられるエッチャントに対するエッチングレートが、第２層間絶縁膜４２と同等か、それよりも大きくなるように形成されるのが好ましい。
コンタクトホール８５を開孔した後、例えば、スパッタ処理等によりＩＴＯ膜を形成し、更にフォトリソグラフィ法及びエッチングを行なうことにより、画素電極９ａを形成する。
その後、この上にポリイミド系の配向膜の塗布液を塗布し、更に所定のプレティルト角を持つように所定方向にラビング処理等の配向処理を施すことにより、配向膜１６が形成される。これにより、図５に示した画素部の構造を有する液晶装置１が形成される。
＜１−４：ＴＦＴの製造方法＞
次に、図１２を参照しながら、ＴＦＴ３０の製造プロセスを詳細に説明する。
図１２（ａ）に示すように、半導体層１ａのチャネル領域１ａ´となるべき領域にレジスト膜９０を形成した後、レジスト膜９０の上側から半導体層１ａに不純物イオンをドープし、半導体層１ａ中に不純物領域２３０を形成する。
次に、図１２（ｂ）に示すように、レジスト膜９０を除去した後、不純物領域２３０のうちチャネル領域１ａ´の縁に沿って延びる延在領域２３０ｂ及び２３０ｃ、並びにチャネル領域１ａ´を覆うように、第１ゲート電極３ａ１となるべき導電膜３ａ１´及び第２ゲート電極３ａ２を順次形成する。導電膜３ａ１´及び第２ゲート電極３ａ２は、所定の形状にエッチングされており、例えば同じサイズに形成されている。導電膜３ａ１´は、例えばポリシリコン膜であり、第２ゲート電極３ａ２は、金属シリサイドで形成されている。尚、延在領域２３０ｂおよび２３０ｃは、最終的に低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃとされる領域である。
次に、図１２（ｃ）に示すように、不純物領域２３０のうちチャネル領域１ａ´に隣接する領域２３０ｂ及び２３０ｃの外側の領域、即ち最終的に高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅとなる領域に不純物イオンをドープする。この際、第２ゲート電極３ａ２は、領域２３０ｂ及び２３０ｃに不純物イオンがドープされないようにマスクとして機能し、半導体層１ａ中に高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ、並びに低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃが形成される。ここで、不純物イオンの打ち込み角度、即ちイオンプランテーション角度は、±５°程度であるため、セルフアライメントで高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅが形成される。
次に、図１２（ｄ）に示すように、例えば等方性プラズマ処理等のドライエッチングによって導電膜３ａ１´の脇から導電膜３ａ１´を選択的に除去することによって、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに重ならない第１ゲート電極３ａ１を形成する。これより、ＴＦＴ３０が形成される。したがって、本実施形態の電気光学装置の製造方法によれば、半導体層１ａ中にチャネル領域１ａ、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅが形成されたＬＤＤ構造の形成、及び第２ゲート電極３ａ２によって低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを遮光する遮光構造をＴＦＴ３０に形成できる。加えて、第１ゲート電極３ａ１が低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに重なっていないため、第１ゲート電極３ａ１と、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃとの間で生じる寄生容量も低減できる。
このように、本実施形態に係る電気光学装置の製造方法によれば、光リーク電流が流れ易い低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを遮光できるＬＤＤ構造を備えたＴＦＴ３０を形成でき、ＬＤＤ構造による電気特性を生かして高品位で画像を表示できる液晶装置１を製造することが可能である。
（第２実施形態）
次に、図１３を参照しながら、本発明の第３の発明に係る電気光学装置の製造方法の実施形態を説明する。尚、以下では、ＴＦＴ３０の製造プロセスを中心に説明する。加えて、以下では、第１実施形態で説明した電気光学装置及びその製造方法と共通する部分に共通の参照符号を付し、詳細な説明を省略する。
図１３（ａ）において、ＴＦＴアレイ基板１０上に形成された半導体層１ａのチャネル領域１ａ´及び不純物領域２３０が形成された状態で、不純物領域２３０を形成する際にマスクとして機能した第２ゲート電極３ａ２及び導電膜のうち導電膜をその脇から選択的に除去することによって第１ゲート電極３ａ１が形成されている。
次に、図１３（ｂ）に示すように、不純物領域２３０のうちチャネル領域１ａ´に隣接する領域２３０ｂ及び２３０ｃを覆うように、サイドウォール９１を形成する。サイドウォール９１は、形成すべき低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃの幅に応じたサイズを有していればよい。
図１３（ｃ）に示すように、不純物領域２３０のうち領域２３０ｂ及び２３０ｃの外側の領域に第２ゲート電極３ａ２及びサイドウォール９１の上側から不純物イオンをドープすることによって、半導体層１ａ中に高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ、並びに低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃが形成する。
次に、図１３（ｄ）に示すように、半導体層１ａを熱処理することによって半導体層１ａ中に不純物イオンを拡散させることによって、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ、並びに低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを広げる。これにより、半導体層１ａ中にＴＦＴ３０ａの設計に応じたサイズを有する高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ、並びに低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成できる。尚、不純物イオンが半導体層１ａを拡散する拡散速度は、熱処理条件に応じて異なる。熱処理条件は、不純物イオンが第１ゲート電極３ａ１の下側、即ち実質的なチャネル領域として機能する領域に拡散しないように、即ち、半導体層１ａのうち第１ゲート電極３ａ１の下側の領域がチャネル領域となるように設定される。
このように本実施形態に係る電気光学装置の製造方法によれば、サイドウォール９１及び第２ゲート電極３ａ１によって、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを遮光でき、光リーク電流を低減することが可能である。したがって、本実施形態に係る電気光学装置の製造方法によれば、第１実施形態に係る電気光学装置の製造方法と同様に、光リーク電流が流れ易い低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを遮光できるＬＤＤ構造を備えたＴＦＴ３０ａを形成でき、ＬＤＤ構造による電気特性を生かして高品位で画像を表示できる電気光学装置を製造することが可能である。
（第３実施形態）
次に、図１４乃至図１６を参照しながら、本発明の第４の発明に係る電気光学装置の製造方法の実施形態を説明する。
図１４（ａ）において、ポリシリコン等の導電材料を用いて、ＴＦＴアレイ基板１０上に形成された半導体層１ａ中のチャネル領域１ａ´を覆うように絶縁膜２ａを介して第１ゲート電極３ａ１を形成し、第１ゲート電極３ａ１をマスクとして半導体層１ａに不純物イオンをドープする。これにより、チャネル領域１ａ´の周囲に不純物領域２３０を形成する。
次に、図１４（ｂ）に示すように、不純物領域２３０及び第１ゲート電極３ａ１を覆うようにＳｉＯ２等の絶縁材料からなる絶縁膜４１ａを形成した後、第１ゲート電極３ａ１が露出するまで絶縁膜４１ａを研磨することによって、絶縁膜４１ａの研磨面及びこの研磨面から露出する第１ゲート電極３ａ１の露出面を面一にする。この際、例えばＣＭＰ法を用いることによって、絶縁膜４１ａの研磨面及びこの研磨面から露出する第１ゲート電極３ａ１の露出面を面一にすることが可能である。
次に、図１４（ｃ）に示すように、不純物領域２３０のうちチャネル領域１ａ´に隣接する領域２３０ｂ及び２３０ｃを覆うように、例えば、金属シリサイドを用いて第１ゲート電極３ａ１上に第２ゲート電極３ａ２を形成する。ここで、絶縁膜４１ａの研磨面及びこの研磨面から露出する第１ゲート電極３ａ１の露出面が面一であるため、欠陥の少ない良好な膜質を有する金属シリサイドで構成された第２ゲート電極３ａ２を形成できる。
次に、図１４（ｄ）に示すように、不純物領域２３０のうち領域２３０ｂ及び２３０ｃの外側の領域に第２ゲート電極３ａ２の上側から不純物イオンをドープすることによって、半導体層１ａ中に高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ、並びに低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成する。この際、イオンインプラテーション角度を例えば±５°程度にすることによって、セルフアライメントで高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成できる。
このように、本実施形態に係る電気光学装置の製造方法によれば、第１及び第２実施形態に係る電気光学装置の製造方法と同様に、光リーク電流を低減でき、ＬＤＤ構造を有するＴＦＴを備えた電気光学装置を簡便な製造プロセスで、且つ高性能に形成できる。
（変形例１）
次に、図１５を参照しながら、本実施形態に係る電気光学装置の製造方法の変形例の一例を説明する。
図１５（ａ）において、ポリシリコン等の導電材料を用いて、ＴＦＴアレイ基板１０上に形成された半導体層１ａ中のチャネル領域１ａ´を覆うように絶縁膜２ａを介して第１ゲート電極３ａ１を形成し、第１ゲート電極３ａ１をマスクとして半導体層１ａに不純物イオンをドープする。これにより、チャネル領域１ａ´の周囲に不純物領域２３０を形成する。
次に、図１５（ｂ）において、不純物領域２３０及び第１ゲート電極３ａ１を覆うように絶縁膜４１ｂを形成し、絶縁膜４１ｂのうちチャネル領域１ａ´上に延びる部分をエッチング法を用いて除去する。これにより、絶縁膜４１ｂに開口部９２が形成され、この開口部９２から第１ゲート電極３ａ１の表面が露出する。
次に、図１５（ｃ）において、開口部９２から露出する第１ゲート電極３ａ１上に第２ゲート電極３ａ２を形成し、これら電極を互いに電気的に接続する。これにより、例えばＣＭＰ法等の研磨法を用いて第１ゲート電極を覆う絶縁膜を除去する必要がなく、例えば、第１ゲート電極がナノメートルオーダーの極薄い膜厚を有する場合には、研磨によって第１ゲート電極３ａ１が損傷を受けることを効果的に低減できる。
尚、第２ゲート電極３ａ２は、最終的に低濃度ソース領域及び低濃度ドレイン領域となる領域に重なるように、且つ最終的に低濃度ソース領域及び低濃度ドレイン領域となる領域に重ならないように所定の形状にエッチングされている。
本例の電気光学装置が備えるＴＦＴ３０ｃは、図６及び図７で説明した場合と同様に、チャネル領域１ａ´上を避けた領域で第２ゲート電極３ａ２及び走査線３ａが電気的に接続されていてもよい。このようにすれば、例えば絶縁膜にコンタクトホールを形成する際に、第１ゲート電極３ａ１に損傷が生じることを低減でき、第１ゲート電極の膜質を良好に維持しながら、第１ゲート電極３ａ１及び走査線３ａを電気的に接続できる。
（変形例２）
次に、図１６を参照しながら、本実施形態に係る電気光学装置の製造方法の変形例の他の例を説明する。本例の電気光学装置の製造方法は、開口部９２の縁を部分的に除去する点において本実施形態の変形例１と異なる。
図１６（ａ）において、絶縁膜４１ｂのうち第１ゲート電極３ａ１の縁上に突出した突部９３をドライエッチング法又はウェットエッチング法を用いて除去することによって、曲面を有する側壁部で規定された開口部９２ａを形成する。
次に、図１６（ｂ）において、突部９３の滑らかな表面に沿って、第２ゲート電極３ａ２を形成し、第２ゲート電極３ａ２をマスクとして不純物イオンをドープすることによって、ＴＦＴ３０ｆを形成する。本例では、絶縁膜４１ｂ及びこの絶縁膜上に形成される第２ゲート電極３ａ２のカバレッジ性を向上させることができる点において、上述の本実施形態に係る電気光学装置の製造方法に比べて有利である。
（電子機器）
次に、上述した液晶装置を各種の電子機器に適用される場合について説明する。
まず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図１７は、プロジェクタの構成例を示す平面図である。図１７に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。
液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶装置と同等であり、外部回路（図示省略）から外部接続用端子１０２に供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
尚、液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
次に、液晶装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図１８は、このパーソナルコンピュータの構成を示す斜視図である。図１８において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、先に述べた液晶装置１００５の背面にバックライトを付加することにより構成されている。
さらに、この液晶装置を、携帯電話に適用した例について説明する。図１９は、この携帯電話の構成を示す斜視図である。図１９において、携帯電話１３００は、複数の操作ボタン１３０２とともに、反射型の液晶装置１００５を備えるものである。この反射型の液晶装置１００５にあっては、必要に応じてその前面にフロントライトが設けられる。
尚、図１７乃至図１９を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及びその製造方法、並びにこれを備えた電子機器もまた本発明の技術的範囲に含まれるものである。
第１実施形態に係る電気光学装置の平面図である。 図１のＨ−Ｈ'断面図である。 第１実施形態に係る電気光学装置の画素における各種素子、配線等の等価回路である。 ＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。 図４のＡ−Ａ´断面図である。 第１実施形態に係る電気光学装置の変形例が備えるＴＦＴの断面図である。 変形例における図４に対応する平面図である。 第１実施形態に係る電気光学装置の製造方法を示す工程断面図（その１）である。 第１実施形態に係る電気光学装置の製造方法を示す工程断面図（その２）である。 第１実施形態に係る電気光学装置の製造方法を示す工程断面図（その３）である。 第１実施形態に係る電気光学装置の製造方法を示す工程断面図（その４）である。 第１実施形態に係る電気光学装置の製造方法のうちＴＦＴ形成工程を詳細に示した工程断面図である。 第２実施形態に係る電気光学装置の製造方法のうちＴＦＴ形成工程を詳細に示した工程断面図である。 第３実施形態に係る電気光学装置の製造方法のうちＴＦＴ形成工程を詳細に示した工程断面図である。 第３実施形態に係る電気光学装置の製造方法の変形例を示した工程断面図である。 第３実施形態に係る電気光学装置の製造方法の変形例を示した工程断面図である。 液晶装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。 液晶装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。 液晶装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
符号の説明
１・・・液晶装置、１ａ・・・半導体層、１０・・・ＴＦＴアレイ基板、３ａ・・・走査線、３ａ１・・・第１ゲート電極、３ａ２・・・第２ゲート電極、６ａ・・・データ線

Claims (15)

  1. 基板上に、
    互いに交差する複数のデータ線及び複数の走査線と、
    前記複数のデータ線及び前記複数の走査線の交差に対応して設けられた複数の画素電極
    と、
    前記画素電極に電気的に接続されており、ＬＤＤ構造を有するトランジスタとを備え、
    前記トランジスタは、不純物濃度が互いに異なる高濃度領域及び低濃度領域を含む不純物領域がチャネル領域の周囲に形成された半導体層と、平面的に見て前記低濃度領域に重ならないように前記チャネル領域上に形成された第１ゲート電極と、該第１ゲート電極に電気的に接続されており、平面的に見て前記低濃度領域を覆うように前記第１ゲート電極上に形成された第２ゲート電極とを備えたこと
    を特徴とする電気光学装置。
  2. 前記トランジスタのチャネル長の方向において、前記第１ゲート電極の終端は、平面的にみて前記低濃度領域及び前記チャネル領域の境界に一致していること
    を特徴とする請求項１に記載の電気光学装置。
  3. 前記トランジスタのチャネル長の方向において、前記第２ゲート電極の終端は、平面的にみて前記低濃度領域及び前記高濃度領域の境界に一致していること
    を特徴とする請求項１又は２に記載の電気光学装置。
  4. 前記第２ゲート電極は、前記第１ゲート電極上に形成された絶縁膜の開口部に前記第１ゲート電極が露出する領域及び前記低濃度領域に渡って延在されていること
    を特徴とする請求項１から３の何れか一項に記載の電気光学装置。
  5. 前記第２ゲート電極は、前記チャネル領域上で前記前記第１ゲート電極に電気的に接続されていること
    を特徴とする請求項１から４の何れか一項に記載の電気光学装置。
  6. 前記第２ゲート電極は、前記第１ゲート電極のうち前記チャネル領域の外側の領域に延びる部分に電気的に接続されていること
    を特徴とする請求項１から４の何れか一項に記載の電気光学装置。
  7. 前記第２ゲート電極上に前記トランジスタを覆うように形成された遮光膜を備えたこと
    を特徴とする請求項１から６の何れか一項に記載の電気光学装置。
  8. 基板上で互いに交差する複数のデータ線及び複数の走査線を形成する配線形成工程と、
    前記基板上に形成された半導体層の所定の領域にレジスト膜を形成するレジスト膜形成工程と、
    前記レジスト膜をマスクとして前記半導体層に不純物をドープすることによって、前記所定の領域の周囲に不純物領域を形成する第１ドープ工程と、
    前記レジスト膜を除去した後、前記所定の領域、及び前記不純物領域のうち前記前記トランジスタのチャネル長の方向における前記所定の領域に隣接する領域を覆うように、第１ゲート電極となるべき導電膜及び第２ゲート電極を形成する導電膜形成工程と、
    前記不純物領域のうち前記隣接する領域の外側の領域に前記第２ゲート電極をマスクとして前記不純物をドープすることによって、前記不純物の濃度が互いに異なる高濃度領域及び低濃度領域を前記半導体層に形成する第２ドープ工程と、
    前記導電膜の脇から前記導電膜を選択的に除去することによって、前記低濃度領域に重ならない第１ゲート電極を形成する電極形成工程と、
    前記複数のデータ線及び前記複数の走査線の交差に対応して設けられた画素電極を形成する画素電極形成工程とを備えたこと
    を特徴とする電気光学装置の製造方法。
  9. 基板上で互いに交差する複数のデータ線及び複数の走査線を形成する配線形成工程と、
    前記基板上に形成された半導体層の所定の領域に第１ゲート電極となるべき導電膜及び前記導電膜上に第２ゲート電極を形成する導電膜形成工程と、
    前記第２ゲート電極をマスクとして前記半導体層に不純物をドープすることによって、前記所定の領域の周囲に不純物領域を形成する第１ドープ工程と、
    前記導電膜の脇から前記導電膜を選択的に除去することによって、第１ゲート電極を形成する電極形成工程と、
    前記前記トランジスタのチャネル長の方向において、前記不純物領域のうち前記所定の領域に隣接する領域の少なくとも一部を覆うように、サイドウォールを形成するサイドウォール形成工程と、
    前記不純物領域のうち前記少なくとも一部の外側の領域に前記第２ゲート電極及び前記サイドウォールをマスクとして前記不純物をドープすることによって、前記不純物の濃度が互いに異なる高濃度領域及び低濃度領域を前記半導体層に形成する第２ドープ工程と、
    前記半導体層を熱処理することによって、前記高濃度領域及び前記低濃度領域を広げる拡散工程と、
    前記複数のデータ線及び前記複数の走査線の交差に対応して設けられた複数の画素電極
    を形成する画素電極形成工程とを備えたこと
    を特徴とする電気光学装置の製造方法。
  10. 基板上で互いに交差する複数のデータ線及び複数の走査線を形成する配線形成工程と、
    前記基板上に形成された半導体層の所定の領域を覆うように第１ゲート電極を形成する第１電極形成工程と、
    前記第１ゲート電極をマスクとして前記半導体層に不純物をドープすることによって、前記所定の領域の周囲に不純物領域を形成する第１ドープ工程と、
    前記不純物領域のうち前記前記トランジスタのチャネル長の方向における前記所定の領域に隣接する領域の少なくとも一部、及び前記所定の領域を覆うように、第１ゲート電極上に第２ゲート電極を形成する第２電極形成工程と、
    前記不純物領域のうち前記前記トランジスタのチャネル長の方向における前記少なくとも一部の外側の領域に、前記第２ゲート電極をマスクとして前記不純物をドープすることによって、前記半導体層に前記不純物の濃度が互いに異なる高濃度領域及び低濃度領域を形成する第２ドープ工程と、
    前記複数のデータ線及び前記複数の走査線の交差に対応して設けられた複数の画素電極
    を形成する画素電極形成工程とを備えたこと
    を特徴とする電気光学装置の製造方法。
  11. 前記第２電極形成工程に先んじて、前記不純物領域及び前記第１ゲート電極を覆うように絶縁膜を形成した後、前記第１ゲート電極が露出するまで前記絶縁膜を研磨することによって、前記研磨された絶縁膜の研磨面及び前記研磨面から露出する前記第１ゲート電極の露出面を面一にする研磨工程を備えたこと
    を特徴とする請求項１０に記載の電気光学装置の製造方法。
  12. 前記第２電極形成工程において、前記第１ゲート電極のうち平面的に見て前記前記トランジスタのチャネル長の方向に交差する方向に沿って前記所定の領域の外側の領域に延びる部分に前記第２ゲート電極を電気的に接続すること
    を特徴とする請求項１０に記載の電気光学装置。
  13. 前記第２電極形成工程に先んじて、前記不純物領域及び前記第１ゲート電極を覆うように絶縁膜を形成した後、前記絶縁膜の一部を除去することによって前記第１ゲート電極の表面の少なくとも一部が露出する開口部を形成する開口部形成工程を備え、
    前記第２電極形成工程において、前記表面の少なくとも一部で前記第１ゲート電極に電気的に接続されるように前記第２ゲート電極を形成すること
    を特徴とする請求項１０に記載の電気光学装置の製造方法。
  14. 前記開口部形成工程において、前記絶縁膜のうち前記第１ゲート電極上に突出した突部を部分的に除去すること
    を特徴とする請求項１３に記載の電気光学装置の製造方法。
  15. 請求項１から７の何れか一項に記載の電気光学装置を具備してなること
    を特徴とする電子機器。
JP2005337003A 2005-11-22 2005-11-22 電気光学装置の製造方法 Expired - Fee Related JP4876548B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005337003A JP4876548B2 (ja) 2005-11-22 2005-11-22 電気光学装置の製造方法
US11/522,792 US7682856B2 (en) 2005-11-22 2006-09-18 Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
TW095137921A TWI338334B (en) 2005-11-22 2006-10-14 Electro-optical device
KR1020060110355A KR100838551B1 (ko) 2005-11-22 2006-11-09 전기광학장치, 그 제조방법, 및 전자기기
CNB200610146737XA CN100547472C (zh) 2005-11-22 2006-11-22 电光装置及其制造方法以及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005337003A JP4876548B2 (ja) 2005-11-22 2005-11-22 電気光学装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007142320A true JP2007142320A (ja) 2007-06-07
JP4876548B2 JP4876548B2 (ja) 2012-02-15

Family

ID=38093596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005337003A Expired - Fee Related JP4876548B2 (ja) 2005-11-22 2005-11-22 電気光学装置の製造方法

Country Status (5)

Country Link
US (1) US7682856B2 (ja)
JP (1) JP4876548B2 (ja)
KR (1) KR100838551B1 (ja)
CN (1) CN100547472C (ja)
TW (1) TWI338334B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009053478A (ja) * 2007-08-28 2009-03-12 Seiko Epson Corp 電気光学装置及び電子機器
JP2009086667A (ja) * 2007-09-28 2009-04-23 Toppoly Optoelectronics Corp 画像表示システム及びその製造方法
JP2009122250A (ja) * 2007-11-13 2009-06-04 Seiko Epson Corp 電気光学装置及び電子機器
US7830465B2 (en) 2007-09-10 2010-11-09 Seiko Epson Corporation Electro-optical device and electronic apparatus
US8130333B2 (en) 2010-03-08 2012-03-06 Seiko Epson Corporation Electric optical device and electronic device

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4755855B2 (ja) * 2005-06-13 2011-08-24 株式会社東芝 半導体ウェーハの検査方法
TWI336927B (en) * 2007-04-27 2011-02-01 Nanya Technology Corp Method for forming semiconductor device with single sided buried strap
JP5481790B2 (ja) * 2008-02-29 2014-04-23 セイコーエプソン株式会社 電気光学装置
US8604579B2 (en) * 2008-12-05 2013-12-10 Sharp Kabushiki Kaisha Semiconductor device, and method for manufacturing same
WO2011048838A1 (ja) * 2009-10-20 2011-04-28 シャープ株式会社 アクティブマトリクス基板及び有機ｅｌ表示装置
KR102173707B1 (ko) * 2013-05-31 2020-11-04 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치
CN105161496A (zh) 2015-07-30 2015-12-16 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制造方法、显示装置
KR20180017280A (ko) 2016-08-08 2018-02-21 삼성디스플레이 주식회사 유기 발광 표시 장치
CN106847835B (zh) * 2017-04-01 2019-12-27 厦门天马微电子有限公司 一种显示面板、显示面板的制备方法、以及显示装置
KR20200105565A (ko) * 2019-02-28 2020-09-08 삼성디스플레이 주식회사 표시 장치
CN110534532B (zh) * 2019-09-04 2022-03-04 友达光电（昆山）有限公司 显示面板及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613407A (ja) * 1992-06-24 1994-01-21 Seiko Epson Corp 薄膜半導体装置及びその製造方法
WO1999039241A1 (en) * 1998-01-30 1999-08-05 Hitachi, Ltd. Liquid crystal display device
JP2005057242A (ja) * 2003-07-18 2005-03-03 Seiko Epson Corp 薄膜トランジスタ、アクティブマトリクス基板、表示装置、及び電子機器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100360873B1 (ko) 1995-07-07 2003-03-03 엘지전자 주식회사 박막트랜지스터제조방법
US6657229B1 (en) * 1996-05-28 2003-12-02 United Microelectronics Corporation Semiconductor device having multiple transistors sharing a common gate
JPH10233511A (ja) 1997-02-21 1998-09-02 Toshiba Corp 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法並びに液晶表示装置
TW418539B (en) 1998-05-29 2001-01-11 Samsung Electronics Co Ltd A method for forming TFT in liquid crystal display
US6420758B1 (en) * 1998-11-17 2002-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an impurity region overlapping a gate electrode
JP4536187B2 (ja) 1998-11-17 2010-09-01 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US7112844B2 (en) * 2001-04-19 2006-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2002368125A (ja) 2001-06-11 2002-12-20 Sony Corp 半導体装置の製造方法
US6952023B2 (en) * 2001-07-17 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4439766B2 (ja) * 2001-08-02 2010-03-24 シャープ株式会社 薄膜トランジスタ装置及びその製造方法
SG115733A1 (en) * 2004-03-12 2005-10-28 Semiconductor Energy Lab Thin film transistor, semiconductor device, and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613407A (ja) * 1992-06-24 1994-01-21 Seiko Epson Corp 薄膜半導体装置及びその製造方法
WO1999039241A1 (en) * 1998-01-30 1999-08-05 Hitachi, Ltd. Liquid crystal display device
JP2005057242A (ja) * 2003-07-18 2005-03-03 Seiko Epson Corp 薄膜トランジスタ、アクティブマトリクス基板、表示装置、及び電子機器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009053478A (ja) * 2007-08-28 2009-03-12 Seiko Epson Corp 電気光学装置及び電子機器
US7830465B2 (en) 2007-09-10 2010-11-09 Seiko Epson Corporation Electro-optical device and electronic apparatus
JP2009086667A (ja) * 2007-09-28 2009-04-23 Toppoly Optoelectronics Corp 画像表示システム及びその製造方法
JP2009122250A (ja) * 2007-11-13 2009-06-04 Seiko Epson Corp 電気光学装置及び電子機器
US8130333B2 (en) 2010-03-08 2012-03-06 Seiko Epson Corporation Electric optical device and electronic device

Also Published As

Publication number Publication date
JP4876548B2 (ja) 2012-02-15
CN1971387A (zh) 2007-05-30
TWI338334B (en) 2011-03-01
US20070117239A1 (en) 2007-05-24
KR100838551B1 (ko) 2008-06-19
US7682856B2 (en) 2010-03-23
TW200729352A (en) 2007-08-01
KR20070054099A (ko) 2007-05-28
CN100547472C (zh) 2009-10-07

Similar Documents

Publication Publication Date Title
JP4876548B2 (ja) 電気光学装置の製造方法
US8072080B2 (en) Connection structure, electro-optical device, and method for production of electro-optical device
JP4285551B2 (ja) 電気光学装置及びその製造方法、並びに電子機器
JP4241777B2 (ja) 電気光学装置及び電子機器
JP4821183B2 (ja) 電気光学装置及びこれを備えた電子機器
JP2006276118A (ja) 電気光学装置及びその製造方法、並びに電子機器
JP4211644B2 (ja) 電気光学装置の製造方法
US20060286698A1 (en) Electro-optical device, method of manufacturing the same, and electronic apparatus
JP4301227B2 (ja) 電気光学装置及びその製造方法、電子機器並びにコンデンサー
JP4655943B2 (ja) 電気光学装置及びその製造方法、並びに導電層の接続構造
JP5003366B2 (ja) 電気光学装置及びその製造方法、並びに電子機器
JP2002156652A (ja) 電気光学装置及びその製造方法
JP5223418B2 (ja) 電気光学装置及び電子機器
JP2005327813A (ja) 半導体装置及びその製造方法、電気光学装置及びその製造方法、並びに電子機器
JP2008026774A (ja) 電気光学装置及びその製造方法、並びに電子機器
JP2009058717A (ja) 電気光学装置及びその製造方法、並びに電子機器
JP2010008635A (ja) 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器
JP2008216940A (ja) 電気光学装置の製造方法
JP2011221119A (ja) 電気光学装置及び電子機器、並びに電気光学装置の製造方法
JP2006245260A (ja) 半導体装置の製造方法、電気光学装置の製造方法、半導体装置、及び電気光学装置、並びに電子機器
JP5343476B2 (ja) 電気光学装置及び電子機器
JP4984911B2 (ja) 電気光学装置及び電子機器
JP2008205248A (ja) 半導体装置及びその製造方法、電気光学装置及びその製造方法、並びに電子機器
JP2009295725A (ja) 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器
JP2009265357A (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111114

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees