JP2005159306A - 薄膜トランジスタ、この製造方法及びこれを用いた平板表示装置 - Google Patents

薄膜トランジスタ、この製造方法及びこれを用いた平板表示装置 Download PDF

Info

Publication number
JP2005159306A
JP2005159306A JP2004269587A JP2004269587A JP2005159306A JP 2005159306 A JP2005159306 A JP 2005159306A JP 2004269587 A JP2004269587 A JP 2004269587A JP 2004269587 A JP2004269587 A JP 2004269587A JP 2005159306 A JP2005159306 A JP 2005159306A
Authority
JP
Japan
Prior art keywords
gate pattern
gate
thin film
film transistor
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004269587A
Other languages
English (en)
Inventor
Zaihon Gu
在 本 具
Sang-Gul Lee
相 傑 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung SDI Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of JP2005159306A publication Critical patent/JP2005159306A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】 ゲート電極を、第１ゲートパターン及びこの第１ゲートパターンを囲む第２ゲートパターンで形成して、ＬＤＤ領域の幅調節が容易で、且つゲート電極のアライメント不良を防止するＧＯＬＤＤ構造の薄膜トランジスタ及びその製造方法を提供する。
【解決手段】 絶縁基板上に形成され、ソース／ドレイン領域及びチャンネル領域を具備する活性層と、この活性層上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成されて、第１ゲートパターン及び第１ゲートパターンを囲む形状の第２ゲートパターンからなるゲート電極とを含み、ソース／ドレイン領域はＬＤＤ領域を具備し、ＬＤＤ領域はゲート電極と重畳される位置に設けられる薄膜トランジスタを提供する。
【選択図】 図５

Description

本発明は、薄膜トランジスタとこの製造方法及びこれを使用する平板表示装置に係り、より詳しくは、ＧＯＬＤＤ（Gate Overlapped Lightly Doped Drain）構造の薄膜トランジスタとこの製造方法及びこれを使用する平板表示装置に関する。
スイッチング素子として薄膜トランジスタを使うアクティブマトリックス方式(Active Matrix Type)の平板表示装置には、各画素ごとに、各画素を駆動する画素駆動用薄膜トランジスタ、及び画素駆動用薄膜トランジスタを作動して走査線と信号線に信号を印加する駆動回路用薄膜トランジスタが形成されている。
薄膜トランジスタの中で多結晶シリコーン薄膜トランジスタは、レーザーを利用した結晶化技術の発展により非晶質シリコーン薄膜トランジスタと類似な温度で製作が可能になり、非晶質シリコーン薄膜トランジスタに比べて電子や正孔の移動度が高くて、ｎチャンネルとｐチャンネルを具備するＣＭＯＳ薄膜トランジスタの具現が可能で、大型絶縁基板上に、駆動回路用と画素駆動用を同時に形成することができるようになった。
ところが、ＣＭＯＳ多結晶シリコーン薄膜トランジスタの中で、ＮＭＯＳ薄膜トランジスタを用いる場合、一般的にドーピングイオンとしてリン(Ｐ)を使うことによって、ＰＭＯＳ薄膜トランジスタを製作する際に、ドーピングイオンとしてホウ素(Ｂ)を用いる場合と比較して、質量面で相対的に大きいので、シリコーン結晶が破壊されて損傷領域が発生するようになり、その損傷領域は、後段の活性化工程でも完全に回復できなくなる。
このような損傷領域の存在により、ソース領域からドレイン領域へ電子が加速されるときに、ゲート絶縁膜またはＭＯＳ界面へ電子が流入されるホットキャリアストレスが発生して電子移動度が減少されることにより、平板表示装置の駆動時に回路動作の安全性に致命的な影響を与え、また、オフ電流が大きくなる問題点が発生する。
このような問題点を解決するために、ゲートとソース／ドレイン領域の間の一定部分に未ドーピング領域を形成するオフセットを設定し、この部分の大きい抵抗により接合部位に生じる電界を減少させてオフ電流を減らす方法(オフセット構造)と、ソース／ドレイン領域の一定部分を低濃度でドーピングしてオフ電流を減らし、オン電流の減少を最小化できるようにＬＤＤ(Lightly Doped Drain)を形成する方法(ＬＤＤ構造)などが提案されている。
しかし、上述のようなオフセット構造、及びＬＤＤ構造は、現在のＬＴＰＳ(Low Temperature Poly Silicon)の技術が高集積化されるにことにより、ショートチャンネルデバイスの信頼性を向上させることにその限界がある。そこで、上述した問題点を解決するためにＧＯＬＤＤ構造の薄膜トランジスタが提案されている。
以下、添付した図面を参照して従来技術について説明する。図６〜図９は、従来のＧＯＬＤＤ構造の薄膜トランジスタを説明するための工程断面図である。
図６を参照すると、絶縁基板１００上にバッファ層１１０を形成し、このバッファ層１１０上に、非晶質シリコーン膜を蒸着して結晶化した後、パターニングして多結晶シリコーンからなる活性層１２０を形成する。
そして、活性層１２０を形成した後、この活性層１２０を含む絶縁基板１００の全面にゲート絶縁膜１３０を形成する。
ゲート絶縁膜１３０を形成した後、所定の導電型を有する不純物を低濃度でドーピング、即ち、ＬＤＤドーピングするための第１フォトレジストパターン１４０を形成する。
次いで、第１フォトレジストパターン１４０を形成した後、この第１フォトレジストパターン１４０をマスクとして低濃度ドーピングを実施し、活性層１２０に低濃度ソース／ドレイン領域１２３Ｓ、１２３Ｄを形成する。このとき、低濃度ソース／ドレイン領域１２３Ｓ、１２３Ｄの間の領域（符号１２１に示す領域）は薄膜トランジスタのチャンネル領域として作用する。
図７を参照すると、活性層１２０に低濃度の不純物をドーピングして、低濃度ソース／ドレイン領域１２３Ｓ、１２３Ｄを形成した後、第１フォトレジストパターン１４０を除去し、ゲート絶縁膜１３０上に、ゲート電極物質膜１５０を形成した後、ゲート電極の形成のための第２フォトレジストパターン１６０を形成する。
このとき、第２フォトレジストパターン１６０は、低濃度ソース／ドレイン領域１２３Ｓ、１２３Ｄと一部分が重畳されるように形成され、その重畳される領域の幅は、ステッパ（縮小投影露光装置）の解像度により、０．５μｍ以上となるように制約を受ける。
図８を参照すると、第２フォトレジストパターン１６０をマスクとして、ゲート電極物質膜１５０をパターニングし、ゲート電極１５５を形成する。このとき、ゲート電極１５５は、第２フォトレジストパターン１６０により低濃度ソース／ドレイン領域１２３Ｓ、１２３Ｄの各々と一部分が重畳されるように形成される。
そして、低濃度ソース／ドレイン領域１２３Ｓ、１２３Ｄと一部分が重畳されるようにゲート電極１５５を形成した後、ゲート電極１５５をマスクとして活性層１２０に高濃度不純物をドーピングして高濃度ソース／ドレイン領域１２５Ｓ、１２５Ｄを形成する。
図９を参照すると、ゲート電極１５５を具備する絶縁基板１００の全面に、高濃度ソース／ドレイン領域１２５Ｓ、１２５Ｄの一部分を露出させるコンタクトホール１７１、１７５を具備する層間絶縁膜１７０を形成し、このコンタクトホール１７１、１７５を通じて高濃度ソース／ドレイン領域１２５Ｓ、１２５Ｄと電気的に連結されるソース／ドレイン電極１８１、１８５を形成して、ＧＯＬＤＤ構造の薄膜トランジスタを形成する。
しかしながら、上述のような従来のＧＯＬＤＤ構造の薄膜トランジスタでは、ゲート電極と上下方向（絶縁基板の法線方向）で重畳される低濃度ソース／ドレイン領域、即ち、ＬＤＤ領域の幅は、ステッパの解像度により制約を受けて、０．５μｍ以下では調節しにくいという問題点がある。
また、フォトレジストマスクを利用して低濃度ドーピングを実行し、ゲート電極を形成した後、高濃度ドーピングを実行する方法では、低濃度ドーピングのための追加的なマスクが必要となり、ゲート電極のアライメント不良が発生する問題点がある。
本発明は上述したような従来技術の問題点を解決するためになされたものであり、その目的は、ゲート電極を第１ゲートパターン及び前記第１ゲートパターンを囲む第２ゲートパターンで形成してＬＤＤ領域の幅調節が容易で、ゲート電極のアライメント不良を防止するＧＯＬＤＤ構造の薄膜トランジスタ、この製造方法及びこれを用いた平板表示装置を提供することにある。
上記目的を達成するため、本発明の薄膜トランジスタは、絶縁基板上に形成され、ソース／ドレイン領域及びチャンネル領域を具備する活性層と、前記活性層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成され、第１ゲートパターン及び前記第１ゲートパターンを囲む第２ゲートパターンからなるゲート電極とを含み、前記ソース／ドレイン領域は、ＬＤＤ（Lightly Doped Drain）領域を具備し、前記ＬＤＤ領域は、前記絶縁基板の法線方向に向けて、前記ゲート電極と重畳されることを特徴とする。
好ましくは、前記第２ゲートパターンは、透明な導電性物質からなり、より好ましくは、前記第２ゲートパターンは、ＩＴＯ、ＩＺＯ、ＺｎＯ、またはＩｎ２Ｏ３の少なくとも一つからなることを特徴とする。
好ましくは、前記第２ゲートパターンは２μｍ以下の厚さを有し、より好ましくは、前記第２ゲートパターンは１μｍ以下の厚さを有する。
好ましくは、前記ＬＤＤ領域は、前記第１ゲートパターンの側壁に形成される前記第２ゲートパターンの横方向領域の下部に形成され、前記ＬＤＤ領域の幅は、前記第１ゲートパターンの側壁に形成される前記第２ゲートパターンの厚さ以下である。
好ましくは、前記ＬＤＤ領域は、２μｍ以下の幅を有し、より好ましくは、前記ＬＤＤ領域は、１μｍ以下の幅を有する。
また、本発明の薄膜トランジスタの製造方法は、絶縁基板上に活性層を形成する工程と、前記活性層上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に第１ゲートパターンを形成する工程と、前記第１ゲートパターンをマスクとして前記活性層に低濃度ドーピングする工程と、前記第１ゲートパターンを囲む形状の第２ゲートパターンを形成し、前記第１ゲートパターン及び前記第２ゲートパターンからなるゲート電極を形成する工程と、前記ゲート電極をマスクとして前記活性層に高濃度ドーピングしてソース／ドレイン領域を形成する工程とを含み、前記ソース／ドレイン領域は、ＬＤＤ領域を具備し、前記ＬＤＤ領域は、前記ゲート電極と前記絶縁基板の法線方向に向けて重畳されることを特徴とする。
好ましくは、前記ゲート電極を形成する工程は、前記第１ゲートパターンを具備する前記絶縁基板の全面に導電性物質膜を形成する工程と、前記絶縁基板の全面にフォトレジストを形成する工程と、前記絶縁基板の背面方向で露光して、第２ゲートパターンを形成するためのフォトレジストパターンを形成する工程と、前記フォトレジストパターンをマスクとして前記透明な導電性物質膜をパターニングして、前記第１ゲートパターンを囲む形状の第２ゲートパターンを形成する工程とを含む。
また、本発明は、前記薄膜トランジスタを使うアクティブマトリックス液晶表示装置またはアクティブマトリックス有機電界発光表示装置などのアクティブマトリックス平板表示装置を提供することを特徴とする。
本発明によると、ゲート電極を第１ゲートパターン及びこの第１ゲートパターンを囲む形状をなす第２ゲートパターンで形成するので、ＬＤＤ領域の幅調節が容易で、ゲート電極のアライメント不良を防止するＧＯＬＤＤ構造の薄膜トランジスタとその製造方法及びこれを用いた平板表示装置を提供することができる。
以下、添付の図面を参照して、本発明による好ましい実施形態について詳しく説明する。図１〜図５は、本発明の一実施形態に係るＧＯＬＤＤ構造の薄膜トランジスタを説明するための工程断面図である。
本実施形態に係るＧＯＬＤＤ構造の薄膜トランジスタは、第１ゲートパターン及びこの第１ゲートパターンを囲む透明な第２ゲートパターンからなるゲート電極と、活性層の低濃度ドーピング領域であるＬＤＤ領域が、絶縁基板の法線方向に向けて重畳して配置されている構造を有する。
図１を参照すると、絶縁基板２００上に、この絶縁基板２００から金属イオン等の不純物が拡散されて活性層(多結晶シリコーン)に侵透することを防止するためのバッファ層２１０を、ＰＥＣＶＤ、ＬＰＣＶＤ、スパッタリングなどの方法を用いて蒸着する。
次いで、バッファ層２１０を形成した後、このバッファ層２１０上にＰＥＣＶＤ、ＬＰＣＶＤ、スパッタリング等の方法を利用して、非晶質シリコーン膜を蒸着する。そして、真空炉で脱水素工程を実施する。なお、非晶質シリコーン膜を、ＬＰＣＶＤやスパッタリングで蒸着した場合、脱水素しないこともある。
その後、非晶質シリコーン膜に高エネルギーを照射する非晶質シリコーンの結晶化工程を通じて、非晶質シリコーンを結晶化し、多結晶シリコーン膜を形成する。 好ましくは、結晶化工程で、ＥＬＡ、ＭＩＣ、ＭＩＬＣ、ＳＬＳ、ＳＰＣ等の結晶化工程が使用される。
そして、多結晶シリコーン膜を形成した後、この多結晶シリコーン膜をパターニングして、活性層２２０を形成する。
次いで、活性層２２０上にゲート絶縁膜２３０を蒸着し、このゲート絶縁膜２３０上に第１導電性金属膜を蒸着した後、この導電性金属膜をパターニングして、第１ゲートパターン２４０を形成する。
第１ゲートパターン２４０を形成した後、この第１ゲートパターン２４０をマスクとして、導電性を有する不純物を低濃度ドーピング、即ち、ＬＤＤドーピングを実施して、低濃度ソース／ドレイン領域２２３Ｓ、２２３Ｄを形成する。このとき、低濃度ソース／ドレイン領域２２３Ｓ、２２３Ｄの間の領域（符号２２１に示す領域）は、薄膜トランジスタのチャンネル領域として作用する。
図２を参照すると、低濃度ソース／ドレイン領域２２３Ｓ、２２３Ｄを形成した後、第１ゲートパターン２４０を具備する絶縁基板２００の全面に、第２ゲートパターンを形成するための第２導電性物質膜２５０を形成する。
ここで、第２導電性物質膜２５０は、ＩＴＯ、ＩＺＯ、ＺｎＯ、Ｉｎ２Ｏ３などの透明な導電性物質を用いる。好ましくは、第２導電性物質膜２５０は、２μｍ以下の厚さを有し、より好ましくは、１μｍ以下の厚さを有する。これは、以後に形成されるフォトレジストパターン形成時の露光工程を、背面露光を用いて形成するためである。
その後、絶縁基板２００の全面に、第２導電性物質膜２５０をエッチングするフォトレジストパターン２６５を形成するための、フォトレジスト２６０を形成する。
図３を参照すると、フォトレジスト２６０を形成した後、絶縁基板２００の下部面で露光して、フォトレジストパターン２６５を形成する。即ち、背面露光を通じてフォトレジストパターン２６５を形成する。この際、絶縁基板２００、バッファ層２１０、ゲート絶縁膜２３０はそれぞれ光を透過するものであり、露光時間、光の強度、及びフォトレジスト２６０の厚さを設定することにより、フォトレジストパターン２６５を形成することができる。
フォトレジストパターン２６５を背面露光を通じて形成することにより、ステッパの解像度によるフォトレジストパターン２６５の精密度が高くなる。従って、以後に形成されるＧＯＬＤＤ構造のＬＤＤ領域の幅が、ステッパの解像度により制約を受けなくなり、０．５μｍ以下でも形成が可能で、ＬＤＤ領域の幅を数オングストローム単位で調節することが可能になる。
図４を参照すると、フォトレジストパターン２６５をマスクとして第２導電性物質膜２５０をエッチングして、第１ゲートパターン２４０を囲む形態の第２ゲートパターン２５５を形成し、第１ゲートパターン２４０及び第２ゲートパターン２５５からなるゲート電極Ｇを形成する。
第１ゲートパターン２４０、及び第２ゲートパターン２５５からなるゲート電極Ｇを形成した後、フォトレジストパターン２６５を除去して、ゲート電極Ｇをマスクとして活性層２２０に高濃度ドーピングを実施して、高濃度ソース／ドレイン領域２２５Ｓ、２２５Ｄを形成する。
このとき、第１ゲートパターン２４０の側壁に形成された第２ゲートパターン２５５下部の、低濃度ソース／ドレイン領域２２３Ｓ、２２３Ｄは、第１ゲートパターン２４０の側壁に形成された第２ゲートパターン２５５が存在することにより、高濃度ドーピングされなくて低濃度ドーピング状態で残留してＬＤＤ領域として作用するようになり、ゲート電極Ｇと低濃度ドーピング領域２２３Ｓ、２２３Ｄ、即ち、ＬＤＤ領域が重畳されるＧＯＬＤＤ構造を形成することができる。即ち、ＬＤＤ領域は第１ゲートパターン２４０の側壁に形成された第２ゲートパターン２５５の横方向領域の下部に形成される。
また、ＧＯＬＤＤ構造のＬＤＤ領域は、第１ゲートパターン２４０の側壁に形成された第２ゲートパターン２５５の厚さにより幅が決定されるので、ゲート電極Ｇと重畳されるＬＤＤ領域の幅は、第１ゲートパターン２４０の側壁に形成された第２ゲートパターン２５５の厚さ以下に形成される。この厚さは、ＬＤＤ領域の幅であり、好ましくは、２μｍ以下であり、より好ましくは、１μｍ以下である。
図５を参照すると、高濃度ソース／ドレイン領域２２５Ｓ、２２５Ｄを形成した後、絶縁基板２００の全面に層間絶縁膜２７０を形成して、パターニングして高濃度ソース／ドレイン領域２２５Ｓ、２２５Ｄの一部分を露出させるコンタクトホール２７１、２７５を形成する。
コンタクトホール２７１、２７５を形成した後、絶縁基板２００の全面に所定の導電膜を蒸着してパターニングして、高濃度ソース／ドレイン領域２２５Ｓ、２２５Ｄと電気的に連結されるソース／ドレイン電極２８１、２８５を形成して、ＧＯＬＤＤ構造の薄膜トランジスタを形成する。
上述のようなＧＯＬＤＤ構造の薄膜トランジスタは、低濃度ドーピングのための追加的なマスクを使用しない。従って、ゲート電極Ｇのアライメント不良を防止することができる。
また、第１ゲートパターン２４０及び第１ゲートパターン２４０を囲むように形成される第２ゲートパターン２５５からなるゲート電極Ｇを利用して、ＧＯＬＤＤ構造を形成することにより、ＬＤＤ領域の幅を第１ゲートパターン２４０の側壁に形成される第２ゲートパターン２５５の厚さで調節することができる。従って、ＬＤＤ領域の幅を２μｍ以下で形成することができ、好ましくは、１μｍ以下で形成することが可能である。
また、上述のようなＧＯＬＤＤ構造の薄膜トランジスタを利用して、一般的なアクティブマトリックス平板表示装置の製造方法、即ち、アクティブマトリックス液晶表示装置またはアクティブマトリックス有機電界発光表示装置の製造方法を実行してアクティブマトリックス平板表示装置を提供することができる。
以上、本発明の好適な実施の形態について添付の図面を参照して詳細に説明したが、以上の説明及び添付図面における多くの特定詳細は本発明のより全般的理解のために提供されるだけ、これら特定事項が本発明の範囲内で所定の変形や変更が可能であることは、当該技術分野で通常の知識を有する者には自明なことであろう。
本発明は、薄膜トランジスタのアライメント不良を防止する上で極めて有用である。
本発明の一実施形態に係るＧＯＬＤＤ構造の薄膜トランジスタの、第１の工程断面図である。 本発明の一実施形態に係るＧＯＬＤＤ構造の薄膜トランジスタの、第２の工程断面図である。 本発明の一実施形態に係るＧＯＬＤＤ構造の薄膜トランジスタの、第３の工程断面図である。 本発明の一実施形態に係るＧＯＬＤＤ構造の薄膜トランジスタの、第４の工程断面図である。 本発明の一実施形態に係るＧＯＬＤＤ構造の薄膜トランジスタの、第５の工程断面図である。 従来におけるＧＯＬＤＤ構造の薄膜トランジスタの、第１の工程断面図である。 従来におけるＧＯＬＤＤ構造の薄膜トランジスタの、第２の工程断面図である。 従来におけるＧＯＬＤＤ構造の薄膜トランジスタの、第３の工程断面図である。 従来におけるＧＯＬＤＤ構造の薄膜トランジスタの、第４の工程断面図である。
符号の説明
２００ 絶縁基板
２１０ バッファ層
２２０ 活性層
２２１ チャンネル領域
２２３Ｓ 低濃度ソース領域
２２３Ｄ 低濃度ドレイン領域
２２５Ｓ 高濃度ソース領域
２２５Ｄ 高濃度ドレイン領域
２３０ ゲート絶縁膜
２４０ 第１ゲートパターン
２５０ 第２導電性物質膜
２５５ 第２ゲートパターン
２６０ フォトレジスト
２６５ フォトレジストパターン
２７０ 層間絶縁膜
２７１，２７５ コンタクトホール
２８１ ソース電極
２８５ ドレイン電極
Ｇ ゲート電極

Claims (21)

  1. 絶縁基板上に形成され、ソース／ドレイン領域及びチャンネル領域を具備する活性層と、
    前記活性層上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成され、第１ゲートパターン及び前記第１ゲートパターンを囲む第２ゲートパターンからなるゲート電極とを含み、
    前記ソース／ドレイン領域は、ＬＤＤ（Lightly Doped Drain）領域を具備し、
    前記ＬＤＤ領域は、前記絶縁基板の法線方向に向けて、前記ゲート電極と重畳されることを特徴とする薄膜トランジスタ。
  2. 前記第２ゲートパターンは、透明な導電性物質からなることを特徴とする請求項１に記載の薄膜トランジスタ。
  3. 前記第２ゲートパターンは、ＩＴＯ、ＩＺＯ、ＺｎＯ、またはＩｎ２Ｏ３の少なくとも一つからなることを特徴とする請求項２に記載の薄膜トランジスタ。
  4. 前記第２ゲートパターンは、２μｍ以下の厚さを有することを特徴とする請求項１に記載の薄膜トランジスタ。
  5. 前記第２ゲートパターンは、１μｍ以下の厚さを有することを特徴とする請求項４記載の薄膜トランジスタ。
  6. 前記ＬＤＤ領域は、前記第１ゲートパターンの側壁に形成される前記第２ゲートパターンの横方向領域の下部に形成されることを特徴とする請求項１に記載の薄膜トランジスタ。
  7. 前記ＬＤＤ領域の幅は、前記第１ゲートパターンの側壁に形成される前記第２ゲートパターンの厚さ以下であることを特徴とする請求項１に記載の薄膜トランジスタ。
  8. 前記ＬＤＤ領域は、２μｍ以下の幅を有することを特徴とする請求項１に記載の薄膜トランジスタ。
  9. 前記ＬＤＤ領域は、１μｍ以下の幅を有することを特徴とする請求項８に記載の薄膜トランジスタ。
  10. 絶縁基板上に活性層を形成する工程と、
    前記活性層上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上に第１ゲートパターンを形成する工程と、
    前記第１ゲートパターンをマスクとして前記活性層に低濃度ドーピングする工程と、
    前記第１ゲートパターンを囲む形状の第２ゲートパターンを形成し、前記第１ゲートパターン及び前記第２ゲートパターンからなるゲート電極を形成する工程と、
    前記ゲート電極をマスクとして前記活性層に高濃度ドーピングしてソース／ドレイン領域を形成する工程とを含み、
    前記ソース／ドレイン領域は、ＬＤＤ領域を具備し、
    前記ＬＤＤ領域は、前記ゲート電極と前記絶縁基板の法線方向に向けて重畳されることを特徴とする薄膜トランジスタの製造方法。
  11. 前記ゲート電極を形成する工程は、前記第１ゲートパターンを具備する前記絶縁基板の全面に導電性物質膜を形成する工程と、
    前記絶縁基板の全面にフォトレジストを形成する工程と、
    前記絶縁基板の背面方向で露光して、第２ゲートパターンを形成するためのフォトレジストパターンを形成する工程と、
    前記フォトレジストパターンをマスクとして前記透明な導電性物質膜をパターニングして、前記第１ゲートパターンを囲む形状の第２ゲートパターンを形成する工程と、を含むことを特徴とする請求項１０に記載の薄膜トランジスタの製造方法。
  12. 前記第２ゲートパターンは、透明な導電性物質からなることを特徴とする請求項１０に記載の薄膜トランジスタの製造方法。
  13. 前記ゲートパターンは、ＩＴＯ、ＩＺＯ、ＺｎＯまたはＩｎ２Ｏ３からなることを特徴とする請求項１２に記載の薄膜トランジスタの製造方法。
  14. 前記第２ゲートパターンは、２μｍ以下の厚さを有することを特徴とする請求項１０に記載の薄膜トランジスタの製造方法。
  15. 前記第２ゲートパターンは、１μｍ以下の厚さを有することを特徴とする請求項１４に記載の薄膜トランジスタの製造方法。
  16. 前記ＬＤＤ領域は、前記第１ゲートパターンの側壁に形成される前記第２ゲートパターンの横方向の下部に形成されることを特徴とする請求項１０に記載の薄膜トランジスタの製造方法。
  17. 前記ＬＤＤ領域の幅は、前記第１ゲートパターンの側壁に形成される前記第２ゲートパターンの厚さ以下であることを特徴とする請求項１０に記載の薄膜トランジスタの製造方法。
  18. 前記ＬＤＤ領域は、２μｍ以下の幅を有することを特徴とする請求項１０に記載の薄膜トランジスタの製造方法。
  19. 前記ＬＤＤ領域は、１μｍ以下の幅を有することを特徴とする請求項１８に記載の薄膜トランジスタの製造方法。
  20. 請求項１〜請求項１９のいずれかに記載の薄膜トランジスタを用いたことを特徴とする アクティブマトリックス平板表示装置。
  21. 前記平板表示装置は、液晶表示装置または有機電界発光表示装置であることを特徴とする請求項２０に記載のアクティブマトリックス平板表示装置。
JP2004269587A 2003-11-25 2004-09-16 薄膜トランジスタ、この製造方法及びこれを用いた平板表示装置 Pending JP2005159306A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030084237A KR100686337B1 (ko) 2003-11-25 2003-11-25 박막 트랜지스터, 이의 제조 방법 및 이를 사용하는 평판표시장치

Publications (1)

Publication Number Publication Date
JP2005159306A true JP2005159306A (ja) 2005-06-16

Family

ID=34588060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004269587A Pending JP2005159306A (ja) 2003-11-25 2004-09-16 薄膜トランジスタ、この製造方法及びこれを用いた平板表示装置

Country Status (4)

Country Link
US (1) US20050112807A1 (ja)
JP (1) JP2005159306A (ja)
KR (1) KR100686337B1 (ja)
CN (1) CN1652349A (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200627643A (en) * 2005-01-19 2006-08-01 Quanta Display Inc A method for manufacturing a thin film transistor
TWI336951B (en) * 2005-05-19 2011-02-01 Au Optronics Corp Method of forming thin film transistor
JP2013045971A (ja) * 2011-08-25 2013-03-04 Sony Corp 薄膜トランジスタおよびその製造方法、ならびに電子機器
CN105161496A (zh) 2015-07-30 2015-12-16 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制造方法、显示装置
CN105576017B (zh) * 2015-12-15 2019-01-15 浙江大学 一种基于氧化锌薄膜的薄膜晶体管
JP6737620B2 (ja) * 2016-04-04 2020-08-12 株式会社ジャパンディスプレイ 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
CN105742240B (zh) * 2016-04-05 2019-09-13 武汉华星光电技术有限公司 一种ltps阵列基板的制造方法
KR102661120B1 (ko) 2016-08-22 2024-04-26 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법, 및 이를 포함하는 표시 장치
CN108288588A (zh) * 2018-01-31 2018-07-17 京东方科技集团股份有限公司 Nmos器件及其制备方法以及显示装置
US11121263B2 (en) * 2019-08-27 2021-09-14 Apple Inc. Hydrogen trap layer for display device and the same
CN113948579B (zh) * 2020-07-17 2023-06-23 京东方科技集团股份有限公司 薄膜晶体管及其制备方法和显示装置
CN112530810B (zh) * 2020-11-24 2023-06-16 北海惠科光电技术有限公司 一种开关元件的制备方法、阵列基板的制备方法和显示面板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970010685B1 (ko) * 1993-10-30 1997-06-30 삼성전자 주식회사 누설전류가 감소된 박막 트랜지스터 및 그 제조방법
US5612234A (en) * 1995-10-04 1997-03-18 Lg Electronics Inc. Method for manufacturing a thin film transistor
US6617644B1 (en) * 1998-11-09 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6420758B1 (en) * 1998-11-17 2002-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an impurity region overlapping a gate electrode
US6259138B1 (en) * 1998-12-18 2001-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having multilayered gate electrode and impurity regions overlapping therewith
KR20010043359A (ko) * 1999-03-10 2001-05-25 모리시타 요이찌 박막 트랜지스터와 패널 및 그들의 제조 방법
US6639265B2 (en) * 2000-01-26 2003-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US6781646B2 (en) * 2000-07-28 2004-08-24 Hitachi, Ltd. Liquid crystal display device having gate electrode with two conducting layers, one used for self-aligned formation of the TFT semiconductor regions
US7030435B2 (en) * 2000-08-24 2006-04-18 Cova Technologies, Inc. Single transistor rare earth manganite ferroelectric nonvolatile memory cell
US6562671B2 (en) * 2000-09-22 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and manufacturing method thereof
JP5038560B2 (ja) * 2001-08-01 2012-10-03 ゲットナー・ファンデーション・エルエルシー 電界効果型トランジスタ及びその製造方法並びに該トランジスタを使った液晶表示装置及びその製造方法
KR100438523B1 (ko) * 2001-10-08 2004-07-03 엘지.필립스 엘시디 주식회사 박막트랜지스터 및 그 제조방법
KR20030056827A (ko) * 2001-12-28 2003-07-04 엘지.필립스 엘시디 주식회사 폴리실리콘 박막트랜지스터의 형성방법

Also Published As

Publication number Publication date
CN1652349A (zh) 2005-08-10
US20050112807A1 (en) 2005-05-26
KR100686337B1 (ko) 2007-02-22
KR20050050486A (ko) 2005-05-31

Similar Documents

Publication Publication Date Title
KR100253611B1 (ko) 활성-매트릭스액정표시장치및그제조방법
JP3398453B2 (ja) 薄膜トランジスタの製造方法
KR100491141B1 (ko) 박막 트랜지스터 및 그의 제조방법과 이를 이용한 액티브매트릭스형 표시소자 및 그의 제조방법
US5913113A (en) Method for fabricating a thin film transistor of a liquid crystal display device
US6323068B1 (en) Liquid crystal display device integrated with driving circuit and method for fabricating the same
US7387920B2 (en) Method of manufacturing thin film transistor array panel
JP2002313810A (ja) 表示装置およびその製造方法
JP2002252231A (ja) 液晶表示装置用薄膜トランジスタ形成方法
JPH05335573A (ja) 薄膜半導体装置
JP2005340822A (ja) 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法、および平板表示装置
JP3296975B2 (ja) 薄膜トランジスタ及びその製造方法
KR100928490B1 (ko) 액정표시패널 및 그 제조 방법
KR100686337B1 (ko) 박막 트랜지스터, 이의 제조 방법 및 이를 사용하는 평판표시장치
US5827760A (en) Method for fabricating a thin film transistor of a liquid crystal display device
JPH0837313A (ja) アクティブマトリクス液晶ディスプレイおよびその製法
KR100307457B1 (ko) 박막 트랜지스터의 제조 방법
KR100635048B1 (ko) 박막 트랜지스터, 이의 제조 방법 및 이를 사용하는 평판표시 장치
KR100686338B1 (ko) 박막 트랜지스터, 이의 제조 방법 및 이를 사용하는 평판표시 장치
WO2022001468A1 (zh) 薄膜晶体管、显示基板及显示装置
KR100815894B1 (ko) Ｌｄｄ구조의 ｃｍｏｓ 다결정 실리콘 박막트랜지스터의제조방법
JP3398665B2 (ja) 薄膜トランジスタの製造方法
US20040201067A1 (en) LLD structure of thin film transistor
JP2004056025A (ja) 薄膜トランジスタ装置およびその製造方法
KR20030047185A (ko) 다결정 실리콘 박막트랜지스터의 제조 방법
JP2005217368A (ja) 薄膜トランジスタおよびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060808

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070109