JPH1187734A - 薄膜トランジスタ及びその作製方法及び薄膜トランジスタを備えた半導体装置 - Google Patents
薄膜トランジスタ及びその作製方法及び薄膜トランジスタを備えた半導体装置Info
- Publication number
- JPH1187734A JPH1187734A JP10135018A JP13501898A JPH1187734A JP H1187734 A JPH1187734 A JP H1187734A JP 10135018 A JP10135018 A JP 10135018A JP 13501898 A JP13501898 A JP 13501898A JP H1187734 A JPH1187734 A JP H1187734A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- region
- film transistor
- film
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 239000010408 film Substances 0.000 claims abstract description 121
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 27
- 230000003647 oxidation Effects 0.000 claims abstract description 23
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 23
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 22
- 239000010407 anodic oxide Substances 0.000 claims description 13
- 229910052715 tantalum Inorganic materials 0.000 claims description 9
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 7
- 230000005684 electric field Effects 0.000 abstract description 8
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 16
- 239000004973 liquid crystal related substance Substances 0.000 description 13
- 239000000758 substrate Substances 0.000 description 12
- 239000011159 matrix material Substances 0.000 description 11
- 229910021419 crystalline silicon Inorganic materials 0.000 description 8
- 239000004925 Acrylic resin Substances 0.000 description 7
- 229920000178 Acrylic resin Polymers 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 230000010365 information processing Effects 0.000 description 5
- 239000010453 quartz Substances 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 150000001408 amides Chemical class 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000002048 anodisation reaction Methods 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 耐圧特性やリーク電流特性を改善した薄膜ト
ランジスタを提供する。 【解決手段】 ゲイト電極１０４をマスクとして、熱酸
化法により酸化珪素膜でなるゲイト絶縁膜１０３を酸化
させる。この際、ゲイト絶縁膜１０３の膜厚が厚くな
り、１０６、１０７で示される状態となる。チャネルの
端部１１２では、活性層の厚さが薄くなり、その分ゲイ
ト電極からの距離が長くなる。そして、この部分でソー
ス／ドレイン間の電界強度が緩和される構造となる。こ
うして耐圧特性やリーク電流特性が改善された薄膜トラ
ンジスタが得られる。
ランジスタを提供する。 【解決手段】 ゲイト電極１０４をマスクとして、熱酸
化法により酸化珪素膜でなるゲイト絶縁膜１０３を酸化
させる。この際、ゲイト絶縁膜１０３の膜厚が厚くな
り、１０６、１０７で示される状態となる。チャネルの
端部１１２では、活性層の厚さが薄くなり、その分ゲイ
ト電極からの距離が長くなる。そして、この部分でソー
ス／ドレイン間の電界強度が緩和される構造となる。こ
うして耐圧特性やリーク電流特性が改善された薄膜トラ
ンジスタが得られる。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本明細書で開示する発明は、
耐圧特性やリーク電流特性を改善した薄膜トランジスタ
の構成に関する。また、その作製方法に関する。
耐圧特性やリーク電流特性を改善した薄膜トランジスタ
の構成に関する。また、その作製方法に関する。
【０００２】
【従来の技術】近年、ガラス基板や石英基板上に薄膜半
導体膜を成膜し、その膜を活性層としてトランジスタを
作製する技術が知られている。このトランジスタは、薄
膜トランジスタと総称されている。以下において、薄膜
トランジスタをＴＦＴと称することとする。
導体膜を成膜し、その膜を活性層としてトランジスタを
作製する技術が知られている。このトランジスタは、薄
膜トランジスタと総称されている。以下において、薄膜
トランジスタをＴＦＴと称することとする。
【０００３】一般にＴＦＴの活性層を構成する半導体薄
膜としては、非晶質珪素膜や結晶性珪素膜（多結晶膜や
微結晶膜）が利用されている。これは、現状の技術にお
いては、ガラス基板や石英基板上に単結晶珪素膜を形成
することができないからである。
膜としては、非晶質珪素膜や結晶性珪素膜（多結晶膜や
微結晶膜）が利用されている。これは、現状の技術にお
いては、ガラス基板や石英基板上に単結晶珪素膜を形成
することができないからである。
【０００４】非晶質珪素膜を用いたＴＦＴは、その総合
的な特性も低いので特に問題とはならないが、結晶性珪
素膜を用いたＴＦＴでは、耐圧の低さやＯＦＦ電流値の
大きさが問題となる。
的な特性も低いので特に問題とはならないが、結晶性珪
素膜を用いたＴＦＴでは、耐圧の低さやＯＦＦ電流値の
大きさが問題となる。
【０００５】これは、珪素膜中に存在する欠陥の密度が
単結晶珪素に比較して非常に大きいからである。
単結晶珪素に比較して非常に大きいからである。
【０００６】この問題を解決する手段としては、特公平
３−３８７５５号公報、特開平４−３６０５８０号公
報、特開平５−１６６８３７号公報等に記載された構成
が公知である。
３−３８７５５号公報、特開平４−３６０５８０号公
報、特開平５−１６６８３７号公報等に記載された構成
が公知である。
【０００７】上記公報に記載された構成は、ＬＤＤ技術
及びオフセット技術と呼ばれるものである。この技術
は、チャネル領域とドレイン領域との間にチャネルとし
てもまたドレインとして機能しない高抵抗領域を配置
し、チャネル領域とドレイン領域との間に加わる高電界
を緩和させるものである。
及びオフセット技術と呼ばれるものである。この技術
は、チャネル領域とドレイン領域との間にチャネルとし
てもまたドレインとして機能しない高抵抗領域を配置
し、チャネル領域とドレイン領域との間に加わる高電界
を緩和させるものである。
【０００８】そして、ＯＦＦ動作時において、チャネル
領域とドレイン領域との境界付近に存在する欠陥を経由
してのキャリアの移動を抑制するというものである。
領域とドレイン領域との境界付近に存在する欠陥を経由
してのキャリアの移動を抑制するというものである。
【０００９】高抵抗領域の種類としては、ノンドープの
領域とする構成（オフセット構造と総称される）と、ラ
イトドープの領域とする構成（ＬＤＤ構造と総称され
る）とに大別される。
領域とする構成（オフセット構造と総称される）と、ラ
イトドープの領域とする構成（ＬＤＤ構造と総称され
る）とに大別される。
【００１０】また、特開平４−３６０５８０号公報、及
び特開平５−１６６８３７号公報には、高抵抗領域を形
成する方法として、ゲート電極の表面に陽極酸化膜を形
成し、この陽極酸化膜の膜厚の分で高抵抗領域を自己整
合的に形成する技術が示されている。
び特開平５−１６６８３７号公報には、高抵抗領域を形
成する方法として、ゲート電極の表面に陽極酸化膜を形
成し、この陽極酸化膜の膜厚の分で高抵抗領域を自己整
合的に形成する技術が示されている。
【００１１】この方法は、高い制御性でもって高抵抗領
域を形成することができるという特徴がある。
域を形成することができるという特徴がある。
【００１２】
【発明が解決しよとする課題】本明細書で開示する発明
は、高耐圧を有し、またＯＦＦ電流値の小さな新規な構
造を有するＴＦＴを提供することを課題とする。
は、高耐圧を有し、またＯＦＦ電流値の小さな新規な構
造を有するＴＦＴを提供することを課題とする。
【００１３】
【課題を解決するための手段】本明細書で開示する発明
の一つは、図１にその具体的な例を示すように、１０９
と１１０と１１１とで示される領域で構成される活性層
と、前記活性層上に形成された酸化珪素膜でなるゲート
絶縁膜１００と、前記ゲート絶縁膜上に形成されたゲー
ト電極１０５と、を有し、前記活性層には、前記ゲート
電極１０５をマスクとした酸化が施されており、ゲート
絶縁膜１００の一部は、１０８や１１２で示されるよう
な形状を有していることを特徴とする。
の一つは、図１にその具体的な例を示すように、１０９
と１１０と１１１とで示される領域で構成される活性層
と、前記活性層上に形成された酸化珪素膜でなるゲート
絶縁膜１００と、前記ゲート絶縁膜上に形成されたゲー
ト電極１０５と、を有し、前記活性層には、前記ゲート
電極１０５をマスクとした酸化が施されており、ゲート
絶縁膜１００の一部は、１０８や１１２で示されるよう
な形状を有していることを特徴とする。
【００１４】１０８や１１２で示される部分は、ゲート
電極をマスクとして熱酸化を施すことにより形成され
る。この部分においては、活性層における熱酸化時の酸
化がゲート電極１０４の下部領域にまで進行したものと
なっている。
電極をマスクとして熱酸化を施すことにより形成され
る。この部分においては、活性層における熱酸化時の酸
化がゲート電極１０４の下部領域にまで進行したものと
なっている。
【００１５】この状態は、活性層に形成されるチャネル
領域の上端部が選択的に酸化されているものといえる。
このような構成とすることで、チャネルの上端部におけ
るゲート絶縁膜の厚さをチャネルからソース、あるいは
チャネルからドレインといった方向に向かって漸次その
厚さを厚くした構成とすることができる。
領域の上端部が選択的に酸化されているものといえる。
このような構成とすることで、チャネルの上端部におけ
るゲート絶縁膜の厚さをチャネルからソース、あるいは
チャネルからドレインといった方向に向かって漸次その
厚さを厚くした構成とすることができる。
【００１６】他の発明の構成は、図１にその具体的な作
製工程を示すように、活性層１０２上に酸化珪素膜１０
３を形成する工程と、前記酸化珪素膜１０３上にゲート
電極１０４を形成する工程と、前記ゲート電極１０４を
マスクとして熱酸化を施し、一部を除いて前記酸化珪素
膜の膜厚を１０６や１０７で示されるように厚くする工
程と、を有し、前記熱酸化された領域の端部は１０８や
１１２で示されるようにゲート電極１０４の下部にまで
及んでいることを特徴とする。
製工程を示すように、活性層１０２上に酸化珪素膜１０
３を形成する工程と、前記酸化珪素膜１０３上にゲート
電極１０４を形成する工程と、前記ゲート電極１０４を
マスクとして熱酸化を施し、一部を除いて前記酸化珪素
膜の膜厚を１０６や１０７で示されるように厚くする工
程と、を有し、前記熱酸化された領域の端部は１０８や
１１２で示されるようにゲート電極１０４の下部にまで
及んでいることを特徴とする。
【００１７】この構成においては、チャネル領域１１０
の上端部が選択的に酸化されたものとなる。即ち、熱酸
化がチャネル領域の上端部にまで及んだものとなる。
の上端部が選択的に酸化されたものとなる。即ち、熱酸
化がチャネル領域の上端部にまで及んだものとなる。
【００１８】そしてこの構成を採用することにより、チ
ャネル領域の上端部におけるゲート絶縁膜の膜厚が漸次
変化したものとなる。即ち、１０８や１１２の領域にお
いて、ゲート絶縁膜の膜厚がチャネル領域上端部からソ
ース／ドレイン領域の方に向かって漸次厚くなる構成を
得ることができる。
ャネル領域の上端部におけるゲート絶縁膜の膜厚が漸次
変化したものとなる。即ち、１０８や１１２の領域にお
いて、ゲート絶縁膜の膜厚がチャネル領域上端部からソ
ース／ドレイン領域の方に向かって漸次厚くなる構成を
得ることができる。
【００１９】なお、熱酸化が行われる前の酸化珪素膜１
０３は、完全な組成を有する酸化珪素膜でなくてもよ
い。この膜は、図１（Ｂ）の工程における熱酸化が進行
する膜質を有していれば、酸素と珪素以外の元素を含ん
でいてもよい。
０３は、完全な組成を有する酸化珪素膜でなくてもよ
い。この膜は、図１（Ｂ）の工程における熱酸化が進行
する膜質を有していれば、酸素と珪素以外の元素を含ん
でいてもよい。
【００２０】
【発明の実施の形態】図１にその作製工程の一例を示す
ように、酸化珪素膜でなるゲート絶縁膜１０３を成膜後
にゲート電極１０４を形成し、さらにその後に熱酸化を
行う。
ように、酸化珪素膜でなるゲート絶縁膜１０３を成膜後
にゲート電極１０４を形成し、さらにその後に熱酸化を
行う。
【００２１】こうすると、１０６や１０７で示されるよ
うにゲート電極１０４が設けられた領域を除いて熱酸化
が進行し、その部分の膜厚が厚くなる。そして、１０８
で示されるように、ゲート電極１０４の下部にまで熱酸
化が進行する。
うにゲート電極１０４が設けられた領域を除いて熱酸化
が進行し、その部分の膜厚が厚くなる。そして、１０８
で示されるように、ゲート電極１０４の下部にまで熱酸
化が進行する。
【００２２】こうして、この部分においてゲート絶縁膜
の膜厚が漸次変化した状態は得られる。即ち、チャネル
領域上端部からソース／ドレイン領域の方に向かって、
ゲート絶縁膜の膜厚が漸次厚くなるような状態が得られ
る。
の膜厚が漸次変化した状態は得られる。即ち、チャネル
領域上端部からソース／ドレイン領域の方に向かって、
ゲート絶縁膜の膜厚が漸次厚くなるような状態が得られ
る。
【００２３】このような構成とすると、チャネル領域の
上端部からソース／ドレイン領域に向かって、ゲート電
極から活性層へと加わる電界がゲート絶縁膜の膜厚の変
化に対応して漸次弱くなる構造が実現される。
上端部からソース／ドレイン領域に向かって、ゲート電
極から活性層へと加わる電界がゲート絶縁膜の膜厚の変
化に対応して漸次弱くなる構造が実現される。
【００２４】そして、チャネル領域上端部に形成される
反転層をチャネル中央部に比較して弱いものとすること
ができ、低濃度不純物領域やオフセット領域を形成した
場合と同様の効果を得ることができる。
反転層をチャネル中央部に比較して弱いものとすること
ができ、低濃度不純物領域やオフセット領域を形成した
場合と同様の効果を得ることができる。
【００２５】即ち、チャネル領域とドレイン領域との間
に加わる電界強度を弱くすることができる構成を実現で
きる。
に加わる電界強度を弱くすることができる構成を実現で
きる。
【００２６】
〔実施例１〕図１に本実施例の作製工程を示す。まず石
英基板１０１上に図示しない非晶質珪素膜を減圧熱ＣＶ
Ｄ法で５０ｎｍの厚さに成膜する。珪素膜の膜厚は、２
０ｎｍ〜１００ｎｍの範囲から選択することが適当であ
る。次に加熱処理によりこの非晶質珪素膜を結晶化さ
せ、結晶性珪素膜を得る。
英基板１０１上に図示しない非晶質珪素膜を減圧熱ＣＶ
Ｄ法で５０ｎｍの厚さに成膜する。珪素膜の膜厚は、２
０ｎｍ〜１００ｎｍの範囲から選択することが適当であ
る。次に加熱処理によりこの非晶質珪素膜を結晶化さ
せ、結晶性珪素膜を得る。
【００２７】そして得られた結晶性珪素膜をパターニン
グし、図１（Ａ）の活性層パターン１０２を得る。
グし、図１（Ａ）の活性層パターン１０２を得る。
【００２８】次にゲート絶縁膜の基となる酸化珪素膜１
０３を３０ｎｍの厚さにプラズマＣＶＤ法により成膜す
る。ここでは、原料ガスとして、ＳｉＨ4 とＮ2 ＯとＯ
2 とを用いて成膜を行う。
０３を３０ｎｍの厚さにプラズマＣＶＤ法により成膜す
る。ここでは、原料ガスとして、ＳｉＨ4 とＮ2 ＯとＯ
2 とを用いて成膜を行う。
【００２９】次にタンタル膜をスパッタ法により４００
ｎｍの厚さに成膜する。そしてこのタンタル膜をパター
ニングすることにより、１０４で示されるパターンを形
成する。さらに陽極酸化法により、タンタルパターン１
０４の周囲表面に陽極酸化膜１０５を形成する。（図１
（Ａ））
ｎｍの厚さに成膜する。そしてこのタンタル膜をパター
ニングすることにより、１０４で示されるパターンを形
成する。さらに陽極酸化法により、タンタルパターン１
０４の周囲表面に陽極酸化膜１０５を形成する。（図１
（Ａ））
【００３０】ここでは陽極酸化膜１０５の膜厚は８０ｎ
ｍとする。こうして、その周囲表面に陽極酸化膜１０５
が形成されたゲート電極１０４を得る。（図１（Ａ））
ｍとする。こうして、その周囲表面に陽極酸化膜１０５
が形成されたゲート電極１０４を得る。（図１（Ａ））
【００３１】次に酸素雰囲気中において、９５０℃、３
０分の加熱処理を行う。この工程において、酸化珪素膜
１０３の露呈した部分において主に熱酸化が進行し、１
０６や１０７で示されるように酸化膜の膜厚が厚くなっ
たゲート絶縁膜１００が得られる。
０分の加熱処理を行う。この工程において、酸化珪素膜
１０３の露呈した部分において主に熱酸化が進行し、１
０６や１０７で示されるように酸化膜の膜厚が厚くなっ
たゲート絶縁膜１００が得られる。
【００３２】また、ゲート電極１０４の下部において
は、１０８で示されるように熱酸化が回り込むように進
行する。即ち、ゲート電極の側端下部における活性層部
分にも熱酸化は進行する。（図１（Ｂ））
は、１０８で示されるように熱酸化が回り込むように進
行する。即ち、ゲート電極の側端下部における活性層部
分にも熱酸化は進行する。（図１（Ｂ））
【００３３】この状態で特徴的なのは、ゲート絶縁膜の
膜厚が１０８で示すゲート電極側端下部からソース領域
上部とドレイン領域上部へ漸次厚くなることである。
膜厚が１０８で示すゲート電極側端下部からソース領域
上部とドレイン領域上部へ漸次厚くなることである。
【００３４】図１（Ｂ）に示す状態を得たら、ゲート電
極１０４をマスクとして燐のドーピングを行う。ここで
は、プラズマドーピング法により燐のドーピングを行
う。ここではＮチャネル型のＴＦＴを作製するので燐の
ドーピングを行う。なお、Ｐチャネル型のＴＦＴを作製
するのであれば、ボロンのドーピングを行う。（図１
（Ｃ））
極１０４をマスクとして燐のドーピングを行う。ここで
は、プラズマドーピング法により燐のドーピングを行
う。ここではＮチャネル型のＴＦＴを作製するので燐の
ドーピングを行う。なお、Ｐチャネル型のＴＦＴを作製
するのであれば、ボロンのドーピングを行う。（図１
（Ｃ））
【００３５】この工程において、ソース領域１０９、チ
ャネル領域１１０、ドレイン領域１１１が自己整合的に
形成される。
ャネル領域１１０、ドレイン領域１１１が自己整合的に
形成される。
【００３６】なお、図面では、ソース領域１０９とチャ
ネル領域１１０との界面、及びドレイン領域１１１とチ
ャネル領域１１０との界面の位置が、ゲート電極１０４
側面に形成された陽極酸化膜１０５の表面の位置と概略
一致しているかの如く示されているが、これはイオンの
回り込みや、後の活性化工程の条件によって若干位置が
異なるものとなる。
ネル領域１１０との界面、及びドレイン領域１１１とチ
ャネル領域１１０との界面の位置が、ゲート電極１０４
側面に形成された陽極酸化膜１０５の表面の位置と概略
一致しているかの如く示されているが、これはイオンの
回り込みや、後の活性化工程の条件によって若干位置が
異なるものとなる。
【００３７】燐のドーピングが終了したら、レーザー光
の照射を行うことにより、ドーピング時に生じた結晶構
造の損傷のアニールとドーパントの活性化とを行う。
の照射を行うことにより、ドーピング時に生じた結晶構
造の損傷のアニールとドーパントの活性化とを行う。
【００３８】本実施例に示す構成においては、１１２で
示す部分、即ちソース領域１０９とチャネル領域１１０
との界面を含むその近傍、及びドレイン領域１１１とチ
ャネル領域１１０との界面を含むその近傍において、ゲ
ート絶縁膜１００の膜厚がソース／ドレイン領域に向か
って、漸次厚くなる構成となっている。
示す部分、即ちソース領域１０９とチャネル領域１１０
との界面を含むその近傍、及びドレイン領域１１１とチ
ャネル領域１１０との界面を含むその近傍において、ゲ
ート絶縁膜１００の膜厚がソース／ドレイン領域に向か
って、漸次厚くなる構成となっている。
【００３９】このような構成とすることで、ゲート電極
からの電界がソース／ドレイン領域とチャネル領域との
界面を含むその近傍において、ソース／ドレイン領域に
向かって漸次弱くなるものとできる。
からの電界がソース／ドレイン領域とチャネル領域との
界面を含むその近傍において、ソース／ドレイン領域に
向かって漸次弱くなるものとできる。
【００４０】この構成では、例えばＯＦＦ状態におい
て、チャネル領域のソース／ドレイン領域に隣接する領
域（チャネル端部の領域）の抵抗がチャネルの中央に比
較して高くなる。そしてこの領域は、オフセット領域や
ＬＤＤ領域と同様な高抵抗領域として機能する。
て、チャネル領域のソース／ドレイン領域に隣接する領
域（チャネル端部の領域）の抵抗がチャネルの中央に比
較して高くなる。そしてこの領域は、オフセット領域や
ＬＤＤ領域と同様な高抵抗領域として機能する。
【００４１】即ち、チャネル領域のソース／ドレイン領
域に隣接する領域の抵抗がチャネルの中央に比較して高
くなるようにすることにより、ＯＦＦ動作時にチャネル
領域とドレイン領域との間に加わる高電界を緩和させる
ことができる。
域に隣接する領域の抵抗がチャネルの中央に比較して高
くなるようにすることにより、ＯＦＦ動作時にチャネル
領域とドレイン領域との間に加わる高電界を緩和させる
ことができる。
【００４２】こうしてＯＦＦ電流値を低減させる構造と
することができる。
することができる。
【００４３】また、ＯＮ動作時においても上記の機能は
働き、この場合は耐圧を高くする効果を得ることができ
る。
働き、この場合は耐圧を高くする効果を得ることができ
る。
【００４４】図１（Ｃ）に示す状態を得たら、図１
（Ｄ）に示すように層間絶縁膜として窒化珪素膜１１３
をプラズマＣＶＤ法により１５０ｎｍの厚さに成膜し、
さらにアクリル樹脂膜１１４を成膜する。
（Ｄ）に示すように層間絶縁膜として窒化珪素膜１１３
をプラズマＣＶＤ法により１５０ｎｍの厚さに成膜し、
さらにアクリル樹脂膜１１４を成膜する。
【００４５】アクリル樹脂膜の膜厚は、最低の膜厚が７
００ｎｍとなるように調整する。ここでアクリル樹脂膜
を用いるのは、表面の平坦性を確保するためである。ア
クリル以外には、ポリイミド、ポリアミド、ポリイミド
アミド、エポキシ等の材料を利用することができる。
００ｎｍとなるように調整する。ここでアクリル樹脂膜
を用いるのは、表面の平坦性を確保するためである。ア
クリル以外には、ポリイミド、ポリアミド、ポリイミド
アミド、エポキシ等の材料を利用することができる。
【００４６】次にコンタクトホールを形成し、ソース電
極１１５及びドレイン電極１１６を形成する。こうして
Ｎチャネル型のＴＦＴが完成する。
極１１５及びドレイン電極１１６を形成する。こうして
Ｎチャネル型のＴＦＴが完成する。
【００４７】〔実施例２〕本実施例では、実施例１に示
す構成において、陽極酸化膜１０５の膜厚を２００ｎｍ
と厚くした場合の例である。この場合、その膜厚分がド
ーピング時におけるマスクとして機能する役割を無視で
きなくなる。そして、その膜厚分でオフセットゲート領
域がチャネル領域とソース／ドレイン領域との間に形成
されることになる。
す構成において、陽極酸化膜１０５の膜厚を２００ｎｍ
と厚くした場合の例である。この場合、その膜厚分がド
ーピング時におけるマスクとして機能する役割を無視で
きなくなる。そして、その膜厚分でオフセットゲート領
域がチャネル領域とソース／ドレイン領域との間に形成
されることになる。
【００４８】即ち、チャネル領域に隣接してオフセット
領域が形成され、さらにオフセット領域に隣接してソー
ス／ドレイン領域が形成される。
領域が形成され、さらにオフセット領域に隣接してソー
ス／ドレイン領域が形成される。
【００４９】本実施例に示す構成においては、丁度オフ
セット領域が形成される部分でゲート絶縁膜の膜厚がチ
ャネル領域上端部からソース／ドレイン領域の方に向か
って漸次厚くなる構成となる。
セット領域が形成される部分でゲート絶縁膜の膜厚がチ
ャネル領域上端部からソース／ドレイン領域の方に向か
って漸次厚くなる構成となる。
【００５０】この構成は、オフセット領域が存在する効
果に重ねて実施例１に示した構成の効果を得ることがで
きる。そして、耐圧やＯＦＦ電流特性をさらに向上させ
ることができる。
果に重ねて実施例１に示した構成の効果を得ることがで
きる。そして、耐圧やＯＦＦ電流特性をさらに向上させ
ることができる。
【００５１】〔実施例３〕本実施例では、実施例１に示
す作製工程において、活性層１０２上に酸化珪素膜１０
３を成膜し、ゲート電極１０４を形成した後に、酸化珪
素膜１０３をドライエッチングによりパターニングする
工程を導入したものである。
す作製工程において、活性層１０２上に酸化珪素膜１０
３を成膜し、ゲート電極１０４を形成した後に、酸化珪
素膜１０３をドライエッチングによりパターニングする
工程を導入したものである。
【００５２】図２に本実施例の作製工程を示す。まず実
施例１と同様に、石英基板２０１上に図示しない非晶質
珪素膜を減圧熱ＣＶＤ法により５０ｎｍの厚さに成膜す
る。珪素膜の膜厚は、２０ｎｍ〜１００ｎｍの範囲から
選択することが適当である。次に加熱処理によりこの非
晶質珪素膜を結晶化させ、結晶性珪素膜を得る。
施例１と同様に、石英基板２０１上に図示しない非晶質
珪素膜を減圧熱ＣＶＤ法により５０ｎｍの厚さに成膜す
る。珪素膜の膜厚は、２０ｎｍ〜１００ｎｍの範囲から
選択することが適当である。次に加熱処理によりこの非
晶質珪素膜を結晶化させ、結晶性珪素膜を得る。
【００５３】そして得られた結晶性珪素膜をパターニン
グし、図２（Ａ）の活性層パターン２０２を得る。
グし、図２（Ａ）の活性層パターン２０２を得る。
【００５４】次にゲート絶縁膜の基となる酸化珪素膜２
０３を３０ｎｍの厚さにプラズマＣＶＤ法により成膜す
る。ここでは、原料ガスとして、ＳｉＨ4 とＮ2 ＯとＯ
2 とを用いた。
０３を３０ｎｍの厚さにプラズマＣＶＤ法により成膜す
る。ここでは、原料ガスとして、ＳｉＨ4 とＮ2 ＯとＯ
2 とを用いた。
【００５５】次にタンタル膜をスパッタ法により４００
ｎｍの厚さに成膜する。そしてこのタンタル膜をパター
ニングすることにより、２０４で示されるパターンを形
成する。さらに陽極酸化法により、タンタルパターン２
０４の周囲表面に陽極酸化膜２０５を形成する。
ｎｍの厚さに成膜する。そしてこのタンタル膜をパター
ニングすることにより、２０４で示されるパターンを形
成する。さらに陽極酸化法により、タンタルパターン２
０４の周囲表面に陽極酸化膜２０５を形成する。
【００５６】実施例１と同様に、ここでは陽極酸化膜２
０５の膜厚は８０ｎｍとする。こうして、その周囲表面
に陽極酸化膜２０５が形成されたゲート電極２０４を得
る。（図２（Ａ））
０５の膜厚は８０ｎｍとする。こうして、その周囲表面
に陽極酸化膜２０５が形成されたゲート電極２０４を得
る。（図２（Ａ））
【００５７】次に、このゲート電極２０４をマスクとし
て利用し、酸化珪素膜２０３をＣＨＦ 3 でドライエッチ
ングしパターニングすることで、酸化珪素膜２０６を得
る。（図２（Ｂ））
て利用し、酸化珪素膜２０３をＣＨＦ 3 でドライエッチ
ングしパターニングすることで、酸化珪素膜２０６を得
る。（図２（Ｂ））
【００５８】次に酸素雰囲気中において、９５０℃、３
０分の加熱処理を行う。この工程において、結晶性珪素
膜の活性層パターン２０２の露呈した部分において新た
にに熱酸化が進行し、２０７や２０８に示されるような
ゲート絶縁膜２００が得られる。
０分の加熱処理を行う。この工程において、結晶性珪素
膜の活性層パターン２０２の露呈した部分において新た
にに熱酸化が進行し、２０７や２０８に示されるような
ゲート絶縁膜２００が得られる。
【００５９】またゲート電極２０４の側端下部において
は、２０９に示されるように熱酸化が回り込むように進
行する。即ち、酸化珪素膜２０６の側端下部に位置する
活性層部分にも熱酸化が進行することで、酸化珪素膜２
０６とゲート絶縁膜２００が一体化し、図２（Ｃ）に示
す状態を得る。
は、２０９に示されるように熱酸化が回り込むように進
行する。即ち、酸化珪素膜２０６の側端下部に位置する
活性層部分にも熱酸化が進行することで、酸化珪素膜２
０６とゲート絶縁膜２００が一体化し、図２（Ｃ）に示
す状態を得る。
【００６０】この状態で特徴的なのは、ゲート絶縁膜の
膜厚が２０９で示すゲート電極側端下部からソース領域
上部とドレイン領域上部へ漸次厚くなることである。
膜厚が２０９で示すゲート電極側端下部からソース領域
上部とドレイン領域上部へ漸次厚くなることである。
【００６１】図２（Ｃ）に示す状態を得たら、ゲート電
極２０４をマスクとして燐のドーピングを行う。ここで
は実施例１と同様に、プラズマドーピング法により燐の
ドーピングを行う。ここではＮチャネル型のＴＦＴを作
製するので燐のドーピングを行う。なお、Ｐチャネル型
のＴＦＴを作製するのであれば、ボロンのドーピングを
行う。（図２（Ｄ））
極２０４をマスクとして燐のドーピングを行う。ここで
は実施例１と同様に、プラズマドーピング法により燐の
ドーピングを行う。ここではＮチャネル型のＴＦＴを作
製するので燐のドーピングを行う。なお、Ｐチャネル型
のＴＦＴを作製するのであれば、ボロンのドーピングを
行う。（図２（Ｄ））
【００６２】この工程において、ソース領域２１０、チ
ャネル領域２１１、ドレイン領域２１２が自己整合的に
形成される。
ャネル領域２１１、ドレイン領域２１２が自己整合的に
形成される。
【００６３】なお、図面では、ソース領域２１０とチャ
ネル領域２１１との界面、及びドレイン領域２１２とチ
ャネル領域２１１との界面の位置が、ゲート電極２０４
側面に形成された陽極酸化膜２０５の表面の位置と概略
一致しているかの如く示されているが、これはイオンの
回り込みや、後の活性化工程の条件によって若干位置が
異なるものとなる。
ネル領域２１１との界面、及びドレイン領域２１２とチ
ャネル領域２１１との界面の位置が、ゲート電極２０４
側面に形成された陽極酸化膜２０５の表面の位置と概略
一致しているかの如く示されているが、これはイオンの
回り込みや、後の活性化工程の条件によって若干位置が
異なるものとなる。
【００６４】燐のドーピングが終了したら、レーザー光
の照射を行うことにより、ドーピング時に生じた結晶構
造の損傷のアニールとドーパントの活性化とを行う。
の照射を行うことにより、ドーピング時に生じた結晶構
造の損傷のアニールとドーパントの活性化とを行う。
【００６５】本実施例に示す構成においては、２１３に
示す部分、即ちソース領域２１０とチャネル領域２１１
との界面を含むその近傍、及びドレイン領域２１２とチ
ャネル領域２１１との界面を含むその近傍において、ゲ
ート絶縁膜２００の膜厚が漸次厚くなる構成となってい
る。
示す部分、即ちソース領域２１０とチャネル領域２１１
との界面を含むその近傍、及びドレイン領域２１２とチ
ャネル領域２１１との界面を含むその近傍において、ゲ
ート絶縁膜２００の膜厚が漸次厚くなる構成となってい
る。
【００６６】このような構成とすることで、ゲート電極
からの電界がソース／ドレイン領域とチャネル領域との
界面を含むその近傍において、ソース／ドレイン方向に
向かって漸次弱くなるものとできる。
からの電界がソース／ドレイン領域とチャネル領域との
界面を含むその近傍において、ソース／ドレイン方向に
向かって漸次弱くなるものとできる。
【００６７】この構成では、例えばＯＦＦ状態におい
て、チャネル領域のソース／ドレイン領域に隣接する領
域（チャネル端部の領域）の抵抗がチャネルの中央に比
較して高くなる。そしてこの領域は、オフセット領域や
ＬＤＤ領域と同様な高抵抗領域として機能する。
て、チャネル領域のソース／ドレイン領域に隣接する領
域（チャネル端部の領域）の抵抗がチャネルの中央に比
較して高くなる。そしてこの領域は、オフセット領域や
ＬＤＤ領域と同様な高抵抗領域として機能する。
【００６８】即ち、チャネル領域のソース／ドレイン領
域に隣接する領域の抵抗がチャネルの中央に比較して高
くなるようにすることにより、ＯＦＦ動作時にチャネル
領域とドレイン領域との間に加わる高電界を緩和させる
ことができる。
域に隣接する領域の抵抗がチャネルの中央に比較して高
くなるようにすることにより、ＯＦＦ動作時にチャネル
領域とドレイン領域との間に加わる高電界を緩和させる
ことができる。
【００６９】こうしてＯＦＦ電流値を低減させる構造と
することができる。
することができる。
【００７０】また、ＯＮ動作時においても上記の機能は
働き、この場合は耐圧を高くする効果を得ることができ
る。
働き、この場合は耐圧を高くする効果を得ることができ
る。
【００７１】図２（Ｄ）に示す状態を得たら、図２
（Ｅ）に示すように層間絶縁膜として窒化珪素膜２１４
をプラズマＣＶＤ法により１５０ｎｍの厚さに成膜し、
さらにアクリル樹脂膜２１５を成膜する。
（Ｅ）に示すように層間絶縁膜として窒化珪素膜２１４
をプラズマＣＶＤ法により１５０ｎｍの厚さに成膜し、
さらにアクリル樹脂膜２１５を成膜する。
【００７２】アクリル樹脂膜の膜厚は、最低に膜厚が７
００ｎｍとなるように調整する。ここでアクリル樹脂膜
を用いるのは、表面の平坦性を確保するためである。ア
クリル以外には、ポリイミド、ポリアミド、ポリイミド
アミド、エポキシ等の材料を利用することができる。
００ｎｍとなるように調整する。ここでアクリル樹脂膜
を用いるのは、表面の平坦性を確保するためである。ア
クリル以外には、ポリイミド、ポリアミド、ポリイミド
アミド、エポキシ等の材料を利用することができる。
【００７３】次にコンタクトホールを形成し、ソース電
極２１６及びドレイン電極２１７を形成する。こうして
Ｎチャネル型ＴＦＴが完成する。
極２１６及びドレイン電極２１７を形成する。こうして
Ｎチャネル型ＴＦＴが完成する。
【００７４】この実施例では、実施例１の場合よりもゲ
ート絶縁膜２００が薄いため、コンタクトホール形成の
深さが実施例１よりも短くて済む。
ート絶縁膜２００が薄いため、コンタクトホール形成の
深さが実施例１よりも短くて済む。
【００７５】〔実施例４〕本実施例は、実施例１または
３に示す構成において、ゲート電極の材料として導電型
を付与した珪素材料を用いた場合の例である。
３に示す構成において、ゲート電極の材料として導電型
を付与した珪素材料を用いた場合の例である。
【００７６】珪素材料以外には、各種シリサイド材料や
各種金属材料を用いることが可能である。例えば、タン
グステンシリサイドやモリブデンシリサイド等を用いる
ことができる。ただし、本明細書で開示する発明では、
ゲート電極の形成後に熱酸化膜を形成する工程が必要な
ので、ゲート電極には、熱酸化時の加熱に耐える材料を
用いることが必要である。
各種金属材料を用いることが可能である。例えば、タン
グステンシリサイドやモリブデンシリサイド等を用いる
ことができる。ただし、本明細書で開示する発明では、
ゲート電極の形成後に熱酸化膜を形成する工程が必要な
ので、ゲート電極には、熱酸化時の加熱に耐える材料を
用いることが必要である。
【００７７】〔実施例５〕本明細書で開示する薄膜トラ
ンジスタは、各種薄膜集積回路、各種フラットパネルデ
ィスプレイ、フラットパネルディスプレイを備えた情報
処理端末やビデオカメラ等に利用することができる。本
明細書では、これらの装置を総称して半導体装置と称す
る。
ンジスタは、各種薄膜集積回路、各種フラットパネルデ
ィスプレイ、フラットパネルディスプレイを備えた情報
処理端末やビデオカメラ等に利用することができる。本
明細書では、これらの装置を総称して半導体装置と称す
る。
【００７８】以下において各種装置の具体的な構成の例
を示す。図３に各種半導体装置の例を示す。これらの半
導体装置は、ＴＦＴを少なくとも一部に用いている。
を示す。図３に各種半導体装置の例を示す。これらの半
導体装置は、ＴＦＴを少なくとも一部に用いている。
【００７９】図３（Ａ）に示すのは、携帯型の情報処理
端末である。この情報処理端末は、本体２００１にアク
ティブマトリクス型の液晶ディスプレイまたはアクティ
ブマトリクス型のＥＬディスプレイ２００５を備え、さ
らに外部から情報を取り込むためのカメラ部２００２を
備えている。
端末である。この情報処理端末は、本体２００１にアク
ティブマトリクス型の液晶ディスプレイまたはアクティ
ブマトリクス型のＥＬディスプレイ２００５を備え、さ
らに外部から情報を取り込むためのカメラ部２００２を
備えている。
【００８０】カメラ部２００２には、受像部２００３と
操作スイッチ２００４が配置されている。
操作スイッチ２００４が配置されている。
【００８１】情報処理端末は、今後益々その携帯性を向
上させるために薄く、また軽くなるもと考えられてい
る。
上させるために薄く、また軽くなるもと考えられてい
る。
【００８２】このような構成においては、アクティブマ
トリクス型のディスプレイ２００５が形成された基板上
周辺駆動回路や演算回路や記憶回路がＴＦＴでもって集
積化されることが好ましい。
トリクス型のディスプレイ２００５が形成された基板上
周辺駆動回路や演算回路や記憶回路がＴＦＴでもって集
積化されることが好ましい。
【００８３】図３（Ｂ）に示すのは、ヘッドマウントデ
ィスプレイである。この装置は、アクティブマトリクス
型の液晶ディスプレイやＥＬディスプレイ２１０２を本
体２１０１に備えている。また、本体２１０１は、バン
ド２１０３で頭に装着できるようになっている。
ィスプレイである。この装置は、アクティブマトリクス
型の液晶ディスプレイやＥＬディスプレイ２１０２を本
体２１０１に備えている。また、本体２１０１は、バン
ド２１０３で頭に装着できるようになっている。
【００８４】図３（Ｃ）に示すのは、投影型の液晶表示
装置であって、フロントプロジェクション型と称される
装置である。
装置であって、フロントプロジェクション型と称される
装置である。
【００８５】この装置は、本体２２０１内に備えられた
光源原２２０２からの光を反射型の液晶表示装置２２０
３で光学変調し、光学系２２０４で拡大してスクリーン
２２０５に画像を投影する機能を有している。
光源原２２０２からの光を反射型の液晶表示装置２２０
３で光学変調し、光学系２２０４で拡大してスクリーン
２２０５に画像を投影する機能を有している。
【００８６】このような構成において、光学系２２０４
はコストの関係からなるべく小型化することが求められ
ている。そしてそれに対応して表示装置２２０３も小型
化することが求められている。
はコストの関係からなるべく小型化することが求められ
ている。そしてそれに対応して表示装置２２０３も小型
化することが求められている。
【００８７】アクティブマトリクス型のフラットパネル
ディスプレイを小型化した場合、アクティブマトリクス
回路を駆動する周辺駆動回路をもアクティブマトリクス
回路と同じ基板上に集積化することが求められる。
ディスプレイを小型化した場合、アクティブマトリクス
回路を駆動する周辺駆動回路をもアクティブマトリクス
回路と同じ基板上に集積化することが求められる。
【００８８】これは、アクティブマトリクス回路が小型
化した場合、周辺駆動回路を構成する回路を外付けのＩ
Ｃでもって構成してもそれを装着することが困難になる
からである。
化した場合、周辺駆動回路を構成する回路を外付けのＩ
Ｃでもって構成してもそれを装着することが困難になる
からである。
【００８９】よって、表示装置２２０３には、同一の基
板上にアクティブマトリクス回路と周辺駆動回路とをＴ
ＦＴでもって集積化する構成が採用される。
板上にアクティブマトリクス回路と周辺駆動回路とをＴ
ＦＴでもって集積化する構成が採用される。
【００９０】ここでは、液晶表示装置２５０３として反
射型のものを用いる例を示した。しかし、ここに透過型
の液晶表示装置を用いてもよい。この場合、光学系を異
なるものとなる。
射型のものを用いる例を示した。しかし、ここに透過型
の液晶表示装置を用いてもよい。この場合、光学系を異
なるものとなる。
【００９１】図３（Ｄ）に示すのは、携帯電話である。
この装置は、本体２３０１にアクティブマトリクス型の
液晶表示装置２３０４、操作スイッチ２３０５、音声入
力部２３０３、音声出力部２３０２、アンテナ２３０６
を備えている。
この装置は、本体２３０１にアクティブマトリクス型の
液晶表示装置２３０４、操作スイッチ２３０５、音声入
力部２３０３、音声出力部２３０２、アンテナ２３０６
を備えている。
【００９２】また、最近は、（Ａ）に示す携帯型情報処
理端末と（Ｄ）に示す携帯電話とを組み合わせたような
構成も商品化されている。
理端末と（Ｄ）に示す携帯電話とを組み合わせたような
構成も商品化されている。
【００９３】図３（Ｅ）に示すのは、携帯型のビデオカ
メラである。これは、本体２４０１に受像部２４０６、
音声入力部２４０３、操作スイッチ２４０４、アクティ
ブマトリクス型の液晶ディスプレイ２４０２、バッテリ
ー２４０５を備えている。
メラである。これは、本体２４０１に受像部２４０６、
音声入力部２４０３、操作スイッチ２４０４、アクティ
ブマトリクス型の液晶ディスプレイ２４０２、バッテリ
ー２４０５を備えている。
【００９４】図３（Ｆ）に示すのは、リアプロジェクシ
ン型の液晶表示装置である。この構成は、本体２５０１
に投影用のスクリーンを備えた構造となっている。表示
は、光源２５０２からの光を偏光ビームスプリッタ２５
０４で分離し、この分離された光を反射型の液晶表示装
置２５０３で光学変調し、この光学変調された画像を反
射してリフレクター２５０５、２５０６で反射し、それ
をスクリーン２５０７に投影するものである。
ン型の液晶表示装置である。この構成は、本体２５０１
に投影用のスクリーンを備えた構造となっている。表示
は、光源２５０２からの光を偏光ビームスプリッタ２５
０４で分離し、この分離された光を反射型の液晶表示装
置２５０３で光学変調し、この光学変調された画像を反
射してリフレクター２５０５、２５０６で反射し、それ
をスクリーン２５０７に投影するものである。
【００９５】ここでは、液晶表示装置２５０３として反
射型のものを用いる例を示した。しかし、ここに透過型
の液晶表示装置を用いてもよい。この場合、光学系を変
更すればよい。
射型のものを用いる例を示した。しかし、ここに透過型
の液晶表示装置を用いてもよい。この場合、光学系を変
更すればよい。
【００９６】またここでは、主に液晶表示装置の例を示
したが、アクティブマトリクス型の表示装置として、Ｅ
Ｌ表示装置を採用するのでもよい。
したが、アクティブマトリクス型の表示装置として、Ｅ
Ｌ表示装置を採用するのでもよい。
【００９７】
【発明の効果】本明細書で開示する発明を採用すること
で、高耐圧を有し、またＯＦＦ電流値の小さなＴＦＴを
提供することができる。
で、高耐圧を有し、またＯＦＦ電流値の小さなＴＦＴを
提供することができる。
【図１】 ＴＦＴの作製工程を示す図。
【図２】 ＴＦＴの作製工程を示す図。
【図３】 ＴＦＴを利用した装置の例を示す概略図。
１０１ 石英基板 １０２ 結晶性珪素膜でなる活性層 １０３ 酸化珪素膜（ゲート絶縁膜） １０４ ゲート電極（タンタル電極） １０５ 陽極酸化膜 １０６ 熱酸化により膜厚が増大した部分 １０７ 熱酸化により膜厚が増大した部分 １００ ゲート絶縁膜 １０９ ソース領域 １１０ チャネル領域 １１１ ドレイン領域 １１３ 窒化珪素膜 １１４ アクリル樹脂膜 １１５ ソース電極 １１６ ドレイン電極
Claims (12)
- 【請求項１】活性層と、前記活性層上に形成された酸化
珪素膜でなるゲート絶縁膜と、前記ゲート絶縁膜上に形
成されたゲート電極と、を有し、前記活性層には前記ゲ
ート電極をマスクとした酸化が施されていることを特徴
とする薄膜トランジスタ。 - 【請求項２】請求項１において、活性層に形成されるチ
ャネル領域の上端部は選択的に酸化されていることを特
徴とする薄膜トランジスタ。 - 【請求項３】請求項１において、ゲート電極側端下部に
おいてゲート絶縁膜の膜厚がソース／ドレイン領域の方
に向かって漸次変化していることを特徴とする薄膜トラ
ンジスタ。 - 【請求項４】請求項１において、ゲート絶縁膜は、ゲー
ト電極の下部で最も薄い部分の膜厚は、ゲート電極の下
部以外で最も厚い部分の膜厚よりも厚い構造を特徴とす
る薄膜トランジスタ。 - 【請求項５】請求項１において、活性層のチャネル領域
とドレイン領域間に形成されるオフセット領域にあるゲ
ート絶縁膜は、オフセット領域が形成される部分からソ
ース／ドレイン領域の方に向かって膜厚が漸次厚くなる
構造を特徴とする薄膜トランジスタ。 - 【請求項６】請求項１において、ゲート電極の側端下部
において、ゲート絶縁膜の膜厚が、ソース／ドレイン領
域の方向に向かって漸次厚くなることを特徴とする薄膜
トランジスタ。 - 【請求項７】請求項１において、ゲート電極は陽極酸化
可能であり、かつ熱酸化工程に耐える材料であることを
特徴とする薄膜トランジスタ。 - 【請求項８】請求項１において、ゲート電極はタンタル
またはタンタルを主成分とする材料でもって構成されて
おり、ゲート電極の表面には陽極酸化膜が形成されてい
ることを特徴とする薄膜トランジスタ。 - 【請求項９】請求項１に記載の薄膜トランジスタを備え
たことを特徴とする半導体装置。 - 【請求項１０】活性層上に酸化珪素膜を形成する工程
と、前記酸化珪素膜上にゲート電極を形成する工程と、
前記ゲート電極をマスクとして熱酸化を施し、一部を除
いて前記酸化珪素膜の膜厚を厚くする工程と、を有し、
前記熱酸化された領域の端部はゲート電極の下部にまで
及んでいることを特徴とする薄膜トランジスタの作製方
法。 - 【請求項１１】請求項１０において、チャネル領域の上
端部が選択的に酸化されていることを特徴とする薄膜ト
ランジスタ。 - 【請求項１２】請求項１０において、チャネル領域の上
端部におけるゲート絶縁膜の膜厚がソース／ドレイン領
域の方向に向かって漸次厚くなることを特徴とする薄膜
トランジスタ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13501898A JP4831850B2 (ja) | 1997-07-08 | 1998-05-18 | 薄膜トランジスタの作製方法 |
| US09/110,894 US6013929A (en) | 1997-07-08 | 1998-07-07 | Thin film transistor, having a nitride film on the gate insulation layer and an organic resin interlayer film on the transistor |
| US09/468,859 US6501132B1 (en) | 1997-07-08 | 1999-12-21 | Transistor with variable channel width |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19928597 | 1997-07-08 | ||
| JP9-199285 | 1997-07-08 | ||
| JP1997199285 | 1997-07-08 | ||
| JP13501898A JP4831850B2 (ja) | 1997-07-08 | 1998-05-18 | 薄膜トランジスタの作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1187734A true JPH1187734A (ja) | 1999-03-30 |
| JP4831850B2 JP4831850B2 (ja) | 2011-12-07 |
Family
ID=26468975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13501898A Expired - Fee Related JP4831850B2 (ja) | 1997-07-08 | 1998-05-18 | 薄膜トランジスタの作製方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6013929A (ja) |
| JP (1) | JP4831850B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100401488B1 (ko) * | 2000-06-26 | 2003-10-11 | 주식회사 하이닉스반도체 | 에스램의 풀-업 소자용 박막 트랜지스터의 제조방법 |
| KR100838752B1 (ko) | 2005-08-05 | 2008-06-19 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 박막 트랜지스터를 갖는 반도체장치 및 그 제조방법 |
| JP2016025100A (ja) * | 2014-07-16 | 2016-02-08 | 株式会社Ｊｏｌｅｄ | 半導体装置、表示装置および電子機器 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6204101B1 (en) * | 1995-12-15 | 2001-03-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| JP3645379B2 (ja) * | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6478263B1 (en) * | 1997-01-17 | 2002-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its manufacturing method |
| US5985740A (en) | 1996-01-19 | 1999-11-16 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device including reduction of a catalyst |
| JP3645378B2 (ja) | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3645380B2 (ja) | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置 |
| JP3729955B2 (ja) | 1996-01-19 | 2005-12-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US5888858A (en) | 1996-01-20 | 1999-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| US7056381B1 (en) * | 1996-01-26 | 2006-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Fabrication method of semiconductor device |
| US6180439B1 (en) * | 1996-01-26 | 2001-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating a semiconductor device |
| US6465287B1 (en) | 1996-01-27 | 2002-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization |
| JP4831850B2 (ja) * | 1997-07-08 | 2011-12-07 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタの作製方法 |
| US6593592B1 (en) * | 1999-01-29 | 2003-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having thin film transistors |
| US7122835B1 (en) | 1999-04-07 | 2006-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device and a method of manufacturing the same |
| JP4298131B2 (ja) * | 1999-05-14 | 2009-07-15 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| TW459275B (en) | 1999-07-06 | 2001-10-11 | Semiconductor Energy Lab | Semiconductor device and method of fabricating the same |
| US6563482B1 (en) * | 1999-07-21 | 2003-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US6352885B1 (en) * | 2000-05-25 | 2002-03-05 | Advanced Micro Devices, Inc. | Transistor having a peripherally increased gate insulation thickness and a method of fabricating the same |
| US7256421B2 (en) * | 2002-05-17 | 2007-08-14 | Semiconductor Energy Laboratory, Co., Ltd. | Display device having a structure for preventing the deterioration of a light emitting device |
| JP4338948B2 (ja) * | 2002-08-01 | 2009-10-07 | 株式会社半導体エネルギー研究所 | カーボンナノチューブ半導体素子の作製方法 |
| EP1850374A3 (en) * | 2006-04-28 | 2007-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP5250832B2 (ja) * | 2007-07-09 | 2013-07-31 | ゴールドチャームリミテッド | アクティブマトリクス駆動表示装置 |
| CN113161423B (zh) * | 2021-04-26 | 2022-10-28 | 合肥维信诺科技有限公司 | 一种薄膜晶体管、薄膜晶体管的制作方法及显示面板 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0338755A (ja) * | 1989-07-05 | 1991-02-19 | Nec Corp | ファイル転送システム |
| JP2794499B2 (ja) * | 1991-03-26 | 1998-09-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3277548B2 (ja) * | 1991-05-08 | 2002-04-22 | セイコーエプソン株式会社 | ディスプレイ基板 |
| JPH04360580A (ja) * | 1991-06-07 | 1992-12-14 | Casio Comput Co Ltd | 電界効果型トランジスタおよびその製造方法 |
| US5314834A (en) * | 1991-08-26 | 1994-05-24 | Motorola, Inc. | Field effect transistor having a gate dielectric with variable thickness |
| TW226478B (en) * | 1992-12-04 | 1994-07-11 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for manufacturing the same |
| KR100319332B1 (ko) * | 1993-12-22 | 2002-04-22 | 야마자끼 순페이 | 반도체장치및전자광학장치 |
| US5616935A (en) * | 1994-02-08 | 1997-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit having N-channel and P-channel transistors |
| US5668032A (en) * | 1995-07-31 | 1997-09-16 | Holmberg; Scott H. | Active matrix ESD protection and testing scheme |
| US5914494A (en) * | 1996-03-27 | 1999-06-22 | Thermoceramix, Llc | Arc chamber for an ion implantation system |
| JP4831850B2 (ja) * | 1997-07-08 | 2011-12-07 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタの作製方法 |
-
1998
- 1998-05-18 JP JP13501898A patent/JP4831850B2/ja not_active Expired - Fee Related
- 1998-07-07 US US09/110,894 patent/US6013929A/en not_active Expired - Lifetime
-
1999
- 1999-12-21 US US09/468,859 patent/US6501132B1/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100401488B1 (ko) * | 2000-06-26 | 2003-10-11 | 주식회사 하이닉스반도체 | 에스램의 풀-업 소자용 박막 트랜지스터의 제조방법 |
| KR100838752B1 (ko) | 2005-08-05 | 2008-06-19 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 박막 트랜지스터를 갖는 반도체장치 및 그 제조방법 |
| JP2016025100A (ja) * | 2014-07-16 | 2016-02-08 | 株式会社Ｊｏｌｅｄ | 半導体装置、表示装置および電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6501132B1 (en) | 2002-12-31 |
| JP4831850B2 (ja) | 2011-12-07 |
| US6013929A (en) | 2000-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1187734A (ja) | 薄膜トランジスタ及びその作製方法及び薄膜トランジスタを備えた半導体装置 | |
| US6773996B2 (en) | Semiconductor device and method for manufacturing same | |
| US8053289B2 (en) | Manufacturing method for thin film transistor on insulator | |
| JP5650879B2 (ja) | 画素と駆動領域の異なる電気特性を有する薄膜トランジスタデバイスを有するディスプレイ、およびその製造方法 | |
| JP3856889B2 (ja) | 反射型表示装置および電子デバイス | |
| JPH1197705A (ja) | 半導体集積回路 | |
| TW550819B (en) | Thin-film semiconductor device | |
| JP2000012864A (ja) | 半導体装置の作製方法 | |
| JPH0864824A (ja) | 薄膜トランジスタおよびその製造方法 | |
| US6124153A (en) | Method for manufacturing a polysilicon TFT with a variable thickness gate oxide | |
| JP3512781B2 (ja) | 薄膜トランジスタ | |
| JP4223092B2 (ja) | 半導体装置の作製方法 | |
| TW200401427A (en) | Manufacturing method of optoelectronic apparatus, optoelectronic apparatus, manufacturing method semiconductor device, semiconductor device, projection type display apparatus, and electronic machine | |
| JP4366953B2 (ja) | 複合半導体基板の製造方法 | |
| JPH06260499A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP4366954B2 (ja) | 複合半導体基板の製造方法 | |
| JP2003031780A (ja) | 薄膜トランジスタパネルの製造方法 | |
| JP4437511B2 (ja) | 電気光学装置の作製方法 | |
| JP2000040812A (ja) | Ｓｏｉ基板の作製方法及び半導体装置の作製方法 | |
| JP2002190479A (ja) | 半導体表示装置及びその作製方法 | |
| JPH09237899A (ja) | 薄膜トランジスタの製造方法 | |
| TWI302380B (en) | A poly silicon thin film transistor | |
| JPH10326899A (ja) | 半導体デバイス及びその作製方法及び半導体装置 | |
| JP4366983B2 (ja) | 複合半導体基板の製造方法 | |
| JP4481363B2 (ja) | 表示装置及び電子デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050405 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050405 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080916 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081104 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090623 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110819 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110920 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |