JPH06260499A - 薄膜トランジスタおよびその製造方法 - Google Patents

薄膜トランジスタおよびその製造方法

Info

Publication number
JPH06260499A
JPH06260499A JP6477293A JP6477293A JPH06260499A JP H06260499 A JPH06260499 A JP H06260499A JP 6477293 A JP6477293 A JP 6477293A JP 6477293 A JP6477293 A JP 6477293A JP H06260499 A JPH06260499 A JP H06260499A
Authority
JP
Japan
Prior art keywords
thin film
drain region
film transistor
concentration impurity
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6477293A
Other languages
English (en)
Inventor
Tatsuya Miyagawa
達也 宮川
Hiroshi Matsumoto
広 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP6477293A priority Critical patent/JPH06260499A/ja
Publication of JPH06260499A publication Critical patent/JPH06260499A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Abstract

(57)【要約】 【目的】 移動度を大きくし、且つオフ電流を小さくす
る。 【構成】 真性アモルファスシリコン薄膜からなるチャ
ネル領域１５の両側には非活性化ｎ-型アモルファスシ
リコン薄膜からなるｎ-型ソース・ドレイン領域１４が
形成され、その両外側には活性化されたｎ-型ポリシリ
コン薄膜からなるｎ-型ソース・ドレイン領域１３が形
成され、その両外側には活性化されたｎ+型ポリシリコ
ン薄膜からなるｎ+型ソース・ドレイン領域１２が形成
されている。そして、外側のｎ-型ソース・ドレイン領
域１３により移動度を大きくすることができ、また内側
のｎ-型ソース・ドレイン領域１４によりオフ電流を小
さくすることができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は薄膜トランジスタおよ
びその製造方法に関する。
【０００２】
【従来の技術】例えばアクティブマトリクス型の液晶表
示装置には、ガラス等からなる絶縁基板上に画素部用薄
膜トランジスタおよび駆動回路部用薄膜トランジスタを
設けたものがある。この場合、画素部と駆動回路部とで
要求される特性に違いがある関係から、画素部を消費電
力の小さいアモルファスシリコン薄膜を活性層とする薄
膜トランジスタで形成し、駆動回路部を移動度の大きい
ポリシリコン薄膜を活性層とする薄膜トランジスタで形
成することがある。すなわち、アモルファスシリコン薄
膜トランジスタの場合にはオフ電流が小さいという特性
を有し、ポリシリコン薄膜トランジスタの場合には移動
度が大きいという特性を有している。
【０００３】
【発明が解決しようとする課題】しかしながら、アモル
ファスシリコン薄膜トランジスタの場合には、オフ電流
が小さいが、移動度も小さいという問題があった。一
方、ポリシリコン薄膜トランジスタの場合には、移動度
が大きいが、オフ電流も大きいという問題があった。こ
の結果、アクティブマトリクス型の液晶表示装置の場合
には、特に画素部用薄膜トランジスタの移動度が小さい
ことにより、全体の回路動作の高速化に限界があるとい
う問題があった。この発明の目的は、移動度を大きく
し、且つオフ電流を小さくすることのできる薄膜トラン
ジスタおよびその製造方法を提供することにある。
【０００４】
【課題を解決するための手段】請求項１記載の薄膜トラ
ンジスタは、高濃度不純物ドレイン領域とチャネル領域
との間に低濃度不純物ドレイン領域を有し、前記低濃度
不純物ドレイン領域の前記高濃度不純物ドレイン領域側
が活性化され、前記低濃度不純物ドレイン領域の前記チ
ャネル領域側が活性化されていないようにしたものであ
る。請求項４記載の発明は、請求項１記載の薄膜トラン
ジスタの製造に際し、前記チャネル領域および前記低濃
度不純物ドレイン領域の前記チャネル領域側上にゲート
絶縁膜を介してゲート電極を形成し、前記ゲート電極を
マスクとしてレーザ光を照射することにより、前記低濃
度不純物ドレイン領域の前記高濃度不純物ドレイン領域
側を活性化し、前記低濃度不純物ドレイン領域の前記チ
ャネル領域側を活性化しないようにしたものである。
【０００５】
【作用】請求項１記載の薄膜トランジスタによれば、低
濃度不純物ドレイン領域の高濃度不純物ドレイン領域側
が活性化部分でチャネル領域側が非活性化部分となって
いるので、低濃度不純物ドレイン領域の活性化部分によ
り移動度を大きくすることができ、また低濃度不純物ド
レイン領域の非活性化部分によりオフ電流を小さくする
ことができ、したがって移動度を大きくし、且つオフ電
流を小さくすることができる。請求項４記載の発明によ
れば、ゲート電極の形状をチャネル領域および低濃度不
純物ドレイン領域のチャネル領域側に対応する形状とし
てレーザ光を照射することにより、低濃度不純物ドレイ
ン領域の高濃度不純物ドレイン領域側を活性化し、低濃
度不純物ドレイン領域のチャネル領域側を活性化しない
ようにすることができ、したがって特別の工程を必要と
することなく、請求項１記載の薄膜トランジスタを容易
に製造することができる。
【０００６】
【実施例】図１（Ａ）〜（Ｄ）はそれぞれこの発明の一
実施例における薄膜トランジスタの各製造工程を示した
ものである。そこで、これらの図を順に参照しながら、
この実施例の薄膜トランジスタの構造についてその製造
方法と併せ説明する。
【０００７】まず、図１（Ａ）に示すように、ガラス等
からなる絶縁基板１の上面にスパッタにより酸化シリコ
ンや窒化シリコン等からなる下地層２を堆積する。次
に、下地層２の上面にプラズマＣＶＤにより真性アモル
ファスシリコン薄膜３を堆積する。次に、チャネル領域
形成部４に対応する部分の真性アモルファスシリコン薄
膜３の上面にフォトリソグラフィによりフォトレジスト
５をパターン形成する。次に、フォトレジスト５をマス
クとしてｎ型（またはｐ型）の不純物を低濃度に注入す
ることにより、チャネル領域形成部４を除く真性アモル
ファスシリコン膜３をｎ-型（低濃度不純物）アモルフ
ァスシリコン薄膜６とする。この後、フォトレジスト５
を除去する。
【０００８】次に、図１（Ｂ）に示すように、チャネル
領域形成部４およびその両側のｎ-型ソース・ドレイン
領域形成部７に対応する部分のｎ-型アモルファスシリ
コン薄膜６の上面にフォトリソグラフィによりフォトレ
ジスト８をパターン形成する。次に、フォトレジスト８
をマスクとしてｎ型の不純物を高濃度に注入することに
より、ｎ-型ソース・ドレイン領域形成部７を除くｎ-型
アモルファスシリコン膜６をｎ+型（高濃度不純物）ア
モルファスシリコン薄膜９とする。この後、フォトレジ
スト８を除去する。
【０００９】次に、図１（Ｃ）に示すように、フォトリ
ソグラフィによる素子分離により不要な部分のｎ+型ア
モルファスシリコン薄膜９を除去する。次に、全上面に
スパッタにより酸化シリコンや窒化シリコン等からなる
ゲート絶縁膜１０を堆積する。次に、全上面にスパッタ
によりアルミニウムからなるゲート電極形成用膜を堆積
した後、フォトリソグラフィにより不要な部分のゲート
電極形成用膜を除去することにより、チャネル領域形成
部４およびｎ-型ソース・ドレイン領域形成部７のほぼ
内側半分に対応する部分のゲート絶縁膜１０の上面にゲ
ート電極１１を形成する。
【００１０】次に、ゲート電極１１をマスクとしてレー
ザ光を照射する。すると、ゲート電極１１の両側におけ
るｎ+型アモルファスシリコン薄膜９がポリ化されると
ともに活性化され、したがってこの部分によってｎ+型
ポリシリコン薄膜からなるｎ+型ソース・ドレイン領域
１２が形成される。また、ゲート電極１１の両側におけ
るｎ-型ソース・ドレイン領域形成部７のほぼ外側半分
がポリ化されるとともに活性化され、したがってこの部
分によってｎ-型ポリシリコン薄膜からなるｎ-型ソース
・ドレイン領域１３が形成される。この場合、ゲート電
極１１下におけるｎ-型ソース・ドレイン領域形成部７
のほぼ内側半分はポリ化も活性化もされず、したがって
この部分によって非活性化ｎ-型アモルファスシリコン
薄膜からなるｎ-型ソース・ドレイン領域１４が形成さ
れる。また、ゲート電極１１下のチャネル領域形成部４
はポリ化も活性化もされず、したがってこの部分によっ
て真性アモルファスシリコン薄膜からなるチャネル領域
１５が形成される。
【００１１】次に、図１（Ｄ）に示すように、全上面に
スパッタにより酸化シリコンや窒化シリコン等からなる
層間絶縁膜１６を堆積する。次に、ｎ+型ソース・ドレ
イン領域１２に対応する部分の層間絶縁膜１６およびゲ
ート絶縁膜１０にコンタクトホール１７を形成する。次
に、全上面にスパッタによりアルミニウムからなるソー
ス・ドレイン電極形成用膜を堆積した後、フォトリソグ
ラフィにより不要な部分の外度電極形成用膜を除去する
ことにより、コンタクトホール１７の部分にソース・ド
レイン電極１８を形成する。かくして、この実施例の薄
膜トランジスタが製造される。
【００１２】このようにして製造された薄膜トランジス
タでは、ｎ+型ソース・ドレイン領域１２側のｎ-型ソー
ス・ドレイン領域１３が活性化されたｎ-型ポリシリコ
ン薄膜によって形成され、チャネル領域１５側のｎ-型
ソース・ドレイン領域１４が非活性化ｎ-型アモルファ
スシリコン薄膜によって形成されているので、外側のｎ
-型ソース・ドレイン領域１３により移動度を大きくす
ることができ、また内側のｎ-型ソース・ドレイン領域
１４によりオフ電流を小さくすることができ、したがっ
て移動度を大きくし、且つオフ電流を小さくすることが
できる。また、ゲート電極１１をマスクとしてレーザ光
を照射することにより、ｎ+型ソース・ドレイン領域１
２および外側のｎ-型ソース・ドレイン領域１３を活性
化し、チャネル領域１５および内側のｎ-型ソース・ド
レイン領域１４を活性化しないようにしているので、特
別の工程を必要とすることなく、この実施例の薄膜トラ
ンジスタを容易に製造することができる。
【００１３】次に、図２（Ａ）〜（Ｅ）はそれぞれこの
発明の他の実施例における薄膜トランジスタの各製造工
程を示したものである。そこで、これらの図を順に参照
しながら、この実施例の薄膜トランジスタの構造につい
てその製造方法と併せ説明する。なお、この実施例で
は、ガラス等からなる絶縁基板２１上の右側に画素部用
薄膜トランジスタを形成し、左側に駆動回路部用薄膜ト
ランジスタを形成する場合について説明する。
【００１４】まず、図２（Ａ）に示すように、絶縁基板
２１の上面に下地層２２を堆積し、下地層２２の上面に
真性アモルファスシリコン薄膜２３を堆積する。次に、
画素部用薄膜トランジスタのチャネル領域形成部２４お
よび駆動回路部用薄膜トランジスタのチャネル領域形成
部２５に対応する部分の真性アモルファスシリコン薄膜
２３の上面にフォトレジスト２６、２７をパターン形成
する。次に、フォトレジスト２６、２７をマスクとして
ｎ型（またはｐ型）の不純物を低濃度に注入することに
より、チャネル領域形成部２４、２５を除く真性アモル
ファスシリコン膜２３をｎ-型アモルファスシリコン薄
膜２８とする。この後、フォトレジスト２６、２７を除
去する。
【００１５】次に、図２（Ｂ）に示すように、チャネル
領域形成部２４、２５およびその各両側のｎ-型ソース
・ドレイン領域形成部２９、３０に対応する部分のｎ-
型アモルファスシリコン薄膜２８の上面にフォトレジス
ト３１、３２をパターン形成する。次に、フォトレジス
ト３１、３２をマスクとしてｎ型の不純物を高濃度に注
入することにより、ｎ-型ソース・ドレイン領域形成部
２９、３０を除くｎ-型アモルファスシリコン膜２８を
ｎ+型アモルファスシリコン薄膜３３とする。この後、
フォトレジスト３１、３２を除去する。
【００１６】次に、図２（Ｃ）に示すように、フォトリ
ソグラフィによる素子分離により不要な部分のｎ+型ア
モルファスシリコン薄膜３３を除去する。次に、全上面
にゲート絶縁膜３４を堆積する。次に、画素部用薄膜ト
ランジスタのチャネル領域形成部２４およびｎ-型ソー
ス・ドレイン領域形成部２９のほぼ内側半分に対応する
部分のゲート絶縁膜３４の上面にゲート電極３５をパタ
ーン形成する。
【００１７】次に、ゲート電極３５をマスクとしてレー
ザ光を照射する。すると、画素部用薄膜トランジスタ形
成領域においては、ゲート電極３５の両側におけるｎ+
型アモルファスシリコン薄膜３３がポリ化されるととも
に活性化され、したがってこの部分によってｎ+型ポリ
シリコン薄膜からなるｎ+型ソース・ドレイン領域３６
が形成される。また、ゲート電極３５の両側におけるｎ
-型ソース・ドレイン領域形成部２９のほぼ外側半分が
ポリ化されるとともに活性化され、この部分によってｎ
-型ポリシリコン薄膜からなるｎ-型ソース・ドレイン領
域３７が形成される。この場合、ゲート電極３５下にお
けるｎ-型ソース・ドレイン領域形成部２９のほぼ内側
半分はポリ化も活性化もされず、したがってこの部分に
よって非活性化ｎ-型アモルファスシリコン薄膜からな
るｎ-型ソース・ドレイン領域３８が形成される。ま
た、ゲート電極３５下のチャネル領域形成部２４はポリ
化も活性化もされず、したがってこの部分によって真性
アモルファスシリコン薄膜からなるチャネル領域３９が
形成される。
【００１８】一方、駆動回路部用薄膜トランジスタ形成
領域においては、マスクがないので、全体的にポリ化さ
れるとともに活性化される。したがって、ｎ+型アモル
ファスシリコン薄膜３３の部分によってｎ＋型ポリシリ
コン薄膜からなるｎ+型ソース・ドレイン領域４０が形
成される。また、ｎ-型ソース・ドレイン領域形成部３
０の部分によってｎ-型ポリシリコン薄膜からなるｎ-型
ソース・ドレイン領域４１が形成される。さらに、チャ
ネル領域形成部２５の部分によって真性ポリシリコン薄
膜からなるチャネル領域４２が形成される。
【００１９】次に、図２（Ｄ）に示すように、駆動回路
部用薄膜トランジスタのチャネル領域４２およびｎ-型
ソース・ドレイン領域４１のほぼ内側半分に対応する部
分のゲート絶縁膜３４の上面にゲート電極４３をパター
ン形成する。次に、図２（Ｅ）に示すように、全上面に
層間絶縁膜４４を堆積し、ｎ+型ソース・ドレイン領域
３６、４０に対応する部分の層間絶縁膜４４およびゲー
ト絶縁膜３４にコンタクトホール４５、４６を形成し、
コンタクトホール４５、４６の部分にソース・ドレイン
電極４７、４８をパターン形成すると、この実施例の薄
膜トランジスタが製造される。
【００２０】このようにして製造された薄膜トランジス
タでは、画素部用薄膜トランジスタの場合、活性化され
たｎ-型ポリシリコン薄膜からなるｎ-型ソース・ドレイ
ン領域３７により移動度を大きくすることができ、また
非活性化ｎ-型アモルファスシリコン薄膜からなるｎ-型
ソース・ドレイン領域３８によりオフ電流を小さくする
ことができ、したがって移動度を大きくし、且つオフ電
流を小さくすることができる。一方、駆動回路部用薄膜
トランジスタの場合、半導体薄膜全体がポリシリコン薄
膜からなっているので、オフ電流が大きいが、移動度を
大きくすることができる。この結果、アクティブマトリ
クス型の液晶表示装置において、特に画素部用薄膜トラ
ンジスタの移動度を大きくすることができることによ
り、全体の回路動作の高速化を図ることができる。
【００２１】
【発明の効果】以上説明したように、請求項１記載の薄
膜トランジスタによれば、低濃度不純物ドレイン領域の
高濃度不純物ドレイン領域側が活性化部分でチャネル領
域側が非活性化部分となっているので、低濃度不純物ド
レイン領域の活性化部分により移動度を大きくすること
ができ、また低濃度不純物ドレイン領域の非活性化部分
によりオフ電流を小さくすることができ、したがって移
動度を大きくし、且つオフ電流を小さくすることができ
る。請求項４記載の発明によれば、ゲート電極の形状を
チャネル領域および低濃度不純物ドレイン領域のチャネ
ル領域側に対応する形状としてレーザ光を照射すること
により、低濃度不純物ドレイン領域の高濃度不純物ドレ
イン領域側を活性化し、低濃度不純物ドレイン領域のチ
ャネル領域側を活性化しないようにすることができ、し
たがって特別の工程を必要とすることなく、請求項１記
載の薄膜トランジスタを容易に製造することができる。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｄ）はそれぞれこの発明の一実施例
における薄膜トランジスタの各製造工程を示す断面図。
【図２】（Ａ）〜（Ｅ）はそれぞれこの発明の他の実施
例における薄膜トランジスタの各製造工程を示す断面
図。
【符号の説明】
１１ ゲート電極 １２ ｎ+型ソース・ドレイン領域 １３ ｎ-型ソース・ドレイン領域 １４ ｎ-型ソース・ドレイン領域 １５ チャネル領域

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 高濃度不純物ドレイン領域とチャネル領
    域との間に低濃度不純物ドレイン領域を有し、前記低濃
    度不純物ドレイン領域の前記高濃度不純物ドレイン領域
    側が活性化され、前記低濃度不純物ドレイン領域の前記
    チャネル領域側が活性化されていないことを特徴とする
    薄膜トランジスタ。
  2. 【請求項２】 前記高濃度不純物ドレイン領域および前
    記低濃度不純物ドレイン領域の活性化部分はポリシリコ
    ン薄膜からなり、前記チャネル領域および前記低濃度不
    純物ドレイン領域の非活性化部分はアモルファスシリコ
    ン薄膜からなることを特徴とする請求項１記載の薄膜ト
    ランジスタ。
  3. 【請求項３】 請求項１記載の薄膜トランジスタと半導
    体薄膜全体がポリシリコン薄膜からなる薄膜トランジス
    タとを１枚の基板上に形成したことを特徴とする薄膜ト
    ランジスタ。
  4. 【請求項４】 請求項１記載の薄膜トランジスタの製造
    に際し、前記チャネル領域および前記低濃度不純物ドレ
    イン領域の前記チャネル領域側上にゲート絶縁膜を介し
    てゲート電極を形成し、前記ゲート電極をマスクとして
    レーザ光を照射することにより、前記低濃度不純物ドレ
    イン領域の前記高濃度不純物ドレイン領域側を活性化
    し、前記低濃度不純物ドレイン領域の前記チャネル領域
    側を活性化しないようにしたことを特徴とする薄膜トラ
    ンジスタの製造方法。
JP6477293A 1993-03-02 1993-03-02 薄膜トランジスタおよびその製造方法 Pending JPH06260499A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6477293A JPH06260499A (ja) 1993-03-02 1993-03-02 薄膜トランジスタおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6477293A JPH06260499A (ja) 1993-03-02 1993-03-02 薄膜トランジスタおよびその製造方法

Publications (1)

Publication Number Publication Date
JPH06260499A true JPH06260499A (ja) 1994-09-16

Family

ID=13267834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6477293A Pending JPH06260499A (ja) 1993-03-02 1993-03-02 薄膜トランジスタおよびその製造方法

Country Status (1)

Country Link
JP (1) JPH06260499A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340798A (ja) * 1999-03-19 2000-12-08 Semiconductor Energy Lab Co Ltd 電気光学装置及びその作製方法
JP2006157053A (ja) * 1999-04-12 2006-06-15 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法、並びに電子機器
JP2006237621A (ja) * 1999-03-23 2006-09-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7821071B2 (en) 1999-03-23 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7855380B2 (en) 1999-04-12 2010-12-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
US7956362B2 (en) 1998-11-25 2011-06-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and wiring structure of triple-layer
WO2011125156A1 (ja) * 2010-04-02 2011-10-13 トヨタ自動車株式会社 ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9035316B2 (en) 1998-11-25 2015-05-19 Semiconductor Energy Laboratory Co., Ltd. Device comprising EL element electrically connected to P-channel transistor
US7956362B2 (en) 1998-11-25 2011-06-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and wiring structure of triple-layer
US8373171B2 (en) 1998-11-25 2013-02-12 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device having a triple-layer wiring structure
JP2000340798A (ja) * 1999-03-19 2000-12-08 Semiconductor Energy Lab Co Ltd 電気光学装置及びその作製方法
US8154059B2 (en) 1999-03-23 2012-04-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9806096B2 (en) 1999-03-23 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2006237621A (ja) * 1999-03-23 2006-09-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4485480B2 (ja) * 1999-03-23 2010-06-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9196632B2 (en) 1999-03-23 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7821071B2 (en) 1999-03-23 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8610182B2 (en) 1999-03-23 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8129721B2 (en) 1999-04-12 2012-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
US8071981B2 (en) 1999-04-12 2011-12-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
US8866143B2 (en) 1999-04-12 2014-10-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
US7855380B2 (en) 1999-04-12 2010-12-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
JP4527070B2 (ja) * 1999-04-12 2010-08-18 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、並びに電子機器
JP2006157053A (ja) * 1999-04-12 2006-06-15 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法、並びに電子機器
CN102822968A (zh) * 2010-04-02 2012-12-12 丰田自动车株式会社 具备具有二极管区和绝缘栅双极性晶体管区的半导体基板的半导体装置
WO2011125156A1 (ja) * 2010-04-02 2011-10-13 トヨタ自動車株式会社 ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置
US8686467B2 (en) 2010-04-02 2014-04-01 Toyota Jidosha Kabushiki Kaisha Semiconductor device comprising semiconductor substrate and having diode region and IGBT region

Similar Documents

Publication Publication Date Title
JP2666103B2 (ja) 薄膜半導体装置
US5767930A (en) Active-matrix liquid crystal display and fabrication method thereof
US8253202B2 (en) Thin film transistor substrate and method of manufacturing the same
KR102080732B1 (ko) 이중 게이트 구조를 기반으로 한 저온 폴리 실리콘 박막 트랜지스터 및 그 제조 방법
JP4377355B2 (ja) 半導体素子の製造方法
JPH0864824A (ja) 薄膜トランジスタおよびその製造方法
JP4084080B2 (ja) 薄膜トランジスタ基板の製造方法
JP2002314095A (ja) Ｃｍｏｓ薄膜トランジスタの製造方法
JPH0888375A (ja) 薄膜トランジスタ及びその製造方法
JP3066365B2 (ja) 薄膜トランジスタ及びその製造方法
JPH0897435A (ja) 半導体装置及びその作製方法
JP2905680B2 (ja) 薄膜トランジスターの製造方法
JP2004200651A (ja) トップゲート型薄膜トランジスタの形成方法
US20040206986A1 (en) Fabricating method of low temperature poly-silicon film and low temperature poly-silicon thin film transistor
JPH1065176A (ja) 薄膜トランジスタ及びその製造方法
US5604139A (en) Method for manufacturing a semiconductor device
JPH11281997A (ja) 回路基板、その製造方法および液晶表示装置
JPH06260499A (ja) 薄膜トランジスタおよびその製造方法
US20040048422A1 (en) Thin film transistor device and method of manufacturing the same, thin film transistor substrate and display having the same
JP2007142082A (ja) 表示装置およびその製造方法
US6482682B2 (en) Manufacturing method for improving reliability of polysilicon thin film transistors
JPH07211912A (ja) 薄膜トランジスタ及びその製造方法
JPH11340474A (ja) 薄膜トランジスタの製造方法
JP2002151700A (ja) 薄膜トランジスタ
JP3471252B2 (ja) 薄膜トランジスタ及びその製造方法