JP4807174B2 - 有機トランジスタとその製造方法 - Google Patents
有機トランジスタとその製造方法 Download PDFInfo
- Publication number
- JP4807174B2 JP4807174B2 JP2006204794A JP2006204794A JP4807174B2 JP 4807174 B2 JP4807174 B2 JP 4807174B2 JP 2006204794 A JP2006204794 A JP 2006204794A JP 2006204794 A JP2006204794 A JP 2006204794A JP 4807174 B2 JP4807174 B2 JP 4807174B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- organic
- organic semiconductor
- channel region
- film thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Description
(1)無機半導体に比べて極めて低温のプロセスで製造できるため、プラスチック基板やフィルムを用いることができ、フレキシブルで軽量、壊れにくい素子を作製することができる。
(2)溶液の塗布や印刷法といった簡便な方法により、短時間で素子を作製することができ、したがってプロセスコスト、装置コストを非常に低く抑えることができる。
(3)材料バリエーションが豊富であり、分子構造を変化させることにより容易に材料特性、素子特性を根本的に変化させることができる。また、異なる機能を組み合わせることにより、無機の材料では不可能な機能、素子を実現することも可能である。
といった利点があるためである。
CDOS=q2NbktS+q2Dit
Vth=Vfb+ΦS+qNatS/COX
(ただし、S=S値、k=ボルツマン定数、Nbk=バルク準位密度、Dit=界面準位密度、Vth=閾値電圧、Vfb=フラットバンド電圧、ΦS=表面ポテンシャル、COX=酸化膜誘電率、q=電気素量、Na=アクセプター型トラップ数、tS=半導体膜厚)
しかしながら、一般に液相法による溶液塗布、特に液滴吐出法などの液滴塗布法では、薄膜に形成される半導体層の膜厚を一定にすることが、以下の理由により極めて困難である。
なお、上記の成膜例はほんの一例であり、もっと複雑な形状、例えば波打ったような形状になることもある。
半導体層の形成材料としてインクを基板上に塗布した後、乾燥することでどのような膜プロファイルになるかは、非常に複雑なメカニズムによって決定される。すなわち、このようなプロファイルに影響を与える要因としては、インクの極性、沸点、表面張力、粘度、溶質の濃度、基板の表面張力、基板の表面形状、基板の表面処理、プロセス中の温度、インク周辺の(溶媒の)雰囲気、圧力、乾燥方法、インクの塗布量等が少なくとも関与しており、成膜はこれらの要素が非常に複雑に組み合わさって起こると考えられる。
また、前記中心部及び前記周縁部の膜厚は50nmを超え、前記中心部と前記周縁部との間の膜厚は50nm以下であることを特徴とする。
本発明の有機トランジスタは、液滴塗布法で形成され、膜厚が50nmを越える部位を有する有機半導体層を有し、チャネル領域が、上記有機半導体層中の、膜厚が50nm以下の部位に形成されていることを特徴としている。
同じような膜厚分布(膜プロファイル)を有する半導体層を再現性良く形成することは、上記したように可能である。そこで、予め所定の条件のもとで形成した半導体層の膜厚分布(膜プロファイル)を調べておき、得られる膜中の、所望の厚さの部位にのみチャネル領域を形成すれば、チャネル領域の膜厚を所望の膜厚に制御することができる。
すなわち、本発明によれば、制御が困難な半導体層の膜厚をコントロールするのでなく、チャネル領域を形成する部位を適宜に選択することで、高性能のトランジスタをより容易に得ることができるようになる。
トランジスタがオンしたときのキャリアが誘起される領域は、一般的に、半導体層のゲート絶縁膜側の10nm程度までの領域である。したがって、チャネル領域が、有機半導体層中の膜厚が10nm以上の部位に形成されていることにより、チャネル領域全体が膜厚10nm以上となり、トランジスタがオンしたときにキャリアがより良好に誘起し、素子特性が安定化する。
また、前記有機半導体層を形成する工程では、前記中心部及び前記周縁部の膜厚が50nmを超えるように形成し、かつ、前記中心部と前記周縁部との間の膜厚が50nm以下となるように形成することを特徴とする。
本発明の有機トランジスタの製造方法は、液滴塗布法により、膜厚が50nmを越える部位を有する有機半導体層を形成する工程と、上記有機半導体層中の、膜厚が50nm以下の部位にチャネル領域を形成する工程と、を備えたことを特徴としている。
この有機トランジスタの製造方法によれば、素子特性に直接影響するチャネル領域を、有機半導体層中の膜厚が50nm以下の部位に形成するので、上記したようにオンオフ比の向上、閾値電圧の低電圧化、S値の低下を図ることができ、これにより、有機トランジスタの素子特性の向上を図ることができる。
チャネル領域を、有機半導体層中の膜厚が10nm以上の部位に形成することにより、チャネル領域全体が膜厚10nm以上となり、上記したようにトランジスタがオンしたときにキャリアをより良好に誘起させ、素子特性を安定化することができる。
図1(a)、(b)は本発明の有機トランジスタの一実施形態を模式的に示す図であり、図1(a)は有機トランジスタの平面図、図1(b)は図1(a)のA−A線矢視側断面図である。図1(a)、(b)中符号10は有機トランジスタであり、この有機トランジスタ10は、図9(b)に示したような、ボトムゲート・トップコンタクト構造のものである。ただし、本発明の有機トランジスタは、ボトムゲート・トップコンタクト構造に限定されることなく、図9(a)に示したようなボトムゲート・ボトムコンタクト構造、図9(c)に示したようなトップゲート・ボトムコンタクト構造、図9(d)に示したようなトップゲート・トップコンタクト構造などにも適用可能なのはもちろんである。
なお、このような表面改質処理を行う場合、この処理についても上記有機半導体層14の形成条件に含めておき、得られる有機半導体層14の膜プロファイルを求めるようにする。
なお、ソース電極15とドレイン電極16とを、必要に応じて異なる材料で形成してもよい。
このような保護膜としては、例えば酸化ケイ素や酸化アルミニウム、酸化タンタルのような無機酸化物、窒化ケイ素のような無機窒化物、ポリビニルフェノール(PVP)、ポリメチルメタクリレート(PMMA)、ポリエチレン、パリレン膜やUV硬化樹脂などの絶縁性有機ポリマー、さらにはこれらの積層膜を用いることができる。
したがって、本発明の有機トランジスタ10は、電子ペーパー等に用いられる有機トランジスタとして好適なものとなり、また、電子ペーパー等のフレキシブル性が求められる電子機器のアクティブマトリクス基板を構成する薄膜トランジスタとして、好適なものとなる。
すなわち、本発明によれば、制御が困難な有機半導体層14の膜厚をコントロールするのでなく、チャネル領域17を形成する部位を、予め求めた膜プロファイル等に基づいて適宜に選択し、ソース電極15、ドレイン電極16を形成することでチャネル領域17を形成しているので、高性能のトランジスタをより容易に得ることができる。
次に、図1(a)、(b)に示した構造の有機トランジスタ10の実施例を示す。
基板11として、ポリエチレンナフタレート基板(帝人デュポンフィルム株式会社製[テオネックスQ65])を用意し、この基板10を、イソプロピルアルコールを溶媒として超音波洗浄し、表面の脱脂処理を行った。
次に、直径10nmの金属粒子をトルエン中に分散させた金属粒子分散液(真空冶金社製、商品名[パーフェクトゴールド])を用い、これをインクジェット法によってパターン塗布し、その後、80℃×10分間で乾燥して、図2(a)、(b)に示したように幅100μmのゲート電極12を形成した。
続いて、この基板11をUVオゾン洗浄機で10分間処理を行うことにより、基板11の表面(前記ゲート絶縁膜13の表面)を親液化した。
このようにして成膜されたポリ(3−ヘキシルチオフェン)からなる有機半導体層14は、図7に示すように、全体が長円状であった。また、その膜厚を接触式段差計で測定したところ、中心部分14aと両端縁部14bとに膜厚が200nm程度と厚い部分があり、これら中心部分14aと両端縁部14bとの間に、それぞれ膜厚が30nm程度と、10nm以上で50nm以下の平坦な部分が形成されていることが分かった。
また、比較のため、図6に示したように、有機半導体層14の両側に単純にソース電極23、ドレイン電極24を形成し、これらソース電極23とドレイン電極24との間に形成されるチャネル領域25の膜厚が、200nm程度の厚い部位を含むものも作製した。
半導体パラメータアナライザー(アジレント・テクノロジー社製:4156C)を用いて、ドレイン電圧を−40V印加し、ゲート電圧を+10Vから−40Vまでスイープした場合のドレイン電流を測定した。得られた結果を図8に示す。なお、図8中において、横軸はゲート電圧、縦軸はソース・ドレイン間電流(図8中にはドレイン電流と記す)である。
移動度[cm2/Vs] Vth(閾値電圧)[V] オンオフ比
・本発明品 5.7×10−2 −4 1000000
・従来品 4.5×10−2 −13 10000
(オンオフ比)
ゲート電圧が0Vのときと、ゲート電圧が−40Vのときのドレイン電流の比から求めた。
(移動度、閾値電圧)
ドレイン電流の1/2乗を縦軸、ゲート電圧を横軸にとったグラフ(図示せず)を別に作成し、得られた直線の切片から閾値電圧を求め、また、直線の傾きから、飽和領域でのトランジスタの移動度を算出した。
以上の結果から分かるように、本発明の有機トランジスタは、閾値電圧、オンオフ比に関して劇的に向上したものとなっている。したがって、本発明の有機トランジスタは、従来に比べ素子特性が十分に向上していることが確認された。
Claims (6)
- 液滴塗布法で形成され、中心部と周縁部との間の膜厚が前記中心部及び前記周縁部の膜厚よりも薄い有機半導体層を有し、
チャネル領域が、上記有機半導体層中の中心部と周縁部との間の部位に形成されており、
上記有機半導体層の上に、上記チャネル領域を挟んでソース電極とドレイン電極とが形成されてなることを特徴とする有機トランジスタ。 - 前記中心部及び前記周縁部の膜厚は50nmを超え、前記中心部と前記周縁部との間の膜厚は50nm以下であることを特徴とする請求項1に記載の有機トランジスタ。
- 上記チャネル領域が、上記有機半導体層中の膜厚が10nm以上の部位に形成されていることを特徴とする請求項2に記載の有機トランジスタ。
- 液滴塗布法により、中心部と周縁部との間の膜厚が前記中心部及び前記周縁部の膜厚よりも薄い有機半導体層を形成する工程と、
上記有機半導体層中の、中心部と周縁部との間の部位にチャネル領域を形成する工程と、
上記有機半導体層の上に、上記チャネル領域を挟んでソース電極とドレイン電極とを形成する工程と、を備えたことを特徴とする有機トランジスタの製造方法。 - 前記有機半導体層を形成する工程では、前記中心部及び前記周縁部の膜厚が50nmを超えるように形成し、かつ、前記中心部と前記周縁部との間の膜厚が50nm以下となるように形成することを特徴とする請求項4に記載の有機トランジスタの製造方法。
- 上記チャネル領域を形成する工程では、上記有機半導体層中の、膜厚が10nm以上の部位にチャネル領域を形成することを特徴とする請求項5に記載の有機トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006204794A JP4807174B2 (ja) | 2006-07-27 | 2006-07-27 | 有機トランジスタとその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006204794A JP4807174B2 (ja) | 2006-07-27 | 2006-07-27 | 有機トランジスタとその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008034529A JP2008034529A (ja) | 2008-02-14 |
JP4807174B2 true JP4807174B2 (ja) | 2011-11-02 |
Family
ID=39123660
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006204794A Active JP4807174B2 (ja) | 2006-07-27 | 2006-07-27 | 有機トランジスタとその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4807174B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5303955B2 (ja) * | 2008-02-19 | 2013-10-02 | ソニー株式会社 | 半導体装置および有機半導体薄膜 |
JP5540543B2 (ja) * | 2009-03-31 | 2014-07-02 | 大日本印刷株式会社 | 有機トランジスタの製造方法 |
JP5655421B2 (ja) * | 2010-08-06 | 2015-01-21 | ソニー株式会社 | 半導体装置、表示装置、および電子機器 |
JP2012038924A (ja) * | 2010-08-06 | 2012-02-23 | Sony Corp | 半導体装置、表示装置、および電子機器 |
EP3214654A4 (en) * | 2014-10-28 | 2018-07-04 | Toppan Printing Co., Ltd. | Thin-film transistor array and method for manufacturing same |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4615197B2 (ja) * | 2002-08-30 | 2011-01-19 | シャープ株式会社 | Tftアレイ基板の製造方法および液晶表示装置の製造方法 |
JP2004289044A (ja) * | 2003-03-25 | 2004-10-14 | Konica Minolta Holdings Inc | 薄膜トランジスタ素子シート及び薄膜トランジスタ素子シートの作製方法 |
JP4934955B2 (ja) * | 2004-10-27 | 2012-05-23 | コニカミノルタホールディングス株式会社 | 有機薄膜トランジスタの製造方法 |
JP2006140336A (ja) * | 2004-11-12 | 2006-06-01 | Seiko Epson Corp | 薄膜半導体装置の製造方法 |
JP4699090B2 (ja) * | 2005-05-30 | 2011-06-08 | 株式会社リコー | 有機薄膜トランジスタ、それを備えた表示装置および有機薄膜トランジスタの製造方法。 |
JP5916976B2 (ja) * | 2006-05-18 | 2016-05-11 | コニカミノルタ株式会社 | 有機薄膜トランジスタの形成方法、及び有機薄膜トランジスタ |
-
2006
- 2006-07-27 JP JP2006204794A patent/JP4807174B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008034529A (ja) | 2008-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1670079B1 (en) | Method of forming a conductive pattern of a thin film transistor | |
CA2612033C (en) | Organic thin film transistor with dual layer electrodes | |
US20060124922A1 (en) | Conductive ink, organic semiconductor transistor using the conductive ink, and method of fabricating the transistor | |
JP5055719B2 (ja) | 絶縁層及び有機半導体層から成る積層構造の形成方法、並びに、有機電界効果型トランジスタ及びその製造方法 | |
JP4730623B2 (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器 | |
US7652339B2 (en) | Ambipolar transistor design | |
US20120326154A1 (en) | Manufacturing method of thin film transistor and thin film transistor, and display | |
US7781762B2 (en) | Organic transistor, method for manufacturing the same, and electronic apparatus including the same | |
JP2009033020A (ja) | 有機トランジスタ及びアクティブマトリックス基板 | |
JP4807174B2 (ja) | 有機トランジスタとその製造方法 | |
US8569746B2 (en) | Organic field effect transistor | |
US20080076204A1 (en) | Method for manufacturing a thin film transistor array panel | |
US9634271B2 (en) | Semiconductor device, method of manufacturing the same, and electronic apparatus | |
JP2009176828A (ja) | 薄膜トランジスタ、マトリクス基板、電気泳動表示装置および電子機器 | |
US20090072225A1 (en) | Flat panel display device having organic thin film transistor and manufacturing method thereof | |
US8643114B2 (en) | Semiconductor device and electronic apparatus | |
US20090117686A1 (en) | Method of fabricating organic semiconductor device | |
KR100770262B1 (ko) | 유기 박막트랜지스터, 이를 포함하는 유기전계발광소자 및이들의 제조방법 | |
JP5182603B2 (ja) | 有機トランジスタ及び有機トランジスタの製造方法 | |
US9590192B2 (en) | Transistor and method for manufacturing the same | |
EP3664171B1 (en) | A thin-film transistor comprising organic semiconductor materials | |
KR20080075648A (ko) | 문턱 전압의 조절이 가능한 유기 박막 트랜지스터 및 그것의 제조방법 | |
KR100741128B1 (ko) | 유기 트랜지스터의 제조방법 | |
JPWO2009096525A1 (ja) | 薄膜トランジスタ | |
KR100787430B1 (ko) | 박막 트랜지스터, 이의 제조 방법 및 상기 박막트랜지스터를 구비한 평판 표시 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110224 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110419 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110420 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110719 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110801 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140826 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4807174 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |