JP2008034529A - 有機トランジスタとその製造方法 - Google Patents

有機トランジスタとその製造方法 Download PDF

Info

Publication number
JP2008034529A
JP2008034529A JP2006204794A JP2006204794A JP2008034529A JP 2008034529 A JP2008034529 A JP 2008034529A JP 2006204794 A JP2006204794 A JP 2006204794A JP 2006204794 A JP2006204794 A JP 2006204794A JP 2008034529 A JP2008034529 A JP 2008034529A
Authority
JP
Japan
Prior art keywords
semiconductor layer
organic
film
channel region
organic semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006204794A
Other languages
English (en)
Other versions
JP4807174B2 (ja
Inventor
Takashi Aoki
敬 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006204794A priority Critical patent/JP4807174B2/ja
Publication of JP2008034529A publication Critical patent/JP2008034529A/ja
Application granted granted Critical
Publication of JP4807174B2 publication Critical patent/JP4807174B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

【課題】液滴塗布法で形成することで生じる半導体層の膜厚のバラツキに起因する不都合を解消し、素子特性の向上を図った、有機トランジスタとその製造方法を提供する。
【解決手段】液滴塗布法で形成され、膜厚が50nmを越える部位を有する有機半導体層14を有し、チャネル領域17が、有機半導体層14中の、膜厚が50nm以下の部位に選択的に形成されている有機トランジスタ10。チャネル領域17は、有機半導体層14中の、膜厚が10nm以上の部位に形成されているのが好ましい。
【選択図】図1

Description

本発明は、有機トランジスタとその製造方法に関する。
薄膜電界効果型トランジスタとしては、シリコンに代表される無機半導体材料を用いたものが一般的である。これに対し、近年では、このような無機の薄膜電界効果型トランジスタに置き換え得るものとして、有機半導体材料を用いた有機薄膜電界効果型トランジスタが注目されている。その理由は、
(1)無機半導体に比べて極めて低温のプロセスで製造できるため、プラスチック基板やフィルムを用いることができ、フレキシブルで軽量、壊れにくい素子を作製することができる。
(2)溶液の塗布や印刷法といった簡便な方法により、短時間で素子を作製することができ、したがってプロセスコスト、装置コストを非常に低く抑えることができる。
(3)材料バリエーションが豊富であり、分子構造を変化させることにより容易に材料特性、素子特性を根本的に変化させることができる。また、異なる機能を組み合わせることにより、無機の材料では不可能な機能、素子を実現することも可能である。
といった利点があるためである。
図9(a)〜(d)は、代表的な有機トランジスタの断面構造を、模式的に示す図である。図9(a)〜(d)に示すように、有機トランジスタ1は、基板2上に、ゲート電極3、ソース電極4、ドレイン電極5、ゲート絶縁膜6、半導体層7を備えて構成されたものである。このような有機トランジスタ1は、特にゲート電極3の形成位置に関して、ゲート電極3が、基板2側にあるボトムゲート型(図9(a)、(b))と、ゲート電極3が、基板2上に形成された半導体層7上にあるトップゲート型(図9(c)、(d))との2種類に分けられる。
また、ソース電極4、ドレイン電極5の形成位置に関して、ソース電極3及びドレイン電極4が、半導体層7からみて基板2側にあるボトムコンタクト型(図9(a)、(c))と、半導体層7からみて基板2と反対の側にあるトップコンタクト型(図9(b)、(d))との2種類に分けられる。したがって、これらの組み合わせにより、図9(a)〜(d)に示した計4種類の構造が、有機トランジスタの断面構造として一般に知られているのである。
このような有機トランジスタ1の製造方法として、特にその半導体層7の形成方法については、有機トランジスタ特有の形成方法として、溶液塗布による、いわゆる液相法での形成方法が用いられている(例えば、特許文献1、特許文献2、特許文献3、特許文献4参照)。
特開2004−319982号公報 特開2004−15062号公報 特開2005−158954号公報 特開2005−328030号公報
ところで、有機トランジスタの構成要素中において半導体層の膜厚は、トランジスタ特性の素子特性を大きく左右する重要な要素の一つである。すなわち、半導体層に形成されるチャネル領域は、その膜厚が、トランジスタのS値(Subthreshold Swing)と閾値電圧(Vth)とに対して以下のような関係がある。
S=(kT/q)ln10(1+CDOS/COX
DOS=qbk+qit
Vth=Vfb+Φ+qN/COX
(ただし、S=S値、k=ボルツマン定数、Nbk=バルク準位密度、Dit=界面準位密度、Vth=閾値電圧、Vfb=フラットバンド電圧、Φ=表面ポテンシャル、COX=酸化膜誘電率、q=電気素量、N=アクセプター型トラップ数、t=半導体膜厚)
したがって、チャネル領域を形成するための半導体層についても、その膜厚が薄いほうが、特にオンオフ比の向上、閾値電圧の低電圧化、S値の低下を図るうえで、つまり有機トランジスタの高性能化のために、望ましいのである。
しかしながら、一般に液相法による溶液塗布、特に液滴吐出法などの液滴塗布法では、薄膜に形成される半導体層の膜厚を一定にすることが、以下の理由により極めて困難である。
例えば、液滴吐出法であるインクジェット法では、半導体材料を液滴として基板上に配し(塗布し)、乾燥させて半導体層を形成するが、このようにして得られた半導体層は、その膜厚が平坦になることは極めて珍しい。すなわち、図10(a)の平面図、図10(b)の側面図に示すように中央が盛り上がったり、図10(c)の平面図、図10(d)の側面図に示すように逆に中央が凹んだ形状になることが多いのである。なお、図10(a)は図10(b)の平面図であり、図中で濃く示す部位が膜厚の厚い部位を示している。同様に、図10(c)は図10(d)の平面図であり、図中で濃く示す部位が膜厚の厚い部位を示している。
図10(c)、(d)に示すように周辺部分厚くなるのは、コーヒーの染み現象として知られている現象である(R.D.Deegan,et al.:Capillary Flow as the Cause of Ring Stains from Dried Liquid Drops:Nature 389,827(1997))。すなわち、この現象は、液滴外周部では蒸発した溶媒による蒸気の密度が低いため、中央部よりも早く乾燥が起こるが、その際に基板との接触角を一定に保つために液滴内部から液滴外周部へ向かって溶媒の流れが生じ、この流れによって溶質が次々と液滴周辺部へと運ばれて析出するために、外周部が盛り上がった形状になるといったメカニズムによるものである。
また、別の条件のものでは、図10(a)、(b)のように中央部が盛り上がる膜が得られることもある。これは、上記のようなコーヒーの染みの起きにくい状況、例えばインク(液状材料)の粘度が高いために、中心部から外周部への流れが起きにくい状況や、周囲が溶媒蒸気で満たされたり溶媒の沸点が低いために、外周部での蒸発が制限されるような状況で見られる成膜結果である。
なお、上記の成膜例はほんの一例であり、もっと複雑な形状、例えば波打ったような形状になることもある。
したがって、このように特に液滴吐出法等の液滴塗布法では、得られる半導体層の膜厚分布(膜厚むら)を小さくするのが難しく、結果的に膜厚にバラツキのある半導体層をそのままチャネル領域に用いていた。そして、これにより、トランジスタの素子特性が良好でなかったり、素子特性がばらつくといった課題が解消されていないのが現状である。
本発明は上記事情に鑑みてなされたもので、その目的とするところは、液滴塗布法で形成することで生じる半導体層の膜厚のバラツキに起因する不都合を解消し、素子特性の向上を図った、有機トランジスタとその製造方法を提供することにある。
本発明者は上記目的を達成するため鋭意研究を重ねた結果、以下の知見を得た。
半導体層の形成材料としてインクを基板上に塗布した後、乾燥することでどのような膜プロファイルになるかは、非常に複雑なメカニズムによって決定される。すなわち、このようなプロファイルに影響を与える要因としては、インクの極性、沸点、表面張力、粘度、溶質の濃度、基板の表面張力、基板の表面形状、基板の表面処理、プロセス中の温度、インク周辺の(溶媒の)雰囲気、圧力、乾燥方法、インクの塗布量等が少なくとも関与しており、成膜はこれらの要素が非常に複雑に組み合わさって起こると考えられる。
ただし、数々の実験を行った結果、同じインクを同じ基板に同じ条件で配する(塗布する)ことにより、同じ膜プロファイルを再現性良く得ることができることが分かった。そこで、このような知見のもとに、本発明者は本発明を完成させた。
すなわち、本発明の有機トランジスタは、液滴塗布法で形成され、膜厚が50nmを越える部位を有する有機半導体層を有し、チャネル領域が、上記有機半導体層中の、膜厚が50nm以下の部位に形成されていることを特徴としている。
同じような膜厚分布(膜プロファイル)を有する半導体層を再現性良く形成することは、上記したように可能である。そこで、予め所定の条件のもとで形成した半導体層の膜厚分布(膜プロファイル)を調べておき、得られる膜中の、所望の厚さの部位にのみチャネル領域を形成すれば、チャネル領域の膜厚を所望の膜厚に制御することができる。
したがって、本発明の有機トランジスタにあっては、素子特性に直接影響するチャネル領域を、有機半導体層中の膜厚が50nm以下の部位に形成することにより、オンオフ比の向上、閾値電圧の低電圧化、S値の低下を図ることができ、これにより、有機トランジスタの素子特性の向上を図ることができる。一般に、ゲート絶縁膜より50nmを越えて離れた領域の半導体層は、オン電流に寄与しないが、オフ電流は半導体層全体を流れるため、半導体層は厚いほどオフ電流が増え、結果としてトランジスタのオンオフ比を低下させてしまう。したがって、チャネル領域の膜厚を50nm以下にすることにより、オンオフ比の低下を確実に防止し、その向上を図ることができる。
すなわち、本発明によれば、制御が困難な半導体層の膜厚をコントロールするのでなく、チャネル領域を形成する部位を適宜に選択することで、高性能のトランジスタをより容易に得ることができるようになる。
また、上記有機トランジスタにおいては、上記チャネル領域が、上記有機半導体層中の、膜厚が10nm以上の部位に形成されているのが好ましい。
トランジスタがオンしたときのキャリアが誘起される領域は、一般的に、半導体層のゲート絶縁膜側の10nm程度までの領域である。したがって、チャネル領域が、有機半導体層中の膜厚が10nm以上の部位に形成されていることにより、チャネル領域全体が膜厚10nm以上となり、トランジスタがオンしたときにキャリアがより良好に誘起し、素子特性が安定化する。
本発明の有機トランジスタの製造方法は、液滴塗布法により、膜厚が50nmを越える部位を有する有機半導体層を形成する工程と、上記有機半導体層中の、膜厚が50nm以下の部位にチャネル領域を形成する工程と、を備えたことを特徴としている。
この有機トランジスタの製造方法によれば、素子特性に直接影響するチャネル領域を、有機半導体層中の膜厚が50nm以下の部位に形成するので、上記したようにオンオフ比の向上、閾値電圧の低電圧化、S値の低下を図ることができ、これにより、有機トランジスタの素子特性の向上を図ることができる。
また、上記有機トランジスタの製造方法においては、上記チャネル領域を形成する工程では、上記有機半導体層中の、膜厚が10nm以上の部位にチャネル領域を形成するのが好ましい。
チャネル領域を、有機半導体層中の膜厚が10nm以上の部位に形成することにより、チャネル領域全体が膜厚10nm以上となり、上記したようにトランジスタがオンしたときにキャリアをより良好に誘起させ、素子特性を安定化することができる。
以下、本発明を詳しく説明する。
図1(a)、(b)は本発明の有機トランジスタの一実施形態を模式的に示す図であり、図1(a)は有機トランジスタの平面図、図1(b)は図1(a)のA−A線矢視側断面図である。図1(a)、(b)中符号10は有機トランジスタであり、この有機トランジスタ10は、図9(b)に示したような、ボトムゲート・トップコンタクト構造のものである。ただし、本発明の有機トランジスタは、ボトムゲート・トップコンタクト構造に限定されることなく、図9(a)に示したようなボトムゲート・ボトムコンタクト構造、図9(c)に示したようなトップゲート・ボトムコンタクト構造、図9(d)に示したようなトップゲート・トップコンタクト構造などにも適用可能なのはもちろんである。
本実施形態の有機トランジスタ10は、図1(a)、(b)に示すように基板11上にゲート電極12を配設し、さらにこのゲート電極12上にゲート絶縁膜13を介して有機半導体層14を配設したもので、この有機半導体層14上に、平面視コ字状のソース電極15及びドレイン電極16を配設したものである。ここで、有機半導体層14は、後述するように特にインクジェット法等の液滴塗布法で形成されたもので、その膜厚が数nmから200nm程度にまで分布した(バラついた)ものとなっている。
すなわち、この有機半導体層14は、本例では平面形状が長細い楕円状に形成されており、図1(a)中に膜厚が厚い部位を濃く(黒っぽく)示し、膜厚が薄い部位を淡く(白っぽく)示すように、有機半導体層14の中心部14a及び周縁部14bが例えば200nm程度と厚く、これら中心部14aと周縁部14bとの間が薄くなっている。そして、図1(b)に示すように、中心部14aと周縁部14bとの間の薄くなっている部位の膜厚tが、10nm以上50nm以下となっており、この部位に、図1(a)に示したようにチャネル領域17が形成されている。
つまり、本実施形態では、図1(a)に示すように平面視してソース電極15とドレイン電極16との間に挟まれてなるチャネル領域17が、図1(b)に示すように、有機半導体層14の膜厚が50nm以下で、10nm以上の部位に選択的に形成されているのである。換言すれば、有機半導体層14の膜厚が50nm以下で10nm以上の部位をチャネル領域17とすべく、この部位を挟んでソース電極15とドレイン電極16とを選択的に形成しているのである。なお、チャネル領域17の膜厚については、薄い場合には得られる素子特性を大きく損なうことはなく、したがって、10nm未満の膜厚の部位を含んでチャネル領域17が形成されていても、本発明の範囲内となる。
ここで、チャネル領域17は、有機半導体層14中において、この有機半導体層14に接しているソース電極15の部分とドレイン電極16の部分との間に、平面視した状態で挟まれた領域である。したがって、図1(a)に示した有機半導体層14の中心部14aは、ソース電極15やドレイン電極16が有機半導体層14に直接接していない部分間にあるため、本発明におけるチャネル領域17とはならないのである。また、有機半導体層14の長軸方向における両端部の周縁部14bも、ソース電極15とドレイン電極16との間に挟まれていないため、本発明におけるチャネル領域17とはならないのである。
このような構成の有機トランジスタ10を形成するには、まず、基板11を用意する。この基板11については、ガラス基板、シリコン基板、アルミニウムやステンレス等の金属基板、GaAs等の半導体基板、プラスチック基板、及びこれらの基板を貼り合わせた積層基板など、いかなる基板を用いることもできる。これらのうち、価格が安く軽量で柔軟性が高い、プラスチック基板を用いるのが好ましい。
プラスチック基板としては、熱可塑性樹脂、熱硬化性樹脂のいずれを原料に用いたものでもよい。例えば、ポリエチレン、ポリプロピレン、エチレン−プロピレン共重合体、エチレン−酢酸ビニル共重合体(EVA)等のポリオレフィン、環状ポリオレフィン、変成ポリオレフィン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミド、ポリアミドイミド、ポリカーボネイト、ポリ−(4−メチルベンテン−1)、アイオノマー、アクリル系樹脂、ポリメチルメタクリレート、アクリル−スチレン共重合体(AS樹脂)、ブタジエン−スチレン共重合体、ポリオ共重合体(EVOH)、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリエチレンナフタレート、プリシクロヘキサンテレフタレート(PCT)等のポリエステル、ポリエーテル、ポリエーテルケトン、ポリエーテルエーテルケトン、ポリエーテルイミド、ポリアセタール、ポリフェニレンオキシド、変形ポリフェニレンオキシド、ポリアリレート、芳香族ポリエステル(液晶ポリマー)、ポリテトラフルオロエチレン、ポリフッ化ビニリデン、その他のフッ素樹脂、スチレン系、ポリオレフィン系、ポリ塩化ビニル系、ポリウレタン系、フッ素ゴム系、塩素化ポリエチレン系等の各種熱可塑性エラストマー、エポキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル、シリコーン樹脂、ポリウレタン等、またはこれらを主とする共重合体、ブレンド体、ポリマーアロイ等が挙げられ、これらのうちの1種からなる単層体、あるいは2種以上を積層した積層体を用いることができる。
また、このような基板上に直接有機トランジスタ10を形成するようにしてもよく、あるいは、このような基板上に絶縁層(図示せず)を介して有機トランジスタ10を形成するようにしてもよい。この絶縁層としては、絶縁性を有する薄膜であれば既知のどのような膜を用いることもできる。例えば、ポリメチルメタクリレート、ポリビニルフェノール、ポリイミド、ポリスチレン、ポリビニルアルコール、ポリビニルアセテート等の高分子フィルム、あるいはパリレン膜といった有機材料、酸化ケイ素、窒化ケイ素、酸化アルミニウム、酸化タンタル等の金属酸化物、チタン酸バリウムストロンチウム、ジルコニウムチタン酸鉛等の金属複合酸化物といった無機材料が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。なお、本発明では、このような絶縁層を形成した基板も含めて、基板11としている。
次に、この基板11上に、図2(a)、(b)に示すようにゲート電極12を形成する。このゲート電極12の形成材料としては、Cr、Al、Ta、Mo、Nb、Cu、Ag、Au、Pt、Pd、In、Ni、Ndやそれらの金属を用いた合金、InO、SnO、ITO等の導電性の酸化物、ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレン等の導電性高分子、及びそれに塩酸、硫酸、スルホン酸等の酸、PF、AsF、FeCl等のルイス酸、ヨウ素等のハロゲン原子、ナトリウムカリウム等の金属原子等のドーパントを添加したもの、カーボンブラックや金属粒子を分散した導電性の複合材料等、導電性を有する種々の材料を用いることができる。
また、このゲート電極12の形成法としては、従来公知の種々の方法が採用可能である。例えば、上記形成材料によって導電膜を形成し、この導電膜をフォトエッチングすることにより、ゲート電極12を形成することができる。また、所定の形状(パターン形状)の開口部を形成したメタルスルーマスクを用い、これ通して基板11上に金属膜の蒸着処理を行うことにより、エッチングを行うことなく、金属膜パターンからなるゲート電極12を形成することもできる。さらに、金属微粒子やグラファイトのような導電性微粒子を含む液状のポリマー混合物を形成材料として用い、このような液状体を、インクジェット法等によって選択的に吐出しパターニングすることにより、簡易にしかも低コストでゲート電極12を形成することもできる。
次いで、図3(a)、(b)に示すように、上記ゲート電極12を覆って基板11上にゲート絶縁膜13を形成する。このゲート絶縁膜13の形成材料としては、絶縁性を有する材料であれば、特に限定されることなく種々のものを用いることができ、有機材料、無機材料のいずれも使用可能である。
例えば、公知のゲート絶縁膜用の有機材料として、ポリメチルメタクリレート、ポリビニルフェノール、ポリイミド、ポリスチレン、ポリビニルアルコール、ポリビニルアセテート等の高分子フィルム、あるいはパリレン膜が挙げられる。また、無機材料としては、酸化ケイ素、窒化ケイ素、酸化アルミニウム、酸化タンタル等の金属酸化物、チタン酸バリウムストロンチウム、ジルコニウムチタン酸鉛等の金属複合酸化物が挙げられる。そして、これらのうちの1種を用い、あるいは2種以上を組み合わせて用いることができる。
次いで、図4(a)、(b)に示すように、上記ゲート絶縁膜13上の所望の領域に有機半導体層14を形成する。この有機半導体層14の形成材料としては、例えば、ポリ(3−アルキルチオフェン)、ポリ(3−ヘキシルチオフェン)[PHT]、ポリ(3−オクチルチオフェン)、ポリ(2,5−チエニレンビニレン)[PTV]、ポリ(パラ−フェニレンビニレン)[PPV]、ポリ(9,9−ジオクチルフルオレン)[PFO]、ポリ(9,9−ジオクチルフルオレン−コ−ビス−N,N’−(4−メトキシフェニル)−ビス−N,N’−フェニル−1,4−フェニレンジアミン)[PFMO]、ポリ(9,9−ジオクチルフルオレン−コ−ベンゾチアジアゾール)[BT]、フルオレン−トリアリルアミン共重合体、トリアリルアミン系ポリマー、ポリ(9,9−ジオクチルフルオレン−コ−ジチオフェン)[F]のようなフルオレン−ビチオフェン共重合体等のポリマー有機半導体材料、またフラーレン(C60)、あるいは、金属フタロシアニンあるいはそれらの置換誘導体、あるいはアントラセン、テトラセン、ペンタセン、ヘキサセン等のアセン分子材料、あるいは、α−オリゴチオフェン類、具体的にはクォーターチオフェン(4T)、セキシチオフェン(6T)、オクタチオフェンのような低分子系有機半導体のうちの1種を用い、あるいは2種以上を混合して用いることができる。
また、このような形成材料を用いることによる有機半導体層14の形成方法としては、特に液滴塗布法が用いられ、具体的には、キャスト法、引き上げ法、ラングミュアブロジェット法、スプレー法、インクジェット法、シルクスクリーン法等が採用される。ただし、この有機半導体層14の形成条件については、その形成方法を含め、予め設定された条件に基づいて行う。すなわち、予め設定された条件で実験やシミュレーション等を行っておき、得られる有機半導体層14の膜プロファイルを事前に求めておく。
また、有機半導体層14の形成に先立ち、この有機半導体層14を良好に形成するため、この有機半導体層14の下地となる面、すなわち基板1上の上記ゲート絶縁膜13の表面を改質処理してもよい。この表面改質処理としては、例えばヘキサメチレンジシラザン、シクロヘキサン、オクタデシルトリクロロシラン等の表面改質剤を用いた表面処理、アセトンやイソプロピルアルコール等を用いた有機洗浄処理、塩酸や硫酸、酢酸等の酸や水酸化ナトリウム、水酸化カリウム、水酸化カルシウム、アンモニア等のアルカリ処理、UVオゾン処理、フッ素化処理、酸素やアルゴン等のプラズマ処理、ラングミュアブロジェット膜の形成処理が挙げられ、これらのうち1種、または2種以上の処理を用いることができる。
これらの処理を行うことにより、有機半導体層14の形成インク(形成材料)を液滴塗布し、さらに乾燥した後、得られる半導体層がより所望の膜厚に近くなるように調節することができる。
なお、このような表面改質処理を行う場合、この処理についても上記有機半導体層14の形成条件に含めておき、得られる有機半導体層14の膜プロファイルを求めるようにする。
次いで、上記有機半導体層14上の、予め設定された位置、すなわち、該有機半導体層14の膜厚が10nm以上50nm以下の部位を挟むようにして、基板11上にソース電極15、ドレイン電極16を形成し、これにより、図1(a)、(b)に示したようにチャネル領域17を選択的に形成する。
ここで、ソース電極15、ドレイン電極16の形成位置については、上記したように予め実験やシミュレーション等によって事前に求めておいた有機半導体層14の膜プロファイルに基づき、決定する。すなわち、得られた膜プロファイルから膜厚が10nm以上50nm以下となる部位を選択し、この部位を挟み、かつ有機半導体層14に接する位置を含んで、基板11上でのソース電極15、ドレイン電極16の形成位置を決定する。
このようにして形成位置が決定されたソース電極15、ドレイン電極16の形成材料としては、Cr、Al、Ta、Mo、Nb、Cu、Ag、Au、Pt、Pd、In、Ni、Ndやそれらの金属を用いた合金、InO、SnO、ITO等の導電性の酸化物、ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレン等の導電性高分子、及びそれに塩酸、硫酸、スルホン酸等の酸、PF、AsF、FeCl等のルイス酸、ヨウ素等のハロゲン原子、ナトリウムカリウム等の金属原子等のドーパントを添加したもの、カーボンブラックや金属粒子を分散した導電性の複合材料等、導電性を有する種々の材料を用いることができる。
また、これらソース電極15、ドレイン電極16の形成法としては、上記ゲート電極12の場合と同様、従来公知の種々の方法が採用可能である。例えば、上記形成材料によって導電膜を形成し、この導電膜をフォトエッチングすることにより、ソース電極15、ドレイン電極16を形成することができる。また、所定の形状(パターン形状)の開口部を形成したメタルスルーマスクを用い、これ通して基板11上に金属膜の蒸着処理を行うことにより、エッチングを行うことなく、金属膜パターンからなるソース電極15、ドレイン電極16を形成することもできる。さらに、金属微粒子やグラファイトのような導電性微粒子を含む液状のポリマー混合物を形成材料として用い、このような液状体を、インクジェット法等によって選択的に吐出しパターニングすることにより、簡易にしかも低コストでソース電極15、ドレイン電極16を形成することもできる。
なお、ソース電極15とドレイン電極16とを、必要に応じて異なる材料で形成してもよい。
このようにしてボトムゲート・トップコンタクト構造の有機トランジスタ10を形成したら、得られた有機トランジスタ10を水分や酸素から保護するため、該有機トランジスタ10を覆って保護膜(図示せず)を設けてもよい。
このような保護膜としては、例えば酸化ケイ素や酸化アルミニウム、酸化タンタルのような無機酸化物、窒化ケイ素のような無機窒化物、ポリビニルフェノール(PVP)、ポリメチルメタクリレート(PMMA)、ポリエチレン、パリレン膜やUV硬化樹脂などの絶縁性有機ポリマー、さらにはこれらの積層膜を用いることができる。
このようにして得られた有機トランジスタ10にあっては、素子特性に直接影響するチャネル領域17を、有機半導体層14中の膜厚が50nm以下で10nm以上の部位に選択的に形成しているので、オンオフ比の向上、閾値電圧の低電圧化、S値の低下が図られたものとなり、これにより、素子特性の向上が図られている。
したがって、本発明の有機トランジスタ10は、電子ペーパー等に用いられる有機トランジスタとして好適なものとなり、また、電子ペーパー等のフレキシブル性が求められる電子機器のアクティブマトリクス基板を構成する薄膜トランジスタとして、好適なものとなる。
また、このような有機トランジスタ10の製造方法にあっては、素子特性に直接影響するチャネル領域17を、有機半導体層14中の膜厚が50nm以下で10nm以上の部位に選択的に形成するので、上記したようにオンオフ比の向上、閾値電圧の低電圧化、S値の低下を図ることができ、これにより、有機トランジスタ10の素子特性の向上を図ることができる。
すなわち、本発明によれば、制御が困難な有機半導体層14の膜厚をコントロールするのでなく、チャネル領域17を形成する部位を、予め求めた膜プロファイル等に基づいて適宜に選択し、ソース電極15、ドレイン電極16を形成することでチャネル領域17を形成しているので、高性能のトランジスタをより容易に得ることができる。
なお、チャネル領域17の形成位置、さらにはソース電極15、ドレイン電極16の平面形状としては、図1(a)に示したものに限定されることなく、チャネル領域17の膜厚が50nm以下となれば、種々の形態が可能である。例えば、図5に示すように、ソース電極20の一部20aを有機半導体層14の中心部上に配置し、このソース電極20の一部20aの両側にドレイン電極21の両端部21a、21aを配置して、ソース電極20、ドレイン電極21を形成してもよい。このように形成することで、ソース電極20の一部20aとドレイン電極21の両端部21a、21aとの間に挟まれた有機半導体層14中の領域22、22が、チャネル領域22、22となる。また、ソース電極20、ドレイン電極21とを入れ替えてもよい。
なお、図6に示すように、従来のように有機半導体層14の両側に単純にソース電極23、ドレイン電極24を形成すると、これらソース電極23とドレイン電極24との間に形成されるチャネル領域25は、膜厚が例えば200nm程度と厚い中心部14aを含んでしまい、素子特性が改善されないままとなってしまう。
[実施例]
次に、図1(a)、(b)に示した構造の有機トランジスタ10の実施例を示す。
基板11として、ポリエチレンナフタレート基板(帝人デュポンフィルム株式会社製[テオネックスQ65])を用意し、この基板10を、イソプロピルアルコールを溶媒として超音波洗浄し、表面の脱脂処理を行った。
次いで、プラズマCVD法を用いて、上記基板10上に水分バリア膜として、厚さ200nm程度のSiO膜(図示せず)を成膜した。
次に、直径10nmの金属粒子をトルエン中に分散させた金属粒子分散液(真空冶金社製、商品名[パーフェクトゴールド])を用い、これをインクジェット法によってパターン塗布し、その後、80℃×10分間で乾燥して、図2(a)、(b)に示したように幅100μmのゲート電極12を形成した。
次いで、スパッタ法を用いて酸化タンタルを基板11の全面に厚さ1200nm程度に成膜し、図3(a)、(b)に示したようにゲート電極12を覆ってゲート絶縁膜13を形成した。
続いて、この基板11をUVオゾン洗浄機で10分間処理を行うことにより、基板11の表面(前記ゲート絶縁膜13の表面)を親液化した。
次いで、ポリ(3−ヘキシルチオフェン)をキシンレンに0.5wt%の濃度で溶解させた塗布液を調製し、この塗布液を、インクジェット塗布装置によって上記ゲート電極12上のゲート絶縁膜13上に、5滴を50μm間隔で直線状に吐出し、その後、100℃で10分間乾燥を行い、溶媒のキシレンを除去した。
このようにして成膜されたポリ(3−ヘキシルチオフェン)からなる有機半導体層14は、図7に示すように、全体が長円状であった。また、その膜厚を接触式段差計で測定したところ、中心部分14aと両端縁部14bとに膜厚が200nm程度と厚い部分があり、これら中心部分14aと両端縁部14bとの間に、それぞれ膜厚が30nm程度と、10nm以上で50nm以下の平坦な部分が形成されていることが分かった。
なお、このような有機半導体層14については、予め同じ条件で実験的に有機半導体層14を作製しておき、その膜厚を接触式段差計で測定しておくことにより、その膜プロファイルを求めてある。そして、この膜プロファイルと、図7に示した有機半導体層14の膜プロファイルとを比較したところ、ほぼ一致していることが確認された。
次いで、開口パターンを有したメタルマスク(図示せず)をゲート電極12と有機半導体層14とに対してアライメントし、該メタルマスクを通して金を厚さ200nm程度となるように真空蒸着し、図1(a)、(b)に示すようにソース電極15、ドレイン電極16を形成した。これにより、ソース電極15とドレイン電極16との間に、チャネル長が50μm程度のチャネル領域17を形成した。
また、比較のため、図6に示したように、有機半導体層14の両側に単純にソース電極23、ドレイン電極24を形成し、これらソース電極23とドレイン電極24との間に形成されるチャネル領域25の膜厚が、200nm程度の厚い部位を含むものも作製した。
上記の図1に示した構造の有機トランジスタ(本発明品)、及び比較のための図6に示した構造の有機トランジスタ(従来品)の、薄膜トランジスタとしての特性を、以下のようにして調べた。
半導体パラメータアナライザー(アジレント・テクノロジー社製:4156C)を用いて、ドレイン電圧を−40V印加し、ゲート電圧を+10Vから−40Vまでスイープした場合のドレイン電流を測定した。得られた結果を図8に示す。なお、図8中において、横軸はゲート電圧、縦軸はソース・ドレイン間電流(図8中にはドレイン電流と記す)である。
また、図8から求められた移動度、Vth、オンオフ比を以下に示す。
移動度[cm/Vs] Vth(閾値電圧)[V] オンオフ比
・本発明品 5.7×10−2 −4 1000000
・従来品 4.5×10−2 −13 10000
なお、上記各項目の値は、以下に示す方法で求めた。
(オンオフ比)
ゲート電圧が0Vのときと、ゲート電圧が−40Vのときのドレイン電流の比から求めた。
(移動度、閾値電圧)
ドレイン電流の1/2乗を縦軸、ゲート電圧を横軸にとったグラフ(図示せず)を別に作成し、得られた直線の切片から閾値電圧を求め、また、直線の傾きから、飽和領域でのトランジスタの移動度を算出した。
以上の結果から分かるように、本発明の有機トランジスタは、閾値電圧、オンオフ比に関して劇的に向上したものとなっている。したがって、本発明の有機トランジスタは、従来に比べ素子特性が十分に向上していることが確認された。
(a)、(b)は本発明の有機トランジスタを模式的に示す図である。 (a)、(b)は図1に示した有機トランジスタの製造工程図である。 (a)、(b)は図1に示した有機トランジスタの製造工程図である。 (a)、(b)は図1に示した有機トランジスタの製造工程図である。 本発明の有機トランジスタの変形例を模式的に示す図である。 従来の有機トランジスタを模式的に示す図である。 実施例の有機半導体層の平面拡大図である。 実施例で形成した有機トランジスタの、特性を示すグラフである。 (a)〜(d)は有機トランジスタの断面構造を模式的に示す図である。 (a)〜(d)は半導体層に膜厚バラツキが生じることの説明図である。
符号の説明
10…有機トランジスタ、11…基板、12…ゲート電極、13…ゲート絶縁膜、14…有機半導体層、15、20…ソース電極、16、21…ドレイン電極、17…チャネル領域

Claims (4)

  1. 液滴塗布法で形成され、膜厚が50nmを越える部位を有する有機半導体層を有し、
    チャネル領域が、上記有機半導体層中の、膜厚が50nm以下の部位に形成されていることを特徴とする有機トランジスタ。
  2. 上記チャネル領域が、上記有機半導体層中の、膜厚が10nm以上の部位に形成されていることを特徴とする請求項1記載の有機トランジスタ。
  3. 液滴塗布法により、膜厚が50nmを越える部位を有する有機半導体層を形成する工程と、
    上記有機半導体層中の、膜厚が50nm以下の部位にチャネル領域を形成する工程と、を備えたことを特徴とする有機トランジスタの製造方法。
  4. 上記チャネル領域を形成する工程では、上記有機半導体層中の、膜厚が10nm以上の部位にチャネル領域を形成することを特徴とする請求項3記載の有機トランジスタの製造方法。
JP2006204794A 2006-07-27 2006-07-27 有機トランジスタとその製造方法 Active JP4807174B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006204794A JP4807174B2 (ja) 2006-07-27 2006-07-27 有機トランジスタとその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006204794A JP4807174B2 (ja) 2006-07-27 2006-07-27 有機トランジスタとその製造方法

Publications (2)

Publication Number Publication Date
JP2008034529A true JP2008034529A (ja) 2008-02-14
JP4807174B2 JP4807174B2 (ja) 2011-11-02

Family

ID=39123660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006204794A Active JP4807174B2 (ja) 2006-07-27 2006-07-27 有機トランジスタとその製造方法

Country Status (1)

Country Link
JP (1) JP4807174B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200085A (ja) * 2008-02-19 2009-09-03 Sony Corp 半導体装置および有機半導体薄膜
JP2010238869A (ja) * 2009-03-31 2010-10-21 Dainippon Printing Co Ltd 有機トランジスタの製造方法
JP2012038923A (ja) * 2010-08-06 2012-02-23 Sony Corp 半導体装置、表示装置、および電子機器
JP2012038924A (ja) * 2010-08-06 2012-02-23 Sony Corp 半導体装置、表示装置、および電子機器
JPWO2016067591A1 (ja) * 2014-10-28 2017-08-03 凸版印刷株式会社 薄膜トランジスタアレイおよびその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247704A (ja) * 2002-08-30 2004-09-02 Sharp Corp Tftアレイ基板、液晶表示装置、tftアレイ基板の製造方法および液晶表示装置の製造方法、並びに電子装置
JP2004289044A (ja) * 2003-03-25 2004-10-14 Konica Minolta Holdings Inc 薄膜トランジスタ素子シート及び薄膜トランジスタ素子シートの作製方法
JP2006128256A (ja) * 2004-10-27 2006-05-18 Konica Minolta Holdings Inc 有機薄膜トランジスタの製造方法及び該製造方法で作製した有機薄膜トランジスタ
JP2006140336A (ja) * 2004-11-12 2006-06-01 Seiko Epson Corp 薄膜半導体装置の製造方法
JP2006332474A (ja) * 2005-05-30 2006-12-07 Ricoh Co Ltd 有機薄膜トランジスタ、それを備えた表示装置および有機薄膜トランジスタの製造方法。
WO2007135911A1 (ja) * 2006-05-18 2007-11-29 Konica Minolta Holdings, Inc. 有機薄膜トランジスタの形成方法、及び有機薄膜トランジスタ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247704A (ja) * 2002-08-30 2004-09-02 Sharp Corp Tftアレイ基板、液晶表示装置、tftアレイ基板の製造方法および液晶表示装置の製造方法、並びに電子装置
JP2004289044A (ja) * 2003-03-25 2004-10-14 Konica Minolta Holdings Inc 薄膜トランジスタ素子シート及び薄膜トランジスタ素子シートの作製方法
JP2006128256A (ja) * 2004-10-27 2006-05-18 Konica Minolta Holdings Inc 有機薄膜トランジスタの製造方法及び該製造方法で作製した有機薄膜トランジスタ
JP2006140336A (ja) * 2004-11-12 2006-06-01 Seiko Epson Corp 薄膜半導体装置の製造方法
JP2006332474A (ja) * 2005-05-30 2006-12-07 Ricoh Co Ltd 有機薄膜トランジスタ、それを備えた表示装置および有機薄膜トランジスタの製造方法。
WO2007135911A1 (ja) * 2006-05-18 2007-11-29 Konica Minolta Holdings, Inc. 有機薄膜トランジスタの形成方法、及び有機薄膜トランジスタ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200085A (ja) * 2008-02-19 2009-09-03 Sony Corp 半導体装置および有機半導体薄膜
JP2010238869A (ja) * 2009-03-31 2010-10-21 Dainippon Printing Co Ltd 有機トランジスタの製造方法
JP2012038923A (ja) * 2010-08-06 2012-02-23 Sony Corp 半導体装置、表示装置、および電子機器
JP2012038924A (ja) * 2010-08-06 2012-02-23 Sony Corp 半導体装置、表示装置、および電子機器
JPWO2016067591A1 (ja) * 2014-10-28 2017-08-03 凸版印刷株式会社 薄膜トランジスタアレイおよびその製造方法

Also Published As

Publication number Publication date
JP4807174B2 (ja) 2011-11-02

Similar Documents

Publication Publication Date Title
EP1670079B1 (en) Method of forming a conductive pattern of a thin film transistor
CA2612033C (en) Organic thin film transistor with dual layer electrodes
US20060124922A1 (en) Conductive ink, organic semiconductor transistor using the conductive ink, and method of fabricating the transistor
JP5055719B2 (ja) 絶縁層及び有機半導体層から成る積層構造の形成方法、並びに、有機電界効果型トランジスタ及びその製造方法
JP4730623B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器
US7652339B2 (en) Ambipolar transistor design
JP5200443B2 (ja) 有機トランジスタ及びアクティブマトリックス基板
US7781762B2 (en) Organic transistor, method for manufacturing the same, and electronic apparatus including the same
JP4807174B2 (ja) 有機トランジスタとその製造方法
US8569746B2 (en) Organic field effect transistor
US20090072225A1 (en) Flat panel display device having organic thin film transistor and manufacturing method thereof
US20080076204A1 (en) Method for manufacturing a thin film transistor array panel
US9634271B2 (en) Semiconductor device, method of manufacturing the same, and electronic apparatus
JP2009176828A (ja) 薄膜トランジスタ、マトリクス基板、電気泳動表示装置および電子機器
US20090117686A1 (en) Method of fabricating organic semiconductor device
US20100327282A1 (en) Semiconductor device and electronic apparatus
Reker et al. Deposition of ZnO nanoparticles for thin-film transistors by doctor blade process
JP5870502B2 (ja) 有機半導体素子およびその製造方法
KR100770262B1 (ko) 유기 박막트랜지스터, 이를 포함하는 유기전계발광소자 및이들의 제조방법
US9590192B2 (en) Transistor and method for manufacturing the same
JP5182603B2 (ja) 有機トランジスタ及び有機トランジスタの製造方法
KR20080075648A (ko) 문턱 전압의 조절이 가능한 유기 박막 트랜지스터 및 그것의 제조방법
WO2015004847A1 (en) Electronic device and manufacturing method therefor and image display apparatus and substrate for constituting image display apparatus
KR100741128B1 (ko) 유기 트랜지스터의 제조방법
KR100787430B1 (ko) 박막 트랜지스터, 이의 제조 방법 및 상기 박막트랜지스터를 구비한 평판 표시 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110719

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110801

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140826

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4807174

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250