JP5182603B2 - 有機トランジスタ及び有機トランジスタの製造方法 - Google Patents

有機トランジスタ及び有機トランジスタの製造方法 Download PDF

Info

Publication number
JP5182603B2
JP5182603B2 JP2007080404A JP2007080404A JP5182603B2 JP 5182603 B2 JP5182603 B2 JP 5182603B2 JP 2007080404 A JP2007080404 A JP 2007080404A JP 2007080404 A JP2007080404 A JP 2007080404A JP 5182603 B2 JP5182603 B2 JP 5182603B2
Authority
JP
Japan
Prior art keywords
electrode
source electrode
insulating film
drain electrode
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007080404A
Other languages
English (en)
Other versions
JP2008244027A (ja
Inventor
潔 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007080404A priority Critical patent/JP5182603B2/ja
Publication of JP2008244027A publication Critical patent/JP2008244027A/ja
Application granted granted Critical
Publication of JP5182603B2 publication Critical patent/JP5182603B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Description

本発明は、有機トランジスタ及び有機トランジスタの製造方法に関するものである。
有機半導体は、シリコン、化合物半導体に続く第三の半導体として、種々の電子デバイスへの応用が期待されている。特に、有機トランジスタの開発は、薄型、軽量で自由に折り曲げることのできるフレキシブルデバイスの実現や、無線での個別製品管理を実現する電子値札(情報タグ)の作製などを可能にすることから、近年その実用化に向けた研究開発が進められている。例えば、電子ペーパーに代表されるフレキシブルディスプレイは、携帯時の軽さに加え、衝撃に対する吸収や、手に馴染む柔軟性など、ユビキタス社会の一役を担う電子機器となり得るものである。このようなフレキシブルディスプレイとしては、電気泳動現象を利用したものや、電子粉流体(株式会社ブリヂストンの登録商標)を利用したもの等が知られている(例えば、特許文献1参照)。
特開2005−223286号公報
しかしながら、有機材料を用いた有機トランジスタでは、フォトリソグラフィ法のような薬液を用いたパターニングが行えないため、高精度なアライメントが行えないという問題があった。例えば、トップゲート構造の有機トランジスタでは、ソース電極、ドレイン電極、有機半導体層及びゲート絶縁膜を形成した後、ゲート電極が形成されるが、ゲート絶縁膜は一般に有機半導体層と良好な界面を形成し易い有機絶縁材料で形成されるため、ゲート電極は、ゲート絶縁膜にダメージを与えない印刷法やマスク蒸着法等を用いて形成される。そのため、ゲート電極とソース電極及びドレイン電極との間でオーバーラップする部分が生じてしまい、その結果、ゲート電極とソース電極及びドレイン電極との間でリーク電流が発生するという問題があった。特に、電子ペーパー等のフレキシブルデバイスに適用する場合、基板としてプラスチック基板が用いられるため、プロセス中の基板の寸法変化に対応するためにオーバーラップする部分を大きくする必要があり、有機トランジスタのオンオフ比等に大きな影響を与える場合があった。
本発明はこのような事情に鑑みてなされたものであって、ゲート電極とソース電極及びドレイン電極との間のリーク電流を防止することのできる有機トランジスタ及びその製造方法を提供することを目的とする。また、このような有機トランジスタを備えることにより、性能が高く、信頼性に優れた電子機器を提供することを目的とする。
上記の課題を解決するため、本発明の有機トランジスタは、有機半導体からなる半導体層と、前記半導体層とゲート絶縁膜を介して設けられたゲート電極と、前記半導体層を介して対向配置されたソース電極及びドレイン電極と、を有し、前記ソース電極と前記ゲート電極及び前記ドレイン電極と前記ゲート電極とはそれぞれ前記ゲート絶縁膜を介して部分的に対向すると共に、前記ソース電極と前記ゲート絶縁膜との間及び前記ドレイン電極と前記ゲート絶縁膜との間に前記ゲート絶縁膜とは異なる絶縁材料からなるキャップ層が設けられ、前記ソース電極と前記ゲート電極との対向部分及び前記ドレイン電極と前記ゲート電極との対向部分において前記キャップ層と前記ゲート電極との対向部分には前記半導体層が設けられておらず、前記半導体層は、前記ソース電極と前記ドレイン電極との間に設けられており、前記半導体層と前記ゲート絶縁膜との界面は、前記ソース電極と前記キャップ層との境界部及び前記ドレイン電極と前記キャップ層との境界部に配置されていることを特徴とする。この構成によれば、ゲート電極とソース電極及びドレイン電極との間がゲート絶縁膜とキャップ層によって2重に絶縁されるため、リーク電流の少ない有機トランジスタが提供できる。
ここで、「前記ソース電極と前記ゲート絶縁膜との間及び前記ドレイン電極と前記ゲート絶縁膜との間に前記ゲート絶縁膜とは異なる絶縁材料からなるキャップ層が設けられている」とは、前記ソース電極及び前記ドレイン電極と前記ゲート電極とが平面的に重なる部分にキャップ層が形成されていることいい、必ずしもキャップ層が前記ソース電極及び前記ドレイン電極の前記ゲート電極と対向する面全体に設けられていることを要しない。少なくとも前記ソース電極及び前記ドレイン電極と前記ゲート電極とが平面的に重なる部分にキャップ層が配置されていれば、当該部分におけるリーク電流は防止できる。
本発明においては、前記キャップ層は、前記ゲート絶縁膜よりも抵抗の高い材料によって形成されていることが望ましい。この構成によれば、リーク電流の少ない有機トランジスタが提供できる。このような材料としては、酸化シリコンや窒化シリコン等の無機絶縁材料を用いることができる。ゲート絶縁膜は通常、有機半導体層と良好な界面を形成し易い有機絶縁材料で形成されるため、有機絶縁材料よりも一般に抵抗が高いとされる無機絶縁材料を用いることで、リーク電流の問題を有効に回避できるからである。
本発明においては、前記キャップ層は、有機絶縁材料又は酸化シリコンによって形成されていることが望ましい。この構成によれば、ゲート電極とソース電極及びドレイン電極との間の寄生容量を防止することができる。有機絶縁材料は一般に無機絶縁材料よりも誘電率が小さいため、寄生容量の低減に効果があり、有機トランジスタの応答速度の向上に寄与することができる。ただし、無機絶縁材料であっても、酸化シリコンは比較的誘電率が小さいため、寄生容量の低減に効果がある。酸化シリコンは絶縁性にも優れるため、酸化シリコンをキャップ層として用いた場合には、応答速度が速く、オンオフ比に優れた有機トランジスタが提供できる。
本発明においては、前記半導体層と前記ゲート絶縁膜との界面は、前記ソース電極と前記キャップ層との境界部及び前記ドレイン電極と前記キャップ層との境界部に配置されていることが望ましい。この構成によれば、有機トランジスタをオンした場合に、半導体層のチャネル領域(ゲート電極に供給した電圧によって電荷が誘起される領域)をソース電極及びドレイン電極と直接接続することができる。このため、ソース電極とドレイン電極との間の抵抗(オン抵抗)が小さくなり、駆動電圧の小さい有機トランジスタが提供できる。
ここで、「境界部」とは、前記半導体層と前記ゲート絶縁膜との界面が、前記ソース電極と前記キャップ層との界面及び前記ドレイン電極と前記キャップ層との界面と一致する場合だけでなく、製造誤差を考慮した範囲で前記界面に配置されているとみなすことができる場合も含む意味である。すなわち、前記半導体層と前記ゲート絶縁膜との界面が、前記ソース電極と前記キャップ層との界面の近傍及び前記ドレイン電極と前記キャップ層との界面の近傍に配置され、前記半導体層のチャネル領域と前記ソース電極及び前記ドレイン電極とが直接接続される場合には、本発明と同一の作用効果を奏するものとして本発明の範囲に含まれるものとする。
本発明の有機トランジスタの製造方法は、基板上に導電膜を形成する工程と、前記導電膜上に絶縁材料からなるキャップ層を形成する工程と、前記キャップ層をマスクとして前記導電膜をエッチングし、前記キャップ層の配置された領域にソース電極及びドレイン電極を形成する工程と、前記ソース電極と前記ドレイン電極との間に有機半導体からなる半導体層を形成する工程と、前記ソース電極、前記ドレイン電極、前記半導体層及び前記キャップ層を覆ってゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、を備え、前記ソース電極と前記ゲート電極との対向部分及び前記ドレイン電極と前記ゲート電極との対向部分において前記キャップ層と前記ゲート電極との対向部分には前記半導体層が設けられておらず、前記半導体層は、前記ソース電極と前記ドレイン電極との間に設けられており、前記半導体層と前記ゲート絶縁膜との界面は、前記ソース電極と前記キャップ層との境界部及び前記ドレイン電極と前記キャップ層との境界部に配置されていることを特徴とする。この方法によれば、ゲート電極とソース電極及びドレイン電極との間がゲート絶縁膜とキャップ層によって2重に絶縁されるため、リーク電流の少ない有機トランジスタが提供できる。また、ソース電極及びドレイン電極をパターニングするためのマスクをキャップ層としてそのまま流用した場合には、キャップ層を形成するための新たな工程が不要になり、製造工程が簡略化できる。
本発明においては、前記キャップ層は、前記導電膜上に絶縁膜を形成し、前記絶縁膜上にレジストを形成した後、前記レジストをマスクとして前記絶縁膜をエッチングすることにより形成されることが望ましい。この方法によれば、キャップ層をレジスト以外の材料で形成できるため、キャップ層として適切な材料を選択することができる。
本発明においては、前記半導体層は、前記ソース電極と前記ドレイン電極との間に前記有機半導体を含む溶液を配置することにより形成され、前記キャップ層は、前記溶液に対して撥液性を有する材料によって形成されることが望ましい。或いは、前記半導体層は、前記ソース電極と前記ドレイン電極との間に前記有機半導体を含む溶液を配置することにより形成され、前記半導体層を形成する前に、前記キャップ層の表面に撥液性を付与するための表面処理が施されることが望ましい。この方法によれば、前記半導体層と前記ゲート絶縁膜との界面をソース電極とキャップ層との境界部及びドレイン電極とキャップ層との境界部に配置できるため、有機トランジスタをオンした場合に、半導体層のチャネル領域(ゲート電極に供給した電圧によって電荷が誘起された領域)をソース電極及びドレイン電極と直接接続することができる。このため、ソース電極とドレイン電極との間の抵抗(オン抵抗)が小さくなり、駆動電圧の小さい有機トランジスタが提供できる。
以下、図面を参照して本発明の実施の形態について説明する。かかる実施の形態は本発明の一態様を示すものであり、この発明を限定するものではない。下記の実施形態において、各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。また、以下の図面においては、各構成をわかりやすくするために、実際の構造と各構造における縮尺や数等が異なっている。
[第1の実施の形態]
図1は、本発明の有機トランジスタの一実施形態であるトップゲート構造の有機トランジスタ1の概略構成図である。有機トランジスタ1は、有機半導体からなる半導体層13と、該半導体層13と対向して設けられたゲート電極15と、半導体層13とゲート電極15とを絶縁するゲート絶縁膜14と、ゲート電極15と部分的に対向して設けられたソース電極11及びドレイン電極12と、ソース電極11及びドレイン電極12のゲート電極15と対向する部分に設けられたキャップ層16,17とを備えている。
基板10としては、ガラス基板、シリコン基板、アルミニウム若しくはステンレス等の金属基板、GaAs等の半導体基板、プラスチック基板等、いかなる基板を用いることもできる。有機トランジスタは低温かつ簡易な方法で形成できることから、これらのうち価格が安価で軽量、柔軟性の高いプラスチック基板を用いることが好ましい。
このようなプラスチック基板としては、熱可塑性樹脂、熱硬化性樹脂のいずれを原料に用いてもよい。例えば、ポリエチレン、ポリプロピレン、エチレン−プロピレン共重合体、エチレン−酢酸ビニル共重合体(EVA)等のポリオレフィン、環状ポリオレフィン、変性ポリオレフィン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミド、ポリアミドイミド、ポリカーボネート、ポリ−(4−メチルベンテン−1)、アイオノマー、アクリル系樹脂、ポリメチルメタクリレート、アクリル−スチレン共重合体(AS樹脂)、ブタジエン−スチレン共重合体、ポリオ共重合体(EVOH)、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリエチレンナフタレート、プリシクロヘキサンテレフタレート(PCT)等のポリエステル、ポリエーテル、ポリエーテルケトン、ポリエーテルエーテルケトン、ポリエーテルイミド、ポリアセタール、ポリフェニレンオキシド、変形ポリフェニレンオキシド、ポリアリレート、芳香族ポリエステル(液晶ポリマー)、ポリテトラフルオロエチレン、ポリフッ化ビニリデン、その他フッ素系樹脂、スチレン系、ポリオレフィン系、ポリ塩化ビニル系、ポリウレタン系、フッ素ゴム系、塩素化ポリエチレン系等の各種熱可塑性エラストマー、エポキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル、シリコーン樹脂、ポリウレタン等、またはこれらを主とする共重合体、ブレンド体、ポリマーアロイ等が挙げられ、これらのうち1種、または2種以上を積層した積層体を用いることができる。
基板10上には、ソース電極11及びドレイン電極12が設けられている。ソース電極11及びドレイン電極12の電極材料としては、Cr、Al、Ta、Mo、Nb、Cu、Ag、Au、Pt、Pd、In、Ni、Ndやそれらの金属を用いた合金等、InO、SnO、ITO等の導電性の酸化物、ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレン等の導電性高分子及びそれに塩酸、硫酸、スルホン酸等の酸、PF、AsF、FeCl等のルイス酸、ヨウ素等のハロゲン原子、ナトリウムカリウム等の金属原子等のドーパントを添加したもの、カーボンブラックや金属粒子を分散した導電性の複合材料等の導電性を有する材料が挙げられる。
ソース電極11及びドレイン電極12は、これらの導電膜をエッチングすることにより形成することができる。また、所定の形状に穴のあいたメタルスルーマスクを通して基板10上に導電膜の蒸着処理を行うことにより、エッチングを行うことなく、ソース電極11及びドレイン電極12のパターンを得ることも可能である。また、金属微粒子およびグラファイトのような導電性粒子を含むポリマー混合物を電極材料に用いても良い。このような溶液から電極を形成する場合には、インクジェット法のような溶液パターニングの手法を用いることにより、より簡易に低コストで電極形成を行うことが可能である。また、ソース電極11とドレイン電極12とで異なる材料を用いても良い。
ソース電極11とドレイン電極12との間に半導体層13が設けられている。半導体層13は有機半導体によって形成された有機半導体層である。この有機半導体の材料としては、例えば、ポリ(3−アルキルチオフェン)、ポリ(3−ヘキシルチオフェン)(P3HT)、ポリ(3−オクチルチオフェン)、ポリ(2,5−チエニレンビニレン)(PTV)、ポリ(パラ−フェニレンビニレン)(PPV)、ポリ(9,9−ジオクチルフルオレン)(PFO)、ポリ(9,9−ジオクチルフルオレン−コ−ビス−N,N’−(4−メトキシフェニル)−ビス−N,N’−フェニル−1,4−フェニレンジアミン)(PFMO)、ポリ(9,9−ジオクチルフルオレン−コ−ベンゾチアジアゾール)(BT)、フルオレン−トリアリルアミン共重合体、トリアリルアミン系ポリマー、ポリ(9,9−ジオクチルフルオレン−コ−ジチオフェン)(F8T2)のようなフルオレン−ビチオフェン共重合体等のポリマー有機半導体材料、またC60あるいは金属フタロシアニンあるいはそれらの置換誘導体、あるいは、アントラセン、テトラセン、ペンタセン、ヘキサセン等のアセン分子材料、あるいは、α−オリゴチオフェン類、具体的にはクォーターチオフェン(4T)、セキシチオフェン(6T)、オクタチオフェンのような低分子系有機半導体のうち1種または2種以上を混合して用いることができる。
有機半導体の成膜方法としては、真空蒸着法、分子線エピタキシャル成長法、CVD法、スパッタリング法、プラズマ重合法、電解重合法、化学重合法、イオンプレーティング法、スピンコート法、キャスト法、引き上げ法、ラングミュアブロジェット法、スプレー法、インクジェット法、ロールコート法、バーコート法、ディスペンス法、シルクスクリーン法、デイップコート法等が挙げられるが、これらに限定されるものではない。例えば、基板10上にパターン状に穴の空いたマスクを合わせた後にこれらの方法を用いて成膜を行うことや、一様に成膜された有機半導体層を部分的にエッチングすることにより、部分的に膜厚の異なる半導体層13を形成することが可能である。これらの方法の中でも、インクジェット法やディスペンス法を用いて溶液材料から半導体層を塗布形成する方法が、最も簡便に膜厚をコントロールすることが可能であるという点から好ましい。
半導体層13を覆ってゲート絶縁膜14が設けられている。ゲート絶縁膜14の形成材料としては、絶縁性を有する素材で形成されていれば、種類は特に限定されるものではない。有機材料、無機材料のいずれも使用可能であるが、一般に有機絶縁膜は有機半導体層と良好な界面を形成しやすいことから、有機絶縁材料が好ましく採用される。一般的に良好な電気特性が得られるゲート絶縁膜14としては、ポリビニルアルコール、ポリエチレン、ポリプロピレン、ポリブチレン、ポリスチレン、ポリメタクリル酸メチル、ポリイミド、ポリビニルフェノール、ポリカーボネート、あるいはパリレン膜が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
ゲート絶縁膜14上にゲート電極15が設けられている。ゲート電極15は、ソース電極11とドレイン電極12との間に跨るように設けられており、ゲート電極15の一部は、ソース電極11及びドレイン電極12と部分的に対向している。ゲート電極15の形成材料としては、Cr、Al、Ta、Mo、Nb、Cu、Ag、Au、Pt、Pd、In、Ni、Ndやそれらの金属を用いた合金等、InO、SnO、ITO等の導電性の酸化物、ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレン等の導電性高分子及びそれに塩酸、硫酸、スルホン酸等の酸、PF、AsF、FeCl等のルイス酸、ヨウ素等のハロゲン原子、ナトリウムカリウム等の金属原子等のドーパントを添加したもの、カーボンブラックや金属粒子を分散した導電性の複合材料等の、導電性を有する材料が挙げられる。
ゲート電極15は、これらの導電膜をエッチングすることにより形成することができる。また、所定の形状に穴のあいたメタルスルーマスクを通して基板10上に導電膜の蒸着処理を行うことにより、エッチングを行うことなく、ゲート電極15のパターンを得ることも可能である。また、金属微粒子およびグラファイトのような導電性粒子を含むポリマー混合物を電極材料に用いても良い。このような溶液から電極を形成する場合は、インクジェット法のような溶液パターニングの手法を用いることにより、より簡易に低コストで電極形成を行うことが可能である。
ソース電極11のゲート電極15と対向する部分には、絶縁材料からなるキャップ層16が設けられている。キャップ層16は、ソース電極11のゲート電極15側の面(上面)全体を覆って設けられている。また、ドレイン電極12のゲート電極15と対向する部分には、絶縁材料からなるキャップ層17が設けられている。キャップ層17は、ドレイン電極12のゲート電極15側の面(上面)全体を覆って設けられている。キャップ層16及びキャップ層17は、それぞれソース電極11及びドレイン電極12のゲート電極15と対向する面(上面)に設けられており、ソース電極11及びドレイン電極12の互いに対向する面(側面)には設けられていない。半導体層13は、キャップ層16,17を介してソース電極11及びドレイン電極12に跨るように形成されている。
なお、上記キャップ層16,17の構成は一例であり、キャップ層16,17の構成は図1のものに限定されない。キャップ層16,17は、少なくともソース電極11とゲート電極15とが平面的に重なる部分、及びドレイン電極12とゲート電極15とが平面的に重なる部分に設けられていれば良く、ソース電極11及びドレイン電極12の当該部分にのみ選択的に設けられていても良い。
キャップ層16,17の形成材料としては、絶縁性を有する素材で形成されていれば、種類は特に限定されるものではない。有機材料、無機材料のいずれも使用可能であるが、いずれを用いるかは、有機トランジスタ1に要求される性能に応じて適切に選択される。例えば、ソース電極11及びドレイン電極12とゲート電極15との間のリーク電流を防止する観点(オンオフ比を向上する観点)からは、酸化シリコンや窒化シリコン等の無機絶縁膜が用いられる。ゲート絶縁膜14は通常、有機半導体層と良好な界面を形成し易い有機絶縁材料で形成されるため、有機絶縁材料よりも一般に抵抗が高いとされる無機絶縁材料を用いることで、リーク電流の問題を有効に回避できるからである。また、ソース電極11及びドレイン電極12とゲート電極15との間の寄生容量を防止する観点(応答速度を向上する観点)からは、ポリビニルアルコール等の有機絶縁膜が用いられる。有機絶縁材料は一般に無機絶縁材料よりも誘電率が小さいため、無機絶縁膜をキャップ層16,17として用いる場合よりも寄生容量の低減に寄与できるからである。ただし、無機絶縁膜の中でも酸化シリコンは比較的誘電率が小さいことから採用可能である。酸化シリコンは絶縁性にも優れるため、酸化シリコンをキャップ層16,17として採用した場合には、応答速度が速く、オンオフ比に優れた有機トランジスタが提供できる。
表1にゲート絶縁膜14として利用可能な有機絶縁材料の一例を示す。表2に、キャップ層16,17として利用可能な無機絶縁材料の一例を示す。表1及び表2に示した絶縁材料は一例であり、これ以外の絶縁材料を用いることも可能である。寄生容量を低減する観点からは、表中に示した比誘電率を参考に適切な材料の組み合わせが選択される。
Figure 0005182603
Figure 0005182603
本実施形態の場合、キャップ層16,17としてレジストが用いられる。このレジストは、ソース電極11及びドレイン電極12をパターニングするためのマスクとして用いられるものである。レジストは、ソース電極11及びドレイン電極12をパターニングした後、剥離せずにそのままキャップ層16,17として利用される。該レジストとしては、ポリメタクリル酸メチル、メタクリル酸メチルを主成分とする共重合体、ポリメチルイソプロペニルケトン+増感剤、ナフトキノンジアジド化合物+ノボラック樹脂、ポリメタクリル酸グリシジル、メタクリル酸グリシジルを主成分とする共重合体等が挙げられる。
図2は、ソース電極11と半導体層13との境界部の拡大断面図である。同図において(a)は半導体層13とゲート絶縁膜14との界面がソース電極11とキャップ層16との境界部に配置されている例であり、(b)は半導体層13とゲート絶縁膜14との界面がソース電極11とキャップ層16との境界部よりもゲート電極側(すなわちキャップ層16の側面部)に配置されている例である。なお、ドレイン電極12とキャップ層17との境界部も同様の構成であるため、図示は省略する。
図2(a)に示すように、本実施形態の有機トランジスタでは、半導体層13とゲート絶縁膜14との界面は、ソース電極11とキャップ層16との境界部に配置されている。このため、有機トランジスタをオンした場合に、半導体層13のチャネル領域13c(ゲート電極に供給した電圧によって電荷が誘起される領域)をソース電極11と直接接続することができ、ソース電極とドレイン電極との間の抵抗(オン抵抗)を小さくすることができるようになっている。例えば、図2(b)のように半導体層13とゲート絶縁膜14との界面がキャップ層16の側面部に配置されている場合、ソース電極からドレイン電極に流れる電流は、抵抗の高い真性半導体領域13iを通らなければならないため、その分オン抵抗が高くなる。一方、図2(a)の構成では、ソース電極から注入された電流は、抵抗の小さいチャネル領域13cを通ってそのままドレイン電極に流れ込むため、オン抵抗が小さくなり、駆動電圧の小さい有機トランジスタとなる。
図3は、有機トランジスタ1の製造方法の一実施形態の説明図である。本実施形態ではまず、図3(a)に示すように、基板10上に導電膜21が形成され、該導電膜21上にマスク材であるキャップ層16,17が形成される。キャップ層16,17としては、上述したポリメタクリル酸メチル等のレジストが用いられる。リーク電流を低減する観点からは、ゲート絶縁膜よりも抵抗の大きい材料が望ましい。キャップ層16,17は、導電膜21上にレジストを形成し、該レジストを露光処理及び現像処理することにより形成される。
次に、図3(b)に示すように、キャップ層16,17をマスクとして導電膜21がエッチングされ、キャップ層16,17の配置された領域にソース電極11及びドレイン電極12が形成される。ここで、キャップ層16,17は、ソース電極11及びドレイン電極12を形成した後も除去されず、有機トランジスタの構成要素として残される。
次に、図3(c)に示すように、インクジェット装置IJを用いてソース電極11とドレイン電極12との間に有機半導体を含む溶液30が配置される。そして、図3(d)に示すように、溶液30が乾燥処理及び焼成処理されることにより、ソース電極11とドレイン電極12との間に有機半導体からなる半導体層13が形成される。
ここで、キャップ層16,17の表面には、溶液30が配置される前に、必要に応じて撥液性を付与するための表面処理(撥液処理)が施される。「撥液性」とは、溶液30に対して親和性の低い状態をいい、本実施形態の場合、キャップ層の表面がソース電極11及びドレイン電極の表面よりも溶液30に対して親和性の低い状態にすることをいう。撥液処理としては、フッ素プラズマ処理等が挙げられる。フッ素プラズマ処理を施すと、有機膜であるキャップ層16,17の表面にフッ素基が導入され、溶媒に対して親和性の低い状態となる。
キャップ層16,17の表面に撥液処理を行った場合、溶液30の液面はキャップ層16とソース電極11との境界部及びキャップ層17とドレイン電極12との境界部に固定される。そして、その固定された部分を端部として半導体層13が形成される。このため、半導体層13の端部はキャップ層16,17と電極11,12との境界部となり、図2で説明したような効果、すなわち半導体層13のチャネル領域がソース電極11及びドレイン電極12と直接接続されるという効果がもたらされる。なお、キャップ層16,17として、溶液30に対して撥液性を有する材料を用いた場合には、このような表面処理は不要である。
次に、図3(e)に示すように、ソース電極11、ドレイン電極12、半導体層13及びキャップ層16,17を覆って有機絶縁材料からなるゲート絶縁膜14が形成され、さらにゲート絶縁膜14上にゲート電極15が形成される。以上により、有機トランジスタ1が完成する。
以上説明したように、本実施形態の有機トランジスタ1によれば、ゲート電極15とソース電極11及びドレイン電極12との間がゲート絶縁膜14とキャップ層16,17によって2重に絶縁されるため、リーク電流の少ない有機トランジスタが提供できる。また、半導体層13とゲート絶縁膜14との界面が、ソース電極11とキャップ層16との境界部及びドレイン電極12とキャップ層17との境界部に配置されているため、有機トランジスタ1をオンした場合に、半導体層13のチャネル領域13cをソース電極11及びドレイン電極12と直接接続することができる。このため、ソース電極11とドレイン電極12との間の抵抗(オン抵抗)が小さくなり、駆動電圧の小さい有機トランジスタが提供できる。
なお、本実施形態では、有機トランジスタの一例として、基板10側から、電極11,12、半導体層13、ゲート絶縁膜14及びゲート電極15を順に積層したものを説明したが、有機トランジスタの構成はこれに限定されない。例えば、基板10側から半導体層13、電極11,12、ゲート絶縁膜14及びゲート電極15を順に積層した構成を有する有機トランジスタに本発明を適用することもできる。この場合、キャップ層16,17は、電極11,12のゲート電極15側の面(上面)に設けられる。
また、ボトムゲート構造の有機トランジスタに本発明を適用することもできる。例えば、基板側から、ゲート電極、ゲート絶縁膜、半導体層及び電極(ソース電極、ドレイン電極)を順に積層した構成の有機トランジスタの場合、キャップ層は、ソース電極及びドレイン電極のゲート電極側の面に設けられる。また、基板側から、ゲート電極、ゲート絶縁膜、電極(ソース電極、ドレイン電極)及び半導体層を順に積層した構成の有機トランジスタの場合、キャップ層は、ソース電極及びドレイン電極のゲート電極側の面に設けられる。
[第2の実施の形態]
図4は、有機トランジスタ1の製造方法の第2実施形態の説明図である。本実施形態ではまず、図4(a)に示すように、基板10上に導電膜21及び絶縁膜23が順に積層され、絶縁膜23上にマスク材24及び25が形成される。マスク材としては、上述したポリメタクリル酸メチル等のレジストが用いられる。マスク材24,25は、絶縁膜23上にレジストを形成し、該レジストを露光処理及び現像処理することにより形成される。絶縁膜23は、後述のエッチング工程でキャップ層16,17となるものである。そのため、絶縁膜23の材料としては、絶縁性の高い無機絶縁材料が用いられる。
次に、図4(b)に示すように、マスク材24,25を用いて絶縁膜23がエッチングされ、マスク材24,25の配置された領域にキャップ層16,17が形成される。続いて、マスク材24,25及びキャップ層16,17をマスクとして導電膜21がエッチングされ、マスク材24,25及びキャップ層16,17の配置された領域にソース電極11及びドレイン電極12が形成される。
次に、図4(c)に示すように、マスク材24,25が除去され、マスク材24,25及びキャップ層16,17のみが残される。その後、必要に応じて、キャップ層16,17の表面に撥液性を付与するための表面処理が施される。撥液処理を行う理由は第1実施形態で説明したものと同じ理由である。キャップ層16,17を撥液性を有する材料で形成した場合には、このような表面処理は不要である。
次に、図4(d)に示すように、インクジェット装置を用いてソース電極11とドレイン電極12との間に有機半導体を含む溶液が配置される。そして、該溶液が乾燥処理及び焼成処理されることにより、ソース電極11とドレイン電極12との間に有機半導体からなる半導体層13が形成される。
次に、図4(e)に示すように、ソース電極11、ドレイン電極12、半導体層13及びキャップ層16,17を覆って有機絶縁材料からなるゲート絶縁膜14が形成され、さらにゲート絶縁膜14上にゲート電極15が形成される。以上により、有機トランジスタ1が完成する。
本実施形態によれば、キャップ層16,17をレジスト以外の材料で形成できるため、先の実施形態に比べて、キャップ層として適切な材料を選択することができる。なお、本実施形態では、導電膜21をエッチングした後、マスク材24,25を除去したが、マスク材24,25を除去せずにキャップ層の一部として残しても良い。
有機トランジスタの概略構成図である。 ソース電極と半導体層との境界部の拡大図である。 有機トランジスタの製造方法の第1実施形態の説明図である。 有機トランジスタの製造方法の第2実施形態の説明図である。
符号の説明
1…有機トランジスタ、10…基板、11…ソース電極、12…ドレイン電極、13…半導体層(有機半導体層)、14…ゲート絶縁膜、15…ゲート電極、16,17…キャップ層、21…導電膜、23…絶縁膜、24,25…マスク材(レジスト)、30…溶液

Claims (7)

  1. 有機半導体からなる半導体層と、
    前記半導体層とゲート絶縁膜を介して設けられたゲート電極と、
    前記半導体層を介して対向配置されたソース電極及びドレイン電極と、
    を有し、
    前記ソース電極と前記ゲート電極及び前記ドレイン電極と前記ゲート電極とはそれぞれ前記ゲート絶縁膜を介して部分的に対向すると共に、
    前記ソース電極と前記ゲート絶縁膜との間及び前記ドレイン電極と前記ゲート絶縁膜との間に前記ゲート絶縁膜とは異なる絶縁材料からなるキャップ層が設けられ、
    前記ソース電極と前記ゲート電極との対向部分及び前記ドレイン電極と前記ゲート電極との対向部分において前記キャップ層と前記ゲート電極との対向部分には前記半導体層が設けられておらず、
    前記半導体層は、前記ソース電極と前記ドレイン電極との間に設けられており、
    前記半導体層と前記ゲート絶縁膜との界面は、前記ソース電極と前記キャップ層との境界部及び前記ドレイン電極と前記キャップ層との境界部に配置されていることを特徴とする有機トランジスタ。
  2. 前記キャップ層は、前記ゲート絶縁膜よりも抵抗の高い材料によって形成されていることを特徴とする請求項1に記載の有機トランジスタ。
  3. 前記キャップ層は、有機絶縁材料又は酸化シリコンによって形成されていることを特徴とする請求項1又は2に記載の有機トランジスタ。
  4. 基板上に導電膜を形成する工程と、
    前記導電膜上に絶縁材料からなるキャップ層を形成する工程と、
    前記キャップ層をマスクとして前記導電膜をエッチングし、前記キャップ層の配置された領域にソース電極及びドレイン電極を形成する工程と、
    前記ソース電極と前記ドレイン電極との間に有機半導体からなる半導体層を形成する工程と、
    前記ソース電極、前記ドレイン電極、前記半導体層及び前記キャップ層を覆ってゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程と、を備え、
    前記ソース電極と前記ゲート電極との対向部分及び前記ドレイン電極と前記ゲート電極との対向部分において前記キャップ層と前記ゲート電極との対向部分には前記半導体層が設けられておらず、
    前記半導体層は、前記ソース電極と前記ドレイン電極との間に設けられており、
    前記半導体層と前記ゲート絶縁膜との界面は、前記ソース電極と前記キャップ層との境界部及び前記ドレイン電極と前記キャップ層との境界部に配置されていることを特徴とする有機トランジスタの製造方法。
  5. 前記キャップ層は、前記導電膜上に絶縁膜を形成し、前記絶縁膜上にレジストを形成した後、前記レジストをマスクとして前記絶縁膜をエッチングすることにより形成されることを特徴とする請求項に記載の有機トランジスタの製造方法。
  6. 前記半導体層は、前記ソース電極と前記ドレイン電極との間に前記有機半導体を含む溶液を配置することにより形成され、
    前記キャップ層は、前記溶液に対して撥液性を有する材料によって形成されることを特徴とする請求項又はに記載の有機トランジスタの製造方法。
  7. 前記半導体層は、前記ソース電極と前記ドレイン電極との間に前記有機半導体を含む溶液を配置することにより形成され、
    前記半導体層を形成する前に、前記キャップ層の表面に前記溶液に対して撥液性を付与するための表面処理が施されることを特徴とする請求項又はに記載の有機トランジスタの製造方法。
JP2007080404A 2007-03-27 2007-03-27 有機トランジスタ及び有機トランジスタの製造方法 Active JP5182603B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007080404A JP5182603B2 (ja) 2007-03-27 2007-03-27 有機トランジスタ及び有機トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007080404A JP5182603B2 (ja) 2007-03-27 2007-03-27 有機トランジスタ及び有機トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2008244027A JP2008244027A (ja) 2008-10-09
JP5182603B2 true JP5182603B2 (ja) 2013-04-17

Family

ID=39915027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007080404A Active JP5182603B2 (ja) 2007-03-27 2007-03-27 有機トランジスタ及び有機トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JP5182603B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4605482B2 (ja) 2008-09-24 2011-01-05 富士ゼロックス株式会社 光沢付与装置および画像形成システム
KR101772639B1 (ko) * 2009-10-16 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0620136B2 (ja) * 1984-02-23 1994-03-16 日本電気株式会社 薄膜トランジスタ素子およびその製造方法
JP2777101B2 (ja) * 1996-02-21 1998-07-16 三星電子株式会社 トランジスタとその製造方法
JP2005223049A (ja) * 2004-02-04 2005-08-18 Ricoh Co Ltd 半導体装置、半導体装置の製造方法、および表示装置

Also Published As

Publication number Publication date
JP2008244027A (ja) 2008-10-09

Similar Documents

Publication Publication Date Title
US7863600B2 (en) Field-effect transistor
US7361594B2 (en) Method of manufacturing a thin film transistor, thin film transistor, thin film transistor circuit, electronic device, and electronic apparatus
US7781760B2 (en) Thin film transistor, electro-optical device, and electronic apparatus
US7923718B2 (en) Organic thin film transistor with dual layer electrodes
KR100766513B1 (ko) 유기 반도체 장치의 제조 방법, 유기 반도체 장치, 전자장치 및 전자 기기
US9520572B2 (en) Electronic device and method of manufacturing semiconductor device
US7767488B2 (en) Method for forming a stacked structure of an insulating layer and an organic semiconductor layer, organic field effect transistor and method for making same
EP1815541B1 (en) Self-aligned process to manufacture organic transistors
US7652339B2 (en) Ambipolar transistor design
US7595505B2 (en) Organic transistor and active-matrix substrate
US20130009161A1 (en) Semiconductor device and method of manufacturing the same, and method of manufacturing image display device
US7781762B2 (en) Organic transistor, method for manufacturing the same, and electronic apparatus including the same
US20120288685A1 (en) Thin-film element assembly
US8952359B2 (en) Electronic device and method of manufacturing the same, and semiconductor device and method of manufacturing the same
JP5182603B2 (ja) 有機トランジスタ及び有機トランジスタの製造方法
JP4605319B2 (ja) 薄膜トランジスタの製造方法、及び薄膜トランジスタ
JP2012169419A (ja) 有機薄膜トランジスタ
JP5110143B2 (ja) 電界効果型トランジスタ
KR100787430B1 (ko) 박막 트랜지스터, 이의 제조 방법 및 상기 박막트랜지스터를 구비한 평판 표시 장치
KR20070062788A (ko) 유기 박막 트랜지스터의 제조 방법, 유기 박막 트랜지스터및 이를 구비한 유기 발광 디스플레이 장치
US20150060802A1 (en) Electronic device, manufacturing method thereof, and image display device
Lin et al. Top contact organic thin film transistors with ink jet printed metal electrodes
US20100159635A1 (en) Method of patterning conductive layer and devices made thereby

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100226

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130103

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5182603

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250