KR100647710B1 - 박막 트랜지스터, 이의 제조 방법 및 이를 구비한 평판표시 장치 - Google Patents

박막 트랜지스터, 이의 제조 방법 및 이를 구비한 평판표시 장치 Download PDF

Info

Publication number
KR100647710B1
KR100647710B1 KR1020050099614A KR20050099614A KR100647710B1 KR 100647710 B1 KR100647710 B1 KR 100647710B1 KR 1020050099614 A KR1020050099614 A KR 1020050099614A KR 20050099614 A KR20050099614 A KR 20050099614A KR 100647710 B1 KR100647710 B1 KR 100647710B1
Authority
KR
South Korea
Prior art keywords
surface treatment
treatment film
group
forming
organic semiconductor
Prior art date
Application number
KR1020050099614A
Other languages
English (en)
Inventor
안택
서민철
박진성
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050099614A priority Critical patent/KR100647710B1/ko
Priority to US11/582,973 priority patent/US7799597B2/en
Application granted granted Critical
Publication of KR100647710B1 publication Critical patent/KR100647710B1/ko
Priority to US12/856,854 priority patent/US8207529B2/en

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • H10K10/84Ohmic electrodes, e.g. source or drain electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 게이트 전극과, 상기 게이트 전극과 절연된 소스 및 드레인 전극과, 상기 게이트 전극과 절연되고, 상기 소스 및 드레인 전극과 전기적으로 연결된 유기 반도체층과, 상기 게이트 전극을 소스 및 드레인 전극 또는 유기 반도체층과 절연시키는 절연층과, 상기 소스 및 드레인 전극 또는 절연층을 덮으며, 상기 유기 반도체층과 대응되는 영역이 개구된 발수성 표면처리막과, 상기 발수성 표면처리막의 개구부에 구비된 친수성 표면처리막을 구비하고, 상기 유기 반도체층은 상기 친수성 표면처리막 상부에 구비된 박막 트랜지스터, 이의 제조 방법 및 상기 박막 트랜지스터를 구비한 평판 표시 장치에 관한 것이다. 상기 박막 트랜지스터는 별도의 유기 반도체층 패터닝 공정없이도, 정밀한 패턴을 갖는 유기 반도체층을 구비할 수 있다.

Description

박막 트랜지스터, 이의 제조 방법 및 이를 구비한 평판 표시 장치{A thin film transistor, a method for preparing the same and a flat panel display comprising the same}
도 1 내지 3은 본 발명의 일 구현예에 따른 박막 트랜지스터의 구조를 개략적으로 도시한 단면도이고,
도 4a 내지 4g는 본 발명의 박막 트랜지스터의 일 구현예의 제조 방법을 순서대로 나타낸 도면이다.
도 5 및 6은 본 발명의 박막 트랜지스터의 일 구현예를 구비한 유기 발광 표시 장치의 개략적인 단면도이고,
<도면의 주요 부분에 대한 간단한 설명>
11, 21, 41 : 기판 12, 22, 42 : 게이트 전극
13, 23, 43, : 절연층 14, 24, 44 : 소스 및 드레인 전극
15, 25, 45 : 유기 반도체층 16, 26, 46 : 발수성 표면처리막
46a : 발수성 표면처리막의 개구부 17, 27, 47 : 친수성 표면처리막
본 발명은 박막 트랜지스터, 이의 제조 방법 및 이를 구비한 평판 표시 장치에 관한 것으로서, 보다 상세하게는, 유기 반도체층 형성 전에 유기 반도체층과 대응되는 영역에는 친수성 표면처리막을 형성하고, 유기 반도체층과 대응되지 않는 영역에는 발수성 표면처리막을 형성하여, 친수성 표면처리막 상부에만 유기반도체층이 형성되도록 함으로써 자동 패터닝된 유기 반도체층을 구비한 박막 트랜지스터, 이의 제조 방법 및 이를 구비한 평판 표시 장치에 관한 것이다. 상기 박막 트랜지스터는 별도의 유기 반도체층 패터닝없이도 고도로 정밀한 패턴을 갖는 유기 반도체층을 갖출 수 있으므로, 제조 비용 및 시간의 절감은 물론, 전기적 특성도 향상될 수 있다.
액정 표시 장치나 유기 발광 표시 장치 또는 무기 발광 표시 장치 등 평판 표시 장치에 사용되는 박막 트랜지스터(Thin Film Transistor: 이하, TFT라 함)는 각 픽셀의 동작을 제어하는 스위칭 소자 및 픽셀을 구동시키는 구동 소자로 사용된다.
이러한 TFT는 소스/드레인 영역과, 이 소스/드레인 영역의 사이에 형성된 채널 영역을 갖는 반도체층을 가지며, 이 반도체층과 절연되어 상기 채널 영역에 대응되는 영역에 위치하는 게이트 전극과, 상기 소스/드레인 영역에 각각 접촉되는 소스/드레인 전극을 갖는다.
유기 박막 트랜지스터는 유기 반도체 물질로 이루어진 유기 반도체층을 구비하는데, 이는 저온 공정으로 형성가능하여 플라스틱재 기판의 사용이 가능하다는 장점 때문에 현재 활발한 연구가 진행 중이다. 예를 들어, 상기 유기 박막 트랜지 스터는 대한민국 특허공개 번호 제2004-0012212호에 개시되어 있다.
상기 유기 박막 트랜지스터의 제조 시, 유기 반도체층의 패터닝이 필수적이다. 그러나, 유기 반도체층의 패터닝 시 유기 반도체 물질이 열화되거나, 유기 반도체층 하부에 위치한 막들이 손상될 수 있어, 유기 박막 트랜지스터의 전기적 특성의 저하를 초래할 수 있다. 뿐만 아니라, 별도의 유기 반도체층 패터닝은 제조 비용 및 시간의 상승을 초래할 수 있는 바, 이의 개선이 요구된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 고안된 것으로, 유기 반도체층의 자동 패터닝을 이룰 수 있도록, 유기 반도체층 형성 전에 발수성 표면처리막 및 친수성 표면처리막을 형성하여, 친수성 표면처리막 상부에만 유기 반도체층을 구비한 박막 트랜지스터, 이의 제조 방법 및 상기 박막 트랜지스터를 구비한 평판 표시 장치를 제공하는 데, 그 목적이 있다.
상기 본 발명의 과제를 이루기 위하여, 본 발명의 제1태양은, 게이트 전극, 상기 게이트 전극과 절연된 소스 및 드레인 전극, 상기 게이트 전극과 절연되고, 상기 소스 및 드레인 전극과 전기적으로 연결된 유기 반도체층, 상기 게이트 전극을 소스 및 드레인 전극 또는 유기 반도체층과 절연시키는 절연층, 상기 소스 및 드레인 전극 또는 절연층을 덮으며, 상기 유기 반도체층과 대응되는 영역이 개구된 발수성 표면처리막, 상기 발수성 표면처리막의 개구부에 구비된 친수성 표면처리막을 구비하고, 상기 유기 반도체층은 상기 친수성 표면처리막 상부에 구비된 박막 트랜지스터를 제공한다.
상기 본 발명의 다른 과제를 이루기 위하여, 본 발명의 제2태양은, 기판 상부에 게이트 전극을 형성하는 단계, 상기 게이트 전극을 덮도록 절연층을 형성하는 단계, 상기 절연층 상부에 소스 및 드레인 전극을 형성하는 단계, 상기 소스 및 드레인 전극을 덮도록 발수성 표면처리막을 형성하는 단계, 상기 발수성 표면처리막 중 유기 반도체층에 대응되도록 개구부를 형성하는 단계, 상기 발수성 표면처리막의 개구부에 친수성 표면처리막을 형성하는 단계, 유기 반도체층 형성 재료를 제공하여, 상기 친수성 표면처리막 상부에 유기 반도체층을 형성하는 단계를 포함하는 박막 트랜지스터의 제조 방법을 제공한다.
상기 본 발명의 또 다른 과제를 이루기 위하여, 본 발명의 제3태양은, 기판 상부에 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 덮도록 절연층을 형성하는 단계와, 상기 절연층을 덮도록 발수성 표면처리막을 형성하는 단계와, 상기 발수성 표면처리막 중 유기 반도체층에 대응되도록 개구부를 형성하는 단계와, 상기 발수성 표면처리막의 개구부에 친수성 표면처리막을 형성하는 단계와, 유기 반도체층 형성 재료를 제공하여, 상기 친수성 표면처리막 상부에 유기 반도체층을 형성하는 단계와, 소스 및 드레인 전극을 형성하는 단계를 포함하는 박막 트랜지스터의 제조 방법을 제공한다.
상기 본 발명의 또 다른 과제를 이루기 위하여, 본 발명의 제4태양은, 기판 상부에 소스 및 드레인 전극을 형성하는 단계와, 상기 소스 및 드레인 전극을 덮도록 발수성 표면처리막을 형성하는 단계와, 상기 발수성 표면처리막 중 유기 반도체 층에 대응되도록 개구부를 형성하는 단계와, 상기 발수성 표면처리막의 개구부에 친수성 표면처리막을 형성하는 단계와, 유기 반도체층 형성 재료를 제공하여, 상기 친수성 표면처리막 상부에 유기 반도체층을 형성하는 단계와, 상기 유기 반도체층 및 소스 및 드레인 전극을 덮도록 절연층을 형성하는 단계와, 상기 절연층 상부에 게이트 전극을 형성하는 단계를 포함하는 박막 트랜지스터의 제조 방법을 제공한다.
상기 과제를 이루기 위하여, 본 발명의 제5태양은, 전술한 바와 같은 박막 트랜지스터를 각 화소에 구비하고, 상기 박막 트랜지스터의 소스 전극 또는 드레인 전극에 화소 전극이 접속된 평판 표시 장치를 제공한다.
상기 박막 트랜지스터는 유기 반도체층 형성 전 유기 반도체층 형성 영역을 정의할 수 있는 친수성 표면처리막 및 발수성 표면처리막을 형성하여, 친수성 표면처리막 상부에만 유기 반도체층이 구비되어 있다. 이로써, 제조 비용 및 시간의 절감은 물론 전기적 특성도 향상된 박막 트랜지스터를 얻을 수 있다.
이하, 도면을 참조하며 본 발명을 보다 상세히 설명한다.
도 1은 본 발명의 바람직한 일 실시예에 따른 박막 트랜지스터(10)로서, 기판(11), 게이트 전극(12), 절연층(13), 소스 및 드레인 전극(14a, 14b), 발수성 표면처리막(16) 및 친수성 표면처리막(17), 유기 반도체층(15)이 순서대로 적층된 박막 트랜지스터(10)을 도시한 단면도이다.
도 1 중, 기판(11)으로서 유리 기판, 플라스틱 기판 또는 메탈 기판이 사용될 수 있다.
상기 유리 기판은 실리콘 산화물, 실리콘 질화물 등으로 이루어질 수 있다. 상기 플라스틱 기판은 절연성 유기물로 이루어질 수 있는데, 예를 들면, 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propinonate: CAP)로 이루어진 그룹으로부터 선택되는 유기물로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 상기 금속 기판은 탄소, 철, 크롬, 망간, 니켈, 티타늄, 몰리브덴, 스테인레스 스틸(SUS), Invar 합금, ZInconel 합금 및 Kovar 합금으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있으나, 이에 한정되는 것은 아니다. 상기 금속 기판은 금속 포일일 수 있다. 이 중, 플렉시블 특성을 얻기 위하여, 플라스틱 기판 또는 금속 기판을 사용할 수 있다.
기판(11)의 일면 또는 양면에는 버퍼층이나, 베리어층, 또는 불순 원소의 확산방지층 등이 형성될 수 있다. 특히, 상기 기판(11)이 금속 기판을 포함하는 경우, 상기 기판 상부에 절연층(편의상 미도시함)이 더 구비될 수 있다.
상기 기판(11) 상에는 소정 패턴의 게이트 전극(12)이 형성되어 있다. 상기 게이트 전극(12)은 예를 들면, Au, Ag, Cu, Ni, Pt, Pd, Al, Mo, 또는 Al:Nd, Mo:W 합금 등과 같은 금속 또는 금속의 합금으로 이루어질 수 있으나, 이에 한정되는 것 은 아니다.
상기 게이트 전극(12)의 상부로는 게이트 전극(12)을 덮도록 절연층(13)이 구비되어 있다. 상기 절연층(13)은 금속 산화물 또는 금속 질화물과 같은 무기물로 이루어 지거나, 절연성 유기 고분자와 같은 유기물로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
절연층(13)의 상부에는 소스 및 드레인 전극(14a, 14b)이 각각 형성된다. 이 소스 및 드레인 전극(14a, 14b)은 도 1에서 볼 수 있듯이, 일정부분 게이트 전극(12)과 중첩되도록 할 수 있으나, 반드시 이에 한정되는 것은 아니다.
상기 소스 및 드레인 전극(14a, 14b)을 이루는 물질의 비제한적인 예로서, Au, Pd, Pt, Ni, Rh, Ru, Ir, Os 외에도, Al, Mo, Al:Nd 합금, MoW 합금 등과 같은 2 종 이상의 금속으로 이루어진 합금을 사용할 수 있으며, 금속의 산화물로서는 ITO, IZO, NiO, Ag2O, In2O3-Ag2O, CuAlO2, SrCu2O2 및 Zr으로 도핑된 ZnO 등을 사용할 수 있으나, 이에 한정되는 것은 아니다. 전술한 바와 같은 금속 또는 금속 산화물 중 2 이상을 조합하여 사용할 수 있음은 물론이다.
상기 소스 및 드레인 전극(14a, 14b) 상부로는 상기 소스 및 드레인 전극(14a, 14b) 또는 절연층(13)을 덮으며, 후술할 유기 반도체층과 대응되는 영역이 개구된 발수성 표면처리막(16)과 상기 발수성 표면처리막의 개구부에 구비된 친수성 표면처리막(17)이 형성되어 있다. 상기 발수성 표면처리막(16) 및 친수성 표면처리막(17)을 형성한 후, 유기 반도체층(15)을 형성할 경우, 유기 반도체층 형성 재료는 통상적으로 친수성을 띠므로, 발수성 표면처리막(16) 및 친수성 표면처리막(17)이 유기 반도체 형성 재료와 동시에 접촉하더라도, 친수성 표면처리막(17) 상부에만 유기반도체층이 형성될 수 있다. 이로써, 별도의 패터닝 공정없이 유기 반도체층(15)을 형성할 수 있다.
본 명세서에 있어서, 상기"친수성 표면처리막"이란 용어는, 본 명세서에서 사용된 "발수성 표면처리막"이 갖는 발수성에 비하여 상대적으로 낮은 발수성을 갖는 표면처리막을 표시하기 위하여 사용된 용어이다.
상기 발수성 표면처리막은, 상기 발수성 표면처리막에 대한 물의 접촉각(contact angle)이 90˚ 이상, 바람직하게는 90˚를 초과하도록, 보다 바람직하게는 90˚ 를 초과하고 180˚미만이 되도록 하는 그룹을 포함할 수 있다. 한편, 상기 친수성 표면처리막은, 상기 친수성 표면처리막에 대한 물의 접촉각이 10˚ 내지 90˚가 되도록 하는 그룹을 포함할 수 있다.
접촉각(contact angle)이란, 공기 중에 있는 고체 면상에 액체가 있어, 공기, 액체가 각각 고체 표면에 접촉되어 있을 때, 고체, 액체, 공기 각각의 상(相)의 접촉접에서의 절선과 고체면이 이루는 각 중, 액체를 포함한 쪽의 각을 가리킨다. 이 때, 고체면은 액체 증기를 흡착한 상태라고 생각할 수 있다.
접촉각은 고체면의 액체에 의한 젖음(wetting)의 척도로서 사용될 수 있는데, 낮은 접촉각은 높은 젖음성(wetting), 즉 친수성 및 높은 표면 에너지를 나타내고, 높은 접촉각은 낮은 젖음성, 즉 소수성 및 낮은 표면 에너지를 나타낸다.
상기 접촉각의 측정에는 고체면 상에 높인 작은 액체 방울의 형태를 직접 스 크린상에 투영해서 측정하는 방법, 액체 방울의 부피, 높이, 밑원의 반지름 등의 측정에서 액체 방울이 구의 일부분으로서 계산에 의해 구해지는 방법, 고체에 접하는 액면의 만곡부가 수평면이 되도록 고체면을 연직 위치에서 경사할 때의 경사각의 측정, 부착 장력의 측정 등이 있다. 이와 같은 접촉각의 정의 및 측정 방법 등은 당업자가 용이하게 인식할 수 있는 것이다.
본 발명을 따르는 발수성 표면처리막(16) 및 친수성 표면처리막(17)에 대한 접촉각은 예를 들면, 물을 이용한 컨택 앵글법(Contact Angle method)을 이용하여 측정될 수 있다. 상기 물을 이용한 컨택 앵글법은 물을 ㎕ 단위로 드롭(drop)하면서 CCD를 통해 표면과 물방울의 형성각을 평가하는 것으로서, 통상적으로 상온의 조건 하에서 측정될 수 있다.
상기 발수성 표면처리막(16)은 C3-C30알킬기; 또는 할로겐 원자로 치환된 C3-C30알킬기 등을 포함되나 이에 한정되지 않는다.
보다 구체적으로, 상기 발수성 표면처리막은 하기 화학식 1을 갖는 단위 또는 하기 화학식 2로 표시되는 반복 단위로 이루어질 수 있다:
<화학식 1> <화학식 2>
Figure 112005059730294-pat00001
Figure 112005059730294-pat00002
상기 화학식 1 및 2 중, R1, R2 및 R3는 각각 독립적으로, 할로겐 원자; C3- C30알킬기; 또는 할로겐 원자로 치환된 C3-C30알킬기이되, R1, R2 및 R3 중 적어도 하나는 C3-C30알킬기; 또는 할로겐 원자로 치환된 C3-C30알킬기일 수 있다. 보다 바람직하게, 상기 R1, R2 및 R3는 각각 독립적으로, 할로겐 원자; C3-C20알킬기; 또는 할로겐 원자로 치환된 C3-C20알킬기이되, R1, R2 및 R3 중 적어도 하나는 C3-C20알킬기; 또는 할로겐 원자로 치환된 C3-C20알킬기일 수 있다.
상기 화학식 1 및 2 중, R4는 C3-C30알킬기; 또는 할로겐 원자로 치환된 C3-C30알킬기, 바람직하게는 C3-C20알킬기; 또는 할로겐 원자로 치환된 C3-C20알킬기일 수 있다.
상기 화학식 1 및 2 중, *는 소스 및 드레인 전극 또는 절연층과의 결합을 나타낸다.
특히, 상기 화학식 2를 갖는 반복 단위는 상기 발수성 표면처리막(16)을 형성하는 출발물질로서 알콕시기를 갖는 물질을 사용할 경우, 가수 분해 결과 얻을 수 있는 것이다.
본 발명을 따르는 박막 트랜지스터의 일 구현에에 따르면, 상기 발수성 표면처리막(16)은 하기 화학식 3 또는 4를 갖는 단위를 포함할 수 있으나, 이에 한정되는 것은 아니다;
<화학식 3> <화학식 4>
Figure 112005059730294-pat00003
Figure 112005059730294-pat00004
상기 화학식 3 및 4 중, *는 소스 및 드레인 전극 또는 절연층과의 결합을 나타낸다.
한편, 상기 친수성 표면처리막(17)은 C5-C30아릴기, C3-C30헤테로아릴기, C6-C30아르알킬기 또는 C4-C30헤테로아르알킬기 등이 포함할 수 있으나, 이에 한정되지 않는다.
보다 구체적으로, 상기 친수성 표면처리막이 하기 화학식 5를 갖는 단위 또는 하기 화학식 6을 갖는 반복 단위를 포함할 수 있다:
<화학식 5> <화학식 6>
Figure 112005059730294-pat00005
Figure 112005059730294-pat00006
상기 화학식 5 및 6 중, Q1, Q2 및 Q3는 각각 독립적으로, 할로겐 원자, C5-C30아릴기, C3-C30헤테로아릴기, C6-C30아르알킬기 또는 C4-C30헤테로아르알킬기이되, Q1, Q2 및 Q3 중 적어도 하나는 C5-C30아릴기, C3-C30헤테로아릴기, C6-C30아르알킬기 또는 C4-C30헤테로아르알킬기일 수 있다.
상기 화학식 5 및 6 중, Q4는 C5-C30아릴기, C3-C30헤테로아릴기, C6-C30아르알 킬기 또는 C4-C30헤테로아르알킬기일 수 있다.
상기 화학식 5 및 6 중, *'는 소스 및 드레인 전극 또는 절연층과의 결합을 나타낸다.
본 발명을 따르는 박막 트랜지스터의 일 구현예에서, 상기 친수성 표면처리막은 하기 화학식 7 또는 8을 갖는 단위를 포함할 수 있으나, 이에 한정되는 것은 아니다;
<화학식 7> <화학식 8>
Figure 112005059730294-pat00007
Figure 112005059730294-pat00008
상기 화학식 7 및 8 중, *'는 소스 및 드레인 전극 또는 절연층과의 결합을 나타낸다.
본 명세서에 있어서, 아릴기, 헤테로아릴기, 아르알킬기 또는 헤테로아르알킬기는 2 이상의 카보사이클릭 고리를 포힘할 수 있으며, 상기 2 이상의 카보사이클릭 고리는 서로 결합 또는 융합될 수 있다.
본 명세서에 있어서, 아르알킬기랄 용어는 아릴-치환된 알킬 라디칼을 가리키는 것이다.
본 명세서에 있어서, 헤테로아릴기 또는 헤테로아르아릴기는 N, O, P 및 S로 이루어진 군으로부터 선택된 하나 이상의 헤테로 원자를 포함할 수 있다.
한편, 상기 아릴기, 헤테로아릴기, 아르알킬기 또는 헤테로아르알킬기는 서로 독립적으로, 할로겐 원자, 시아노기 및 히드록실기로 이루어진 군으로부터 선택된 하나 이상으로 선택적으로 치환될 수 있다.
상기 친수성 표면처리막(17) 상부로는 유기 반도체층(15)이 구비된다. 유기 반도체층(15) 형성시 발수성 표면처리막(16) 및 친수성 표면처리막(17) 모두에 유기 반도체 형성 재료가 접촉되어도, 유기 반도체층(15)은 친수성 표면처리막(17)의 상부에만 자동적으로 형성된다. 이는 유기 반도체층 형성 재료가 통상적으로 친수성을 띠기 때문이다. 따라서, 본 발명을 따르는 박막 트랜지스터의 유기 반도체층(15)은 별도의 패터닝 공정을 필요로 하지 않는다.
한편, 상기 유기 반도체층(15)을 이루는 유기 반도체 형성 재료로는, 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체 등이 사용될 수 있다. 이들 중 2 이상을 사용하는 것도 물론 가능하다.
도 2는 본 발명을 따르는 박막 트랜지스터의 다른 구현예로서, 기판(11), 게이트 전극(12), 절연층(13), 발수성 표면처리막(16) 및 친수성 표면처리막(17), 유기 반도체층(15) 및 소스 및 드레인 전극(14a, 14b)가 순서대로 구비된 박막 트랜지스터(10)의 단면도이다.
한편, 도 3은 본 발명을 따르는 박막 트랜지스터의 또 다른 구현예로서, 기판(11), 소스 및 드레인 전극(14a, 14b), 발수성 표면처리막(16)과 친수성 표면처리막(17), 유기 반도체층(15), 절연층(13) 및 게이트 전극(12)이 순서대로 구비된 박막 트랜지스터의 단면도이다.
상기 도 2 및 도 3에 도시된 박막 트랜지스터를 이루는 각 층에 대한 상세한 설명은 도 1에 도시된 박막 트래지스터에 대한 설명을 참조한다.
본 발명을 따르는 박막 트랜지스터는 다양한 방법으로 제조될 있다.
본 발명을 따르는 박막 트랜지스터 제조 방법의 일 구현예는, 기판 상부에 게이트 전극을 형성하는 단계, 상기 게이트 전극을 덮도록 절연층을 형성하는 단계, 상기 절연층 상부에 소스 및 드레인 전극을 형성하는 단계, 상기 소스 및 드레인 전극을 덮도록 발수성 표면처리막을 형성하는 단계, 상기 발수성 표면처리막 중 유기 반도체층에 대응되도록 개구부를 형성하는 단계, 상기 발수성 표면처리막의 개구부에 친수성 표면처리막을 형성하는 단계, 유기 반도체층 형성 재료를 제공하 여, 상기 친수성 표면처리막 상부에 유기 반도체층을 형성하는 단계를 포함한다.
본 발명을 따르는 박막 트랜지스터의 다른 일 구현예는, 기판 상부에 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 덮도록 절연층을 형성하는 단계와, 상기 절연층을 덮도록 발수성 표면처리막을 형성하는 단계와, 상기 발수성 표면처리막 중 유기 반도체층에 대응되도록 개구부를 형성하는 단계와, 상기 발수성 표면처리막의 개구부에 친수성 표면처리막을 형성하는 단계와, 유기 반도체층 형성 재료를 제공하여, 상기 친수성 표면처리막 상부에 유기 반도체층을 형성하는 단계와, 소스 및 드레인 전극을 형성하는 단계를 포함한다.
본 발명을 따르는 박막 트랜지스터 제조 방법의 또 다른 일 구현예는, 기판 상부에 소스 및 드레인 전극을 형성하는 단계와, 상기 소스 및 드레인 전극을 덮도록 발수성 표면처리막을 형성하는 단계와, 상기 발수성 표면처리막 중 유기 반도체층에 대응되도록 개구부를 형성하는 단계와, 상기 발수성 표면처리막의 개구부에 발수성 표면처리막을 형성하는 단계와, 유기 반도체층 형성 재료를 제공하여, 상기 친수성 표면처리막 상부에 유기 반도체층을 형성하는 단계와, 상기 유기 반도체층 및 소스 및 드레인 전극을 덮도록 절연층을 형성하는 단계와, 상기 절연층 상부에 게이트 전극을 형성하는 단계를 포함한다.
상기 소스 및 드레인 전극 형성 단계는 소스 및 드레인 전극을 산화가능한 금속으로 구비하였을 경우, 소스 및 드레인 전극 표면을 산화시키는 단계를 더 포함할 수 있다. 이는 이후 형성될 발수성 표면처리막 및/또는 친수성 표면처리막과의 결합력을 증가시키기 위한 것이다.
소스 및 드레인 전극의 표면 산화 단계는 다양한 방법으로 수행될 수 있다. 예를 들면, 소스 및 드레인 전극의 표면을 대기 분위기, 바람직하게는 산소 분위기 하에서 어닐링하는 방법, 소스 및 드레인 전극의 표면을 가스, 바람직하게는 산소 플라즈마 처리하는 방법 또는 소스 및 드레인 전극의 표면을 과산화수소수 등과 같은 산화제로 화학적으로 처리하는 방법 등이 이용될 수 있으나, 이에 한정되는 것은 아니다.
한편, 발수성 표면처리막 형성 단계 또는 친수성 표면처리막 형성 단계는 통상의 공지된 증착법; 스핀 코팅법, 딥 코팅법, 마이크로컨택 프린팅법(micro contact pinting), 잉크젯 프린팅법(inkjet printing) 등과 같은 통상의 공지된 코팅법; 및 통상의 공지된 자기조립 단층막 형성 방법을 이용할 수 있다. 자기조립 단층막 형성 방법은 발수성 표면처리막 또는 친수성 표면처리막 형성시 이용되는 반응, 예를 들면 가수분해 반응 또는 축합 반응 등이 보다 원활하게 수행되도록 하는 촉매를 추가로 더 사용할 수 있다.
상기 발수성 표면처리막은, 상기 발수성 표면처리막에 대한 물의 접촉각(contact angle)이 90˚ 이상, 바람직하게는 90˚를 초과하도록, 보다 바람직하게는 90˚를 초과하고 180˚미만이 되도록 하는 그룹을 포함할 수 있다. 예를 들면, C3-C30알킬기; 또는 할로겐 원자로 치환된 C3-C30알킬기를 포함할 수 있으나, 이에 한정되는 것은 아니다.
상기 친수성 표면처리막은, 상기 친수성 표면처리막에 대한 물의 접촉각이 10˚ 내지 90˚가 되도록 하는 그룹을 포함할 수 있다. 예를 들면, C5-C30아릴기, C3-C30헤테로아릴기, C6-C30아르알킬기 또는 C4-C30헤테로아르알킬기를 포함할 수 있으나, 이에 한정되는 것은 아니다.
보다 구체적으로, 상기 발수성 표면처리막은, 하기 화학식 9를 갖는 화합물을 이용하여 형성될 수 있다:
<화학식 9>
Figure 112005059730294-pat00009
상기 화학식 9 중, R5, R6 및 R7은 각각 독립적으로, 할로겐 원자; C1-C10알콕시기; C3-C30알킬기; 또는 할로겐 원자로 치환된 C3-C30알킬기이되, R5, R6 및 R7 중 적어도 하나는 C3-C30알킬기; 또는 할로겐 원자로 치환된 C3-C30알킬기일 수 있다.
R8은 할로겐 원자 또는 C1-C10알콕시기이다.
본 발명을 따르는 박막 트랜지스터 제조 방법의 일 구현예에서, 상기 발수성 표면처리막은 하기 화학식 10 또는 11를 갖는 화합물을 이용하여 형성될 수 있으나, 이에 한정되는 것은 아니다:
<화학식 10> <화학식 11>
Figure 112005059730294-pat00010
Figure 112005059730294-pat00011
한편, 상기 친수성 표면처리막은 하기 화학식 12를 갖는 화합물을 이용하여 형성될 수 있다:
<화학식 12>
Figure 112005059730294-pat00012
상기 화학식 11 중, Q5, Q6 및 Q7은 각각 독립적으로, 할로겐 원자, C1-C10알콕시기, C5-C30아릴기, C3-C30헤테로아릴기, C6-C30아르알킬기 또는 C4-C30헤테로아르알킬기이되, Q5, Q6 및 Q7 중 적어도 하나는 C5-C30아릴기, C3-C30헤테로아릴기, C6-C30아르알킬기 또는 C4-C30헤테로아르알킬기이고,
Q8은 할로겐 원자 또는 C1-C10알콕시기이다.
본 발명을 따르는 박막 트랜지스터의 제조 방법의 일 구현예에 따르면, 상기 친수성 표면처리막은 하기 화학식 13 또는 14를 갖는 화합물을 이용하여 형성될 수 있다:
<화학식 13> <화학식 14>
Figure 112005059730294-pat00013
Figure 112005059730294-pat00014
상기 박막 트랜지스터 제조 방법 중, 상기 발수성 표면처리막 중 유기 반도체층에 대응되는 개구부를 형성하는 단계는 공지된 다양한 방법을 사용할 수 있다. 예를 들면, 레이저 식각법을 이용할 수 있다. 상기 레이저 식각법은 예를 들면, 최소 약 5㎛ 너비의 개구부를 형성할 수 있는 바, 정밀한 개구부 형성에 적합하다. 따라서, 이를 이용하면 매우 정밀한 패턴의 유기 반도체층을 얻을 수 있다.
본 발명을 따르는 박막 트랜지스터의 제조 방법의 일 구현예를 도 4a 내지 4g를 참조하여 설명하면 다음과 같다.
먼저, 도 4a에서와 같이 기판(41) 상부에 게이트 전극(42)을 형성한 다음, 도 4b에서와 같이 게이트 전극(42)을 덮도록 절연층(43)을 형성한다. 이 후, 도 4c에서와 같이 절연층(43) 상부에 소정의 패턴을 갖는 소스 및 드레인 전극(44a, 44b)를 형성한다. 이후, 상기 소스 및 드레인 전극(44a, 44b) 및 절연층(43)을 덮도록 발수성 표면처리막(46)을 형성한다. 상기 발수성 표면처리막(46)은 공지된 증착법; 스핀 코팅법, 딥 코팅법, 마이크로컨택 프린팅법(micro contact pinting), 잉크젯 프린팅법(inkjet printing) 등과 같은 통상의 공지된 코팅법; 및 통상의 공지된 자기조립 단층막 형성 방법하여 형성될 수 있다. 이 후, 도 4e에서와 같이 상기 발수성 표면처리막(46) 중 목적하는 유기 반도체층과 대응되는 영역을 식각하여 개구부(46a)를 형성한다. 이 때, 식각 방법으로는 공지된 다양한 방법을 이용할 수 있으며, 예를 들면 레이저 식각법 등을 이용할 수 있다. 이 후, 도 4f에서와 같이 발수성 표면처리막(46)의 개구부(46a)에 친수성 표면처리막(47)을 형성한다. 상기 친수성 표면처리막(47)도 공지된 증착법; 스핀 코팅법, 딥 코팅법, 마이크로컨택 프린팅법(micro contact pinting), 잉크젯 프린팅법(inkjet printing) 등과 같은 통상의 공지된 코팅법; 및 통상의 공지된 자기조립 단층막 형성 방법을 이용하여 형성할 수 있다. 이 후, 도 4g에서와 같이 유기 반도체층 형성 재료를 제공하여 친수성 표면처리막(47) 상부에 유기 반도체층(45)을 형성한다. 이 때, 유기 반도체층 형성 재료는 발수성 표면처리막(46)과 친수성 표면처리막(47)과 동시에 접촉하여도, 친수성 표면처리막(47) 상부에만 형성되므로, 별도의 유기 반도체층 패터닝은 필요치 않다. 상기 박막 트랜지스터를 이루는 각 층에 대한 상세한 설명은 전술한 바를 참조한다.
전술한 바와 같은 구조의 박막 트랜지스터는 LCD 또는 유기 발광 표시장치와 같은 평판 표시 장치에 구비될 수 있다.
도 5는 평판 표시 장치의 한 구현예인 유기 발광 표시 장치에 본 발명을 따르는 박막 트랜지스터를 적용한 것을 나타낸 것이다.
도 5는 유기 발광 표시 장치의 하나의 부화소를 도시한 것으로, 이러한 각 부화소에는 자발광 소자로서 유기 발광 소자(Organic Light Emitting Device)가 구비되어 있고, 박막 트랜지스터가 적어도 하나 이상 구비되어 있다.
이러한 유기 발광 표시 장치는 유기 발광 소자의 발광 색상에 따라 다양한 화소패턴을 갖는 데, 바람직하게는 적, 녹, 청색의 화소를 구비한다.
도 5에 도시된 바와 같이, 기판(21) 상에는 소정 패턴의 게이트 전극(22)이 형성되어 있으며, 상기 게이트 전극(22)을 덮도록 절연층(23)이 형성되어 있다. 그리고, 게이트 절연막(23)의 상부에는 소스 및 드레인 전극(24a, 24b)이 각각 형성된다. 소스 및 드레인 전극(24a, 24b) 상부에는 발수성 표면처리막(26) 및 친수성 표면처리막(27)이 구비되어 있다. 상기 친수성 표면처리막(27)의 상부로는 유기 반도체층(25)이 구비된다. 상기 박막 트랜지스터(20)을 이루는 각 층에 대한 상세한 설명은 전술한 바를 참조한다.
유기 반도체층(25)이 형성된 후에는 상기 박막 트랜지스터(20)를 덮도록 패시베이션층(28)을 형성한다. 상기 패시베이션층(28)은 단층 또는 복수층의 구조로 형성되어 있고, 유기물, 무기물, 또는 유/무기 복합물로 형성될 수 있다.
상기 패시베이션층(28)의 상부에는 화소정의막(29)에 따라, 유기 발광 소자(30)의 유기 발광막(32)을 형성한다.
상기 유기 발광 소자(30)는 전류의 흐름에 따라 적, 녹, 청색의 빛을 발광하여 소정의 화상 정보를 표시하는 것으로, 박막 트랜지스터(20)의 소스 및 드레인 전극(24a, 24b) 중 어느 한 전극에 연결된 화소 전극(31)과, 전체 화소를 덮도록 구비된 대향 전극(33), 및 이들 화소 전극(31)과 대향 전극(33)의 사이에 배치되어 발광하는 유기 발광막(32)으로 구성된다. 본 발명은 반드시 상기와 같은 구조로 한정되는 것은 아니며, 다양한 유기 발광 표시장치의 구조가 그대로 적용될 수 있 음은 물론이다.
상기 유기 발광막(32)은 저분자 또는 고분자 유기막이 사용될 수 있는 데, 저분자 유기막을 사용할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기막은 진공증착의 방법으로 형성된다.
고분자 유기막의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다.
상기와 같은 유기막은 반드시 이에 한정되는 것은 아니고, 다양한 실시예들이 적용될 수 있음은 물론이다.
상기 화소 전극(31)은 애노드 전극의 기능을 하고, 상기 대향 전극(33)은 캐소드 전극의 기능을 하는 데, 물론, 이들 화소 전극(31)과 대향 전극(33)의 극성은 반대로 되어도 무방하다.
도 6은 본 발명을 따르는 평판 표시 장치의 다른 일 구현예로서, 도 3에 도 시된 바와 같은 박막 트랜지스터를 구비한다는 점을 제외하고는 상기 도 5에 대한 설명을 참조한다.
액정 표시 장치의 경우, 이와는 달리, 상기 화소전극(31)을 덮는 하부배향막(미도시)을 형성함으로써, 액정 표시 장치의 하부기판의 제조를 완성한다.
이렇게 본 발명에 따른 박막 트랜지스터는 도 5에서와 같이 각 부화소에 탑재될 수도 있고, 화상이 구현되지 않는 드라이버 회로(미도시)에도 탑재 가능하다.
이하, 실시예를 이용하여 본 발명을 보다 상세히 설명한다.
[실시예]
MoW(100nm의 두께)로 이루어진 게이트 전극, SiO2(200nm의 두께)로 이루어진 절연층 및 ITO(100nm의 두께)로 이루어진 소스 및 드레인 전극이 구비된 기판을 준비하였다. 상기 기판을 옥타데실 트리클로로실란 용액(50mM 무수 톨루엔)에 3시간 동안 침지시킨 후, 톨루엔, 아세톤 및 이소프로판올로 순차적으로 세정하고 120℃에서 1시간 동안 건조 및 경화시켜, 소스 및 드레인 전극과 절연층을 덮고, 상기 화학식 3을 갖는 단위를 포함하는 발수성 표면처리막을 형성하였다.
그리고 나서, 상기 발수성 표면처리막 중 목적하는 유기 반도체층과 대응되는 영역을 레이저 식각 장치로서 KrF 엑시머 레이저를 사용하여 식각하여, 발수성 표면처리막 중 유기 반도체층과 대응되는 영역을 개구하였다. 이 때, 개구된 영역의 표면에는 히드록실기가 존재하게 되어, 이어서 접촉하게 될 친수성 표면처리막 형성 재료와 추가적으로 원활한 반응이 이루어질 수 있게 되었다.
이로부터 얻은 기판을 페닐 트리클로로실란 용액(50mM 무수 톨루엔)(즉, 친수성 표면처리막 형성 재료)에 3시간 동안 침지시킨 후 톨루엔, 아세톤 및 이소프로판올로 순차적으로 세정하고 120℃에서 1시간 동안 건조 및 경화시켜, 상기 발수성 표면처리막 중 개구부에 화학식 7을 갖는 단위를 포함하는 친수성 표면처리막을 형성하였다.
이 후, 펜타센(70nm)을 증착하여 상기 친수성 표면처리막 상부에만 유기 반도체층을 형성함으로써, 본 발명을 따르는 유기 박막 트랜지스터를 제조하였다.
전술한 바와 같은 본 발명의 박막 트랜지스터에 따르면, 유기 반도체층 형성 전에 발수성 표면처리막 및 친수성 표면처리막을 형성하여, 상기 친수성 표면처리막 상부에만 형성된 유기 반도체층을 구비하는 바, 상기 박막 트랜지스터의 제조 비용 및 시간을 절감할 수 있을 뿐만 아니라 전기적 특성을 향상시킬 수 있다. 상기 박막 트랜지스터를 이용하면 신뢰성이 확보된 평판 표시장치를 제조할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (21)

  1. 게이트 전극;
    상기 게이트 전극과 절연된 소스 및 드레인 전극;
    상기 게이트 전극과 절연되고, 상기 소스 및 드레인 전극과 전기적으로 연결된 유기 반도체층;
    상기 게이트 전극을 소스 및 드레인 전극 또는 유기 반도체층과 절연시키는 절연층;
    상기 소스 및 드레인 전극 또는 절연층을 덮으며, 상기 유기 반도체층과 대응되는 영역이 개구된 발수성 표면처리막; 및
    상기 발수성 표면처리막의 개구부에 구비된 친수성 표면처리막;을 구비하고,
    상기 유기 반도체층은 상기 친수성 표면처리막 상부에 구비된 것을 특징으로 하는 박막 트랜지스터.
  2. 제1항에 있어서, 상기 발수성 표면처리막은, 상기 발수성 표면처리막에 대한 물의 접촉각(contact angle)이 90˚이상 되도록 하는 그룹을 포함하는 것을 특징으로 하는 박막 트랜지스터.
  3. 제1항에 있어서, 상기 친수성 표면처리막은, 상기 친수성 표면처리막에 대한 물의 접촉각이 10˚ 내지 90˚가 되도록 하는 그룹을 포함하는 것을 특징으로 하는 박막 트랜지스터.
  4. 제1항에 있어서, 상기 발수성 표면처리막이 C3-C30알킬기 또는 할로겐 원자로 치환된 C3-C30알킬기를 포함한 것을 특징으로 하는 박막 트랜지스터.
  5. 제4항에 있어서, 상기 발수성 표면처리막이 하기 화학식 1을 갖는 단위 또는 하기 화학식 2를 갖는 반복 단위를 포함한 것을 특징으로 하는 박막 트랜지스터:
    <화학식 1> <화학식 2>
    Figure 112005059730294-pat00015
    Figure 112005059730294-pat00016
    상기 화학식 1 및 2 중,
    R1, R2 및 R3는 각각 독립적으로, 할로겐 원자; C3-C30알킬기; 또는 할로겐 원자로 치환된 C3-C30알킬기이되, R1, R2 및 R3 중 적어도 하나는 C3-C30알킬기; 또는 할로겐 원자로 치환된 C3-C30알킬기이고,
    R4는 C3-C30알킬기; 또는 할로겐 원자로 치환된 C3-C30알킬기이고,
    *는 소스 및 드레인 전극 또는 절연층과의 결합을 나타낸다.
  6. 제4항에 있어서, 상기 발수성 표면처리막이 하기 화학식 3 또는 4를 갖는 단 위를 포함한 것을 특징으로 하는 박막 트랜지스터;
    <화학식 3> <화학식 4>
    Figure 112005059730294-pat00017
    Figure 112005059730294-pat00018
    상기 화학식 3 및 4 중, *는 소스 및 드레인 전극 또는 절연층과의 결합을 나타낸다.
  7. 제1항에 있어서, 상기 친수성 표면처리막이 C5-C30아릴기, C3-C30헤테로아릴기, C6-C30아르알킬기 또는 C4-C30헤테로아르알킬기를 포함한 것을 특징으로 하는 박막 트랜지스터.
  8. 제7항에 있어서, 상기 친수성 표면처리막이 하기 화학식 5를 갖는 단위 또는 하기 화학식 6를 포함한 반복 단위로 이루어진 것을 특징으로 하는 박막 트랜지스터:
    <화학식 5> <화학식 6>
    Figure 112005059730294-pat00019
    Figure 112005059730294-pat00020
    상기 화학식 5 및 6 중,
    Q1, Q2 및 Q3는 각각 독립적으로, 할로겐 원자, C5-C30아릴기, C3-C30헤테로아릴기, C6-C30아르알킬기 또는 C4-C30헤테로아르알킬기이되, Q1, Q2 및 Q3 중 적어도 하나는 C5-C30아릴기, C3-C30헤테로아릴기, C6-C30아르알킬기 또는 C4-C30헤테로아르알킬기이고,
    Q4는 C5-C30아릴기, C3-C30헤테로아릴기, C6-C30아르알킬기 또는 C4-C30헤테로아르알킬기이고,
    *'는 소스 및 드레인 전극 또는 절연층과의 결합을 나타낸다.
  9. 제7항에 있어서, 상기 친수성 표면처리막이 하기 화학식 7 또는 8을 갖는 단위를 포함한 것을 특징으로 하는 박막 트랜지스터;
    <화학식 7> <화학식 8>
    Figure 112005059730294-pat00021
    Figure 112005059730294-pat00022
    상기 화학식 7 및 8 중, *'는 소스 및 드레인 전극 또는 절연층과의 결합을 나타낸다.
  10. 제1항에 있어서, 상기 유기 반도체층이 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체 및 파이로멜리틱 디이미드 및 이들의 유도체 중 하나 이상을 포함하는 것을 특징으로 하는 박막 트랜지스터.
  11. 제1항에 있어서, 상기 소스 및 드레인 전극이 Au, Pd, Pt, Ni, Rh, Ru, Ir, Os, Al, Mo, Al:Nd 합금, MoW 합금, ITO, IZO, NiO, Ag2O, In2O3-Ag2O, CuAlO2, SrCu2O2 및 Zr으로 도핑된 ZnO로 이루어진 군으로부터 선택된 하나 이상을 포함하는 것을 특징으로 하는 박막 트랜지스터.
  12. 기판 상부에 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 덮도록 절연층을 형성하는 단계;
    상기 절연층 상부에 소스 및 드레인 전극을 형성하는 단계;
    상기 소스 및 드레인 전극을 덮도록 발수성 표면처리막을 형성하는 단계;
    상기 발수성 표면처리막 중 유기 반도체층에 대응되도록 개구부를 형성하는 단계;
    상기 발수성 표면처리막의 개구부에 친수성 표면처리막을 형성하는 단계; 및
    유기 반도체층 형성 재료를 제공하여, 상기 친수성 표면처리막 상부에 유기 반도체층을 형성하는 단계;
    를 포함하는 박막 트랜지스터의 제조 방법.
  13. 기판 상부에 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 덮도록 절연층을 형성하는 단계;
    상기 절연층을 덮도록 발수성 표면처리막을 형성하는 단계;
    상기 발수성 표면처리막 중 유기 반도체층에 대응되도록 개구부를 형성하는 단계;
    상기 발수성 표면처리막의 개구부에 친수성 표면처리막을 형성하는 단계;
    유기 반도체층 형성 재료를 제공하여, 상기 친수성 표면처리막 상부에 유기 반도체층을 형성하는 단계; 및
    소스 및 드레인 전극을 형성하는 단계;
    를 포함하는 박막 트랜지스터의 제조 방법.
  14. 기판 상부에 소스 및 드레인 전극을 형성하는 단계;
    상기 소스 및 드레인 전극을 덮도록 발수성 표면처리막을 형성하는 단계;
    상기 발수성 표면처리막 중 유기 반도체층에 대응되도록 개구부를 형성하는 단계;
    상기 발수성 표면처리막의 개구부에 친수성 표면처리막을 형성하는 단계;
    유기 반도체층 형성 재료를 제공하여, 상기 친수성 표면처리막 상부에 유기 반도체층을 형성하는 단계;
    상기 유기 반도체층 및 소스 및 드레인 전극을 덮도록 절연층을 형성하는 단계; 및
    상기 절연층 상부에 게이트 전극을 형성하는 단계;
    를 포함하는 박막 트랜지스터의 제조 방법.
  15. 제12항 내지 제14항 중 어느 한 항에 있어서, 상기 발수성 표면처리막은, 상기 발수성 표면처리막에 대한 물의 접촉각(contact angle)이 90˚이상이 되도록 하는 그룹을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  16. 제12항 내지 제14항 중 어느 한 항에 있어서, 상기 친수성 표면처리막은, 상 기 친수성 표면처리막에 대한 물의 접촉각이 10˚ 내지 90˚가 되도록 하는 그룹을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  17. 제12항 내지 제14항 중 어느 한 항에 있어서, 상기 발수성 표면처리막을, 하기 화학식 9를 갖는 화합물을 이용하여 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법:
    <화학식 9>
    Figure 112005059730294-pat00023
    상기 화학식 9 중, R5, R6 및 R7은 각각 독립적으로, 할로겐 원자, C1-C10알콕시기, C3-C30알킬기 또는 할로겐 원자로 치환된 C3-C30알킬기이되, R5, R6 및 R7 중 적어도 하나는 C3-C30알킬기 또는 할로겐 원자로 치환된 C3-C30알킬기이고,
    R8은 할로겐 원자 또는 C1-C10알콕시기이다.
  18. 제17항에 있어서, 상기 발수성 표면처리막을, 하기 화학식 10 또는 11을 갖는 화합물을 이용하여 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법:
    <화학식 10> <화학식 11>
    Figure 112005059730294-pat00024
    Figure 112005059730294-pat00025
  19. 제12항 내지 제14항 중 어느 한 항에 있어서, 상기 친수성 표면처리막을 하기 화학식 12를 갖는 것을 특징으로 하는 박막 트랜지스터의 제조 방법:
    <화학식 12>
    Figure 112005059730294-pat00026
    상기 화학식 11 중,
    Q5, Q6 및 Q7은 각각 독립적으로, 할로겐 원자, C1-C10알콕시기, C5-C30아릴기, C3-C30헤테로아릴기, C6-C30아르알킬기 또는 C4-C30헤테로아르알킬기이되, Q5, Q6 및 Q7 중 적어도 하나는 C5-C30아릴기, C3-C30헤테로아릴기, C6-C30아르알킬기 또는 C4-C30헤테로아르알킬기이고,
    Q8은 할로겐 원자 또는 C1-C10알콕시기이다.
  20. 제19항에 있어서, 상기 친수성 표면처리막을, 하기 화학식 13 또는 14를 갖는 화합물을 이용하여 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법:
    <화학식 13> <화학식 14>
    Figure 112005059730294-pat00027
    Figure 112005059730294-pat00028
  21. 제12항 내지 제14항 중 어느 한 항에 있어서, 상기 발수성 표면처리막 중 유기 반도체층에 대응되는 개구부를 형성하는 단계를 레이저 식각법을 이용하여 수행하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
KR1020050099614A 2005-10-21 2005-10-21 박막 트랜지스터, 이의 제조 방법 및 이를 구비한 평판표시 장치 KR100647710B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050099614A KR100647710B1 (ko) 2005-10-21 2005-10-21 박막 트랜지스터, 이의 제조 방법 및 이를 구비한 평판표시 장치
US11/582,973 US7799597B2 (en) 2005-10-21 2006-10-19 Thin film transistor, method of manufacturing the same and flat panel display having the thin film transistor
US12/856,854 US8207529B2 (en) 2005-10-21 2010-08-16 Thin film transistor and flat panel display having the thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050099614A KR100647710B1 (ko) 2005-10-21 2005-10-21 박막 트랜지스터, 이의 제조 방법 및 이를 구비한 평판표시 장치

Publications (1)

Publication Number Publication Date
KR100647710B1 true KR100647710B1 (ko) 2006-11-23

Family

ID=37712921

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050099614A KR100647710B1 (ko) 2005-10-21 2005-10-21 박막 트랜지스터, 이의 제조 방법 및 이를 구비한 평판표시 장치

Country Status (2)

Country Link
US (2) US7799597B2 (ko)
KR (1) KR100647710B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101450911B1 (ko) 2008-11-20 2014-10-14 엘지디스플레이 주식회사 유기 박막트랜지스터, 그 제조 방법 및 이를 구비한 표시장치
US8895991B2 (en) 2012-11-13 2014-11-25 Samsung Display Co., Ltd. Organic electroluminescent display and method of manufacturing the same

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7601567B2 (en) * 2005-12-13 2009-10-13 Samsung Mobile Display Co., Ltd. Method of preparing organic thin film transistor, organic thin film transistor, and organic light-emitting display device including the organic thin film transistor
KR101279296B1 (ko) * 2006-04-17 2013-06-26 엘지디스플레이 주식회사 유기 반도체 구조물, 이의 제조 방법, 이를 이용한 유기박막 트랜지스터 및 이의 제조 방법 및 이를 이용한표시장치
KR101062108B1 (ko) * 2007-03-26 2011-09-02 파이오니아 가부시키가이샤 유기 반도체 소자 및 그 제조방법
KR101379616B1 (ko) * 2007-07-31 2014-03-31 삼성전자주식회사 계면특성이 향상된 유기박막트랜지스터 및 그의 제조방법
JP5309532B2 (ja) * 2007-11-08 2013-10-09 サンケン電気株式会社 窒化物系化合物半導体装置
GB0724774D0 (en) * 2007-12-19 2008-01-30 Cambridge Display Tech Ltd Organic thin film transistors, active matrix organic optical devices and methods of making the same
US8449144B2 (en) * 2008-05-16 2013-05-28 Musco Corporation Apparatus, method, and system for highly controlled light distribution using multiple light sources
US8356916B2 (en) 2008-05-16 2013-01-22 Musco Corporation Method, system and apparatus for highly controlled light distribution from light fixture using multiple light sources (LEDS)
US8651704B1 (en) 2008-12-05 2014-02-18 Musco Corporation Solid state light fixture with cooling system with heat rejection management
KR101069585B1 (ko) * 2009-01-15 2011-10-05 포항공과대학교 산학협력단 표면처리된 잉크젯 프린트용 기판
TWI388077B (zh) * 2009-02-10 2013-03-01 Ind Tech Res Inst 有機薄膜電晶體及其製造方法
KR101747391B1 (ko) * 2009-07-07 2017-06-15 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 이의 제조 방법
US8622569B1 (en) 2009-07-17 2014-01-07 Musco Corporation Method, system and apparatus for controlling light distribution using swivel-mount led light sources
CN102598333A (zh) * 2009-10-26 2012-07-18 Imec公司 制造有机器件的方法
KR101822563B1 (ko) * 2010-12-08 2018-03-09 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP5982146B2 (ja) 2011-06-16 2016-08-31 三星ディスプレイ株式會社Samsung Display Co.,Ltd. 有機発光構造物、有機発光構造物の製造方法、有機発光表示装置、及び有機発光表示製造方法
KR101830790B1 (ko) * 2011-06-30 2018-04-05 삼성디스플레이 주식회사 유기 발광 소자 및 이를 포함하는 평판 표시 장치
KR101891773B1 (ko) * 2011-10-18 2018-08-27 삼성디스플레이 주식회사 신규한 헤테로고리 화합물 및 이를 포함한 유기발광 소자
US8765563B2 (en) * 2012-09-28 2014-07-01 Intel Corporation Trench confined epitaxially grown device layer(s)
KR102114314B1 (ko) * 2013-06-26 2020-05-25 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
CN103413819B (zh) 2013-07-22 2016-08-31 京东方科技集团股份有限公司 一种有机发光显示面板、像素界定层及其制作方法
KR102278603B1 (ko) * 2014-04-14 2021-07-19 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
JP6369799B2 (ja) * 2014-04-23 2018-08-08 Tianma Japan株式会社 画素アレイ及び電気光学装置並びに電気機器
GB201411621D0 (en) * 2014-06-30 2014-08-13 Cambridge Display Tech Ltd Organic transistor
CN104218151A (zh) 2014-08-20 2014-12-17 京东方科技集团股份有限公司 一种有机薄膜晶体管及其制作方法、阵列基板和显示装置
CN104157701B (zh) * 2014-09-02 2017-09-01 深圳市华星光电技术有限公司 氧化物半导体tft基板的制作方法及结构
EP3200253B1 (de) * 2016-01-29 2021-06-30 Novaled GmbH Verfahren zum herstellen eines vertikalen organischen feldeffekttransistors und vertikaler organischer feldeffekttransistor
CN108695434B (zh) 2017-04-07 2021-10-26 元太科技工业股份有限公司 有机薄膜晶体管及其制作方法
CN108962936B (zh) * 2017-12-11 2021-03-30 广东聚华印刷显示技术有限公司 像素界定结构及其制作方法、显示面板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2224508B1 (en) * 1999-07-02 2016-01-06 President and Fellows of Harvard College Method of separating metallic and semiconducting nanoscopic wires
US6403397B1 (en) * 2000-06-28 2002-06-11 Agere Systems Guardian Corp. Process for fabricating organic semiconductor device involving selective patterning
KR100867477B1 (ko) 2002-08-01 2008-11-10 하이디스 테크놀로지 주식회사 박막 트랜지스터 제조 방법
KR20050105173A (ko) * 2003-01-17 2005-11-03 다이오드 설류션즈, 아이엔씨. 유기재료를 사용하는 디스플레이
KR100592503B1 (ko) * 2004-02-10 2006-06-23 진 장 유기 반도체의 선택적 증착을 통한 박막트랜지스터 어레이제조 방법
JP4385812B2 (ja) * 2004-03-26 2009-12-16 株式会社日立製作所 薄膜トランジスタおよびその製造方法
US8088440B2 (en) * 2004-11-24 2012-01-03 Guardian Industries Corp. Hydrophobic coating including underlayer(s) deposited via flame pyrolysis
KR100953652B1 (ko) * 2005-08-18 2010-04-20 삼성모바일디스플레이주식회사 유기 박막 트랜지스터 및 그 제조 방법
KR200412212Y1 (ko) 2005-12-15 2006-03-23 권영배 이동형 엑스레이 발생장치의 고전압 튜브탱크

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101450911B1 (ko) 2008-11-20 2014-10-14 엘지디스플레이 주식회사 유기 박막트랜지스터, 그 제조 방법 및 이를 구비한 표시장치
US8895991B2 (en) 2012-11-13 2014-11-25 Samsung Display Co., Ltd. Organic electroluminescent display and method of manufacturing the same

Also Published As

Publication number Publication date
US8207529B2 (en) 2012-06-26
US20100308317A1 (en) 2010-12-09
US7799597B2 (en) 2010-09-21
US20070090362A1 (en) 2007-04-26

Similar Documents

Publication Publication Date Title
KR100647710B1 (ko) 박막 트랜지스터, 이의 제조 방법 및 이를 구비한 평판표시 장치
KR100708720B1 (ko) 유기 박막 트랜지스터, 이의 제조 방법 및 이를 구비한평판 표시 장치
KR100708721B1 (ko) 박막 트랜지스터 및 이를 구비한 평판 표시 장치
US7855503B2 (en) Flat panel display and method of manufacturing the same
US8227795B2 (en) Organic thin film transistor, flat panel display apparatus having the same, and a method of manufacturing organic thin film transistor
US7601567B2 (en) Method of preparing organic thin film transistor, organic thin film transistor, and organic light-emitting display device including the organic thin film transistor
JP4391451B2 (ja) 薄膜トランジスタを備えた基板の製造方法、及びそれにより製造された薄膜トランジスタを備えた基板と、平板表示装置の製造方法、及びそれにより製造された平板表示装置
KR100592278B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
US20080012014A1 (en) Thin film transistor, method of preparing the same, and flat panel display device including the thin film transistor
KR100751360B1 (ko) 유기 박막 트랜지스터의 제조 방법, 이로부터 제조된 유기박막 트랜지스터 및 이를 포함하는 평판 표시 장치
KR100795804B1 (ko) 박막 트랜지스터, 이의 제조 방법 및 이를 구비한 평판표시 장치
KR100670354B1 (ko) 유기 박막 트랜지스터의 제조방법, 이에 의해 제조된 유기박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
KR100647603B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100787453B1 (ko) 박막 트랜지스터, 이의 제조 방법 및 이를 구비한 평판표시 장치
KR20060101080A (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치및 유기 박막 트랜지스터의 제조방법
KR100730188B1 (ko) 유기 박막 트랜지스터의 제조 방법 및 이로부터 제조된유기 박막 트랜지스터
KR100730187B1 (ko) 유기 박막 트랜지스터 및 그 제조 방법
KR100670376B1 (ko) 유기 박막 트랜지스터, 이의 제조 방법 및 이를 구비한평판 디스플레이 장치
KR100741099B1 (ko) 평판표시장치 및 그의 제조방법
KR100647686B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이장치
KR100730189B1 (ko) 유기 박막 트랜지스터의 제조 방법, 이로부터 제조된 유기박막 트랜지스터 및 이를 포함하는 평판 표시 장치
KR100647629B1 (ko) 박막 트랜지스터를 구비한 기판의 제조방법, 이에 따라제조된 박막 트랜지스터를 구비한 기판, 평판 표시장치의제조방법, 및 이에 따라 제조된 평판 표시장치
KR100741102B1 (ko) 유기 박막 트랜지스터의 제조 방법, 유기 박막 트랜지스터및 이를 구비한 평판 표시 장치
KR100592270B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR101137382B1 (ko) 평판 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee