KR100799498B1

KR100799498B1 - 유전체 박막 및 이를 이용한 박막 트랜지스터

Info

Publication number: KR100799498B1
Application number: KR1020060089555A
Authority: KR
Inventors: 김일두; 홍재민
Original assignee: 한국과학기술연구원
Priority date: 2006-09-15
Filing date: 2006-09-15
Publication date: 2008-01-31
Also published as: WO2008032904A1

Abstract

본 발명은 높은 유전상수 값을 유지하고 낮은 누설전류 특성 및 높은 절연파괴강도를 갖는 유전체 박막 및 이를 이용한 박막 트랜지스터에 관한 것으로서, 본 발명에 따른 유전체 박막은 바륨 스트론튬 타이타네이트((Ba_1-xSr_x)TiO₃, x=0.1∼0.9, 이하 BST라 칭함) 내에 억셉터(acceptor)로써 마그네슘(Fe), 니켈(Ni), 망간(Mn), 철(Fe)이 도핑된 것을 의미하며, BST 내에 억셉터가 도핑됨에 따라 누설전류 특성 및 절연파괴특성을 향상시킬 수 있게 되며, 광학적 투명성을 담보할 수 있음을 특징으로 한다.

Description

유전체 박막 및 이를 이용한 박막 트랜지스터{Dielectric thin film and thin film transistor using the same}

도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터의 단면 구성도.

도 2는 본 발명의 일 실시예에 따라 형성된 유전체 박막의 인가전압에 따른 누설전류 특성을 나타낸 그래프.

도 3은 본 발명의 일 실시예에 따라 형성된 유전체 박막의 인가전압에 따른 유전 특성을 나타낸 그래프.

도 4는 본 발명의 일 실시예에 따라 제조된 시편의 파장에 따른 광투과도를 나타낸 그래프.

도 5a 및 도 5b는 본 발명의 일 실시예에 따라 PET 기판 상에 상온에서 증착된 3% Mg 도핑된 BST 박막을 게이트 절연막으로 이용하여 제조된 ZnO 트랜지스터(ZnO-TFT)의 아웃풋 특성 및 트랜스퍼 특성을 각각 나타낸 그래프.

도 6은 본 발명의 일 실시예에 따라 유리 기판 상에 상온에서 증착된 3% Mg 도핑된 BST 박막을 게이트 절연막으로 이용하여 제조된 ZnO-TFT의 트랜스퍼 특성을 나타낸 그래프.

도 7a 및 도 7b는 본 발명의 일 실시예에 따라 유리 기판 상에 상온에서 증 착된 3% Mn 도핑된 BST 박막을 게이트 절연막으로 이용하여 제조된 ZnO-TFT의 아웃풋 특성 및 트랜스퍼 특성을 각각 나타낸 그래프.

본 발명은 유전체 박막 및 이를 이용한 박막 트랜지스터에 관한 것으로서, 보다 상세하게는 높은 유전상수값을 유지하고 낮은 누설전류 특성 및 높은 절연파괴강도를 갖는 유전체 박막 및 이를 이용한 박막 트랜지스터에 관한 것이다.

통상, 폴리 실리콘 또는 비정질 실리콘 트랜지스터(poly-Si or amorphous Si Thin Film Transistor)의 게이트 절연막으로 실리콘 산화물(SiO₂, 유전상수 4), 실리콘 질화물(SiN_x, 유전상수 7)이 널리 사용되고 있다. 실리콘 산화물 또는 실리콘 질화물은 높은 밴드 갭(band gap) 구조를 갖고 있어 누설전류와 절연파괴 특성이 우수하나 게이트 절연막으로의 적용시 300℃ 이상의 고온 증착이 요구되기 때문에 플라스틱 기판과 같은 고분자 기판 상에 증착하기에는 한계가 있다.

또한, 실리콘 산화물 또는 실리콘 질화물은 유전상수가 낮기 때문에 고유전율을 지닌 다른 산화물에 비해 동일 두께 조건에서 낮은 정전용량값을 가지게 되며, 이를 게이트 절연막으로 이용하는 경우 트랜지스터의 구동 전압이 높아지게 되 는 단점이 있다. 따라서, 펜타신(pentacene)과 같은 유기물 반도체(organic semiconductor) 또는 산화아연(ZnO)과 같은 금속산화물 반도체(metal-oxide semiconductor)를 이용한 트랜지스터의 저전압 구동을 위해서는 높은 정전용량의 축적이 가능한 고유전율을 가진 게이트 절연막을 이용해야 한다.

높은 정전용량의 축적을 위해서는 게이트 절연막의 두께를 줄이거나 높은 유전상수를 갖는 재료를 이용하는 방법이 있다. 얇은 두께의 게이트 절연막을 이용하는 방법은 핀 홀(pin hole)의 형성 및 불균일한 도포 특성 등의 이유로 표면이 거친 기판 특히, 플라스틱 기판에의 직접적인 적용에는 제약이 따르게 된다. 따라서, 충분한 두께(150nm 이상)에서도 높은 정전용량값을 유지하기 위해서는 고유전상수를 갖는 절연막을 이용하는 것이 바람직하다. 특히, 유리전이온도가 낮은 플라스틱 기판(유리전이온도 70∼100℃) 상에 트랜지스터를 제조하기 위해서는 낮은 온도에서 증착이 가능한 절연막의 선택이 중요하다.

(Ba_1-xSr_x)TiO₃(x = 0.3∼1, 이하 BST라 칭함) 절연막은 대표적인 고유전체로써 널리 알려져 있다. 특히, DRAM(dynamic random access memory)과 같은 메모리 소자 및 고주파 동조용 캐패시터로 많은 연구가 진행되고 있는 재료이다. 한편, BST는 높은 유전상수(200∼1500) 값을 얻기 위해서는 페롭스카이트(Perovskite) 구조를 가져야 하며, 이를 위해서는 500℃ 이상의 고온 증착 및 열처리 공정이 요구된다. 그러나, 이러한 고온 공정은 플라스틱 기판 상에서 형성되는 소자에의 응용에는 제약이 따르게 된다. 따라서, 상온 및 200℃ 이하의 저온 공정에서도 우수한 유전 특성(고유전율 및 저유전손실), 낮은 누설전류 및 높은 절연파괴 특성을 지닌 절연막을 형성하는 것이 중요하며, 특히 저전압 구동 트랜지스터의 개발을 위해서는 꼭 필요한 요소 기술이 된다.

상온에서 증착된 BST 및 (Ba, Zr)TiO₃(이하 BZT라 칭함) 박막을 트랜지스터에 응용하려는 연구는 1999년 IBM에서 시작되었다(Science, 283, 822, 1999). 특히, 유기물 반도체인 펜타신(pentacene)을 이용하여 5V에서 구동하는 트랜지스터를 제조하였다. 상온에서 증착된 BZT(유전상수 17.3) 박막의 경우 비교적 높은 유전상수로 인해 130 nm의 두께에서도 5 V의 저전압 구동을 얻을 수 있었으나, 상온에서 증착된 BST 박막은 높은 누설전류 밀도로 인해 0.5 MV/cm 정도의 인가 전압에서 절연파괴가 일어나게 된다. 이는 상온에서 증착된 BST 내에 전자나 이온과 같은 누설전류의 소스(source)가 많이 존재하기 때문이며, 이를 낮추기 위해서는 억셉터(acceptor) 도핑이 필요하다.

BST 이외에 HfO₂, Al₂O₃, TiO₂ 등의 재료 또한 상온 및 저온 공정을 통해 게이트 절연막으로 이용되는 보고가 있으나 이들의 유전상수값이 BST 보다는 다소 낮고 또한, 상온 증착에 따른 결함의 존재로 인해 고전압에서는 높은 누설전류를 동반하게 된다.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 높은 유전 상수값을 유지하고 낮은 누설전류 특성 및 높은 절연파괴강도를 갖는 유전체 박막 및 이를 이용한 박막 트랜지스터를 제공하는데 그 목적이 있다.

본 발명에 따른 유전체 박막은 바륨 스트론튬 타이타네이트((Ba_1-xSr_x)TiO₃, x=0.1∼0.9, 이하 BST라 칭함) 내에 억셉터(acceptor)로써 마그네슘(Fe), 니켈(Ni), 망간(Mn), 철(Fe)이 도핑된 것을 의미한다.

상기 BST는 페롭스카이트 구조 즉, ABO₃(A²⁺B⁴⁺O^2- ₃) 구조를 가지며, 상기 마그네슘(Fe), 니켈(Ni), 망간(Mn), 철(Fe)의 이온 반경은 티타늄의 이온 반경과 유사하기 때문에 마그네슘(Fe), 니켈(Ni), 망간(Mn), 철(Fe)과 같은 억셉터는 페롭스카이트 구조의 BST에 있어서 티타늄(Ti)을 치환(substitutional)하게 된다. 이와 같이 BST 내에 억셉터를 도핑함으로써 유전손실 및 누설전류를 최소화하고 절연파괴강도를 향상시킬 수 있게 되는데, 본 발명에 따른 유전체 박막은 후술하는 실시예에서 상세히 설명하기로 한다. 상기 BST 내에 도핑되는 억셉터는 0.5∼50 at%가 바람직하다. 이 때, 도핑되는 억셉터는 상기 마그네슘(Fe), 니켈(Ni), 망간(Mn), 철(Fe) 중 어느 하나이거나, 둘 이상의 이온이 억셉터로써 함께 도핑될 수 있다.

한편, 본 발명에 따른 유전체 박막은 박막 트랜지스터의 게이트 절연막으로의 적용, 정확히는 유리기판 또는 PET(poly-ethylene-terephehalat)와 같은 고분자 기판 상에 형성되는 박막 트랜지스터에 있어서 게이트 절연막으로의 적용이 가능함 을 목적으로 한다. 유리기판 또는 고분자 기판은 유리전이온도가 매우 낮기 때문에 상기 유리기판 또는 고분자 기판 상에서의 공정 수행은 상온에 가까운 온도 조건 하에서 진행되어야 한다. 따라서, 본 발명에 따른 유전체 박막은 상온 또는 200℃ 미만의 온도에서 증착 가능하여야 하며, 이를 위해 <억셉터가 도핑된 BST>를 고상반응법을 이용하여 형성하고 또한, <억셉터가 도핑된 BST>를 타겟으로 이용하여 스퍼터링 공정을 통해 유리기판 또는 고분자 기판 상에 증착하는 방법을 제안한다.

본 발명에 따른 박막 트랜지스터는 본 발명의 유전체 박막이 게이트 절연막으로 사용된 박막 트랜지스터를 의미하는 것으로서, 본 발명의 유전체 박막이 고유전상수, 낮은 누설전류 및 높은 절연파괴강도 특성을 지님에 따라 안정적인 저전압 구동이 가능하게 된다. 본 발명에 따른 박막 트랜지스터의 특성은 후술하는 실시예에서 상세히 설명하기로 한다.

이하에서는, 본 발명의 일 실시예에 따른 유전체 박막 및 이를 이용한 박막 트랜지스터를 설명하기로 한다. 먼저, 본 발명의 일 실시예에 따른 유전체 박막 및 이의 형성방법을 설명하면 다음과 같다.

본 발명에 따른 유전체 박막은 바륨 스트론튬 타이타네이트((Ba_1-xSr_x)TiO₃, x=0.1∼0.9, 이하 BST라 칭함)라는 물질 내에 억셉터(acceptor)로써 마그네슘(Fe), 니켈(Ni), 망간(Mn), 철(Fe)이 도핑된 것을 의미하며, 본 발명에 따른 유전체 박막의 형성방법은 본 발명에 따른 유전체를 박막의 형태로 기판 상에 형성하는 방법을 일컫는다. 본 발명의 일 실시예에 따르면, 유전체 박막의 형성방법으로 스퍼터링 공정을 이용할 수 있으며, 이하에서는 기판 상에 유전체 박막을 형성하는 방법으로 스퍼터링 공정을 이용하는 것을 중심으로 설명하기로 한다.

먼저, 스퍼터링 공정용 타겟을 제조한다. 상기 타겟은 BST 내에 억셉터가 함유된 물질을 일컬으며, 상기 타겟의 제조는 고상반응법을 이용한다.

구체적으로, 탄산바륨(BaCO₃), 탄산스트론튬(SrCO₃), 티타늄 산화물(TiO₂)의 분말을 준비하고 BST((Ba_1-xSr_x)TiO₃, x=0.1∼0.9)의 조성비에 맞추어 각 분말을 평량하여 혼합한다. 이 때, 상기 BST는 일 실시예로 (Ba_0.6Sr_0.4)TiO₃의 조성을 갖는 BST를 이용하기로 한다. 그런 다음, 상기 탄산바륨(BaCO₃), 탄산스트론튬(SrCO₃), 티타늄 산화물(TiO₂) 분말의 혼합물에 억셉터를 0.5∼50% 첨가하여 볼 밀링(ball milling) 등을 이용하여 혼합한다. 여기서, 상기 억셉터는 마그네슘(Fe), 니켈(Ni), 망간(Mn), 철(Fe) 중 어느 하나이거나 이들의 조합일 수 있다.

이와 같은 상태에서, 상기 탄산바륨(BaCO₃), 탄산스트론튬(SrCO₃), 티타늄 산화물(TiO₂), 억셉터의 혼합물을 1000∼1400℃ 온도 하에서 하소(calcination)를 하고 이어, 그라인딩(grinding)을 수행한다. 그런 다음, 그라인딩된 미분의 분말을 원하는 크기의 타겟 형상으로 프레싱(pressing)한 후 1200∼1600℃ 온도 하에서 소결(sintering)하면 타겟의 제조가 완료된다.

상기 타겟의 제조가 완료된 상태에서, 스퍼터링 장치 내에 유리기판 또는 PET와 같은 고분자 기판을 장착시킨 후 상기 제조된 타겟을 상온에서 스퍼터링시켜 타겟 입자를 상기 유리기판 또는 고분자 기판 상에 증착시키면 기판 상에 소정 두께의 유전체 박막이 형성된다. 이 때, 상기 스퍼터링 장치의 공정 조건으로 RF 파워는 100W, 압력은 50 mTorr로 적용할 수 있으며, 상기 기판 상에 형성되는 유전체 박막의 두께는 50∼500 nm가 바람직하다.

이상의 방법을 통해 형성된 유전체 박막의 누설전류 특성 및 유전 특성을 살펴보면 다음과 같다. 도 2는 본 발명의 일 실시예에 따라 형성된 유전체 박막의 인가전압에 따른 누설전류 특성을 나타낸 그래프이고, 도 3은 본 발명의 일 실시예에 따라 형성된 유전체 박막의 인가전압에 따른 유전 특성을 나타낸 그래프이다.

상기 도 2 및 도 3의 실험 결과를 도출하기 위해, 본 발명의 유전체 박막이 상부 전극과 하부 전극 사이에 개재되는 이른바, MIM(Metal-Insulator-Metal) 구조의 캐패시터를 실험 대상으로 하였다. 이 때, 상부 및 하부 전극의 면적(A)은 2.0 x 10^-4cm²이고, 캐패시터의 단면 구조는 상부전극(Pt, 100nm)/유전체 박막(200nm)/하부 전극(Pt, 100nm)/Ti/SiO₂/실리콘 기판(single crystal Si)의 구조를 갖는다. 또한, 상기 상부 및 하부 전극 사이에 개재되는 유전체 박막은 3 at% 마그네슘(Mg)이 도핑된 BST를 이용하였다.

먼저, 도 2에 도시한 바와 같이 3 at% Mg가 도핑된 BST는 2 MV/cm²의 인가전 압에서 5 x 10^-8 A/cm² 이하의 전류밀도를 나타내며, 억셉터가 도핑되지 않은 BST는 0.4 MV/cm²의 전압 인가시 절연파괴가 나타남을 알 수 있다. 즉, 억셉터가 도핑된 BST가 도핑되지 않는 BST에 비해 누설전류 특성 및 절연파괴강도 특성이 우수함을 알 수 있다. 참고로, 도 2의 누설전류 및 절연파괴 특성은 HP 4145B 반도체 파라미터 분석기(semiconductor parameter analyzer)를 이용하여 측정하였다.

BST에 억셉터가 도핑됨에 따라 누설전류 특성 및 절연파괴특성이 향상되는 이유는 다음과 같은 이론적 근거에 있다.

XYO₃(X²⁺Y⁴⁺O^2- ₃)의 페롭스카이트 구조를 갖는 BST에 억셉터가 도핑되면, 도핑된 억셉터가 상기 Y 자리의 Ti를 치환하게 된다. 일 예로, 망간(Mn)이 BaTiO₃의 밴드 갭(2.9∼3.0 eV) 내에 도핑되는 경우, Mn⁴⁺는 밸런스 밴드(valence band) 위의 약 1.69 eV 정도에 깊은 Mn 억셉터 레벨(deep Mn acceptor level)을 형성하게 되어 전자를 트랩(trap)할 수 있게 된다. 또한, Ti⁴⁺의 이온 반경(r_eff = 0.061nm)과 Mn⁴⁺의 이온 반경(r_eff = 0.053nm)이 유사하기 때문에 Mn이 용이하게 BST 내의 Ti 자리로 치환하게 된다. 이를 통해, 상온에서 형성된 Mn 도핑된 BST 박막의 경우 낮은 유전손실 및 우수한 누설전류 특성을 갖게 된다. 다른 예로, 마그네슘(Mg)의 경우는, Mn 보다 원자가가 더 작으며 Mn이 2∼4의 멀티 밸런스 스테이트(multi-valence state)를 갖는 것에 비해 Mg의 경우는 2가의 Mg²⁺의 단일 밸런스 스테이트를 갖는다. 또한, Mg²⁺의 이온 반경(r_eff = 0.072nm)이 Ti⁴⁺의 이온 반경(r_eff = 0.061nm)과 유사하여 Mg이 쉽게 Ti 자리로 치환될 수 있다. 이에 따라, Mn보다 더욱 안정적으로 전자의 트랩을 이룰 수 있게 되어 BST 박막의 누설전류 밀도를 크게 감소시킬 수 있게 된다.

도 3을 살펴보면, 억셉터가 도핑된 BST의 유전상수는 22이고, 억셉터가 도핑되지 않은 BST의 유전상수는 28로 나타나, BST에 억셉터가 도핑됨에 따라 유전상수가 다소 감소함을 알 수 있다. 이는 Ti⁴⁺(r_eff = 0.061nm)자리를 치환하는 Mg²⁺의 이온 반경(r_eff = 0.072nm)이 다소 크고, 원자가 상태가 2가로 4가의 Ti보다 낮기 때문에 상대적으로 낮은 다이폴 모멘트(dipole moment) 값을 형성하게 된다. 이로 인해, 유전상수 값이 다소 감소하게 되는 것이다. 따라서, 도핑되는 Mg의 양을 조절하여 유전상수의 감소 정도와 누설전류 밀도의 향상의 타협점을 찾을 수 있다. 참고로, 도 4의 유전특성은 HP4192 임피던스 분석기(impedance analyzer)를 이용하여 측정하였다.

한편, MIM 구조에서 동일하게 3% Mn 및 Mg가 각각 도핑된 BST의 경우 3% Mg 도핑된 BST의 경우 누설전류밀도 값이 5V영역에서 one order 더 낮게 관찰이 되었다. 또한, 절연파괴강도도 3% Mg 도핑된 BST에서 더 높게 형성이 되었다. 유전상수 값은 3% Mn 도핑된 경우 24의 값을 보여주었고, 3% Mg 도핑된 경우 22의 값을 보여 주었다. 결국 유전상수 값을 최대화하면서 동시에 낮은 누설전류 밀도를 얻기 위해 Mg와 Mn의 동시 도핑 (Co-doping) 또한 가능함을 알 수 있었다. 동시 도핑시에는 Mg, Mn, Ni, Fe 중 둘 이상이 소정 비율로 함유되어 있는 BST를 타겟을 이용할 수 있다.

상기의 유전특성, 누설전류 특성 및 절연파괴 특성 이외에 본 발명에 따른 유전체 박막의 투명 소자(AMOLED, AMLCD 등)로의 적용 가능성을 살펴보기 위해 광투과도 특성을 측정하였다. 도 4는 본 발명의 일 실시예에 따라 제조된 시편의 파장에 따른 광투과도를 나타낸 그래프이다.

광투과도 측정 실험을 진행하기 위해 PET 기판 상에 ITO만 적층된 시편(ITO/PET), ITO 및 ZnO가 순차적으로 적층된 시편(ZnO/ITO/PET), ITO 및 3% Mg 도핑된 BST가 순차적으로 적층된 시편(3% Mg-doped BST/ITO/PET), ITO 와 3% Mg 도핑된 BST 및 ZnO가 순차적으로 적층된 시편(ZnO/3% Mg-doped BST/ITO/PET)을 준비하였으며 상기 ITO, 3% Mg-doped BST, ZnO의 두께는 각각 200, 200, 100nm 이다. 이와 같이 4개의 시편을 제작한 이유는 ZnO/3% Mg-doped BST/ITO/PET의 전체 구조에서 광손실의 개별 기여분을 산출하기 위함이다. 도 4의 광투과도 특성은 광 스펙트럼 기기(Perkin Elmer, UV/VIS/NIR Lamda19)를 이용하여 측정하였다.

도 4에 도시된 바와 같이, 평균 투과도는 ZnO/3% Mg-doped BST/ITO/PET 전체 구조에 대해 80% 이상의 값을 보여주고 있다. 이는 3% Mg 도핑된 BST 박막이 투명 소자에 충분히 활용될 수 있음을 나타내는 것이다.

한편, 전술한 바와 같이 본 발명은 본 발명에 따른 유전체 박막을 이용한 박막 트랜지스터를 제안하고 있다. 본 발명에 따른 박막 트랜지스터는 본 발명의 유전체 박막을 게이트 절연막으로 채용하는 구조로서, 박막 트랜지스터의 구조, 형태 등에 제약을 받지 않는다. 다만, 본 발명에 따른 박막 트랜지스터는 본 발명의 유전체 박막을 게이트 절연막으로 이용하여 저전압 구동의 구현 가능함을 목적으로 하고 있는 바, 본 발명의 일 실시예에 따라 제작된 박막 트랜지스터의 저전압 구동 특성을 파악할 필요가 있다. 이를 위해 본 발명의 일 실시예에 따른 박막 트랜지스터를 제작하고 해당 박막 트랜지스터의 아웃풋(output) 특성 및 트랜스퍼(transfer) 특성을 살펴보았다.

본 발명의 일 실시예에 따라 제작된 박막 트랜지스터는 도 1과 같은 구조를 갖는다. 전술한 바와 같이 본 발명에 따른 박막 트랜지스터는 구조, 형태 등에 제약을 받지 않는 바, 하부 콘택(bottom contact) 방식 또는 상부 콘택(top contact) 방식의 박막 트랜지스터를 구성할 수 있으나 본 발명에 따른 유전체 박막 즉, 억셉터가 도핑된 BST의 게이트 절연막으로서의 특성을 파악하기 위해 도 1과 같이 상부 콘택 방식의 트랜지스터를 일 실시예로 제작하였다.

도 1의 박막 트랜지스터는 기판(101) 상의 소정 부위에 게이트 전극(102)이 구비되고 상기 게이트 전극(102)을 포함한 기판 전면 상에 게이트 절연막(103) 즉, 본 발명의 유전체 박막이 적층되어 있으며, 상기 게이트 절연막(103) 상에 반도체 층(104) 및 소스 전극/드레인 전극(105)(106)이 순차적으로 적층된 구조를 갖는다.

도 1에 있어서, 기판(101)은 PET와 같은 고분자 기판, 유리 기판 또는 실리콘 기판 등이 사용 가능하나, 일 실시예로 PET 기판과 유리 기판을 사용하여 별도의 박막 트랜지스터를 제작하였다. PET 기판 상에 제작된 박막 트랜지스터는 후술하는 도 5a 및 5b의 실험에 적용되었으며, 유리 기판 상에 제작된 박막 트랜지스터는 도 6, 도 7a 및 도 7b의 실험에 적용되었다. 상기 PET 기판 및 유리 기판 상에 형성되는 박막 트랜지스터는 동일한 공정 조건 하에 동일한 크기로 제작되었다.

구체적으로, 상기 게이트 전극(102)은 크롬(Cr) 타겟 및 DC 스퍼터링 공정을 이용하여 100nm 두께로 형성하였으며, 상기 반도체 층(104)은 n형 ZnO 재질로 구성되는데 상온에서 115 W RF 파워, 50 mTorr 압력, 20 sccm의 Ar 가스 분위기 하에서 RF 스퍼터링 공정을 통해 40nm 두께로 형성하였고, 상기 소스 전극(105) 및 드레인 전극(106)은 알루미늄(Al)을 이베이퍼레이션 공정(evaporation)을 이용하여 폭 2000㎛, 길이 50∼150㎛로 형성하였다. 한편, 상기 게이트 절연막(102)은 RF 스퍼터링 공정을 이용하여 200nm 두께로 형성하였는데, 도 5a, 도 5b 및 도 6의 실험에는 3% Mg 도핑된 BST를 이용하였고 도 7a 및 도 7b의 실험에는 3% Mn 도핑된 BST을 이용하였다. 참고로, 실험 진행을 위해 반도체 층으로 ZnO와 같은 금속 산화물 반도체를 이용하였으나 펜타신(pentacene)과 같은 유기물 반도체가 적용 가능하다.

이상의 방법을 통해 형성된 박막 트랜지스터의 아웃풋 특성 및 트랜스퍼 특성을 살펴보면 다음과 같다. 도 5a 및 도 5b는 본 발명의 일 실시예에 따라 PET 기판 상에 상온에서 증착된 3% Mg 도핑된 BST 박막을 게이트 절연막으로 이용하여 제 조된 ZnO 트랜지스터(ZnO-TFT)의 아웃풋 특성 및 트랜스퍼 특성을 각각 나타낸 그래프이고, 도 6은 본 발명의 일 실시예에 따라 유리 기판 상에 상온에서 증착된 3% Mg 도핑된 BST 박막을 게이트 절연막으로 이용하여 제조된 ZnO-TFT의 트랜스퍼 특성을 나타낸 그래프이며, 도 7a 및 도 7b는 본 발명의 일 실시예에 따라 유리 기판 상에 상온에서 증착된 3% Mn 도핑된 BST 박막을 게이트 절연막으로 이용하여 제조된 ZnO-TFT의 아웃풋 특성 및 트랜스퍼 특성을 각각 나타낸 그래프이다.

먼저, 도 5a는 다양한 게이트 전압(gate voltage)에서 드레인-소스 전압(V_DS)의 함수로서 드레인-소스 전류(I_DS)를 보여주고 있는데, 게이트 절연막 즉, 3% Mg 도핑된 BST 박막의 높은 정전용량 값이 6V의 낮은 구동전압을 유도함을 알 수 있다. 도 5b에서 문턱전압 (Vth)은 I_DS의 스퀘어루트 (square root of I_DS) vs V_GS 그래프에서 x-축 접점 (intercept)으로부터 얻어진다. 이렇게 얻어진 문턱전압 값은 2.7 V 이었으며, 15.6 A/cm² 의 높은 전계효과이동도 (field effect mobility)를 보여주었다. 또한, 측정된 서브문턱전압 스윙 (subthreshold voltage)은 443 mV/dec 이었다. 온 커런트 (on-current)와 오프 커런트 (off-current)는 각각 1.86 x 10^-4 A 와 2.90 x 10^-9 A로 On/Off 비는 6.4 x 10⁴ 이었다.

도 6의 그래프를 살펴보면, ZnO-TFT는 1V의 구동전압을 보여주고 있으며, 0.9 V의 문턱전압과 포화이동도 (saturation mobility) 값이 50 cm²/Vs 이상으로 비정질 실리콘 (amorphous-Si)에 비해 50배 높은 이동도 값을 보여주고 있다. - 1 V 의 V_GS에서 오프 커런트는 1 x 10^-10 A 이고, 온/오프 커런트 비는 - 1V와 3V 게이트 전압 에 걸쳐서 7.7 x 10⁶ 로 비교적 높다. 또한, 측정된 서브문턱전압은 173 mV/dec 이다. 이는 플라스틱 기판보다 표면특성이 나은 유리기판에서 제조된 박막 트랜지스터의 특성 값이 많이 개선됨을 나타내고 있다. 참고로, 도 6의 실험에 적용한 박막 트랜지스터의 경우 게이트 절연막의 두께를 150 nm로 하였으며 이를 통해 정전용량값을 25% 향상시킬 수 있음을 알 수 있었다.

도 7a 및 도 7b의 그래프를 살펴보면, 3% Mn 도핑된 BST를 게이트 절연막으로 이용하는 경우에도 비교적 안정적인 ZnO-TFT 특성을 얻을 수 있었다. 다만, 도 7b에서 보여지듯이, 전계효과이동도 (field effect mobility) 값이 1 정도로 상대적으로 낮고, 문턱전압은 1.5 V 정도에서 형성이 된다.

본 발명에 따른 유전체 박막 및 이를 이용한 박막 트랜지스터는 다음과 같은 효과가 있다.

BST 내에 억셉터가 도핑됨에 따라, BST 내의 전자 밀도를 낮추어 누설전류 밀도를 현저히 낮출 수 있게 되고 절연파괴강도 또한 크게 개선된다. 이와 같은 특성을 바탕으로, 박막 트랜지스터의 게이트 절연막으로 적용되는 경우 박막 트랜지스터의 안정적인 저전압 구동이 가능하게 된다.

또한, BST 내에 억셉터가 도핑됨에도 불구하고 광학적 투명성을 담보할 수 있어 투명 소자로의 적용이 가능하다.

Claims

탄산 바륨(BaCO₃) 분말, 탄산 스트론튬(SrCO₃) 분말, 티타늄 산화물(TiO₂) 분말을 바륨 스트론튬 타이타네이트((Ba_1-xSr_x)TiO₃, x=0.1∼0.9)의 조성비에 맞추어 혼합하는 단계;

탄산 바륨(BaCO₃) 분말, 탄산 스트론튬(SrCO₃) 분말, 티타늄 산화물(TiO₂) 분말의 혼합물에 억셉터를 0.5∼50 at% 첨가하여 타겟을 제조하는 단계; 및

스퍼터링 장치 내에 기판을 장착시킨 상태에서, 상기 타겟을 상온에서 스퍼터링시켜 상기 기판 상에 유전체 박막을 형성하는 단계를 포함하는 제조공정을 거쳐 형성되며,

상기 억셉터는 마그네슘(Mg), 망간(Mn), 니켈(Ni), 철(Fe) 중 어느 하나이거나 마그네슘(Mg), 망간(Mn), 니켈(Ni), 철(Fe) 중 둘 이상인 것을 특징으로 하는 유전체 박막.
삭제
삭제
기판, 게이트 절연막 및 반도체 층을 구비하는 박막 트랜지스터에 있어서,

상기 게이트 절연막은 제 1 항의 유전체 박막으로 구성되는 것을 특징으로 하는 박막 트랜지스터.
제 4 항에 있어서, 상기 게이트 절연막은 상기 기판 상에 적층되며, 상기 기판은 고분자 기판, 유리 기판, 실리콘 기판 중 어느 하나인 것을 특징으로 하는 박막 트랜지스터.
제 5 항에 있어서, 상기 고분자 기판은 PET(poly-ethylene-terephehalat) 기판을 포함하는 것을 특징으로 하는 박막 트랜지스터.
제 4 항에 있어서, 상기 게이트 절연막의 두께는 50∼500nm 인 것을 특징으로 하는 박막 트랜지스터.
제 4 항에 있어서, 상기 게이트 절연막의 두께는 200nm 인 것을 특징으로 하는 박막 트랜지스터.
삭제
삭제
삭제
삭제
제 4 항에 있어서, 상기 반도체 층은 유기물 반도체 또는 금속 산화물 반도체로 구성되는 것을 특징으로 하는 박막 트랜지스터.
제 13 항에 있어서, 상기 유기물 반도체는 펜타신(pentacene)을 포함하는 것을 특징으로 하는 박막 트랜지스터.
제 13 항에 있어서, 상기 금속 산화물 반도체는 산화아연(ZnO)을 포함하는 것을 특징으로 하는 박막 트랜지스터.