KR101144015B1 - 상온에서 증착된 Mg2Hf5O12를 포함하는 유전체 박막, 이를 포함하는 캐퍼시터 및 트랜지스터와 이들의 제조방법 - Google Patents

상온에서 증착된 Mg2Hf5O12를 포함하는 유전체 박막, 이를 포함하는 캐퍼시터 및 트랜지스터와 이들의 제조방법 Download PDF

Info

Publication number
KR101144015B1
KR101144015B1 KR1020100001962A KR20100001962A KR101144015B1 KR 101144015 B1 KR101144015 B1 KR 101144015B1 KR 1020100001962 A KR1020100001962 A KR 1020100001962A KR 20100001962 A KR20100001962 A KR 20100001962A KR 101144015 B1 KR101144015 B1 KR 101144015B1
Authority
KR
South Korea
Prior art keywords
thin film
hfo
mgo
electrode
substrate
Prior art date
Application number
KR1020100001962A
Other languages
English (en)
Other versions
KR20110081685A (ko
Inventor
김일두
송용원
김동훈
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020100001962A priority Critical patent/KR101144015B1/ko
Publication of KR20110081685A publication Critical patent/KR20110081685A/ko
Application granted granted Critical
Publication of KR101144015B1 publication Critical patent/KR101144015B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01012Magnesium [Mg]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 상온에서 스퍼터링 법으로 증착된 Mg2Hf5O12 유전체 박막과 이를 포함하는 캐퍼시터 및 트랜지스터와 이들의 제조방법에 관한 것이다.
더욱 상세하게는 Mg2Hf5O12를 포함하는 유전체 박막, MgO 및 Mg2Hf5O12를 포함하는 유전체 박막 또는 HfO2 및 Mg2Hf5O12를 포함하는 유전체 박막과; 기판, 제1 전극, 제2 전극 및 유전체층을 포함하고, 상기 유전체층은 상기 제1 전극과 제2 전극 사이에 위치하고, Mg2Hf5O12를 포함하는 유전체 박막인 것인 캐퍼시터; 및 기판, 상기 기판 상에 형성되는 게이트 전극, 상기 게이트 전극 및 기판 상에 형성되는 게이트 절연막, 상기 게이트 절연막 상에 형성되는 채널층, 및 상기 채널층 상에, 상기 채널층을 적어도 일부 드러내도록 형성되는 소스 전극 및 드레인 전극을 포함하고, 상기 게이트 절연막은, Mg2Hf5O12를 포함하는 유전체 박막인 것인 전계 효과 트랜지스터에 관한 것이다.
또한, (a) MgO 분말과 HfO2 분말을 혼합하고 고온에서 하소하여 MgO - HfO2 복합체를 형성하는 단계; (b) 상기 MgO - HfO2 복합체를 분쇄하고 성형한 후 고온 소결하여 MgO - HfO2 복합체 스퍼터링 타켓을 형성하는 단계 및; (c) 상기 MgO - HfO2 복합체 스퍼터링 타켓을 이용하여 스퍼터링 법으로 박막을 형성하는 단계를 포함하는 Mg2Hf5O12를 포함하는 유전체 박막의 제조방법과; 상기의 Mg2Hf5O12를 포함하는 유전체 박막의 제조방법을 포함하는 캐퍼시터 및 트랜지스터의 제조방법에 관한 것이다.

Description

상온에서 증착된 Mg2Hf5O12를 포함하는 유전체 박막, 이를 포함하는 캐퍼시터 및 트랜지스터와 이들의 제조방법 {ROOM TEMPERATURE GROWN Mg2Hf5O12 DIELECTRIC FILM, CAPACITOR AND TRANSISTOR COMPOSED THE Mg2Hf5O12 DIELECTRIC FILM, AND THE FABRICATION METHODS THEREOF}
본 발명은 상온에서 스퍼터링 법으로 증착된 Mg2Hf5O12 유전체 박막과 이를 포함하는 캐퍼시터 및 트랜지스터와 이들의 제조방법에 관한 것이다.
최근 들어 플렉서블 (flexible)하고 투명한, 트랜지스터의 저전압 구동을 위한 고유전성 게이트 절연막에 대한 연구가 활발히 진행되고 있다. 이에 응용 가능한 고유전성 게이트 절연막은 저온 공정이 가능해야 하고 높은 투명성을 지녀야 한다. 특히 에너지 소비를 줄이기 위해서는 저전압 구동이 필수적이며, 이를 위해서 게이트 절연막이 높은 유전상수와 낮은 누설전류 특성을 가져야 한다.
고유전성 게이트 절연막으로 HfO2 유전체 박막에 대한 연구 및 보고가 많이 이루어져 왔는데, 이는 HfO2 유전체 박막이 25의 높은 유전상수 값을 가지며, 밴드갭 에너지가 5.68 eV 정도로 커서 절연파괴 특성이 우수하기 때문이다. 기존의 SiO2 박막을 대체하기 위해서 HfO2 박막에 대한 많은 연구가 이루어져 왔으나, 상온에서 증착된 HfO2 박막의 경우 많은 양의 결함 트랩 (defect trap)을 갖고 있어, 누설전류 특성이 좋지 않고 안정성에 문제가 있는 것으로 알려져 있다.
절연파괴 강도가 높고, 우수한 누설전류 특성을 갖는 절연막으로서 MgO 박막에 대한 연구 또한 진행되어 왔다. 그러나 MgO 박막은 유전상수 값이 10 정도로 낮아서, 단독으로 게이트 절연막으로 사용되기는 어렵다는 문제점이 있다.
따라서 기존의 HfO2 박막의 누설전류 특성을 개선시키고, MgO 박막의 낮은 유전상수 값을 보상할 수 있는 새로운 조성의 게이트 절연막의 제공이 필요하다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 MgO - HfO2 복합체 타켓을 스퍼터링 법으로 증착하여 Mg2Hf5O12 유전체 박막을 형성하여, 낮은 누설전류 및 높은 전열파괴 특성을 갖는 유전체 박막과 이를 포함하는 캐퍼시터 및 트랜지스터를 제공하고 각각의 제조방법을 제공하는 것이다.
본 발명의 과제는 Mg2Hf5O12를 포함하는 유전체 박막, MgO 및 Mg2Hf5O12를 포함하는 유전체 박막 또는 HfO2 및 Mg2Hf5O12를 포함하는 유전체 박막과; 기판, 제1 전극, 제2 전극 및 유전체층을 포함하고, 상기 유전체층은 상기 제1 전극과 제2 전극 사이에 위치하고, Mg2Hf5O12를 포함하는 유전체 박막인 것인 캐퍼시터; 및 기판, 상기 기판 상에 형성되는 게이트 전극, 상기 게이트 전극 및 기판 상에 형성되는 게이트 절연막, 상기 게이트 절연막 상에 형성되는 채널층, 및 상기 채널층 상에, 상기 채널층을 적어도 일부 드러내도록 형성되는 소스 전극 및 드레인 전극을 포함하고, 상기 게이트 절연막은, Mg2Hf5O12를 포함하는 유전체 박막인 것인 전계 효과 트랜지스터에 의하여 달성될 수 있다.
또한, 본 발명의 과제는 (a) MgO 분말과 HfO2 분말을 혼합하고 고온에서 하소하여 MgO - HfO2 복합체를 형성하는 단계; (b) 상기 MgO - HfO2 복합체를 분쇄하고 성형한 후 고온 소결하여 MgO - HfO2 복합체 스퍼터링 타켓을 형성하는 단계 및; (c) 상기 MgO - HfO2 복합체 스퍼터링 타켓을 이용하여 스퍼터링 법으로 박막을 형성하는 단계를 포함하는 Mg2Hf5O12를 포함하는 유전체 박막의 제조방법과; 상기의 Mg2Hf5O12를 포함하는 유전체 박막의 제조방법을 포함하는 캐퍼시터 및 트랜지스터의 제조방법에 의하여 달성될 수 있다.
본 발명은 낮은 누설전류 및 높은 절연파괴 전압 특성을 지닌 Mg2Hf5O12 유전체 박막을 제공하고 상온에서 스퍼터링 법으로 이를 형성하는 방법을 제공한다. 또한, 상기 Mg2Hf5O12 유전체 박막을 유전체층으로 포함하는 캐퍼시터와 게이트 절연막으로 포함하는 저전압 구동 박막형 트랜지스터 (thin film transistor, TFTs)를 제공한다. 또한 그 제조방법을 제공하는 것이다.
MgO - HfO2 복합체 타겟으로부터 상온 스퍼터링 법으로 증착한 Mg2Hf5O12를 포함하는 유전체 박막을 사용함으로써, 종래 기술에 의한 HfO2 유전체 박막을 사용한 경우보다 누설전류 특성이 우수하여 전류-전압 안정성이 높은 저전압 구동 산화물 반도체 트랜지스터를 제공할 수 있다.
도 1은 본 발명의 실시예에 따라 MgO의 첨가량을 변화시키면서 1400℃도에서 다섯 시간 동안 소결한 MgO - HfO2 복합 세라믹 타겟의 X-선회절 패턴을 나타낸 그래프. MgO 첨가량은 (a) 0 몰%, (b) 5 몰%, (c) 10 몰%, (d) 20 몰%, (e) 30 몰%.
도 2는 (a) HfO2 파우더와 본 발명의 실시예에 따라 상온에서 스퍼터링 법으로 얻어진 (b) HfO2 박막과 (c) Mg2Hf5O12 유전체 박막의 X-선 회절 패턴을 보여준다.
도 3은 본 발명의 실시예에 따라 스퍼터링 법으로 증착된 Mg2Hf5O12 박막의 투과전자현미경 사진이고 오른쪽 상부의 작은 사진은 전자회절(SAED) 패턴이다.
도 4는 도 3의 결정립의 확대 사진이고 오른쪽 상부의 작은 사진은 고배율 사진으로 결정립이 Mg2Hf5O12 구조를 보여준다.
도 5는 본 발명의 실시예와 비교예에 따라 스퍼터링 법으로 얻어진 Mg2Hf5O12 박막과 HfO2 박막의 유전상수를 나타낸다.
도 6은 본 발명의 실시예와 비교예에 따라 스퍼터링 법으로 얻어진 Mg2Hf5O12 박막과 HfO2 박막의 누설전류 특성을 나타낸다.
도 7은 본 발명의 실시예에 따라 Mg2Hf5O12 유전체 박막을 게이트 절연막으로 이용하여 제조된 산화물 반도체(InGaZnO4) 기반 트랜지스터의 특성 (Output 특성)을 보여준다.
도 8은 본 발명의 실시예에 따라 Mg2Hf5O12 유전체 박막을 게이트 절연막으로 이용하여 제조된 산화물 반도체 기반 트랜지스터의 특성 (Transfer 특성)을 보여준다.
도 9는 본 발명의 비교예에 따라 HfO2 유전체 박막을 게이트 절연막으로 이용하여 제조된 산화물 반도체(InGaZnO4) 기반 트랜지스터의 특성 (Output 특성)을 보여준다.
도 10은 본 발명의 비교예에 따라 HfO2 유전체 박막을 게이트 절연막으로 이용하여 제조된 산화물 반도체 기반 트랜지스터의 특성 (Transfer 특성)을 보여준다.
본 발명의 상세한 구성은 다음과 같다.
먼저 본 발명의 유전체 박막은 Mg2Hf5O12를 포함할 수 있고, MgO 및 Mg2Hf5O12를 함께 포함할 수 있으며, HfO2 및 Mg2Hf5O12를 함께 포함할 수도 있다. 상기의 구성은 본 발명의 Mg2Hf5O12를 포함하는 유전체 박막의 제조방법 중, 스퍼터링을 위한 타켓의 형성 과정에 따라 결정된다. 본 발명의 Mg2Hf5O12를 포함하는 유전체 박막의 제조방법은 (a) MgO 분말과 HfO2 분말을 혼합하고 고온에서 하소하여 MgO - HfO2 복합체를 형성하는 단계; (b) MgO - HfO2 복합체를 분쇄하고 성형한 후 고온 소결하여 MgO - HfO2 복합체 스퍼터링 타켓을 형성하는 단계 및; (c) MgO - HfO2 복합체 스퍼터링 타켓을 이용하여 스퍼터링 법으로 박막을 형성하는 단계를 포함한다. 여기서, 단계 (a)의 MgO 분말과 HfO2 분말의 총량 중 MgO 분말의 함량에 따라 유전체 박막의 구성 성분이 달라지는데, 구체적으로 MgO 분말과 HfO2 분말의 총량 중 MgO 분말의 함량이 6 내지 8 질량%인 경우에는 Mg2Hf5O12를 포함하는 유전체 박막이 형성되고, MgO 분말과 HfO2 분말의 총량 중 MgO 분말의 함량이 8 내지 12 질량%인 경우에는 MgO 및 Mg2Hf5O12를 함께 포함하는 유전체 박막이 형성되고, MgO 분말과 HfO2 분말의 총량 중 MgO 분말의 함량이 2 내지 6 질량%인 경우에는 HfO2 및 Mg2Hf5O12를 함께 포함하는 유전체 박막이 형성된다.
단계 (a)의 하소는 1100oC 내지 1300oC에서 실시할 수 있고, 단계 (b)의 고온 소결은 MgO와 HfO2가 혼합되어 있는 복합체를 1300oC 내지 1500oC에서 10 내지 12시간 동안 열처리하여 실시할 수 있다.
단계 (b)의 상기 MgO - HfO2 복합체 스퍼터링 타켓은 (MgO)X - (HfO2)1-X (상기 X 는 0.25 내지 0.31)의 복합체 조성비를 갖는 것일 수 있다. 이론적인 계산에 따르면, x = 0.2857인 경우, 즉 (MgO)0.2857 - (HfO2)0.7143인 경우에, 각 성분의 조성비가 Mg2Hf5O12의 조성비와 일치하고, 반복 실험에 따라 확인한 바에 따르면, (MgO)X - (HfO2)1-X에서 x가 0.25 내지 0.31인 경우에는 MgO와 HfO2는 유효 수준 이하로만 존재하고 Mg2Hf5O12만을 포함하는 박막이 형성된다. (MgO)X - (HfO2)1-X에서, x가 0.0963 내지 0.25인 경우에는 Mg2Hf5O12와 HfO2이 공존하는 박막이 형성되고, x가 0.31 내지 0.4159인 경우에는 Mg2Hf5O12와 MgO가 공존하는 박막이 형성 형성된다. 이를 질량%로 환산하면, (MgO)0.4159 - (HfO2)0.5841은 MgO가 12 질량%, HfO2가 88 질량%; (MgO)0.3123 - (HfO2)0. 6877는 MgO가 8 질량%, HfO2가 92 질량%; (MgO)0.25 - (HfO2)0.75는 MgO가 6 질량%, HfO2가 94 질량%인 경우; (MgO)0.0963 - (HfO2)0.9037은 MgO가 2 질량%, HfO2가 98 질량%인 경우에 해당한다. 즉, 필요에 따라서 스퍼터링 타켓을 제조하는 단계 (a)의 MgO 함량을 조절하여 타켓의 조성비를 조절하면, 스퍼터링으로 형성된 박막이 Mg2Hf5O12만을 포함하거나, HfO2 또는 MgO를 함께 포함할 수 있도록 용이하게 조절할 수 있다. MgO 상이 많아지면 유전상수 값이 떨어지게 되고, HfO2 상이 많아지면 누설전류 특성이 열화되기 때문에 MgO의 함량을 2 내지 12 질량%인 범위로 한정하였다. MgO 함량이 6 내지 8 질량%인 경우에 박막이 Mg2Hf5O12를 가장 많이 포함하게 되어 유전상수와 누설전류 특성 면에서 가장 유리하다.
단계 (b) 후에는 (b') 상기 MgO - HfO2 복합체 스퍼터링 타켓의 표면을 연마하는 단계를 더 포함할 수 있다. 이는 표면 개질을 통하여 효과적인 스퍼터링이 가능하게 하기 위함이다.
단계 (c)의 스퍼터링은 상온에서 수행되는 것을 특징으로 하고, 아르곤 또는, 아르곤과 산소의 혼합 기체 분위기 하에서 실시할 수 있다. 단계 (c)의 박막의 두께는 100 내지 1000 nm일 수 있다. 한편, 상온에서 플라스틱 기판 상에 박막을 증착하는 경우에는 공정 압력은 50 mTorr 이상인 것을 특징으로 한다.
또한, 본 발명은, 기판, 제1 전극, 제2 전극 및 유전체층을 포함하고, 유전체층은 제1 전극과 제2 전극 사이에 위치하고, Mg2Hf5O12를 포함하는 유전체 박막인 것인 캐퍼시터를 제공한다. 유전체층의 두께는 100 내지 1000 nm일 수 있고, 제1 전극 및 제2 전극은 도전성 금속 또는 전도성 금속산화물일 수 있다.
본 발명의 캐퍼시터의 제조방법은, 기판 상에 제1 전극을 형성하는 단계; 제1 전극 상에 유전체층을 형성하는 단계; 및 유전체층 상에 제2 전극을 형성하는 단계를 포함하는 것으로서, 유전체층은 상술한 Mg2Hf5O12를 포함하는 유전체 박막을 제조하는 방법으로 형성한다. 유전체층의 두께는 100 내지 1000 nm일 수 있고, 기판은 플라스틱 기판, 유리 기판 또는 절연막이 형성된 실리콘 기판일 수 있으며, 제1 전극 및 제2 전극은 도전성 금속 또는 전도성 금속산화물일 수 있다.
또한, 본 발명은, 기판, 기판 상에 형성되는 게이트 전극, 상기 게이트 전극 및 기판 상에 형성되는 게이트 절연막, 게이트 절연막 상에 형성되는 채널층, 및 채널층 상에, 채널층을 적어도 일부 드러내도록 형성되는 소스 전극 및 드레인 전극을 포함하고, 게이트 절연막은, Mg2Hf5O12를 포함하는 유전체 박막인 것인 전계 효과 트랜지스터를 제공한다. 게이트 절연막의 두께는 100 내지 1000 nm일 수 있고, 채널층은 ZnO, SnO2, In2O3 또는, In 및 Ga가 도핑된 ZnO인 산화물 반도체일 수 있으며, 기판은 플라스틱 기판, 유리 기판 또는 절연막이 형성된 실리콘 기판일 수 있고, 게이트 전극, 소스 전극 및 드레인 전극은 Pt, Au, Pd, Cu, Ni, Cr, Mo, Al, 또는 투명전도성 산화물일 수 있다. 또한 트랜지스터는 탑(top) 게이트 방식 또는 바텀(bottom) 게이트 방식 모두 가능하다.
본 발명의 트랜지스터의 제조방법은, 기판 상에 게이트 전극을 형성하는 단계; 게이트 전극 및 기판 상에 상술한 Mg2Hf5O12를 포함하는 유전체 박막을 제조하는 방법으로 게이트 절연막을 형성하는 단계; 게이트 절연막 상에 채널 층을 형성하는 단계; 및 채널층 상에 채널층을 적어도 일부 드러내도록 소스 및 드레인 전극을 형성하는 단계를 포함한다. 게이트 절연막의 두께는 100 내지 1000 nm일 수 있고, 채널층은 ZnO, SnO2, In2O3 또는, In 및 Ga가 도핑된 ZnO인 산화물 반도체일 수 있고, 기판은 플라스틱 기판, 유리 기판 또는 절연막이 형성된 실리콘 기판일 수 있으며, 게이트 전극, 소스 전극 및 드레인 전극은 Pt, Au, Pd, Cu, Ni, Cr, Mo, Al, 또는 투명전도성 산화물일 수 있다.
이하 본 발명의 유전체 박막, 캐퍼시터 및 트랜지스터의 제조방법을 각 단계별로 실시예 등을 통하여 본 발명을 구체적으로 설명한다. 그러나 이는 이해를 돕기 위한 일 실시예일 뿐 이에 본 발명이 한정되는 것은 아니다.
실시예 1 : 상온 스퍼터링 법을 이용한 Mg2Hf5O12 유전체 박막의 제조
먼저, MgO 분말과 HfO2 분말을 다양한 비율로 평량하여 24시간 동안 볼밀링을 한 후, 핫 플레이트 (hot plate)에서 건조시키고 1200℃에서 하소한다. 합성된 파우더를 다시 볼밀링 후 건조하고, 단일축 프레스기를 이용하여 디스크 형태의 타겟을 성형하였다. 그리고 1400℃에서 소결한 뒤 사포로 갈아내서 평평하게 만든 후 스퍼터링용 2 inch 타겟을 제조하였다. 도 1은 HfO2 분말에 MgO 분말을 각각 혼합분말 총량 중 MgO 분말의 함량이 0 (a), 5 (b), 10 (c), 20 (d) 및 30 (e) 몰%가 되도록 넣고 1400℃에서 다섯 시간 소결한 세라믹 타겟의 X-선 회절 패턴이다. MgO와 HfO2의 조성비율로 보면 (MgO)0 - (HfO2)1.0 (a), (MgO)0.05 - (HfO2)0.9 (b), (MgO)0.1 - (HfO2)0.9 (c), (MgO)0.2 - (HfO2)0.8 (d) 및 (MgO)0.3 - (HfO2)0.7 (e) 로 표현할 수 있다. 이를 질량% 비율로 환산을 하면 (MgO)0 - (HfO2)1.0 (a), (MgO)0.01 - (HfO2)0.99 (b), (MgO)0.02 - (HfO2)0.98 (c), (MgO)0.046 - (HfO2)0.954 (d) 및 (MgO)0.076 - (HfO2)0.924 (e) 로 나타낼 수도 있다. 이렇게 준비된 스퍼터링 용 타켓의 X-선 회절 분석 결과, HfO2에 대한 MgO의 고용 한계가 5 내지 10 몰%임을 알 수 있으며, 첨가된 MgO 함량이 10 몰%를 넘어서면서 43°에서 MgO 피크 (peak)가 관찰되었다. 주사전자현미경 분석결과 MgO가 10 몰% 이상 첨가되면 복합체 세라믹 타겟의 표면에 검은 점이 보였으며, 분석결과 이 검은 점은 MgO 상임을 확인할 수 있었다. 따라서 MgO - HfO2 세라믹 타겟은 HfO2의 매트릭스 내에 MgO의 상들이 부분적으로 균일하게 포함되어져 있음을 알 수 있다.
단일 MgO - HfO2 복합 스퍼터링 타겟 (MgO나 HfO2가 유효 수준 이하로만 존재하는 MgO - HfO2 복합 스퍼터링 타겟)을 준비한 후, 스퍼터링 챔버 내에 타겟을 장착하여 상온에서 Mg2Hf5O12 유전체 박막을 증착하였다. 스퍼터링 증착은 일반적인 증착조건에서 행해질 수 있으며, 스퍼터링 가스로는 아르곤 또는 아르곤과 산소가 혼합된 가스를 이용할 수 있다. RF 파워 및 증착 시간을 조절하여 박막의 두께를 100 내지 1000 nm 범위 내에서 조절할 수 있다. 본 실시예에서는 300 nm 두께의 Mg2Hf5O12 박막을 형성하였다. 스퍼터링 증착시에 RF 파워는 80 W, 공정압력은 60 mTorr에서 증착되었다. 특히 플라스틱 기판을 이용하는 경우에는, 공정 압력이 낮으면 기판 표면에 이온 충돌이 적기 때문에 고에너지를 가진 이온들이 플라스틱 기판 상에 증착되어 기판이 열화된다. 따라서 플라스틱 기판을 이용하는 경우에는 공정 압력을 50 mTorr이상으로 유지하여야 한다.
형성된 박막의 유전특성 측정은 HP4192 임피던스 분석기 (impedance analyzer)를 이용하여 100 KHz의 주파수에서 분석을 실시하고, 누설전류 및 절연파괴 특성은 HP 4145B 반도체 파라미터 분석기 (semiconductor parameter analyzer)를 이용하여 측정을 하였다.
실시예 2 : 스퍼터링 법에 의해 증착된 Mg2Hf5O12 박막을 포함하는 캐패시터의 제조
Mg2Hf5O12 박막의 전기적인 특성을 평가하기 위해 MIM (metal-insulator-metal) 구조의 캐패시터를 제조하였다. 구체적으로, Ti (30 nm) / SiO2 / Si 기판 상에 하부전극으로 백금(Pt)을 100 nm로 증착하였고, 상기 Mg2Hf5O12 박막 상에 쉐도우 마스크를 이용하여 3.14 × 10-4 cm2의 크기를 갖는 원형 도트로 Pt 상부전극을 형성하였다.
비교예 1 : 스퍼터링 법에 의해 증착된 HfO2 박막 및 이를 이용한 캐패시터 제조
본 발명의 스퍼터링 법으로 얻어진 Mg2Hf5O12 박막의 우수성을 증명하기 위해, 비교예 1에서는 HfO2 유전체 박막을 제조하였다. 상기의 실시예 1과 동일한 조건에서 HfO2 단일 타겟으로부터 스퍼터링 법을 이용하여 300 nm 두께의 HfO2 박막을 증착하였다.
상기의 실시예 1과 비교예 1을 통해 얻어진 Mg2Hf5O12 및 HfO2 박막의 결정구조를 분석하기 위해 박막 X-선 회절 패턴을 분석하였다.
도 2는 (a) HfO2 분말, (b) 비교예 1 에 따라 상온에서 스퍼터링 법으로 300 nm 두께로 증착된 HfO2 박막과 (c) 본 발명의 실시예 1 에 따라 증착된 Mg2Hf5O12 유전체 박막의 X-선 회절 패턴을 나타낸 것이다.
상온에서 스퍼터링 법으로 증착되었음에도 (b) HfO2와 (c) Mg2Hf5O12 박막은 결정구조가 잘 형성된 X-선 회절 결과를 보여주고 있다. 또한 (MgO)0.3 - (HfO2)0.7 조성비의 복합체 타겟으로 증착된 박막은 도 1의 복합체 타겟의 X-선 회절 결과에서 HfO2와 MgO 각각의 회절 피크가 관찰된 것과는 완전히 다른 새로운 결정구조를 나타내는 Mg2Hf5O12 회절 피크가 관찰이 되었다. 이는 복합체 타겟으로부터 떨어져 나온 입자(이온 및 클러스터)가 기판 상에 증착될 때 Mg2Hf5O12 로 재배열되어 증착되었기 때문이다. 복합체 타겟의 Mg와 Hf의 조성비는 Mg2Hf5O12 박막의 조성비에 비교하여 약간의 편차가 있지만, 복합체 타겟의 Mg:Hf (0.3:0.7) 조성비율은 Mg2Hf5O12의 단일상을 만들기에 충분히 유사한 조성임을 알 수 있다. 상기의 관점에서 Mg2Hf5O12의 단일 세라믹 타겟을 제조하여 스퍼터링을 통해 Mg2Hf5O12 박막을 제조하는 것도 가능하다. 그러나 Mg2Hf5O12의 단일 세라믹 타겟을 제조하기 위해서는 1700℃ 이상의 높은 소결온도가 필요하기 때문에, 타겟 제조에 많은 제약이 따를 수 있다.
도 3 은 실시예 1에 의해 상온에서 스퍼터링 방법으로 증착된 Mg2Hf5O12 박막의 투과전자현미경(TEM) 이미지를 보여준다. 도 3은 도 2의 Mg2Hf5O12 박막 X-선 회절결과에서 결정상이 관찰된 것처럼, 상온 스퍼터링에서 Mg2Hf5O12의 결정구조가 잘 형성되어져 있음을 TEM 이미지상으로도 확인됨을 보여준다. 또한 결정립 크기는 대략 20 nm 정도로, X-선 회절결과에서 쉐러(Scherrer) 공식을 통하여 계산된 이론적 값과 같다. 도 3의 우측 상단의 작은 그림은 Mg2Hf5O12 박막의 SAED (selected-area electron diffraction) 패턴을 나타낸 것으로서, 다결정질 구조를 보이고 있으며, 링패턴의 간격을 인덱싱 (indexing)한 결과 Mg2Hf5O12 박막임을 알 수 있다.
도 4는 도 3을 확대하여 분석한 투과전자현미경 사진으로 면간 거리가 각각 2.90, 2.90, 2.52 Å이고 이는 각각 (003), (211), (122)면과 일치하며, (003)과 (211)면이 이루는 각은 71°, (003)과 (122)면이 이루는 각이 55°로 Mg2Hf5O12 박막임을 명확히 입증하고 있다.
도 5는 실시예 1의 Mg2Hf5O12 박막과 비교예 1의 HfO2 박막의 유전상수 특성을 보여준다. 실시예 1의 Mg2Hf5O12 박막은 유전상수가 22.5이고, 비교예 1의 HfO2 박막은 유전상수가 23이다. 이는 현재 상용화되고 있는 산화실리콘(SiO2) (εr~3.9) 보다 월등히 높은 값이다. 또한, 본 발명의 박막은 상온 증착에서 얻어진 결과이기 때문에 플라스틱 기판 상에 직접 제조가 가능하며, 캐패시터의 유전체 박막과 저전압 구동 트랜지스터용 게이트 절연막으로 응용이 가능하다.
도 6은 실시예 1과 비교예 1에 따라 상온에서 스퍼터링 법으로 증착된 300 nm 두께의 Mg2Hf5O12와 HfO2 박막의 인가전압에 따른 누설전류 특성을 보여준다. 박막의 두께가 300 nm보다 작으면 큰 누설전류가 관찰되기 때문에 300 nm를 최적의 두께로 결정하였다. 상온에서 스퍼터링 법으로 증착된 Mg2Hf5O12 유전체 박막은, 인가 전기장이 0.5 MV/cm일 때, 누설 전류밀도가 4x10-6 A/cm2이었다. 한편, 비교예 1의 HfO2 박막은, 인가 전기장이 0.5 MV/cm 일 때, 누설 전류밀도가 1X10-4 A/cm2로 높게 관찰이 되었다. 즉, 스퍼터링 법으로 증착된 Mg2Hf5O12 유전체 박막의 누설전류 특성이 HfO2 박막 보다 월등히 우수함을 보여준다. 이는 Mg2Hf5O12 박막이 HfO2 박막보다 절연파괴 특성이 우수하여 더욱 낮은 누설전류 특성을 보여주는 결과이다.
실시예 3 : Mg2Hf5O12 게이트 절연막을 이용한 InGaZnO4 기반 트랜지스터의 제조
본 발명의 실시예 1에 따라 스퍼터링 법으로 증착된 Mg2Hf5O12 유전체 박막의 산화물 반도체 트랜지스터용 게이트 절연막으로서의 우수성을 증명하기 위해 플라스틱 PET (polyethyleneterephehalat) 기판 상에 박막형 트랜지스터를 제조하였다. 게이트 절연막은 핀홀 형성을 최소화하고, 균일한 전면도포를 위해 100 내지 1000 nm의 두께 범위에서 형성되는 것이 바람직하다. 높은 정전용량을 유지하면서, 누설전류 특성을 충분히 확보하기 위해서는 300 nm의 두께가 적당하다. PET는 유리전이 온도가 70 내지 100oC 정도로 낮기 때문에, 특히 PET 기판 상에 트랜지스터를 제조하기 위해서는 상온공정이 바람직하다. 하부 콘택 (bottom contact)과 상부 콘택 (top contact) 방식의 트랜지스터 구성이 모두 가능하다. 기판은 플라스틱 기판 외에도 유리 기판, 절연막이 증착된 Si 웨이퍼 등이 이용 가능하며, 특정 기판의 사용에 제약을 두지 않는다. 먼저 게이트 전극을 이베퍼레이션 (evaporation)이나 스퍼터링 방식으로 100 nm의 두께로 증착하여 형성한다. 게이트 전극으로 Al, Au, Cr, ITO (Sn doped In2O3), Mo 또는 Pt 등을 이용할 수 있다. 본 실시예 3에서는 Cr을 스퍼터링 법으로 증착하였다. 그리고 Cr 전극 상에 실시예 1의 조건과 동일하게 스퍼터링 법으로 Mg2Hf5O12 게이트 절연막을 300 nm 두께로 증착하였다. 반도체로는 유기반도체와 금속산화물 반도체 모두 활용이 가능하다. 최종적으로 알루미늄(Al)을 이베이퍼레이션(evaporation) 공정을 통해 소스 (source) 및 드레인 (drain) 전극을 증착함으로써 트랜지스터 소자를 제작하였다. 본 실시예 3에서는 InGaZnO4를 반도체 채널층으로 이용하였으며, 스퍼터링을 이용하여 상온에서 RF 파워 (50 W), 공정압력 (60 mTorr), 아르곤 가스 분위기 (5 sccm)에서 40 nm 의 두께로 증착을 하였다. 여기서, 박막 트랜지스터의 채널 폭과 길이는 각각 2000 ㎛, 100 ㎛가 되도록 형성하였다.
도 7은 본 발명의 실시예 3에 따라 플라스틱 PET 위에 상온에서 스퍼터링으로 제조된 Mg2Hf5O12 유전체 박막을 게이트 절연막으로 이용하여 얻어진 산화물 반도체 기반 트랜지스터의 Output 특성을 보여준다. 게이트-소스 전압 (VGS)이 0 V일 때, 트랜지스터는 오프 (off) 특성을 보여주다가, VGS가 증가함에 따라 소스-드레인 전류 (IDS)가 증가함을 확인할 수 있다. 4 V의 게이트 전압에서 소스-드레인 전류 밀도가 160 μA 로 상당히 높았다.
도 8은 본 발명의 실시예 3에 따라 플라스틱 PET 상온에서 스퍼터링 법으로 제조된 Mg2Hf5O12 유전체 박막을 게이트 절연막으로 이용하여 제조된 InGaZnO4 산화물 반도체 기반 트랜지스터의 전기적인 Transfer 특성을 보여준다. 5 V의 VDS에서 게이트-소스 전압 (VGS) 변화에 따른 소스-드레인 전류 특성을 보여주고 있다. Mg2Hf5O12 게이트 절연막을 이용하여 제조된 InGaZnO4 기반 트랜지스터는 온 전류(on current)가 6.87 X 10-4 A, 오프 전류(off current)가 1.71 X 10-10 A였고 4.01 X 106 의 높은 점멸비 (on/off ratio)를 보여주었다. 또한 전계효과 이동도 (field effect mobility) 값도 27.3 cm2/Vㆍs 로 상당히 높았다. 문턱전압 (Vth)은 2 V 이고, Subthreshold Swing (SS) 값은 440 mV/dec로 플라스틱 기판 상에서 우수한 트랜지스터 특성을 보여주었다.
비교예 2 : HfO2 게이트 절연막을 이용한 InGaZnO4 기반 트랜지스터의 제조
실시예 3의 Mg2Hf5O12 게이트 절연막을 이용한 InGaZnO4 기반 트랜지스터의 우수성을 비교분석하기 위해 비교예 1에 의해 얻어진 HfO2 게이트 절연막을 이용하여 동일한 InGaZnO4 기반 트랜지스터를 제조하여 특성을 평가하였다.
도 9는 본 발명의 실험예 2의 HfO2 유전체 박막을 게이트 절연막으로 이용하여 제조된 InGaZnO4 기반 트랜지스터의 Output 특성을 보여준다. HfO2 절연막의 두께는 300 nm였으며, 반도체 채널층인 InGaZnO4는 40 nm의 두께로 형성하였다. 트랜지스터 채널의 폭과 길이는 각각 2000 μm와 100 μm였다. 4 V의 게이트 전압에서 소스-드레인 전류 밀도가 180μA 로 Mg2Hf5O12 유전체 박막을 이용한 경우보다 높았으나, 4 V에서 완벽한 전류의 포화가 이루어지지 않고, 전압 증가에 따라서 지속적으로 증가함을 알 수 있다. 이는 HfO2의 완벽하지 못한 절연특성에 기인한다. 안정한 트랜지스터의 구동을 위해서는 전류의 완벽한 포화가 이루어져야 한다.
도 10은 본 발명의 비교예 2의 InGaZnO4 산화물 반도체 기반 트랜지스터에 HfO2 박막을 절연막으로 이용하였을 때 전기적인 Transfer 특성을 측정한 결과를 보여준다. 5 V의 VDS 에서 게이트 전압 (VGS) 변화에 따른 소스-드레인 전류 특성을 보여주고 있다. HfO2 유전체 박막을 게이트 절연막으로 이용하여 PET 기판위에 제조된 InGaZnO4 기반 트랜지스터는 온 전류(on current)가 3.59 X 10-4 A, 오프 전류(off current)가 8.41 X 10-11 A였고 4.27 X 106의 높은 점멸비 (on/off ratio)를 보여주고 있다. 이는 Mg2Hf5O12 박막을 게이트 절연막으로 이용하여 얻어진 트랜지스터와 유사한 값이다. 전계효과 이동도 (field effect mobility) 값은 19 cm2/Vㆍs로 Mg2Hf5O12 박막을 게이트 절연막으로 이용하여 얻어진 트랜지스터보다 낮았으며 문턱전압 (Vth) 또한 3.2 V로 다소 높은 값을 보여주었다. SS값은 340 mV/dec였다. 도 8과 도 10의 Transfer 특성에서 전압의 스윕 (sweep)에 따라 이력특성 (hysteresis) 이 관찰되었으며, 특히 Mg2Hf5O12 박막의 게이트 누설전류 특성이 HfO2 박막에 비해 2배 이상 개선되어 있음을 확인할 수 있었다.

Claims (32)

  1. Mg2Hf5O12를 포함하는 유전체 박막.
  2. MgO 및 Mg2Hf5O12를 포함하는 유전체 박막.
  3. HfO2 및 Mg2Hf5O12를 포함하는 유전체 박막.
  4. (a) MgO 분말과 HfO2 분말을 혼합하고 1100℃ 내지 1300℃에서 하소하여 MgO - HfO2 복합체를 형성하는 단계;
    (b) 상기 MgO - HfO2 복합체를 분쇄하고 성형한 후 1300℃ 내지 1500℃에서 소결하여 MgO - HfO2 복합체 스퍼터링 타켓을 형성하는 단계 및;
    (c) 상기 MgO - HfO2 복합체 스퍼터링 타켓을 이용하여 스퍼터링 법으로 Mg2Hf5O12를 포함하는 박막을 형성하는 단계;
    를 포함하는 Mg2Hf5O12를 포함하는 유전체 박막의 제조방법.
  5. 제4항에 있어서, 단계 (a)의 상기 MgO 분말과 상기 HfO2 분말의 총량 중 MgO 분말은 6 내지 8 질량%인 Mg2Hf5O12를 포함하는 유전체 박막의 제조방법.
  6. 제4항에 있어서, 단계 (a)의 상기 MgO 분말과 상기 HfO2 분말의 총량 중 MgO 분말은 8 내지 12 질량%인 Mg2Hf5O12를 포함하는 유전체 박막의 제조방법.
  7. 제4항에 있어서, 단계 (a)의 상기 MgO 분말과 상기 HfO2 분말의 총량 중 MgO 분말은 2 내지 6 질량%인 Mg2Hf5O12를 포함하는 유전체 박막의 제조방법.
  8. 삭제
  9. 제4항에 있어서, 단계 (b)의 상기 소결은 MgO와 HfO2가 혼합되어 있는 복합체를 10 내지 12시간 동안 열처리하는 것인 Mg2Hf5O12를 포함하는 유전체 박막의 제조방법.
  10. 제4항에 있어서, 단계 (b)의 상기 MgO - HfO2 복합체 스퍼터링 타켓은 (MgO)X - (HfO2)1-X (상기 X 는 0.25 내지 0.31)의 복합체 조성비를 갖는 것인 Mg2Hf5O12를 포함하는 유전체 박막의 제조방법.
  11. 제4항에 있어서, 단계 (b) 후에,
    (b') 상기 MgO - HfO2 복합체 스퍼터링 타켓의 표면을 연마하는 단계를 더 포함하는 Mg2Hf5O12를 포함하는 유전체 박막의 제조방법.
  12. 제4항에 있어서, 단계 (c)의 상기 스퍼터링은 상온에서 수행되는 것인 Mg2Hf5O12를 포함하는 유전체 박막의 제조방법.
  13. 제4항에 있어서, 단계 (c)의 상기 박막의 두께가 100 내지 1000 nm인 Mg2Hf5O12를 포함하는 유전체 박막의 제조방법.
  14. 제4항에 있어서, 단계 (c)의 상기 스퍼터링은 아르곤 또는, 아르곤과 산소의 혼합 기체 분위기 하에서 실시하는 것인 Mg2Hf5O12를 포함하는 유전체 박막의 제조방법.
  15. 제4항에 있어서, 단계 (c)의 상기 스퍼터링은 상온에서 플라스틱 기판 상에 박막을 증착하는 것이고, 공정 압력은 50 mTorr 이상인 Mg2Hf5O12를 포함하는 유전체 박막의 제조방법.
  16. 기판, 제1 전극, 제2 전극 및 유전체층을 포함하고,
    상기 유전체층은 상기 제1 전극과 제2 전극 사이에 위치하고, Mg2Hf5O12를 포함하는 유전체 박막인 것인 캐퍼시터.
  17. 제16항에 있어서, 상기 유전체층의 두께가 100 내지 1000 nm인 캐퍼시터.
  18. 제16항에 있어서, 상기 제1 전극 및 제2 전극은 도전성 금속 또는 전도성 금속산화물인 캐퍼시터.
  19. 기판 상에 제1 전극을 형성하는 단계;
    상기 제1 전극 상에 유전체층을 형성하는 단계; 및
    상기 유전체층 상에 제2 전극을 형성하는 단계를 포함하는 것으로서,
    상기 유전체층은 제4항 내지 제7항 및 제9항 내지 제15항 중에서 선택된 한 항의 방법으로 형성하는 것인 캐퍼시터의 제조방법.
  20. 제19항에 있어서, 상기 유전체층의 두께가 100 내지 1000 nm인 캐퍼시터의 제조방법.
  21. 제19항에 있어서, 상기 기판은 플라스틱 기판, 유리 기판 또는 절연막이 형성된 실리콘 기판인 캐퍼시터의 제조방법.
  22. 제19항에 있어서, 상기 제1 전극 및 제2 전극은 도전성 금속 또는 전도성 금속산화물인 캐퍼시터의 제조방법.
  23. 기판,
    상기 기판 상에 형성되는 게이트 전극,
    상기 게이트 전극 및 기판 상에 형성되는 게이트 절연막,
    상기 게이트 절연막 상에 형성되는 채널층, 및
    상기 채널층 상에, 상기 채널층을 적어도 일부 드러내도록 형성되는 소스 전극 및 드레인 전극을 포함하고,
    상기 게이트 절연막은, Mg2Hf5O12를 포함하는 유전체 박막인 것인 전계 효과 트랜지스터.
  24. 제23항에 있어서, 상기 게이트 절연막의 두께가 100 내지 1000 nm인 것인 전계 효과 트랜지스터.
  25. 제23항에 있어서, 상기 채널층은 ZnO, SnO2, In2O3 또는, In 및 Ga가 도핑된 ZnO인 산화물 반도체인 전계 효과 트랜지스터.
  26. 제23항에 있어서, 상기 기판은 플라스틱 기판, 유리 기판 또는 절연막이 형성된 실리콘 기판인 전계 효과 트랜지스터.
  27. 제23항에 있어서, 상기 게이트 전극, 소스 전극 및 드레인 전극은 Pt, Au, Pd, Cu, Ni, Cr, Mo, Al, 또는 투명전도성 산화물인 전계 효과 트랜지스터.
  28. 기판 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극 및 기판 상에 제4항 내지 제7항 및 제9항 내지 제15항 중에서 선택된 한 항의 방법으로 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 채널 층을 형성하는 단계; 및
    상기 채널층 상에 상기 채널층을 적어도 일부 드러내도록 소스 및 드레인 전극을 형성하는 단계;
    를 포함하는 전계 효과 트랜지스터의 제조방법.
  29. 제28항에 있어서, 상기 게이트 절연막의 두께가 100 내지 1000 nm인 것인 전계 효과 트랜지스터의 제조방법.
  30. 제28항에 있어서, 상기 채널층은 ZnO, SnO2, In2O3 또는, In 및 Ga가 도핑된 ZnO인 산화물 반도체인 전계 효과 트랜지스터의 제조방법.
  31. 제28항에 있어서, 상기 기판은 플라스틱 기판, 유리 기판 또는 절연막이 형성된 실리콘 기판인 전계 효과 트랜지스터의 제조방법.
  32. 제28항에 있어서, 상기 게이트 전극, 소스 전극 및 드레인 전극은 Pt, Au, Pd, Cu, Ni, Cr, Mo, Al, 또는 투명전도성 산화물인 전계 효과 트랜지스터의 제조방법.
KR1020100001962A 2010-01-08 2010-01-08 상온에서 증착된 Mg2Hf5O12를 포함하는 유전체 박막, 이를 포함하는 캐퍼시터 및 트랜지스터와 이들의 제조방법 KR101144015B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100001962A KR101144015B1 (ko) 2010-01-08 2010-01-08 상온에서 증착된 Mg2Hf5O12를 포함하는 유전체 박막, 이를 포함하는 캐퍼시터 및 트랜지스터와 이들의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100001962A KR101144015B1 (ko) 2010-01-08 2010-01-08 상온에서 증착된 Mg2Hf5O12를 포함하는 유전체 박막, 이를 포함하는 캐퍼시터 및 트랜지스터와 이들의 제조방법

Publications (2)

Publication Number Publication Date
KR20110081685A KR20110081685A (ko) 2011-07-14
KR101144015B1 true KR101144015B1 (ko) 2012-05-09

Family

ID=44920142

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100001962A KR101144015B1 (ko) 2010-01-08 2010-01-08 상온에서 증착된 Mg2Hf5O12를 포함하는 유전체 박막, 이를 포함하는 캐퍼시터 및 트랜지스터와 이들의 제조방법

Country Status (1)

Country Link
KR (1) KR101144015B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018164302A1 (ko) * 2017-03-10 2018-09-13 성균관대학교산학협력단 전자방출 물질 및 이의 제조방법
KR101965813B1 (ko) * 2017-11-15 2019-04-05 성균관대학교 산학협력단 공기 중에서 안정한 비정질 전자방출 물질 및 이의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0082664A2 (en) * 1981-12-17 1983-06-29 Nissan Motor Co., Ltd. An automatic seat positioning device for a vehicle driver seat
KR19980024275A (ko) * 1996-09-02 1998-07-06 쿠라우찌 노리타카 흑색지르코니아소결체 및 그 제조방법
WO2008155490A2 (fr) 2007-04-27 2008-12-24 Stmicroelectronics (Crolles 2) Sas Circuit electronique integre comprenant une portion de couche mince a base d'oxyde d'hafnium
KR20090116587A (ko) * 2008-05-06 2009-11-11 한국과학기술연구원 복합 유전체 박막과, 이를 이용한 커패시터 및 전계 효과트랜지스터와, 이들 각각의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0082664A2 (en) * 1981-12-17 1983-06-29 Nissan Motor Co., Ltd. An automatic seat positioning device for a vehicle driver seat
KR19980024275A (ko) * 1996-09-02 1998-07-06 쿠라우찌 노리타카 흑색지르코니아소결체 및 그 제조방법
WO2008155490A2 (fr) 2007-04-27 2008-12-24 Stmicroelectronics (Crolles 2) Sas Circuit electronique integre comprenant une portion de couche mince a base d'oxyde d'hafnium
KR20090116587A (ko) * 2008-05-06 2009-11-11 한국과학기술연구원 복합 유전체 박막과, 이를 이용한 커패시터 및 전계 효과트랜지스터와, 이들 각각의 제조 방법

Also Published As

Publication number Publication date
KR20110081685A (ko) 2011-07-14

Similar Documents

Publication Publication Date Title
US8558324B2 (en) Composite dielectric thin film, capacitor and field effect transistor using the same, and each fabrication method thereof
TWI543378B (zh) Thin film transistor
JP6137111B2 (ja) 酸化物焼結体および半導体デバイスの製造方法
US20090211903A1 (en) Indium zinc oxide based sputtering target, method of manufacturing the same, and indium zinc oxide based thin film
KR20170097231A (ko) 장기 성막시의 안정성이 우수한 In-Ga-Zn-O계 산화물 소결체 스퍼터링 타겟
JP2007073312A (ja) スパッタリングターゲットおよび該ターゲットを用いた薄膜の形成方法
Kim et al. Characteristics of transparent ZnO based thin film transistors with amorphous HfO2 gate insulators and Ga doped ZnO electrodes
KR101816468B1 (ko) 산화물 소결체 및 반도체 디바이스
TWI737727B (zh) 氧化物燒結體及其製造方法、濺鍍靶、以及半導體裝置之製造方法
Chandra et al. Structural and electrical properties of radio frequency magnetron sputtered tantalum oxide films: Influence of post-deposition annealing
KR101144015B1 (ko) 상온에서 증착된 Mg2Hf5O12를 포함하는 유전체 박막, 이를 포함하는 캐퍼시터 및 트랜지스터와 이들의 제조방법
KR101038238B1 (ko) 복합 유전체 박막과, 이를 이용한 커패시터 및 전계 효과트랜지스터와, 이들 각각의 제조 방법
KR20150032279A (ko) 금속-도핑된 갈륨 철 산화물 박막의 제조 방법 및 그에 의한 금속-도핑된 갈륨 철 산화물 박막
KR102389220B1 (ko) 결정성 izto 산화물 반도체를 구비하는 박막트랜지스터 및 이의 제조방법
Li et al. Silicon doping and N2 annealing effects on Zn3N2 thin film transistors
Hsu et al. Electrical Properties of ZnO-Doped Nd (Co1/2Ti1/2) O3 Thin Films Prepared by RF Magnetron Sputtering
KR100799498B1 (ko) 유전체 박막 및 이를 이용한 박막 트랜지스터
Kang et al. Annealing effect on dielectric and leakage current characteristics of Mn-doped Ba0. 6Sr0. 4TiO3 thin films as gate insulators for low voltage ZnO thin film transistor
JP6493501B2 (ja) 酸化物焼結体の製造方法
Xiang et al. Effect of oxygen pressure on the structural and electrical properties of Bi2Mg2/3Nb4/3O7 thin films
Liang Integration of high-k perovskite capacitor on transparent conductive Zr-doped In2O3 epitaxial thin films
Yang et al. Effects of thermal expansion coefficient mismatch on structure and electrical properties of TiO 2 film deposited on Si substrate
Sekhar et al. The effect of Substrate temperature on physical and electrical properties of DC magnetron sputtered (Ta2O5) 0.85 (TiO2) 0.15 films
Dai et al. Electrically conducting oxide thin films of (Sr, Ca) RuO3 and structural compatibility with (Ba, Sr) TiO3
Ji et al. Microstructure, electrical properties and conductivity mechanism of BCZT epitaxial films deposited at different oxygen partial pressure by PLD

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170502

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180409

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee