JP6493501B2 - 酸化物焼結体の製造方法 - Google Patents

酸化物焼結体の製造方法 Download PDF

Info

Publication number
JP6493501B2
JP6493501B2 JP2017233542A JP2017233542A JP6493501B2 JP 6493501 B2 JP6493501 B2 JP 6493501B2 JP 2017233542 A JP2017233542 A JP 2017233542A JP 2017233542 A JP2017233542 A JP 2017233542A JP 6493501 B2 JP6493501 B2 JP 6493501B2
Authority
JP
Japan
Prior art keywords
sintered body
oxide sintered
oxide
phase
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017233542A
Other languages
English (en)
Other versions
JP2018062464A (ja
Inventor
宮永 美紀
美紀 宮永
研一 綿谷
研一 綿谷
賢一 栗巣
賢一 栗巣
浩一 曽我部
浩一 曽我部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2017233542A priority Critical patent/JP6493501B2/ja
Publication of JP2018062464A publication Critical patent/JP2018062464A/ja
Application granted granted Critical
Publication of JP6493501B2 publication Critical patent/JP6493501B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、酸化物焼結体の製造方法に関する。
液晶表示装置、薄膜EL(エレクトロルミネッセンス)表示装置、有機EL表示装置などにおいて、半導体デバイスであるTFT(薄膜トランジスタ)のチャネル層として機能する半導体膜として、従来では主として非晶質シリコン膜が使用されてきた。
しかし、近年では、そのような半導体膜として、In−Ga−Zn系複合酸化物(以下、IGZOともいう)を主成分とする酸化物半導体膜が、非晶質シリコン膜に比べてキャリアの移動度が大きいという利点から注目されている。
たとえば、特開2008−199005号公報(特許文献1)は、かかるIGZOを主成分とする酸化物半導体膜が、ターゲットを使用するスパッタ法によって形成されることを開示する。
また、特開2004−091265号公報(特許文献2)は、酸化物半導体膜をスパッタ法などにより形成する際に好適に用いられる材料として、主としてインジウムからなりタングステンを含む酸化物焼結体を開示する。
特開2008−199005号公報 特開2004−091265号公報
特開2008−199005号公報(特許文献1)に開示するIGZOを主成分とする酸化物半導体膜をチャネル層として含む半導体デバイスであるTFT(薄膜トランジスタ)には、市場価格が高い金属ガリウムを原料とする酸化ガリウムを原料として用いているため、製造コストが高いという問題点があった。
また、特開2004−091265号公報(特許文献2)に開示する主としてインジウムからなりタングステンを含む酸化物焼結体を用いて作製した酸化物半導体膜をチャネル層として含む半導体デバイスであるTFTには、OFF電流が1×10-11A程度と高く、駆動電圧を70V程度に高くしないとOFF電流に対するON電流の比を十分に大きくすることができないという問題点があった。
本発明は、上記問題点を解決し、特性の高い半導体デバイスの酸化物半導体膜を形成するのに好適な酸化物焼結体の製造方法を提供することを目的とする。
本発明は、ある局面に従えば、少なくともインジウムおよびタングステンを含む酸化物焼結体の製造方法であって、In6WO12相を結晶相として含む粉末を用いる酸化物焼結体の製造方法である。
本発明は、特性の高い半導体デバイスの酸化物半導体膜を形成するのに好適な酸化物焼結体の製造方法を提供できる。
本発明にかかる半導体デバイスの一例を示す概略図である。ここで、(A)は概略平面図を、(B)はIB−IBにおける概略断面図を示す。 本発明にかかる半導体デバイスの製造方法の一例を示す概略断面図である。
<本願発明の実施形態の説明>
本発明のある実施形態である酸化物焼結体は、少なくともインジウムおよびタングステンを含む酸化物焼結体であって、結晶相として少なくともIn6WO12型相を含む。本実施形態の酸化物焼結体は、結晶相として少なくともIn6WO12型相を含むため、かかる酸化物焼結体を用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスであるTFT(薄膜トランジスタ)について、そのOFF電流を低下させるとともに、低い駆動電圧でOFF電流に対するON電流の比を高くすることができる。また、酸化物焼結体の熱伝導率を高くすることができる。
本実施形態の酸化物焼結体においては、結晶相としてさらにビックスバイト型相を含むことができる。これにより、かかる酸化物焼結体を用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスであるTFTについて、そのOFF電流を低下させるとともに、低い駆動電圧でOFF電流に対するON電流の比を高くすることができる。また、酸化物焼結体の熱伝導率を高くすることができる。
本実施形態の酸化物焼結体が結晶相としてIn6WO12型相およびビックスバイト型相を含む場合において、酸化物焼結体のある断面におけるその断面の面積に対するIn6WO12型相およびビックスバイト型相の合計の面積の占有率であるダブル相占有率を、95%以上100%以下とすることができる。これにより、かかる酸化物焼結体を用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスであるTFTについて、そのOFF電流を低下させ、低い駆動電圧でOFF電流に対するON電流の比を高くするとともに、その特性の主面内のばらつきを低減することができる。また、酸化物焼結体の熱伝導率を高くすることができる。
本実施形態の酸化物焼結体において、酸化物焼結体のある断面におけるその断面の面積に対するIn6WO12型相の面積の占有率であるシングル相占有率を、20%以上100%以下とすることができる。これにより、かかる酸化物焼結体を用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスであるTFTについて、そのOFF電流を低下させ、低い駆動電圧でOFF電流に対するON電流の比を高くするとともに、その特性の主面内のばらつきを低減することができる。また、酸化物焼結体の熱伝導率を高くすることができる。
本実施形態の酸化物焼結体において、酸化物焼結体に含まれるすべての金属元素およびシリコンに対するタングステンの含有率を、0.5原子%以上20原子%以下とすることができる。これにより、かかる酸化物焼結体を用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスであるTFTについて、低い駆動電圧でOFF電流に対するON電流の比を高くすることができる。また、酸化物半導体膜の成膜速度が高くなる。
本実施形態の酸化物焼結体において、酸化物焼結体に含まれるすべての金属元素およびシリコンに対する、アルミニウム、スズ、チタン、クロム、ガリウム、ハフニウム、ジルコニウム、シリコン、モリブデン、バナジウム、ニオブ、タンタル、およびビスマスからなる群から選ばれる少なくとも1種の元素の含有率を0.1原子以上10原子%以下とすることができる。これにより、かかる酸化物焼結体を用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスであるTFTについて、そのOFF電流を低下させるとともに、低い駆動電圧でOFF電流に対するON電流の比を高くすることができる。
本発明の別の実施形態である半導体デバイスは、上記実施形態の酸化物焼結体をターゲットとして用いてスパッタ法により形成した酸化物半導体膜を含む半導体デバイスである。本実施形態の半導体デバイスは、上記実施形態の酸化物焼結体をターゲットとして用いてスパッタ法により形成した酸化物半導体膜を含むため、高い特性を有する。
<本願発明の実施形態の詳細>
[実施形態1:酸化物焼結体]
本発明のある実施形態である酸化物焼結体は、少なくともインジウムおよびタングステンを含む酸化物焼結体であって、結晶相として少なくともIn6WO12型相を含む。本実施形態の酸化物焼結体は、結晶相として少なくともIn6WO12型相を含むため、かかる酸化物焼結体を用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスであるTFT(薄膜トランジスタ)について、そのOFF電流を低下させるとともに、低い駆動電圧でOFF電流に対するON電流の比を高くすることができる。また、酸化物焼結体の熱伝導率を高くすることができる。
(InおよびWの含有)
本実施形態の酸化物焼結体は、それを用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスであるTFT(薄膜トランジスタ)について、そのOFF電流を低下させ、低い駆動電圧でOFF電流に対するON電流の比を高くするとともに、酸化物焼結体の熱伝導率を高くする観点から、少なくともIn(インジウム)およびW(タングステン)を含み、InおよびWを主成分とすることが好ましい。ここで、主成分とは、本実施形態の酸化物焼結体に含まれる金属元素およびSi(シリコン)に対してInおよびWの含有率が80原子%以上であることをいい、95原子%以上が好ましい。
(In6WO12型相)
本実施形態の酸化物焼結体は、それを用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスであるTFT(薄膜トランジスタ)について、そのOFF電流を低下させ、低い駆動電圧でOFF電流に対するON電流の比を高くするとともに、酸化物焼結体の熱伝導率を高くする観点から、結晶相として少なくともIn6WO12型相を含む。
In6WO12型相は、In6WO12相およびIn6WO12相の一部にInおよびW以外の金属元素およびSiが含まれる相、酸素が一部欠損している相、および/または酸素が過剰である相の総称をいい、In6WO12相と同じ結晶構造を含む。In6WO12型相は、X線回折測定により、同定される。
ここで、In6WO12相は、三方晶系の結晶構造を有し、JCPDSカードの01−074−1410に規定される結晶構造を有するタングステン酸インジウム化合物結晶相である。なお、特開2004−091265号公報(特許文献2)で開示されているタングステン酸インジウム化合物結晶相は、InW39相であり、六方晶系の結晶構造を有し、JCPDSカードの33−627に規定される結晶構造を有するため、In6WO12相とは結晶構造が異なる。
また、In6WO12相の一部にInおよびW以外の金属元素およびSiが含まれる相とは、In6WO12相の一部にInおよびW以外の金属元素およびSiが固溶した結晶構造であってもよく、たとえば、InおよびW以外の金属元素およびSiが、In6WO12相のInサイトおよび/またはWサイトの一部に固溶置換していてもよく、In6WO12相の結晶格子間に侵入していてもよい。
(ビックスバイト型相)
本実施形態の酸化物焼結体においては、それを用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスであるTFTについて、そのOFF電流を低下させ、低い駆動電圧でOFF電流に対するON電流の比を高くするとともに、酸化物焼結体の熱伝導率を高くする観点から、結晶相としてさらにビックスバイト型相を含むことが好ましい。
ビックスバイト型相は、ビックスバイト相およびビックスバイト相の一部にInおよびW以外の金属元素およびSiが含まれる相の総称をいい、ビックスバイト相と同じ結晶構造を含む。ビックスバイト型相は、X線回折測定により、同定される。ここで、ビックスバイト相は、酸化インジウム(In23)の結晶相のひとつであり、JCPDSカードの6−0416に規定される結晶構造をいい、希土類酸化物C型相(またはC−希土構造相)とも呼ばれる。また、ビックスバイト相の一部にInおよびW以外の金属元素およびSiが含まれる相は、ビックスバイト相の一部にInおよびW以外の金属元素およびSiが固溶した結晶構造であってもよい。
(In6WO12型相のシングル相占有率)
本実施形態の酸化物焼結体において、それを用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスであるTFT(薄膜トランジスタ)について、そのOFF電流を低下させ、低い駆動電圧でOFF電流に対するON電流の比を高くするとともに、酸化物焼結体の熱伝導率を高くする観点から、酸化物焼結体のある断面におけるその断面の面積に対するIn6WO12型相の面積の占有率であるシングル相占有率は、20%以上100%以下が好ましく、20%以上85%以下がより好ましく、35%以上60%以下がさらに好ましい。
かかるIn6WO12型相のシングル相占有率は、以下のようにして算出する。まず、エネルギー分散型ケイ光X線分析計を付帯する走査型二次電子顕微鏡(SEM−EDX)を用いて、鏡面仕上げ加工をした酸化物焼結体の断面をSEMで観察し、各相の組成をEDXで分析する。各相の結晶構造をX線回折測定のθ−2θ法により同定する。X線回折測定により同定された各相は、InとWとの組成の比率が異なる。酸化物焼結体の相間のInとWとの組成の比率の違いは、上記EDXで分析された相間の組成の比率の違いと傾向が一致する。たとえば、X線回折測定においてIn6WO12型相およびInW39型相の両方の存在が確認された場合、In6WO12型相の方が高いIn比率のため、EDX分析においてIn比率が高い結晶相がIn6WO12型相と同定される。
(In6WO12型相およびビックスバイト型相のダブル相占有率)
本実施形態の酸化物焼結体が結晶相としてIn6WO12型相およびビックスバイト型相を含む場合において、酸化物焼結体を用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスであるTFTについて、そのOFF電流を低下させ、低い駆動電圧でOFF電流に対するON電流の比を高くし、その特性の主面内のばらつきを低減するとともに、酸化物焼結体の熱伝導率を高くする観点から、酸化物焼結体のある断面におけるその断面の面積に対するIn6WO12型相およびビックスバイト型相の合計の面積の占有率であるダブル相占有率は、95%以上100%以下が好ましく、98%以上100%以下がより好ましい。
ここで、酸化物焼結体のビックスバイト型相の面積の占有率は、酸化物焼結体の断面の面積に対するIn6WO12型相の面積の占有率であるシングル相占有率と同様の方法で算出されることから、断面の面積に対するIn6WO12型相およびビックスバイト型相の合計の面積の占有率であるダブル相占有率は、酸化物焼結体の断面の面積に対するIn6WO12型相の面積の占有率であるシングル相占有率と同様の方法で算出される。
(タングステン含有率)
本実施形態の酸化物焼結体において、それを用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスであるTFTについて、低い駆動電圧でOFF電流に対するON電流の比を高くするとともに、酸化物半導体膜の成膜速度が高くなる観点から、酸化物焼結体に含まれるすべての金属元素およびSiに対するタングステンの含有率は、0.5原子%以上20原子%以下が好ましく、0.5原子%以上10原子%以下がより好ましく、7原子%以上10原子%以下がさらに好ましい。
ここで、酸化物焼結体中のWなどの金属元素またはSiの含有量は、ICP(誘導結合プラズマ)質量分析により測定される。タングステン含有率は、酸化物焼結体中のすべての金属元素またはSiの含有量に対するWの含有量の百分率である。
(金属元素およびSiの含有率)
本実施形態の酸化物焼結体において、それを用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスであるTFTについて、そのOFF電流を低下させるとともに、低い駆動電圧でOFF電流に対するON電流の比を高くする観点から、酸化物焼結体に含まれるすべての金属元素およびSi(シリコン)に対する、Al(アルミニウム)、Sn(スズ)、Ti(チタン)、Cr(クロム)、Ga(ガリウム)、Hf(ハフニウム)、Zr(ジルコニウム)、Si(シリコン)、Mo(モリブデン)、V(バナジウム)、Nb(ニオブ)、Ta(タンタル)、およびBi(ビスマス)からなる群から選ばれる少なくとも1種の元素の含有率は、0.1原子以上10原子%以下が好ましく、0.1原子%以上5原子%以下がより好ましく、0.1原子%以上1原子%以下がさらに好ましい。
ここで、Al、Ti、Cr、Ga、Hf、Si、V、およびNbの少なくとも1種類の元素の含有率が0.1原子%以上のとき、その酸化物焼結体を用いて得られる酸化物半導体を含む半導体デバイスのOFF電流が低くなる効果があるが、かかる元素の含有率が10原子%より大きくなると、半導体デバイスのON電流が低くなる傾向がある。
また、Sn、Zr、Mo、Ta、およびBiの少なくとも1種の元素の含有率が0.1原子%以上のとき、その酸化物焼結体を用いて得られる酸化物半導体を含む半導体デバイスのON電流が高くなる効果があるが、かかる元素の含有率が10原子%より大きくなると、半導体デバイスのOFF電流が高くなる傾向がある。
(酸化物焼結体の製造方法)
本実施形態の酸化物焼結体の製造方法は、特に制限はないが、効率よく製造する観点から、原料粉末の混合物を調製する工程と、混合物を仮焼する工程と、仮焼粉末を成形する工程と、成形体を焼結する工程と、を含む。
1.原料粉末の混合物を調製する工程
酸化物焼結体の原料粉末としては、In23(酸化インジウム)粉末、WO3(酸化タングステン)粉末など、酸化物焼結体を構成する金属元素およびSiの酸化物粉末が用いられる。原料粉末の純度は、酸化物焼結体への意図しない金属元素およびSiの混入を防止し安定した物性を得る観点から、99.9質量%以上の高純度であることが好ましい。
まず、In23粉末、WO3粉末などの酸化物粉末である原料粉末を、粉砕混合する。原料粉末を粉砕混合する方法には、特に制限はなく、乾式および湿式のいずれの方式であってもよく、具体的には、ボールミル、遊星ボールミル、ビーズミルなどを用いて粉砕混合される。このようにして、原料粉末の混合物が得られる。ここで、湿式の粉砕混合方式を用いて得られた混合物の乾燥には、自然乾燥やスプレードライヤなどの乾燥方怯が好ましく用いられ得る。
2.混合物を仮焼する工程
次に、得られた混合物を仮焼する。混合物の仮焼温度は、特に制限はないが、仮焼物の粒径が大きくなりすぎて焼結密度が低下することがないように1200℃未満であることが望ましく、仮焼物として結晶相であるIn6WO12相を得るためには800℃以上であることが望ましい。このため、800℃以上1200℃未満であることが好ましく、900℃以上1000℃以下がより好ましい。このようにして、仮焼物が得られる。得られた仮焼物は、上記と同様の粉砕混合する方法により、粉砕混合されて仮焼粉末が得られる。
3.仮焼粉末を成形する工程
次に、得られた仮焼粉末を成形する。仮焼粉末を成形する方法は、特に制限はないが、焼結密度を高くする点から、一軸プレス法、CIP(冷間静水圧処理)法、キャスティング法などが好ましい。このようにして、成形体が得られる。
4.成形体を焼結する工程
次に、得られた成形体を焼結する。成形体の焼結温度は、特に制限はないが、焼結密度(理論密度に対する実際の焼結密度の百分率をいう。)を90%以上として熱伝導率を高くする点から、1400℃以上1700℃以下が好ましく、1450℃以上1550℃以下がより好ましい。また、焼結雰囲気は、特に制限はないが、酸化物焼結体の構成結晶の粒径が大きくなることを防いでクラックの発生を防止する点および熱伝導率が高くなる点から、大気圧−大気雰囲気、酸素雰囲気、窒素−酸素混合雰囲気などが好ましく、大気圧−大気雰囲気が特に好ましい。このようにして、本実施形態の酸化物焼結体が得られる。
[実施形態2:半導体デバイス]
図1を参照して、本発明の別の実施形態である半導体デバイス10は、実施形態1の酸化物焼結体をターゲットとして用いてスパッタ法により形成した酸化物半導体膜14を含む。本実施形態の半導体デバイスは、上記実施形態の酸化物焼結体をターゲットとして用いてスパッタ法により形成した酸化物半導体膜を含むため、高い特性を有する。
本実施形態の半導体デバイス10は、特に限定はされないが、たとえば、実施形態1の酸化物焼結体をターゲットとして用いてスパッタ法により形成した酸化物半導体膜14をチャネル層として含む半導体デバイスであるTFT(薄膜トランジスタ)である。本実施形態の半導体デバイス10の一例であるTFTは、上記実施形態の酸化物焼結体をターゲットとして用いてスパッタ法により形成した酸化物半導体膜14をチャネル層として含むため、そのOFF電流が低くなるとともに、低い駆動電圧でOFF電流に対するON電流の比が高くなる。
本実施形態の半導体デバイス10であるTFTは、より具体的には、図1に示すように、基板11と、基板11上に配置されたゲート電極12と、ゲート電極12上に絶縁層として配置されたゲート絶縁膜13と、ゲート絶縁膜13上にチャネル層として配置された酸化物半導体膜14と、酸化物半導体膜14上に互いに接触しないように配置されたソース電極15およびドレイン電極16と、を含む。
(半導体デバイスの製造方法)
図2を参照して、本実施形態の半導体デバイス10の製造方法は、特に制限はないが、効率よく高特性の半導体デバイスを製造する観点から、基板11上にゲート電極12を形成する工程(図2(A))、ゲート電極12上に絶縁層としてゲート絶縁膜13を形成する工程(図2(B))と、ゲート絶縁膜13上にチャネル層として酸化物半導体膜14を形成する工程(図2(C))と、酸化物半導体膜14上にソース電極15およびドレイン電極16を互いに接触しないように形成する工程(図2(D))と、を含むことが好ましい。
1.ゲート電極を形成する工程
図2(A)を参照して、基板11上にゲート電極12を形成する。基板11は、特に制限はないが、透明性、価格安定性、および表面平滑性を高くする点から、石英ガラス基板、無アルカリガラス基板、アルカリガラス基板などが好ましい。ゲート電極12は、特に制限はないが、耐酸化性が高くかつ電気抵抗が低い点から、Mo電極、Ti電極、W電極、Al電極、Cu電極などが好ましい。ゲート電極12の形成方法は、特に制限はないが、基板の主面上に大面積で均一に形成できる点から、真空蒸着法、スパッタ法などが好ましい。
2.ゲート絶縁膜を形成する工程
図2(B)を参照して、ゲート電極12上に絶縁層としてゲート絶縁膜13を形成する。ゲート絶縁膜13は、特に制限はないが、絶縁性が高い点から、SiOx膜、SiNx膜などが好ましい。ゲート絶縁膜13の形成方法は、特に制限はないが、ゲート電極が形成された基板の主面上に大面積で均一に形成できる点および絶縁性を確保する点から、プラズマCVD(化学気相堆積)法などが好ましい。
3.酸化物半導体膜を形成する工程
図2(C)を参照して、ゲート絶縁膜13上にチャネル層として酸化物半導体膜14を形成する。酸化物半導体膜14は、特性の高い半導体デバイス10を製造する観点から、実施形態1の酸化物焼結体をターゲットとして用いてスパッタ法により形成する。ここで、スパッタ法とは、成膜室内に、ターゲットと基板とを対向させて配置し、ターゲットに電圧を印加して、希ガスイオンでターゲットの表面をスパッタリングすることにより、ターゲットからターゲットを構成する原子を放出させて基板(上記のゲート電極およびゲート絶縁膜が形成された基板も含む。)上に堆積させることによりターゲットを構成する原子で構成される膜を形成する方法をいう。
4.ソース電極およびドレイン電極を形成する工程
図2(D)を参照して、酸化物半導体膜14上にソース電極15およびドレイン電極16を互いに接触しないように形成する。ソース電極15およびドレイン電極16は、特に制限はないが、耐酸化性が高く、電気抵抗が低く、かつ酸化物半導体膜との接触電気抵抗が低い点から、Mo電極、Ti電極、W電極、Al電極、Cu電極などが好ましい。ソース電極15およびドレイン電極16を形成する方法は、特に制限はないが、酸化物半導体膜が形成された基板の主面上に大面積で均一に形成できる点から、真空蒸着法、スパッタ法などが好ましい。ソース電極15およびドレイン電極16を互いに接触しないように形成する方法は、特に制限はないが、酸化物半導体膜が形成された基板の主面上に大面積で均一なソース電極とドレイン電極のパターンを形成できる点から、フォトレジストを使ったエッチング法による形成が好ましい。
(実施例1〜実施例9)
1.原料粉末の混合物の調製
まず、ボールミルに、WO3粉末(粒度0.5μm〜1.2μm、純度99.9質量%)を入れて48時間粉砕混合し、次に、In23粉末(平均粒径1.0μm、純度99.99質量%)を入れて、さらに12時間粉砕混合することにより原料粉末の混合物を調製した。In23粉末とWO3粉末とのモル混合比率をIn23:WO3=40〜40.5:0.1〜10で変動させて、表1の実施例1〜実施例9に示すIn23粉末とWO3粉末とのモル混合比率で混合して、9種類の原料粉末の混合物を調製した。上記の粉砕混合の際の分散媒としてエタノールを用いた。得られた原料粉末の混合物は大気中で乾燥させた。
2.混合物の仮焼
次に、得られた9種類の原料粉末の混合物を、アルミナ製坩堝に入れて、大気雰囲気中で800℃〜1000℃の温度で8時間仮焼した。仮焼温度は結晶相が形成される温度であれば仮焼物の粒径をなるべく小さくする点から低い方が好ましく、粉末原料の種類およびモル混合比率に応じて変えた。このようにして、実施例1においては結晶相としてIn6WO12型相を含む仮焼物が得られ、実施例2〜実施例9においては結晶相としてIn6WO12型相とビックスバイト型相であるIn23型相とを含む仮焼物が得られた。
次いで、得られた仮焼物を、ボールミルに入れて、12時間粉砕混合した。このようにして仮焼粉末が得られた。上記の粉砕混合の際の分散媒としてエタノールを用いた。得られた仮焼粉末はスプレードライで乾燥させた。
3.仮焼粉末の成形
次に、得られた仮焼粉末を、プレスにより成形し、さらにCIPにより室温(5℃〜30℃)の静水中で190MPaの圧力で加圧成形して、直径100mmで厚さ約9mmの円板状の成形体を得た。
4.成形体の焼結
次に、得られた成形体を大気雰囲気中にて表1の実施例1〜実施例9に示す焼成温度で8時間焼結し、これによって酸化物焼結体が得られた。
5.酸化物焼結体の物性評価
得られた酸化物焼結体の結晶相の同定は、酸化物焼結体の一部からサンプルを採取して、粉末X線回折法よる結晶解析により行なった。X線としてはCuのKα線を用いて、結晶相の同定を行った。酸化物焼結体に存在する結晶相を表1にまとめた。
得られた酸化物焼結体の上記断面におけるIn6WO12型相およびビックスバイト型相であるIn23型相は以下のようにして同定した。
酸化物焼結体の一部からサンプルを採取して、サンプルの表面を研磨して平滑にした。続いて、SEM−EDXを用いて、サンプルの表面をSEMで観察し、各結晶粒子の金属元素の組成比をEDXで分析した。結晶粒子をそれらの結晶粒子の金属元素の組成比の傾向でグループ分けを行ったところ、W含有率の多い結晶粒子のグループとW含有率が非常に少ない結晶粒子のグループに分けることができた。W含有率の多い結晶粒子のグループはIn6WO12型相であり、W含有率が非常に少ない結晶粒子はビックスバイト型相であるIn23型相であると結論づけた。
酸化物焼結体の上記断面におけるその断面の面積に対するIn6WO12型相の面積の占有率であるシングル相占有率(以下、In6WO12型相のシングル相占有率という。)および酸化物焼結体の上記断面におけるその断面の面積に対するIn6WO12型相およびビックスバイト型相であるIn23型相の合計の面積の占有率であるダブル相占有率(以下、In6WO12型相およびビックスバイト型相であるIn23型相のダブル相占有率という。)を表1にまとめた。
得られた酸化物焼結体中の金属元素およびSiの含有量は、ICP質量分析法により測定した。これらの含有量に基づいて酸化物焼結体に含まれる金属元素およびSiに対するWの含有率を算出した。結果を表1にまとめた。
得られた酸化物焼結体の熱伝導率は、レーザフラッシュ法により測定した。酸化物焼結体の一部からサンプルを採取して、直径20mm×厚さ1mmの円板状に加工した。熱の吸収及び輻射率をよくするために、サンプル表面にカーボンスプレーを塗布した後、サンプル表面にパルスレーザ光を照射した。レーザ光は波長が1.06μmであり、パルス幅が0.4msであった。実施例1の熱伝導率を1としたときの各実施例の相対熱伝導率を表1にまとめた。
6.ターゲットの作製
得られた酸化物焼結体を、直径3インチ(76.2mm)で厚さ5.0mmのターゲットに加工した。
7.半導体デバイスの作製
(1)ゲート電極の形成
図2(A)を参照して、まず、基板11として50mm×50mm×厚さ0.6mmの合成石英ガラス基板を準備し、その基板11上にスパッタ法によりゲート電極12として厚さ100nmのMo電極を形成した。
(2)ゲート絶縁膜の形成
図2(B)を参照して、次に、ゲート電極12上にプラズマCVD法によりゲート絶縁膜13として厚さ200nmの非晶質のSiOx膜を形成した。
(3)酸化物半導体膜の形成
図2(C)を参照して、次に、ゲート絶縁膜13上に、実施例1〜実施例9のそれぞれの酸化物焼結体から加工されたターゲットを用いたRF(交流)マグネトロンスパッタ法により、厚さ35nmの酸化物半導体膜14を形成した。ここで、ターゲットの直径3インチ(76.2mm)の平面がスパッタ面であった。
具体的には、スパッタリング装置(図示せず)の成膜室内の水冷している基板ホルダ上に、上記ゲート電極12およびゲート絶縁膜13が形成された基板11をゲート絶縁膜13が露出されるように配置した。上記ターゲットをゲート絶縁膜13に対向するように90mmの距離で配置した。成膜室内を6×10-5Pa程度の真空度として、ターゲットを以下のようにしてスパッタリングした。
まず、ゲート絶縁膜13とターゲットとの間にシャッターを入れた状態で、成膜室内へAr(アルゴン)ガスとO2(酸素)ガスとの混合ガスを0.5Paの圧力まで導入した。混合ガス中のO2ガス含有率は10体積%であった。ターゲットに120WのRF電力を印加してスパッタリング放電を起こし、これによってターゲット表面のクリーニング(プレスパッタ)を10分間行なった。
次いで、同じターゲットに120WのスパッタRF電力を印加して、成膜室内の雰囲気をそのまま維持した状態で、上記シャッターを外すことにより、ゲート絶縁膜13上に酸化物半導体膜を成膜した。なお、基板ホルダに対しては、特にバイアス電圧は印加されておらず、水冷がされているのみであった。このとき、酸化物半導体膜14の厚さが35nmとなるように成膜時間を設定した。このようにして、酸化物焼結体から加工されたターゲットを用いたRF(交流)マグネトロンスパッタ法により酸化物半導体膜14が形成された。かかる酸化物半導体膜14は、半導体デバイス10であるTFT(薄膜トランジスタ)においてチャネル層として機能することになった。各実施例における酸化物半導体膜14の成膜速度を表2にまとめた。表2から、Wの含有率が大きくなりすぎると成膜速度が低下することがわかった。
次に、形成された酸化物半導体膜14の一部をエッチングすることにより、ソース電極形成用部14s、ドレイン電極形成用部14d、およびチャネル部14cを形成した。ここで、ソース電極形成用部14sおよびドレイン電極形成用部14dの主面の大きさを100μm×100μm、チャネル長さCL(図1(A)および(B)ならびに図2を参照して、チャネル長さCLとは、ソース電極とドレイン電極との間のチャネル部14cの距離をいう。)が60μm、チャネル幅CW(図1(A)および(B)ならびに図2を参照して、チャネル幅CWとは、チャネル部14cの幅をいう。)が30μm、とした。このとき、半導体デバイスであるTFT(薄膜トランジスタ)が50mm×50mmの基板主面内に1mm間隔で縦48個×横48個(計2304個)が配置されるように図1および図2に記載されたチャネル部14cが50mm×50mmの基板主面内に1mm間隔で縦48個×横48個(計2304個)が配置された。
具体的には、体積比でリン酸:酢酸:水=4:1:100であるエッチング水溶液を調製し、ゲート電極12、ゲート絶縁膜13および酸化物半導体膜14がこの順に形成された基板11を、そのエッチング水溶液に浸漬した。このとき、エッチング水溶液は、ホットバス内で50℃に昇温されていた。
(4)ソース電極およびドレイン電極の形成
図2(D)を参照して、次に、酸化物半導体膜14上にソース電極15およびドレイン電極16を互いに分離して形成した。
具体的には、酸化物半導体膜14のソース電極形成用部14sおよびドレイン電極形成用部14dの主面のみが露出するように、酸化物半導体膜14上にレジスト(図示せず)を塗布、露光および現像した。酸化物半導体膜14のソース電極形成用部14sおよびドレイン電極形成用部14dのそれぞれの主面上に、スパッタ法により、ソース電極15である厚さが100nmのMo電極とドレイン電極16である厚さが100nmのMo電極とを互いに分離して形成した。その後、酸化物半導体膜14上のレジストを剥離した。このようなソース電極15およびドレイン電極16としてのMo電極を、一つのチャネル部14cに対してそれぞれ1つ配置し、半導体デバイスであるTFT(薄膜トランジスタ)が50mm×50mmの基板主面内に1mm間隔で縦48個×横48個(計2304個)配置されるようにした。これにより、半導体デバイス10として、酸化物半導体膜14をチャネル層として備えるTFT(薄膜トランジスタ)を製造した。
次に、得られた半導体デバイス10であるTFTを窒素雰囲気中300℃で1時間熱処理した。
8.半導体デバイスの特性評価
半導体デバイスであるTFTの特性を以下のようにして評価した。まず、ゲート電極、ソース電極およびドレイン電極に測定針を接触した。ソース電極とドレイン電極との間に5Vのソース−ドレイン間電圧Vdsを印加し、ソース電極とゲート電極との間に印加するソース−ゲート間電圧Vgsを−10Vから10Vに変化させて、そのときのソース−ドレイン間電流Idsを測定した。ソース−ゲート間電圧Vgsが−5Vのときのソース−ドレイン間電流IdsをOFF電流と定義した。各実施例におけるOFF電流の値を表2にまとめた。ソース−ゲート間電圧Vgsが10Vのときのソース−ドレイン間電流IdsをON電流と定義して、OFF電流の値に対するON電流の値の比を表2にまとめた。
次に、50mm×50mmの基板主面内に1mm間隔で縦48個×横48個(計2304個)配置された半導体デバイスであるTFTの全てについて、ソース−ドレイン間電流Idsが1×10-6Aのときのソース−ゲート間電圧Vgsを求め、50mm×50mmの半導体デバイス主面内でのソース−ゲート間電圧VgsのばらつきをΔVgsとして表2にまとめた。ここで、ばらつきΔVgsが小さければ、半導体デバイスであるTFTの主面内の特性のばらつきが小さくなることを意味する。
Figure 0006493501
Figure 0006493501
(実施例10〜実施例22)
原料粉末の混合物の調製の際に、原料粉末として、In23粉末およびWO3粉末の他に、表1の実施例10〜実施例22に示すように、添加元素を含む酸化物粉末(Al23、TiO2、Cr23、Ga23、HfO2、SiO2、V25、Nb23、SnO2、ZrO2、MoO2、Ta23、Bi23)を添加したこと以外は、実施例1〜実施例9の場合と同様にして、酸化物焼結体を作製した。添加元素を含む酸化物粉末のモル混合比率を表1に示した。得られた酸化物焼結体をターゲットに加工して、かかるターゲットを用いたRFマグネトロンスパッタ法により形成された酸化物半導体膜を含む半導体デバイスであるTFTを作製した。
得られた酸化物焼結体の物性および半導体デバイスであるTFTの特性を表1にまとめた。ここで、酸化物焼結体の添加元素を含む金属元素およびSiの含有量をICP質量分析法により測定し、金属元素およびSiの含有率に対する添加元素の含有量の百分率である添加元素の含有率を表1にまとめた。酸化物焼結体の物性を表1にまとめ、半導体デバイスであるTFTの特性を表2にまとめた。
(比較例1〜比較例3)
酸化物焼結体の作製の際、原料粉末の混合物を調製した後、仮焼をすることなく、原料粉末の混合物を成形し焼結したこと以外は、実施例1〜実施例9の場合と同様にして、酸化物焼結体を作製してターゲットに加工して、かかるターゲットを用いたRFマグネトロンスパッタ法により形成された酸化物半導体膜を含む半導体デバイスであるTFTを作製した。比較例1〜比較例3の間は、In23粉末とWO3粉末とのモル混合比率ならびに焼結温度が異なった。酸化物焼結体の物性を表1にまとめ、半導体デバイスであるTFTの特性を表2にまとめた。
表1を参照して、少なくともインジウムおよびタングステンを含み結晶相として少なくともIn6WO12型相を含む酸化物焼結体を用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスであるTFT(薄膜トランジスタ)は、そのOFF電流を1×10-11A未満に低下させるとともに、低い駆動電圧でOFF電流に対するON電流の比を8桁(8桁とは、1×108以上1×109未満を意味する。以下同じ。)と高くすることができた。また、酸化物焼結体の熱伝導率を高くすることができた。なお、表2におけるOFF電流に対するON電流の比の欄において、9桁とは1×109以上1×1010未満を意味し、5桁とは1×105以上1×106未満を意味する。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明でなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内のすべての変更が含まれることが意図される。
10 半導体デバイス
11 基板
12 ゲート電極
13 ゲート絶縁膜
14 酸化物半導体膜
14c チャネル部
14d ドレイン電極形成用部
14s ソース電極形成用部
15 ソース電極
16 ドレイン電極

Claims (3)

  1. 酸化物焼結体に含まれる金属元素およびシリコンに対してインジウムおよびタングステンを80原子%以上の含有率で主成分としてみ、スパッタ法のターゲットとして用いられる酸化物焼結体の製造方法であって、
    In6WO12型相を結晶相として含む粉末を用いる酸化物焼結体の製造方法。
  2. 前記In6WO12型相を結晶相として含む粉末は、酸化インジウム粉末および酸化タングステン粉末を混合して仮焼することにより得られる請求項1に記載の酸化物焼結体の製造方法。
  3. 前記仮焼する際の温度は、800℃以上1200℃未満である請求項2に記載の酸化物焼結体の製造方法。
JP2017233542A 2017-12-05 2017-12-05 酸化物焼結体の製造方法 Active JP6493501B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017233542A JP6493501B2 (ja) 2017-12-05 2017-12-05 酸化物焼結体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017233542A JP6493501B2 (ja) 2017-12-05 2017-12-05 酸化物焼結体の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013185286A Division JP6255813B2 (ja) 2013-09-06 2013-09-06 酸化物焼結体および半導体デバイス

Publications (2)

Publication Number Publication Date
JP2018062464A JP2018062464A (ja) 2018-04-19
JP6493501B2 true JP6493501B2 (ja) 2019-04-03

Family

ID=61967357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017233542A Active JP6493501B2 (ja) 2017-12-05 2017-12-05 酸化物焼結体の製造方法

Country Status (1)

Country Link
JP (1) JP6493501B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114702304B (zh) * 2022-05-11 2023-03-17 郑州大学 一种铟钨氧化物靶材及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3906766B2 (ja) * 2002-08-30 2007-04-18 住友金属鉱山株式会社 酸化物焼結体
MY162449A (en) * 2011-02-04 2017-06-15 Sumitomo Metal Mining Co Oxide sintered body and tablets obtained by processing same

Also Published As

Publication number Publication date
JP2018062464A (ja) 2018-04-19

Similar Documents

Publication Publication Date Title
JP6137111B2 (ja) 酸化物焼結体および半導体デバイスの製造方法
US10480060B2 (en) Oxide sintered body and method for manufacturing the same, sputtering target, and semiconductor device
KR101863467B1 (ko) 산화물 소결체 및 그 제조 방법, 스퍼터 타겟, 및 반도체 디바이스
WO2016063557A1 (ja) 酸化物焼結体および半導体デバイス
JP6493502B2 (ja) 酸化物焼結体の製造方法
TWI737727B (zh) 氧化物燒結體及其製造方法、濺鍍靶、以及半導體裝置之製造方法
JP6493501B2 (ja) 酸化物焼結体の製造方法
JP6409324B2 (ja) 酸化物焼結体および半導体デバイスの製造方法
JP6255813B2 (ja) 酸化物焼結体および半導体デバイス
JP6233447B2 (ja) 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイス
JP2017057108A (ja) 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイスの製造方法
WO2018083837A1 (ja) 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイスの製造方法
JP2016060686A (ja) 酸化物焼結体およびその製造方法、スパッタリング用ターゲット、ならびに半導体デバイス
JP6493601B2 (ja) 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイスの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190218

R150 Certificate of patent or registration of utility model

Ref document number: 6493501

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250