JPH06350100A - 強誘電体材料および該材料をゲートとして用いたｍｆｓｆｅｔ - Google Patents
強誘電体材料および該材料をゲートとして用いたｍｆｓｆｅｔInfo
- Publication number
- JPH06350100A JPH06350100A JP15604193A JP15604193A JPH06350100A JP H06350100 A JPH06350100 A JP H06350100A JP 15604193 A JP15604193 A JP 15604193A JP 15604193 A JP15604193 A JP 15604193A JP H06350100 A JPH06350100 A JP H06350100A
- Authority
- JP
- Japan
- Prior art keywords
- bsto
- mfsfet
- thin film
- ferroelectric
- ferroelectric material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inorganic Compounds Of Heavy Metals (AREA)
- Electrodes Of Semiconductors (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は、ゲート上に形成する強誘電
体薄膜材料としてＢｉとＴｉの酸化物を使用する場合
に、該材料中にさらに特定のイオンあるいは原子を添加
することによって、不安定性を低減し、デバイスとして
の動作を安定向上させることができる強誘電体薄膜材料
および該材料を使用したＭＦＳＦＥＴを提供する点にあ
る。 【構成】 Ｂａ、Ｔｉ酸化物とＳｒ、Ｔｉ酸化物の固溶
体（以下、ＢＳＴＯという）に、該ＢＳＴＯがｎ型の場
合にはアクセプタとなりうる元素、また該ＢＳＴＯがＰ
型の場合にはドナーとなりうる元素を添加したもので構
成されることを特徴とする強誘電体材料および該材料を
使用したＭＦＳＦＥＴ。
体薄膜材料としてＢｉとＴｉの酸化物を使用する場合
に、該材料中にさらに特定のイオンあるいは原子を添加
することによって、不安定性を低減し、デバイスとして
の動作を安定向上させることができる強誘電体薄膜材料
および該材料を使用したＭＦＳＦＥＴを提供する点にあ
る。 【構成】 Ｂａ、Ｔｉ酸化物とＳｒ、Ｔｉ酸化物の固溶
体（以下、ＢＳＴＯという）に、該ＢＳＴＯがｎ型の場
合にはアクセプタとなりうる元素、また該ＢＳＴＯがＰ
型の場合にはドナーとなりうる元素を添加したもので構
成されることを特徴とする強誘電体材料および該材料を
使用したＭＦＳＦＥＴ。
Description
【０００１】
【技術分野】本発明は、強誘電体材料および該材料を使
用したＭＦＳＦＥＴに関する。
用したＭＦＳＦＥＴに関する。
【０００２】
【従来技術】強誘電体薄膜をＭＯＳＦＥＴ（Metal-oxid
e-semiconductor・field-effect-transistor）のゲート
部に作製させ、その膜の有する履歴現象を伴う電気分極
によりチャネルの表面ポテンシャルを制御してドレイン
電流を変化させ、不揮発性メモリ効果を生じさせること
が出来る。この素子はＭＦＳ（Metal-ferroelectric-se
miconductor）ＦＥＴと呼ばれるが、その概要は、例え
ば次の二つの文献によって紹介されている。 「強誘電体薄膜を用いた不揮発性メモリＦＥＴ」松井
康、浜川圭弘他、電子通信学会技術研究会報告 ＣＰＭ
７８−４６ ｐｐ．１〜８（１９７８） ＵＳ Ｐａｔｅｎｔ ２，７９１，７５８（１９５
７） ＭＦＳＦＥＴは、構造が簡単で素子の応答速度も数ｎｓ
ｅｃ程度と早いこと等、ＥＰＲＯＭに比較して利点を有
しているものの、現在迄のところ、デバイス化が遅れて
いる。その原因の一つには、材料組成に関連する誘電体
薄膜の結晶構造と電気特性の安定性がデバイス化が可能
なレベルに到達出来ていないことにある。例えば、ゲー
ト上の強誘電体薄膜材料としてＰＺＴ（Ｐｂ、Ｚｒ、Ｔ
ｉ酸化物）を検討している例は多いが、分極反転を繰返
した時１０9回位で残留分極（Ｐｒ）の値の低下が目立
って来る。この劣化現象は薄膜中のイオンや格子欠陥の
移動等に起因すると考えられ改善へ向けて研究が続けら
れている。又、薄膜の誘電特性のうち動作電場強度（Ｅ
R）や抗電場（ＥC）、リーク電流等の値も重要な特性パ
ラメーターであるが、上述のように反転繰返し回数と共
に変化して行くことが知られており、これもデバイス化
を行う際の障害になっている。これらの特性パラメータ
ーの変化は、材料本来の性質によることは勿論である
が、むしろ、製膜の際に導入される組成の不均一性や結
晶格子の欠陥によることが多いと考えられる。
e-semiconductor・field-effect-transistor）のゲート
部に作製させ、その膜の有する履歴現象を伴う電気分極
によりチャネルの表面ポテンシャルを制御してドレイン
電流を変化させ、不揮発性メモリ効果を生じさせること
が出来る。この素子はＭＦＳ（Metal-ferroelectric-se
miconductor）ＦＥＴと呼ばれるが、その概要は、例え
ば次の二つの文献によって紹介されている。 「強誘電体薄膜を用いた不揮発性メモリＦＥＴ」松井
康、浜川圭弘他、電子通信学会技術研究会報告 ＣＰＭ
７８−４６ ｐｐ．１〜８（１９７８） ＵＳ Ｐａｔｅｎｔ ２，７９１，７５８（１９５
７） ＭＦＳＦＥＴは、構造が簡単で素子の応答速度も数ｎｓ
ｅｃ程度と早いこと等、ＥＰＲＯＭに比較して利点を有
しているものの、現在迄のところ、デバイス化が遅れて
いる。その原因の一つには、材料組成に関連する誘電体
薄膜の結晶構造と電気特性の安定性がデバイス化が可能
なレベルに到達出来ていないことにある。例えば、ゲー
ト上の強誘電体薄膜材料としてＰＺＴ（Ｐｂ、Ｚｒ、Ｔ
ｉ酸化物）を検討している例は多いが、分極反転を繰返
した時１０9回位で残留分極（Ｐｒ）の値の低下が目立
って来る。この劣化現象は薄膜中のイオンや格子欠陥の
移動等に起因すると考えられ改善へ向けて研究が続けら
れている。又、薄膜の誘電特性のうち動作電場強度（Ｅ
R）や抗電場（ＥC）、リーク電流等の値も重要な特性パ
ラメーターであるが、上述のように反転繰返し回数と共
に変化して行くことが知られており、これもデバイス化
を行う際の障害になっている。これらの特性パラメータ
ーの変化は、材料本来の性質によることは勿論である
が、むしろ、製膜の際に導入される組成の不均一性や結
晶格子の欠陥によることが多いと考えられる。
【０００３】
【目的】本発明においては、ゲート上に形成する強誘電
体薄膜材料としてＢＳＴＯを使用する場合に、該材料中
にさらに特定の元素を添加することによって上記のよう
な該材料の不安定性を低減し、デバイスとしての動作を
安定向上させることを目的とする。
体薄膜材料としてＢＳＴＯを使用する場合に、該材料中
にさらに特定の元素を添加することによって上記のよう
な該材料の不安定性を低減し、デバイスとしての動作を
安定向上させることを目的とする。
【０００４】
【構成】本発明は、ＢＳＴＯに、該ＢＳＴＯがｎ型の場
合にはアクセプタとなりうる元素、また該ＢＳＴＯがｐ
型の場合にはドナーとなりうる元素を添加したもので構
成される強誘電体材料、および該強誘電体材料を、電界
効果型トランジスタ（以下、ＭＦＳＦＥＴという）のゲ
ートとして用いたことを特徴とするＭＦＳＦＥＴに関す
る。本発明で使用するＢＳＴＯとしては、例えば式Ｂａ
ｙＳｒｘＴｉＯ3（ｙ＝１−ｘ）で示されるものが挙げ
られる。前式中、ｘが０．１≦ｘ≦０．３５のＢＳＴＯ
は、常温あるいはその近傍のデバイス動作速度で強誘電
性を有するものであり、また液体窒素温度付近のような
温度範囲でデバイスを操作させるような場合には、強誘
電性を発現するものとしては、ｘが０．７≦ｘ≦０．９
の範囲のものが挙げられる。
合にはアクセプタとなりうる元素、また該ＢＳＴＯがｐ
型の場合にはドナーとなりうる元素を添加したもので構
成される強誘電体材料、および該強誘電体材料を、電界
効果型トランジスタ（以下、ＭＦＳＦＥＴという）のゲ
ートとして用いたことを特徴とするＭＦＳＦＥＴに関す
る。本発明で使用するＢＳＴＯとしては、例えば式Ｂａ
ｙＳｒｘＴｉＯ3（ｙ＝１−ｘ）で示されるものが挙げ
られる。前式中、ｘが０．１≦ｘ≦０．３５のＢＳＴＯ
は、常温あるいはその近傍のデバイス動作速度で強誘電
性を有するものであり、また液体窒素温度付近のような
温度範囲でデバイスを操作させるような場合には、強誘
電性を発現するものとしては、ｘが０．７≦ｘ≦０．９
の範囲のものが挙げられる。
【０００５】ＢＳＴＯ薄膜は、その作製条件の差異によ
って、ｐ型あるいは、ｎ型の性質を有することが知られ
ている。ｐ型ＢＳＴＯ薄膜に、ドナーとなる得る元素を
添加するとキャリヤーの補償が起り、リーク電流は減少
することになる。又、この場合電荷補償のためにイオン
の位置に空孔が生じて分極ベクトルを動きやすくしてＥ
Cを減少させる効果を生じると考えられている。また、
ｎ型ＢＳＴＯ薄膜の場合に、アクセプタとなり得る元素
を添加すると、そのイオンが双極子を形成し、さらには
分極壁のピニングを行なうために経時変化を低減する効
果を生じる。さらに、前記のようなドナーとなり得る元
素またはアクセプタとなり得る元素を添加すると、前記
のようなリーク電流およびＥCの減少という効果だけで
なく、分極反転速度等強誘電体のその他のパラメーター
についても影響し、強誘電性メモリーとしてのＢＳＴＯ
薄膜の特性を向上させることができる。したがって、Ｂ
ＳＴＯについては、Ｂａ、Ｓｒ、Ｔｉに対してドナーま
たはアクセプタの作用をする元素を予測し、これを添加
することにより、前記のようなリーク電流およびＥCの
減少等の効果を生じさせることができる。このようなＢ
ａ、ＳｒおよびＴｉに対してドナーまたはアクセプタの
作用をすることができる元素は、ペロブスカイト構造Ｂ
ＳＴＯのＡ−ＳｉｔｅのＢａおよびＳｒは原子価が２
＋、またＢ−ＳｉｔｅのＴｉは原子価が４＋であるか
ら、下記表１に記載のような価数のものが適当である。
って、ｐ型あるいは、ｎ型の性質を有することが知られ
ている。ｐ型ＢＳＴＯ薄膜に、ドナーとなる得る元素を
添加するとキャリヤーの補償が起り、リーク電流は減少
することになる。又、この場合電荷補償のためにイオン
の位置に空孔が生じて分極ベクトルを動きやすくしてＥ
Cを減少させる効果を生じると考えられている。また、
ｎ型ＢＳＴＯ薄膜の場合に、アクセプタとなり得る元素
を添加すると、そのイオンが双極子を形成し、さらには
分極壁のピニングを行なうために経時変化を低減する効
果を生じる。さらに、前記のようなドナーとなり得る元
素またはアクセプタとなり得る元素を添加すると、前記
のようなリーク電流およびＥCの減少という効果だけで
なく、分極反転速度等強誘電体のその他のパラメーター
についても影響し、強誘電性メモリーとしてのＢＳＴＯ
薄膜の特性を向上させることができる。したがって、Ｂ
ＳＴＯについては、Ｂａ、Ｓｒ、Ｔｉに対してドナーま
たはアクセプタの作用をする元素を予測し、これを添加
することにより、前記のようなリーク電流およびＥCの
減少等の効果を生じさせることができる。このようなＢ
ａ、ＳｒおよびＴｉに対してドナーまたはアクセプタの
作用をすることができる元素は、ペロブスカイト構造Ｂ
ＳＴＯのＡ−ＳｉｔｅのＢａおよびＳｒは原子価が２
＋、またＢ−ＳｉｔｅのＴｉは原子価が４＋であるか
ら、下記表１に記載のような価数のものが適当である。
【表１】 前記のドナーになる得る価数の元素としては、具体的に
はＶ、Ｎｂ、Ｔａ（Ｖ族）、Ｃｒ、Ｍｏ、Ｗ、Ｓｅ、Ｔ
ｅ（VI族）、Ｒｅ（VII族）およびＲｕ、Ｏｓ（VIII
族）よりなる群から選ばれた少なくとも１種のものが挙
げられる。前記のアクセプタになり得る価数の元素とし
ては、具体的にはＣｕ、Ａｇ、Ａｕ、Ｎａ、Ｋ、Ｒｂ、
Ｃｓ（Ｉ族）、Ｚｎ、Ｃｄ、Ｈｇ（II族）、Ｂ、Ａｌ、
Ｇａ、Ｉｎ、Ｔｌ、Ｓｃ、Ｙ、ＬａとＬａ族元素（III
族）およびＦｅ、Ｃｏ、Ｎｉ、Ｒｈ、Ｐｄ、Ｐｔ、Ｉｒ
（VIII族）よりなる群から選ばれた少なくとも１種のも
のが挙げられる。
はＶ、Ｎｂ、Ｔａ（Ｖ族）、Ｃｒ、Ｍｏ、Ｗ、Ｓｅ、Ｔ
ｅ（VI族）、Ｒｅ（VII族）およびＲｕ、Ｏｓ（VIII
族）よりなる群から選ばれた少なくとも１種のものが挙
げられる。前記のアクセプタになり得る価数の元素とし
ては、具体的にはＣｕ、Ａｇ、Ａｕ、Ｎａ、Ｋ、Ｒｂ、
Ｃｓ（Ｉ族）、Ｚｎ、Ｃｄ、Ｈｇ（II族）、Ｂ、Ａｌ、
Ｇａ、Ｉｎ、Ｔｌ、Ｓｃ、Ｙ、ＬａとＬａ族元素（III
族）およびＦｅ、Ｃｏ、Ｎｉ、Ｒｈ、Ｐｄ、Ｐｔ、Ｉｒ
（VIII族）よりなる群から選ばれた少なくとも１種のも
のが挙げられる。
【０００６】前記のような元素のＢＳＴＯ薄膜への添加
は、原子状またはイオン状で行うことができる。例え
ば、スパッタリングターゲットに該元素の酸化物を混在
させてスパッタリングによるＢＳＴＯ薄膜の製膜を行う
際に行うか、あるいは適当なＢＳＴＯ薄膜の製膜方法、
例えばｒｆスパッタリング法によってＢＳＴＯ薄膜を形
成し、該ＢＳＴＯ薄膜に所望する元素をイオン注入する
ことによって行うことができる。また、主成分の量論組
成を大きく変化させないという理由から、添加する元素
は１元素あたり１０-2重量％以下である。
は、原子状またはイオン状で行うことができる。例え
ば、スパッタリングターゲットに該元素の酸化物を混在
させてスパッタリングによるＢＳＴＯ薄膜の製膜を行う
際に行うか、あるいは適当なＢＳＴＯ薄膜の製膜方法、
例えばｒｆスパッタリング法によってＢＳＴＯ薄膜を形
成し、該ＢＳＴＯ薄膜に所望する元素をイオン注入する
ことによって行うことができる。また、主成分の量論組
成を大きく変化させないという理由から、添加する元素
は１元素あたり１０-2重量％以下である。
【０００７】次に、本発明の具体的な実施例および比較
例を示す。 〔比較例〕ｐ型、抵抗値１０Ωｃｍ-1のＳｉ（１００）
基板上にＢＳＴＯ膜をｒｆスパッタリング法により膜厚
０．０４〜１．０μｍで製膜した。ＢＳＴＯ膜の製膜
は、ｄｃスパッタリング法、多元蒸発法、レーザアブレ
ーション法、ゾルゲル法、ＭＯＣＶＤ法等によっても行
うことができる。ターゲットとしては、前式ＢａｙＳｒ
ｘＴｉＯ3（ｙ＝１−ｘ）において、ｘ＝０．２８の組
成のものを用いた。ＢＳＴＯ製膜の後、ゲート電極膜を
堆積させ、フォトリソ・エッチングにより電極パターン
を形成した。この際、エッチングは異方性を考慮して、
反応性イオンエッチング法で行った。次に３×１０13個
／ｃｍ2程度の砒素（Ａｓ）を加速電圧１６０ｅＶで注
入し、ランプアニールによる活性化を行いソースおよび
ドレインを形成した。引続き、メタライゼーション工程
およびパッシベーション膜形成工程を行い、さらにＡｌ
−２％Ｓｉによるスパッタ法でアルミ配線を行いＭＦＳ
ＦＥＴ〔以下、ＦＥＴ（１）という〕を作製した。この
ＦＥＴ（１）について、分極反転の繰返しのサイクル試
験とリーク電流の測定を行った。 〔実施例１〕比較例１で使用したＢＳＴＯをスパッタリ
ングターゲットに使用し、該スパッタリングターゲット
に微量のＲｅ酸化物（Ｒｅ2Ｏ7）を混在させることによ
って、２ｍｏｌｅ％Ｌａ含有のＢＳＴＯ膜とする以外
は、上記ＦＥＴ（１）と同様にしてＭＦＳＦＥＴ〔以
下、ＦＥＴ（２）という〕を作製した。前記ＦＥＴ
（１）およびＦＥＴ（２）について、耐久試験を行い、
その結果を以下に示す。ＦＥＴ（１）では、繰返し回数
２×１０9回より残留分極の値が減少し始め、１０11回
では分極値の減少とヒステリシス曲線の平坦化に伴って
ＦＥＴがスイッチング動作としての判別が困難になっ
た。また、これに対応してリーク電流値は当初の１×１
０-6Ａｍｐ／ｃｍ2から、８×１０-6Ａｍｐ／ｃｍ2に増
大した。他方、ＦＥＴ(２）については、３×１０10回
程度の反転より残留分極の減少が始まったが、５×１０
13回においてもスイッチング動作を確認することができ
た。また、対応するリーク電流は、当初は２×１０-8Ａ
ｍｐ／ｃｍ2と改善され、５×１０13回において、４×
１０-8Ａｍｐ／ｃｍ2であった。 〔実施例２〕比較例１と同様にして、ｒｆスパッタリン
グによってＢＳＴＯ製膜の後、このＢＳＴＯ膜に対して
Ｒｅイオンの添加を目的として、イオン注入を行なっ
た。この時の加速電圧は、２００ｅＶで４×１０-3ｍｏ
ｌｅ％のＲｅイオンの量とし、注入後ランプアニールを
行った。引続きＦＥＴ（１）と同じプロセスによりＭＦ
ＳＦＥＴ〔以下、ＦＥＴ（３）という〕を作製した。Ｆ
ＥＴ（３）について耐久試験の結果では繰返し回数が２
×１０13回より残留分極値の減少がはじまり、３×１０
12回付近程度でスイッチング動作を示さなくなった。リ
ーク電流値については当初の値５×１０-8Ａｍｐ／ｃｍ
2を２×１０13回の反転後も維持していることが認めら
れた。 〔実施例３〕ＢＳＴＯとして、ｘ＝０．８のものを使用
した以外は比較例１および実施例１と同様にして、ＢＳ
ＴＯ膜および２ｍｏｌｅ％のＲｅ含有のＢＳＴＯ膜を作
製した。このＢＳＴＯ膜およびＲｅ含有のＢＳＴＯ膜を
使用し、ＭＦＳＦＥＴを作製した〔前者をＦＥＴ（I
V）、後者をＦＥＴ（Ｖ）という〕。これらＦＥＴ（I
V）およびＦＥＴ（Ｖ）の特性の測定をおこなったとこ
ろ、該両方のＦＥＴにおいて、スイッチング動作に応用
が可能な誘電分極のヒステリシス曲線が得られた。ま
た、リーク電流値は、ＦＥＴ(IV)およびＦＥＴ（Ｖ）の
各々について、２×１０-7、５×１０-9Ａｍｐ／ｃｍ2
の値が得られ、この場合もＲｅ添加の効果が認められ
た。
例を示す。 〔比較例〕ｐ型、抵抗値１０Ωｃｍ-1のＳｉ（１００）
基板上にＢＳＴＯ膜をｒｆスパッタリング法により膜厚
０．０４〜１．０μｍで製膜した。ＢＳＴＯ膜の製膜
は、ｄｃスパッタリング法、多元蒸発法、レーザアブレ
ーション法、ゾルゲル法、ＭＯＣＶＤ法等によっても行
うことができる。ターゲットとしては、前式ＢａｙＳｒ
ｘＴｉＯ3（ｙ＝１−ｘ）において、ｘ＝０．２８の組
成のものを用いた。ＢＳＴＯ製膜の後、ゲート電極膜を
堆積させ、フォトリソ・エッチングにより電極パターン
を形成した。この際、エッチングは異方性を考慮して、
反応性イオンエッチング法で行った。次に３×１０13個
／ｃｍ2程度の砒素（Ａｓ）を加速電圧１６０ｅＶで注
入し、ランプアニールによる活性化を行いソースおよび
ドレインを形成した。引続き、メタライゼーション工程
およびパッシベーション膜形成工程を行い、さらにＡｌ
−２％Ｓｉによるスパッタ法でアルミ配線を行いＭＦＳ
ＦＥＴ〔以下、ＦＥＴ（１）という〕を作製した。この
ＦＥＴ（１）について、分極反転の繰返しのサイクル試
験とリーク電流の測定を行った。 〔実施例１〕比較例１で使用したＢＳＴＯをスパッタリ
ングターゲットに使用し、該スパッタリングターゲット
に微量のＲｅ酸化物（Ｒｅ2Ｏ7）を混在させることによ
って、２ｍｏｌｅ％Ｌａ含有のＢＳＴＯ膜とする以外
は、上記ＦＥＴ（１）と同様にしてＭＦＳＦＥＴ〔以
下、ＦＥＴ（２）という〕を作製した。前記ＦＥＴ
（１）およびＦＥＴ（２）について、耐久試験を行い、
その結果を以下に示す。ＦＥＴ（１）では、繰返し回数
２×１０9回より残留分極の値が減少し始め、１０11回
では分極値の減少とヒステリシス曲線の平坦化に伴って
ＦＥＴがスイッチング動作としての判別が困難になっ
た。また、これに対応してリーク電流値は当初の１×１
０-6Ａｍｐ／ｃｍ2から、８×１０-6Ａｍｐ／ｃｍ2に増
大した。他方、ＦＥＴ(２）については、３×１０10回
程度の反転より残留分極の減少が始まったが、５×１０
13回においてもスイッチング動作を確認することができ
た。また、対応するリーク電流は、当初は２×１０-8Ａ
ｍｐ／ｃｍ2と改善され、５×１０13回において、４×
１０-8Ａｍｐ／ｃｍ2であった。 〔実施例２〕比較例１と同様にして、ｒｆスパッタリン
グによってＢＳＴＯ製膜の後、このＢＳＴＯ膜に対して
Ｒｅイオンの添加を目的として、イオン注入を行なっ
た。この時の加速電圧は、２００ｅＶで４×１０-3ｍｏ
ｌｅ％のＲｅイオンの量とし、注入後ランプアニールを
行った。引続きＦＥＴ（１）と同じプロセスによりＭＦ
ＳＦＥＴ〔以下、ＦＥＴ（３）という〕を作製した。Ｆ
ＥＴ（３）について耐久試験の結果では繰返し回数が２
×１０13回より残留分極値の減少がはじまり、３×１０
12回付近程度でスイッチング動作を示さなくなった。リ
ーク電流値については当初の値５×１０-8Ａｍｐ／ｃｍ
2を２×１０13回の反転後も維持していることが認めら
れた。 〔実施例３〕ＢＳＴＯとして、ｘ＝０．８のものを使用
した以外は比較例１および実施例１と同様にして、ＢＳ
ＴＯ膜および２ｍｏｌｅ％のＲｅ含有のＢＳＴＯ膜を作
製した。このＢＳＴＯ膜およびＲｅ含有のＢＳＴＯ膜を
使用し、ＭＦＳＦＥＴを作製した〔前者をＦＥＴ（I
V）、後者をＦＥＴ（Ｖ）という〕。これらＦＥＴ（I
V）およびＦＥＴ（Ｖ）の特性の測定をおこなったとこ
ろ、該両方のＦＥＴにおいて、スイッチング動作に応用
が可能な誘電分極のヒステリシス曲線が得られた。ま
た、リーク電流値は、ＦＥＴ(IV)およびＦＥＴ（Ｖ）の
各々について、２×１０-7、５×１０-9Ａｍｐ／ｃｍ2
の値が得られ、この場合もＲｅ添加の効果が認められ
た。
【０００８】
【効果】本発明によって提供される化学量論組成のＢＳ
ＴＯに特定元素の添加した強誘電体材料を使用したＭＦ
ＳＦＥＴは、該特定元素が添加されていないＢＳＴＯを
使用したＭＦＳＦＥＴに比較し、分極反転回数、リーク
電流値について、ほぼ２桁に達する改善が得られた。し
たがって、このような改善により、従来困難とされてい
たＭＦＳＦＥＴの製品仕様を満足する素子の作製が可能
となった。
ＴＯに特定元素の添加した強誘電体材料を使用したＭＦ
ＳＦＥＴは、該特定元素が添加されていないＢＳＴＯを
使用したＭＦＳＦＥＴに比較し、分極反転回数、リーク
電流値について、ほぼ２桁に達する改善が得られた。し
たがって、このような改善により、従来困難とされてい
たＭＦＳＦＥＴの製品仕様を満足する素子の作製が可能
となった。
【図１】ＭＦＳＦＥＴの断面構造を示す模式図である。
【図２】強誘電体ＢＳＴＯ薄膜のＰ−Ｅ曲線を示す図で
ある。
ある。
【図３】強誘電体ＢＳＴＯ薄膜の反転疲労後のＰ−Ｅ曲
線を示す図である。
線を示す図である。
１ Ｐ−Ｓｉ基板 ２ 強誘電体薄膜 ３ 金属電極 ４ パッシベーション膜
Claims (5)
- 【請求項１】 Ｂａ、Ｔｉ酸化物とＳｒ、Ｔｉ酸化物の
固溶体（以下、ＢＳＴＯという）に、該ＢＳＴＯがｎ型
の場合にはアクセプタとなりうる元素、また該ＢＳＴＯ
がｐ型の場合にはドナーとなりうる元素を添加したもの
で構成されることを特徴とする強誘電体材料。 - 【請求項２】 ｐ型ＢＳＴＯの場合の添加元素が、Ｖ、
Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｓｅ、Ｔｅ、Ｒｅ、Ｒｕ
およびＯｓよりなる群から選ばれた少なくとも１種のも
のである請求項１記載の強誘電体材料。 - 【請求項３】 ｎ型ＢＳＴＯの場合の添加元素が、Ｃ
ｕ、Ａｇ、Ａｕ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ、Ｚｎ、Ｃｄ、
Ｈｇ、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｓｃ、Ｙ、Ｆｅ、Ｃｏ、
Ｎｉ、Ｒｈ、Ｐｄ、Ｐｔ、Ｉｒ、ＬａおよびＬａ族元素
よりなる群から選ばれた少なくとも１種のものである請
求項１記載の強誘電体材料。 - 【請求項４】 アクセプタまたはドナーとなり得る元素
として添加された元素が、イオン注入法によって添加さ
れたものであり、かつ該添加量が１元素あたり１０-2重
量％以下である請求項１記載の強誘電体材料。 - 【請求項５】 導電層（Ｍ）、ゲートとして強誘電体薄
膜（Ｆ）および半導体層（Ｓ）を備えた電界効果型トラ
ンジスタ（以下、ＭＦＳＦＥＴという）において、強誘
電体薄膜（Ｆ）が請求項１、２、３または４記載の強誘
電体材料で構成されたことを特徴とするＭＦＳＦＥＴ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15604193A JPH06350100A (ja) | 1993-06-02 | 1993-06-02 | 強誘電体材料および該材料をゲートとして用いたｍｆｓｆｅｔ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15604193A JPH06350100A (ja) | 1993-06-02 | 1993-06-02 | 強誘電体材料および該材料をゲートとして用いたｍｆｓｆｅｔ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06350100A true JPH06350100A (ja) | 1994-12-22 |
Family
ID=15619030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15604193A Pending JPH06350100A (ja) | 1993-06-02 | 1993-06-02 | 強誘電体材料および該材料をゲートとして用いたｍｆｓｆｅｔ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06350100A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6025257A (en) * | 1996-03-13 | 2000-02-15 | Lg Semicon Co., Ltd. | Method for preparing dielectric thin film and semiconductor device using same |
| WO2000049659A1 (en) * | 1999-02-17 | 2000-08-24 | International Business Machines Corporation | Microelectronic device for storing information and method thereof |
| KR100799498B1 (ko) * | 2006-09-15 | 2008-01-31 | 한국과학기술연구원 | 유전체 박막 및 이를 이용한 박막 트랜지스터 |
| CN100421236C (zh) * | 2004-05-28 | 2008-09-24 | 富士通株式会社 | 半导体装置及其制造方法 |
-
1993
- 1993-06-02 JP JP15604193A patent/JPH06350100A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6025257A (en) * | 1996-03-13 | 2000-02-15 | Lg Semicon Co., Ltd. | Method for preparing dielectric thin film and semiconductor device using same |
| WO2000049659A1 (en) * | 1999-02-17 | 2000-08-24 | International Business Machines Corporation | Microelectronic device for storing information and method thereof |
| US6815744B1 (en) * | 1999-02-17 | 2004-11-09 | International Business Machines Corporation | Microelectronic device for storing information with switchable ohmic resistance |
| CN100421236C (zh) * | 2004-05-28 | 2008-09-24 | 富士通株式会社 | 半导体装置及其制造方法 |
| KR100799498B1 (ko) * | 2006-09-15 | 2008-01-31 | 한국과학기술연구원 | 유전체 박막 및 이를 이용한 박막 트랜지스터 |
| WO2008032904A1 (en) * | 2006-09-15 | 2008-03-20 | Korea Institute Of Science And Technology | Dielectric thin film and thin film transistor using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Fina et al. | Epitaxial ferroelectric HfO2 films: growth, properties, and devices | |
| Park et al. | Effect of Zr content on the wake-up effect in Hf1–x Zr x O2 films | |
| CN110165048B (zh) | 具有掺杂的缓冲区的过渡金属氧化物电阻开关式器件 | |
| Vorotilov et al. | Ferroelectric memory | |
| US20210384315A1 (en) | Semiconductor device and forming method thereof | |
| KR20010071697A (ko) | 조성구배강유전체를 가진 강유전체 전계효과트랜지스터 및이것을 제조하는 방법 | |
| US6255121B1 (en) | Method for fabricating ferroelectric field effect transistor having an interface insulator layer formed by a liquid precursor | |
| JP2001511600A (ja) | 層状超格子材料を製造し、かつ酸素に曝さずに層状超格子材料を含む電子装置を作製するための工程 | |
| KR20160034917A (ko) | 강유전체 디바이스 및 그 제조방법 | |
| CN101546773A (zh) | Nand型非易失性半导体存储装置 | |
| US20240172451A1 (en) | Capacitive memory structure, memory cell, electronic device, and methods thereof | |
| US20220352379A1 (en) | Ferroelectric memory devices having improved ferroelectric properties and methods of making the same | |
| Juan et al. | The physical and electrical characterizations of Cr-doped BiFeO3 ferroelectric thin films for nonvolatile memory applications | |
| Kim et al. | Impact of annealing temperature on the remanent polarization and tunneling electro-resistance of ferroelectric Al-doped HfO x tunnel junction memory | |
| US11729992B2 (en) | Nonvolatile memory device and cross point array device including the same | |
| US20040051126A1 (en) | Compositionally engineered CexMnyO3 and semiconductor devices based thereon | |
| JPH06350100A (ja) | 強誘電体材料および該材料をゲートとして用いたｍｆｓｆｅｔ | |
| Park et al. | Notice of Removal: A Novel Metal-Ferroelectric-Insulator-Silicon FET With Selectively Nucleated Lateral Crystallized Pb (Zr, Ti) O 3 and ZrTiO 4 Buffer for Long Retention and Good Fatigue | |
| Kim et al. | Ferroelectric gate field-effect transistors with 10nm thick nondoped HfO 2 utilizing pt gate electrodes | |
| US11610903B2 (en) | Capacitive memory structure, functional layer, electronic device, and methods thereof | |
| Park et al. | Notice of Removal: Quasi-Single-Grain Pb (Zr, Ti) O 3 on Poly-Si TFT for Highly Reliable Nonvolatile Memory Device | |
| JPH0758222A (ja) | 強誘電体材料および該材料をゲートとして用いたｍｆｓｆｅｔ | |
| JP2003060170A (ja) | 酸化物半導体を用いた強誘電体メモリ素子 | |
| KR102081020B1 (ko) | 선택 소자 및 이의 제조 방법 | |
| JPH0794608A (ja) | 強誘電体材料および該材料をゲートとして用いた電界効果型トランジスタ |