KR20010071697A - 조성구배강유전체를 가진 강유전체 전계효과트랜지스터 및이것을 제조하는 방법 - Google Patents

조성구배강유전체를 가진 강유전체 전계효과트랜지스터 및이것을 제조하는 방법 Download PDF

Info

Publication number
KR20010071697A
KR20010071697A KR1020007015071A KR20007015071A KR20010071697A KR 20010071697 A KR20010071697 A KR 20010071697A KR 1020007015071 A KR1020007015071 A KR 1020007015071A KR 20007015071 A KR20007015071 A KR 20007015071A KR 20010071697 A KR20010071697 A KR 20010071697A
Authority
KR
South Korea
Prior art keywords
ferroelectric
thin film
compound
precursor
metal
Prior art date
Application number
KR1020007015071A
Other languages
English (en)
Inventor
아리타코지
파즈드아라우조칼로스A.
Original Assignee
래리 디. 맥밀란
시메트릭스 주식회사
모리 가즈히로
마츠시다 덴시 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 래리 디. 맥밀란, 시메트릭스 주식회사, 모리 가즈히로, 마츠시다 덴시 고교 가부시키가이샤 filed Critical 래리 디. 맥밀란
Publication of KR20010071697A publication Critical patent/KR20010071697A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

비휘발성 비파괴성 판독 강유전체FET메모리(10, 40, 60, 80, 100, 110, 120, 130, 160)는 반도체기판(19), 강유전체기능구배체("FGM")박막(26, 50, 70, 90, 20, 140, 170), 및 게이트전극(30)으로 이루어진다. 제1기본실시형태에 있어서, 강유전체 FGM박막(26, 50, 70, 90, 20, 140, 170)은 강유전체화합물 및 유전체화합물을 함유한다. 유전체화합물은 강유전체화합물보다 낮은 비유전율을 가진다. 박막내에 강유전체 화합물의 농도구배가 있다. 제2기본실시형태에 있어서, FGM박막(26, 50, 70, 90, 20, 140, 170)은, 강유전체화합물의 조성구배가 자유로운 히스테리시스거동으로 되는 기능구배 강유전체("FGF")이다. FGF박막의 자유로운 히스테리시스거동은 강유전체FET메모리의 확대된 메모리윈도우와 관계가 있다. FGM박막(26, 50, 70, 90, 20, 140, 170)은 액체소스MOD방법을 사용해서 형성하는 것이 바람직하고, 멀티소스 CVD방법도 바람직하다.

Description

조성구배강유전체를 가진 강유전체 전계효과트랜지스터 및 이것을 제조하는 방법{FERROELECTRIC FIELD EFFECT TRANSISTOR HAVING COMPOSITIONALLY GRADED FERROELECTRIC MATERIAL AND METHOD OF MAKING THE SAME}
[발명의 배경]
1. 발명의 분야
본 발명은 강유전체 전계효과 트랜지스터에 관한 것으로, 더 상세하게는 이러한 트랜지스터를 이용하는 강유전체메모리 및 이러한 트랜지스터 및 메모리를 제조하는 방법에 관한 것이다.
2. 문제점의 기술
적어도 1950년대 이래, 실용적인 강유전체메모리를 만들 수 있으면 비교적 낮은 전압에서 작동할 수 있는 빠르고, 치밀하고, 비휘발성의 메모리를 얻을 수 있다는 것이 알려져 있다. 올란도 오시엘로 등의 "강유전체메모리의 물리학"(Physics Today, July 1990. pp. 22-27)을 참조하라. 오늘날 탐색되는 강유전체메모리의 주요 형식은 비휘발성 강유전체 랜덤엑세스메모리 또는 NVFRAM이다. NVFRAM의 결점은, 그것을 판독하는 공정에 있어서, 그것이 가진 정보가 파괴되며, 따라서 판독기능에는 재기록기능이 수반되어야한다는 것이다. 일반적으로 재기록이 수반되는 파괴적인 판독은 2개의 트랜지스터 및 2개의 어패시터("2T-2C")를 가진 메모리를 작동시키는 것이 필요하며, 이것은 제조코스트의 증가는 물론,전체 회로밀도 및 효율을 감소시킨다.
그러나, 적어도 40년동안, 메모리소자가 단일 강유전체 전계효과트랜지스터 ("FET")인 비휘발성, 비파괴성 판독("NARO")메모리를 설계해서, 종래의 2T-2C 동작의 복잡성의 적어도 일부의 감소가 가능한 것이 요구되어 왔다.
슈-야우의 "새로운 강유전체 메모리소자, 금속-강유전체-반도체 트랜지스터"(IEEE Trasacyions On Electron Devices, pp. 499-504, August 1974);에스.와이.우의 "금속-강유전체-반도체 트랜지스터의 메모리 보존 및 스위칭거동"(Ferroelectrics, Vol. 11, pp. 379-383, 1976); 및 제이. 알. 스코트, 씨. 에이. 파즈 드 아라우조, 및 엘. 디. 맥밀란의 "집적 강유전체"(Condensed Matter News, Vol. 1, No. 3, pp. 15-20, 1992)를 참조하라.
우(Wu)의 얼리소자에서 측정된 강유전체메모리 효과는 장수명의 2 상태효과라기보다 일시적인, 단일 상태 효과이기 때문에 이 효과는 강유전체 스위칭으로 인한 효과라기 보다 차지인젝션효과라고 믿어진다.
이 기술에서 공지된 구성은 강유전체 산화물이 반도체기판 상에 형성되고, 금속게이트전극이 강유전체 산화물 위에 위치하는, 소위 금속-강유전체-반도체 FET("MFS-FET")이다. PZT등의 강유전체박막이 실리콘 등의 반도체기판 상에 직접 형성되면 고누설전류, 저유지시간 및 피로가 일반적인 문제가 된다. 이것의 일부가 강유전체산화물과 실리콘 사이의 불량한 인터페이스의 결과라는 것이 이 기술에서 일반적으로 믿어지고 있다. 불량한 인터페이스는 결정격자를 가진 결정강유전체산화물과 실리콘이 열계수와의 부적합의 결과일 수 있다.
또한, 강유전체산화물의 박막이 트랜지스터게이트의 게이트산화물층과 직접접촉할 때 그 분극을 전환하기 위하여 강유전체박막에 충분한 전압을 인가하는 것이 어렵다. 강유전체박막과 게이트산화물은 직렬로 접속된 2개의 커패시터로 볼수 있다. 강유전체박막의 비유전율(통상 100-1000)은 전형적인 게이트산화물의 비유전율(통상 약 3-5)보다 훨씬 높다. 그 결과, 전압강화의 대부분은 저비유전율 물질에 발생하며, 강유전체박막의 분극을 전환하기 위해서는 특히 높은 동작전압이 필요하다. 이에 의해 회로내의 게이트산화물 및 다른 물질의 전기적 브레이크다운이 일어날 수 있다. 또한, 3-5볼트를 초과하는 높은 동작전압에 의해 이 소자는 종래의 집적회로기술에 부적합하게 된다.
인터페이스의 문제점을 감소시키기 위해서 CeO2 또는Y2O3등의 절연산화물층이 강유전체층 및 게이트의 퇴적 전에 반도체기판 상에 스퍼터퇴적되는 구성이 고안되어 있다. 이와같은 구성을 이 기술에서 금속-강유전체-절연체-반도체 FET("MFIS-FET")라 호칭된다.
최근, 진강유전체메모리거등을 표시하는 것처럼 보이는 MFIS-FET소자가 보고되었다. 타다히코 히라이 등의 "금속/강유전체/절연체/CeO2버퍼층을 가진 반도체구조"(Japan Journal of Applied Physics, Vol. 33, Part 1, No.9B,pp. 5219-5222, September 1994); 타다히코 히라이 등의 "금속/강유전체/절연체/CeO2버퍼층을 가진 반도체구조의 특성"(Japan Journal of Applied Physics, Vol. 34, Part 1, No.8A,pp. 4163-4166, August 1995); 김영태 등의 "금속 강유전체 절연체 반도체전계효과 트랜지스터에 대한 PT/SrBi2Ta2O9/CeO2/SiO2/Si구조의 메모리 윈도우"(Applied Physics Letters, Vol. 71, No. 24, 15 December 1997, pp. 3507-3509); 및 종 문 등의 미국특허 제 5,744,374 호(1998. 4. 28.발행)를 참조하라. 이 기판과 강유전체 박막 사이의 실리콘기판 상에 위치한 절연층이 강유전체-반도체 인터페이스에 의해 발생한 문제점을 해소한다고 생각된다.
절연층의 사용에 의해 MFIS-FET와 다른 구조적으로 관련된 메모리의 인터페이스문제점이 해소된다하더라도 강유전체의 분극을 전환하기 위한 불충분한 전압의 문제점은 존속한다. 관련된 문제점은 많은 종래의 강유전체의 분극차지가 신뢰성있는 메모리동작을 위해 불충분하다는 것이다. 강유전체의 분극차지는 2진 비트의 정보를 기억함에 있어서 강유전체의 적당한 기능을 위해 필요하다. 분극차지는 강유전체 커패시터의 표준 어패시턴스-전압측정시 뒤쪽 및 앞쪽 스위프 사이의 최대전압차의 측정에 의해 산출된 임계전압시프트, 또는 "메모리윈도우", △V, 로서 표시할 수 있다. 종래기술의 강유전체 FET 소자에서 측정된 메모리윈도우는 보통 1볼트미만이며, 이에의해 이 메모리소자는 바랍직하지 않은 분극전환과 신뢰할 수 없는 정보기억을 행하게 된다.
해결수단
본 발명은 신균한 강유전체 비파괴성 판독("NDRO")메모리소자, 및 이러한 메모리소자를 제조하는 방법을 제공함으로써 상기한 문제점을 해결한다.
본 발명의 소자는 강유전체 기능 구배체("FGM"), 또는 기능계조체의 박막을가진 강유전체 FET이다. 본 발명의 제1 기본실시형태에 있어서, FGM박막은 강유전체화합물 및 유전체화합물을 함유하며, 상기 유전체화합물은 상기 강유전체화합물보다 낮은 비유전율을 가진다. 강유전체 FGM박막은 FGM박막의 영역 사이에 강유전체화합물의 몰농도구배를 가진 것을 특징으로 하고 있다. 이 이 농도구배는 완만할 수도 있으며, 또는 계단모양일 수도 있다. 전형적으로는, 통산 강유전체화합물의 구배의 방향과 반대되는 의미에 있어서, 강유전체 FGM박막에는 유전체화합물의 농도구배도 있다. 기능구배의 결과, 강유전체 FGM박막의 전체의 비유전율은 유전체화합물이 없었을 경우보다 낮다. 따라서, 분극을 전환하는데 사용할 수 있는 강유전체 FGM박막의 사용가능한 전압강하는 상당히 커진다. 그러나, 동시에 강유전체 FGM박막의 강유전체 특성은 잔존한다. 따라서, 이 제 1기본실시형태에 있어서, 강유전체 FGM박막을 포함하는 강유전체 FET는 강유전체 비휘발성 NDRO메모리로서만 기능한다.
이 제1 기본실시형태에 있어서, 유전체화합물의 농도가 강유전체 FGM박막과 강유전체 FET의 반도체기판과의 계면 근방에서 높다면 유전체화합물도 계면절연체로서 기능해서, 일부 강유전체화합물, 예를 들면 강유전체금속산화물이 실리콘 등의 반도체기판에 매우 접근했을 때 발생하는 계면문제를 감소시킨다.
본 발명의 제 2기본실시형태에 있어서, FGM박막은 기능구배 강유전체 ("FGF"), 또는 기능계조강유전체, 박막이다. FGF박막에 있어서, 복수의 강유전체화합물의 농도는 박막 전체에 걸쳐 변화한다. 전형적으로는, 유사한 결정구조를 가진 화합물의 클라스에 있어서의 복수의 강유전체화합물의 몰농도는 FGF박막 전체에 걸쳐 변화한다. 여러 가지 화합물의 변화하는 농도는 박막 전체에 걸친 하나 이상의 형식의 금속의 상대량의 변화의 결과이다. 예를 들면, FGF박막은 일반화된 화학량론식 Sr Bi2(Ta1-XNbX)2O9(여기서, X는 0≤X≤1의 범위에서 변화할 수 있다.)에 대응하는 상대몰비율로 금속형식 스트론튬, 비스무트, 탄탈 및 니오브를 함유할 수 있다. 일반화된 화학량론식은 유사한 결정구조를 가진 강유전체 층형상 초격자체 화합물의 클라스를 표시한다. X의 값의 변화에 대응하는 탄탈 및 니오브의 농도구배는 강유전체화합물의 기능구배를 표시한다. 용어 "금속의 형식" 및 유사한 용어는 화학원소의 주기율표로부터의 화학원소에 대응하는 원자의 형식을 나타낸다. 예를 들면, 티탄, 지르코늄, 탄탈, 니오브 및 란탄은 5개의 상이한 형식의 금속이다. FGM박막이 FGF박막인 본 발명에 의한 강유전체 FET는 종래의 강유전체를 가진 강유전체 FET메모리보다 큰, 분극차지를 위한 메모리윈도우, △V,을 가진다.
본 발명의 강유전체화합물은 티타네이트(예를들면, BaTiO3,SrTiO3, PbTiO3, PbZrTiO3) 또는 니오베이트(예를들면, KNbO3)등의 ABO3형 금속산화물 퍼로브스카이트, 바람직하게는 층형상초격자화합물을 포함하지만, 그에 한정되지 않는 적당한 강유전체의 군으로부터 선택될 수 있다.
FGM박막을 제조하기 위한 본 발명의 방법은 기능구배를 형성하기 위하여 복수의 전구물질용액을 기판에 연속해서 도포하는 공정을 포함한다. 전구물질용액속의 금속의 형식의 상대농도는 소정의 기능구배에 따라서 변화한다.
본 발명에 의하면, 강유전체 FGM박막은 집적회로에 박막을 형성하기 위한 어떤 기술을 사용해서 형성할 수 있다. 바람직하게는, 박막퇴적의 금속유기분해 ("MOD")기술에 적합한 금속유기전구물질이 사용된다. MOD방법은 전구물질농도의 편리하고 정확한 제어를 가능하게 한다. 바람직하게는, 멀티소스 화학증착 ("CVD")방법이 사용된다. 본 발명의 바람직한 방법에 있어서, 기판에 도포되는 최종전구물질 혼합물에 대한 개별적인 전구물질흐름의 질량유량은 강유전체 FGM박막의 기눙구배를 형성하기 위하여 퇴정공정 중에 개별적으로 정확하게 변화한다.
바람직한 실시형태에 있어서, 기판과 FET게이트 사이에는 기록바이어스가 인가된다.
바람직하게는, 셀은 소스와 드레인 전체에 걸쳐 전압차가 존재할 때 소스/드레인 전류를 감지함으로써 판독된다.
본 발명은 보다 단순하고 훨씬 더 치밀한 강유전체메모리를 제공할 뿐만 아니라, 용이하게 제조할 수 있는 강유전체메모리도 제공한다. 본 발명의 다수의 다른 특징 목적 및 이점은 첩부도면과 관련된 다음 설명으로부터 명백하게 될 것이다.
도1은, 강유전체 FGM박막의 강유전체화합물의 몰농도구배가 아래쪽 방향으로 부인, 본 발명에 의한 강유전체 FET메모리의 일부의 단면도;
도2는, 강유전체 FGM박막의 강유전체화합물의 몰농도구배가 박막의 바닥으로부터 위쪽 방향으로 정이고, 그리고 위쪽으로 가는 박막의 중간으로부터 부가 되는, 본 발명에 의한 강유전체 FET메모리의 일부의 단면도;
도3은, 강유전체 FGM박막의 강유전체화합물의 몰농도구배가 박막의 바닥으로부터 위쪽 방향으로 부이고, 그리고 박막의 중간으로부터 위쪽방향으로 정이 되는, 본 발명에 의한 강유전체 FET메모리의 일부의 단면도;
도4는, 반도체기판 상에 게이트산화물층이 위치하고, 게이트산화물 상에 게이트산화물층이 위치하는,MFIS-FET를 표시하는 도면;
도5는, 게이트산화물층 상에 부유전극이 위치하는, 금속-강유전체-금속-반도체("MFMS")FET메모리를 표시하는 도면;
도6은, 게이트산화물 위, 부유전극 밑에 점착층이 위치한 것을 제외하고는, 도5와 유사한 실시형태를 표시하는 도면;
도7은, 강유전체 FGM박막이 반도체기판의 게이트산화물 위에 직접 위치하고, 강유전체화합물의 몰농도구배가 박막의 최상부로부터 아래쪽 방향으로 부인, MFS-FET메모리를 표시하는 도면;
도8은, 강유전체 FGM박막이 반도체기판의 게이트산화물 위에 직접 위치하고 또한 5개의 측방영역을 가지며, 강유전체화합물의 몰농도구배가 박막의 최상부로부터 측방영역들 사이에서 아래쪽 방향으로 부이고, 유전체화합물의 농도구배가 아래쪽 방향으로 정인, MFS-FET메모리를 표시하는 도면;
도9는, 강유전체 FGM박막이 FGF박막이고 또한 반도체기판의 게이트산화물 위에 직접 위치하고 또한 5개의 측방영역을 가지며, 측방영역들 사이에 2개의 형식의 금속의 몰농도구배가 있는 MFS-FET메모리를 표시하는 도면;
도10은 도7의 강유전체 FET메모리에 대한 등가 회로를 표시하는 도면:
도11은 강유전체박막의 도7에 있어서의 분극상태 및 임의로 선택된 2진 "1"상태에 대한 게이트영역의 결과적인 전자상태를 표시하는 도면;
도12는 강유전체박막의 도7에 있어서의 분극상태 및 "0"상태에 대한 게이트영역의 결과적인 전자상태를 표시하는 도면;
도13은 강유전체 FET메모리를 제조하기 위한, 일반화된 액체소스 퇴적공정의 스텝을 표시하는 플로우차트;
도14는 본 발명의 강유전체 FET의 강유전체 FGM박막을 제조하는, 일반화된 안개화퇴적장치의 다이어그램;
도 15는 본 발명에 의한 강유전체 FGM박막을 가진 강유전체FET를 형성하기 위한, 일반화된 알개화 퇴적장치의 프로세스플로우시트:
도16은 본 발명에 의한 강유전체 FET의 강유전체 FGM박막을 형성하기 위한, 일반화된 CVD장치의 다이어그램;
도17은 본 발명에 의한 강유전체 FGM박막을 가진 강유전체 FET를 형성하기 위한, 일반화된 CVD공정의 프로세스플로우시트;
도18은 강유전체 화합물이 스트론튬 비스무트 탄탈레이트이고, 유전체화합물, ZrO2,이 위쪽 방향으로 정의 농도구배를 가지는, 본 발명에 의한 액체 스핀온 방법에 의해서 형성된, 시험적인 강유전체 FGM박막의 개량도;
도19는, 강유전체 화합물이 스트론튬 비스무트 탄탈레이트이고, 유전체화합물, ZrO2, 이 위쪽 방향으로 부의 농도구배를 가지는, 본 발명에 의한 액체스핀온 방법에 의해 형성된, 시험적인 강유전체 FGM박막의 개략도;
도20은 유전체화합물, ZrO2,만으로 이루어지는, 시험적인 박막의 개략도;
도21-24는 스트론튬 비스무트 탄탈레이트("SBT") 및 ZrO2용 전구물질로 만들어지지만, 본 발명에 의한 기능구배는 없는 시험적인 박막의 개략도;
도25는 강유전체 화합물, SBT, 만으로 이루어진 시험적인 박막의 개략도;
도26은 본 발명에 의해서 제조된 강유전체 FGM박막의 종래의 결정 X선분석의 결과를 표시하는 도면;
도27은 강유전체화합물, SBT, 및 유전체화합물, ZrO2, 용 전구물질의 혼합물로부터 만들어지지만, 기능구배는 없는 박막의 종래의 결정X선 분석의 결과를 표시하는 도면;
도28은 본 발명에 의한 강유전체 FGM박막에 인가된 전압의 함수로서의 상대 비유전율의 그래프;
도29는 최상부전극에 전압이 인가되었을 때 FGF커패시터에서 측정된 히스테리시스의 그래프로서 인가전압이 5V에서 10V로 증가함에 따라서 분극차지가 위쪽으로 이동하는 것을 표시하는 그래프;
도30은 바닥전극에 전압이 인가되었을 때 도29의 FGF커패시터에서 측정된 히스테리스스커브의 그래프로서, 인가전압이 5V에서 10V로 증가함에 따라서 분극차지가 아래쪽으로 이동하는 것을 표시하는 그래프;
도31은 최상부전극에 전압바이어스가 인가되었을 때 도29-30의 FGF커패시터에 있어서 -5V∼+5V의 바이어스로 1MHz에서 측정된 작은 신호커패시턴스대 전압("C∼V")의 결과를 표시하는 도면;
도32는 바닥전극에 전압 바이어스가 인가되었을 때 도29-31의 FGF커패시터에 있어서 -5V∼+5V의 바이어스로 1MHz에서 측정된 작은 신호커패시턴스대 전압 ("C∼V")의 결과를 표시하는 도면;
도33은 최상부전극에 바이어스전압이 인가되었을 때 층형상 초격자체를 함유하는 MFM커패시터에 있어서의 히스테리시스커브를 표시하는 도면으로서, 인가전압이 증가함에 따라서 분극차지가 아래쪽으로 이동하는 것을표시하는 도면;
도34는 바닥전극에 바이어스전압이 인가되었을 때 도33의 MFM커패시터에 있어서의 히스테리시스커브를 표시하는 도면으로서, 인가전압이 증가함에 따라서 분극차지가 위쪽으로 이동하는 것을 표시하는 도면;
도35는 도33-34의 커패시터와 유사한 MFM커패시터의 바닥전극이 MFM-MIS 시리즈회로에 있어서의 MIS의 금속전극에 접속되었을 때의 C-V커브를 표시하는 도면: 및
도36은 도35의 MFM커패시터의 최상부전극이 MIS의 금속전극에 접속되었을 때의 C-V커브를 표시하는 도면이다.
(바람직한 실시형태의 상세한 설명)
1. 도입
기능구배체("FGM") (기능계조체로도 알려짐)는 일반적으로 적어도 하나의 특정한 화학종의 농도가 이 물질의 한 영역으로부터 다른 영역으로 변화하는 물질이다. 이 화학종은 화학 원소 또는 화합물일 수도 있다. 농도 및 농도구배는 농도구배가 없는 물질보다 하나 이상의 기능적인 이점을 달성하기 위하여 어느 정도 조절된다. 따라서, 용어 "기능구배"는 화학종의 농도구배가 유사한 농도구배가 없는 물질에 비해 기능적인 이점을 초래하는 물질을 나타낸다. 이 물질의 한 영역으로부터 다른 영역으로의 농도의 변화율, 즉 농도구배는 완만하거나 분리된 계단형태로 되어 있을 수도 있다. 이 구배는 또는 균일하거나 불균일할 수도 있으며, 또는 공간적으로 증가하거나 감소할 수 있다. 집적회기술의 박막의 농도구배는 전형적으로 수직방향으로 배향되며, 여기서 수직방향은 반도체웨이퍼표면의 평면에 대해 수직인 방향이다. FGM박막에 있어서, 완만한 기능농도구배는 확산에 의해 달성될 수 있으며, 즉 화확종의 고농도는 이 물질의 한 영역에 퇴적된 후, 이 화학종은 이 물질이 다른 영역으로 확산돤다. 본 발명의 바람직한 방법에 있어서, 농도구배는, 액체전구물질의 조성을 바꾸고, 이어서 이 액체전구물질을 기판에 도포하고, 그리고 이 기판을 처리해서 고체 강유전체 FGM박막을 형성함으로써 달성된다.
본 발명의 제1의 기본적인 실시형태에 있어서 FGM박막의 강유전체 화합물 및 유전체화합물 양쪽의 농도는 반도체웨이퍼 평면에 대해 수직방향으로 변화한다. 따라서, FGM박막 내에 2개의 농도구배가 존재한다. 이 화합물 중의 하나의 구배는 위쪽방향으로 정이며, 다른 쪽 화합물의 구배는 위쪽방향으로 부이다. 제2의 기본 실시형태에 있어서, 유사한 결정구조를 가진 강유전체 화합물을 형성하기 위한 상대몰비율로 다른 화학원소와 함께 존재하는 하나 이상의 금속원자의 농도구배가 있다. 이러한 FGM박막은 기능구배강유전체("FGF") 박막이다.
본 발명의 FGM박막의 측방영역은 무한소의 또는 유한한 두께를 가진 영역이며, 이 영역에서 측방향은 수평방향의 평면, 즉 반도체 웨이퍼면과 평행한 평면이며, 또한 이 영역에서 화학종의 농도는 균일하다. 본 발명의 FGM은 2개의 측방영역을 가지는 것이 가능해서, FGM박막의 화학조성이 한 영역에서 제2영역으로 계단식으로 급격하게 변화하도록 되어 있다. 이러한 구조는, 소정의 조성을 가진 전구물질이 유한한 두께를 가진 한 측방영역을 형성하기 위하여 사용된 후, 제2조성을 가진 전구물질이 제2측방영역을 형성하기 위하여 사용될 때 얻어진다. 더 전형적이고 바람직한 FGM박막은 2개 이상의 측방영역, 바람직하게는 수직방향의 FGM박막의 농도구배가 완만한 영역으로 이루어진다. 이 완만한 농도구배는 액체전구물질의 혼합물을 사용해서 박막을 퇴적함으로써 달성되고, 여기서 이 혼합물 내의 여러 가지 개별적인 전구물질의 상대농도는 점차적으로 변화한다.
전형적으로, FGM박막의 측방영역을 형성하기 위하여 사용되는 최종 액체전구물질은 복수의 고체 화합물을 형성하는 전구물질화합물을 함유하며, 형성된 측방영역의 정확한 고체구조는 일반적으로 절대적인 확실성을 가지고 알 수는 없다. 이것은 몇 개의 고체화합물이 상이한 결정구조를 가진다면, 예를 들면 강유전체SrBi2A2O9용 전구물질이 유전체 ZrO2용 전구물질과 혼합될 때 특히 사실이다. 예를 들면, 한 특정한 화합물의 전구물질화합물이 최종전구물질의 전체 몰농도의 90% 이상이 될 정도로 우위를 점한다면, 그 구조는 몇몇 경우에 도펀트를 함유하는 주된 화합물처럼 보일 수도 있다. 그러나. 최종 전구물질이 현저한 비율의 복수의 화합물을 포함한다면, 그 결정구조는 분명하지 않다. 측방영역은, 전구물질들에 대응하는 복수의 화합물의 결정입자가 산재되거나, 혹은 다른 예기치 않은 화합물, 결정구조체 및 비정질체를 초래할 수 있는 헤테코구조체로 이루어질 수 있다. 이에 대해서, 최종전구물질이 유사한 결정구조를 가진 화합물을 형성하는 전구물질 화합물을 함유하면, 형성된 측방영역은 단일의 공지된 형식의 결정구조체로 이루어지기 쉽다. 예를 들면, 최종 전구물질이 일반화된 화학량론식 PbZr0.6Ti0.4O3에 대응하는 상대비율로 금속원자를 함유하는 전구물질화합물을 함유한다면, 측방영역은, B사이트의 60%가 지르코늄원자에 의해 점유되고, B사이트의 40%가 티탄원자에 의해 점유되는 ABO3형 퍼로브스카이트를 위한 균질의 결정구조체로 이루어질 것이다. 어떤 경우에도, 통상 FGM박막의 각 측방영역의 결정분석만이, 존재하는 실제의 분자 및 결정구조를 검증할 수 있다. 그럼에도 불구하고, 본 명세서에 있어서, 측방영역의 조성은 화합물의 화학량론식에 의해 표시되는 금속원자의 상대몰비를 참조해서 기재할 수 있으며: 또는 명확화를 위해서 측방영역은 사용되는 전구물질에 대응하는 1개 또는 수개의 분자 화합물로 이루어지는 것으로서 기재할 수 있다. 형성된 물질의 화학량론식과 전구물질 제제는 확실하지만, 그러나, 상기 설명된 바와 같이, 소정의 측방영역이라고 호칭된 화합물의 실제존재는 반드시 확실한 것은 아니다.
본 발명에 의한 강유전체 FET는 반도체기판, 강유전체 FGM박막, 및 게이트전극으로 구성된다. 일실시형태에 있어서, 강유전체 FGM박막은 강유전체화합물과 유전체화합물을 함유하며, 여기서 유전체 화합물은 강유전체 화합물보다 낮은 비유전율을 가진다.
또한, 강유전체 FGM박막은 적어도 2개의 측방영역, 제1측방영역 및 제2측방영역을 가진다. 제1측방영역은 제1몰농도의 강유전체화합물을 함유하며, 제2측방영역은 제2몰농도의 강유전체화합물을 함유한다.
2개의 측방영역의 각각의 강유전체화합물의 몰농도는 강유전체 FGM물질에서 0이 아니어야 한다. 2개 이상의 측방영역이 있다면, 이들 측방영역 중의 하나는 0의 농도를 가질 수 있다. 제1측방영역은 제1몰농도의 유전체화합물을 함유하며, 제 2측방영역은 제 2몰농도의 유전체화합물을 함유한다. 2개의 측방영역의 각각의 유전체화합물의 몰농도는 유전체 FGM물질에서 0이 아니어야 하며, 2개 이상의 측방영역이 있더라도 하나는 0의 농도를 가질 수 있다. 즉 용어 FGM은, 한 층이 강유전체이고 다른 층이 유전체이고 강유전체가 아닌 2개의 층구조로 해석되어서는 안된다. 이것은 또한 2개의 층의 강유전체가 관계가 없는 구조로 해석되어서도 안된다. 전형적으로, 제1측방영역의 강유전체 화합물의 몰농도는 제1측방영역의 유전체화합물의 몰농도보다 크다. 또한, 제1측방영역의 강유전체화합물의 몰농도는 제2측방영역의 강유전체화합물의 몰농도보다 크다. 따라서, 제1측방영역으로부터 제2측방영역까지 강유전체화합물의 부의 농도구배가 있다. 본 발명의 강유전체 FGM박막에 있어서, 유전체 화합물의 몰농도의 구배는, 제2측방영역의 유전체화합물의 몰농도가 제1측방영역의 유전체 화합물의 몰농도보다 크도록 제1측방영역과 제2측방영역 사이에 존재한다. 따라서, 제1측방영역으로부터 제2측방영역까지 유전체화합물의 정의 농도구배가 있다. 흔히, 강유전체화합물은 제2측방영역 내에 존재하고, 유전체화합물은 제1측방영역 내에는 거의 존재하지 않는다. 전형적으로, 제2측방영역의 유전체화합물의 몰농도는 제2측방영역의 강유전체화합물의 몰농도보다 크다. 흔히, 강유전체화합물은 제2측방영역에는 거의 존재하지 않는다. 마찬가지로, 유전체화합물은 자주 제2측방영역에 거의 존재하지 않는다. "거의 존재하지 않는다"는 것은 1%미만이 상대 몰농도를 의미한다.
강유전체화합물 및 유전체화합물의 물농도는 통상 고체강유전체 FGM박막의 특정 측방영역의 상대몰비 또는 백분율로서 개념화되고 표시되며; 예를 들면, "80몰%강유전체화합물과 20몰%유전체화합물로 이루어진 측방영역"으로서 표시된다. 마찬가지로, FGM박막의 특정측방영역을 형성하는 최종액체전구물질은 통상 특정 몰농도, 예를 들면, "0.1M", 몰%조성, 예를 들면, "80%강유전체 및 20%유전체"를 가진 것으로서 기재된다. 위에서 설명한 바와 같이, 본 발명에 의한 강유전체 FGM박막은 2개 이상의 측방영역으로 이루어지며, 그 각각에서 구성화학종의 농도는 균일하다. 본 발명의 제 1기본실시형태의 주요특징은 한 측방영역으로부터 다음 측방영역으로 적어도 하나의 화학종, 강유전체화합물의 농도구배가 있다는 것이다.
본 발명의 강유전체화합물은, 티타네이트(예를 들면, BaTiO3, SrTiO3, PbTiO3, PbZrTiO3) 또는 니오베이트(예를 들면, KNbO3) 등의 ABO3형 금속산화물퍼로보스카이트, 바람직하게는 층형상초격자화합물을 포함하는 적절한 강유전체의 군으로부터 선택될 수 있으나, 이에 한정되지는 않는다. 미국특허 제 5,519,234호 (1996. 5. 21. 발행)는 스트론튬 비스무트탄탈레이트(SBT) 등의 층형상초격자화합물은 종래의 최상의 재료에 비해 강유전체적용물에 있어 우수한 특성을 가지며 또한 높은 비유전율과 낮은 누설전류를 가진다는 것을 개시하고 있다.
층형상초격자체는 일반적으로 다음 식(1)로 요약된다.
여기서
A1, A2,…Aj는 스트론튬, 칼슘, 바륨, 비스무트, 납 등의 원소인, 퍼로브스카이트형 구조의 A사이트원소를 표시하며; S1, S2…Sk는, 통상 비스무트이지만, 이트륨, 스칸듐, 란탄, 안티모니, 크로뮴, 탈륨, 및 +3의 원자가를 가진 다른 원소 등의 물질일 수도 있는 초격자발생기원소를 표시하며; B1, B2…Bl은 티탄, 탄탈, 하프늄, 텅스텐, 니오브, 지르코늄 등의 원소인 퍼로브스카이트형 구조의 B사이트원소를 표시하며; Q는, 일반적으로 산소이지만, 불소, 염소 및 이들 원소의 혼성물, 즉 산불화물, 산염화물 등의 다른 원소일 수도 있는 음이온을 표시한다. 식(1)의 위첨자는 관련 원소의 원자가를 표시한다. 예를 들면, Q가 산소이면 q=2이다. 아래첨자는 물질의 몰수를 화합물의 몰로, 또는 단위셀의 항으로, 원소의 원자의 수를 평균해서 단위셀로 표시한다. 이 아래첨자는 정수이거나 분수일 수 있다. 즉 식(1)은 이 물질전체에 걸쳐 균일하게 변화할 수 있는 경우를 포함하며, 예를 들면 SrBi2(Ta0.75N0.25)2O9에 있어서, B사이트의 75%는 탄탈원자에 의해 점유되고, B사이트의 25%는 니오브원자에 의해 점유된다. 화합물내에 하나의 A사이트원소만 있으면, 이것은 "A1"원소로 표시되고, W2…Wj는 모두 0과 같다. 화합물내에 하나의 B사이트원소만 있으면, 이것은 "B1"원소로 표시되고, y2…y1는 모두 0과 같으며, 또한 초격자발생기원소에 대해서도 마찬가지이다. 본 발명은 사이트와 초격자발생기의 어느 하나가 다중원소를 가질 수 있는 경우를 포함하고자 하기 때문에 식(1)이 더 일반적인 형태로 쓰여지더라도, 하나의 A사이트원소, 하나의 초격자발생기원소, 및 하나나 둘의 B사이트원소가 있는 것이 통상의 경우이다. Z의 값은 다음 방정식(2)로부터 얻어진다.
식(1)은 미국특허 제 5,519,234호(1996. 5. 21.발행)에 기재된 모두 3개의 스몰렌스키형 화합물을 포함한다. 층형상초격자체는 식(1)에 맞출수 있는 모든 물질을 포함하지 않지만, 자신들을 명확한 교호층을 가진 결정구조로 자발적으로 형성하는 것들만을 포함한다. 특정 층형상초격자체는 높은 분극률, 높은 내피로성, 낮은 누설전류, 낮은 점착성 및 적당한 보자전압치 등의, 종래의 비휘발성메모리응용물에 적합한 특성을 가진다. 그러나, 층형상초격자체의 350-400의 높은 비유전율은 강유전체FET메모리에 대해 상기한 스위칭문제를 일으킨다. 본 발명의 제 1기본실시형태의 구성 및 그것을 제조하기 위한 본 발명 방법은 강유전체 FGM박막의 전체의 비유전율을 감소시킨다.
본 발명의 제 2기본실시형태에 있어서, 강유전체의 조성은 측방영역 사이에서 변화한다. 이러한 형식의 FGM박막을 FGF박막이라 한다. 제 1실시형태의 FGM박막에 대해서, 낮은 비유전율을 가진 화합물의 존재는 확대된 메모리윈도우, △V,의 기능적 이점을 달성하는데 필요치 않다. FGF박막의 기능농도구배는 측방영역 사이의 강유전체화합물의 농도의 변화율이다. 전형적으로, 유사한 결정구조를 가진 복수의 강유전체화합물의 상대농도는 한 금속원소의 다른 원소에 대한 치환의 결과로서 측방형역 사이에서 변화한다. 예를 들면 PbZrO3와 PbTiO3의 양쪽은 유사한 ABO3형 결정구조를 가진다. 측방영역을 형성하기 위하여 사용된 최종 전구물질이 PbZr0.6Ti0.4O3에 대응하는 상대몰농도를 지닌 금속을 가진 전구물질화합물을 함유한다면, 측방영역의 물질은 2개의 분자화합물을 함유하는 ABO3형 결정구조로서 볼 수 있다. 결정분자의 60%는 PbZrO3이고, 40%는 PbTiO3이다. 금속원자의 농도가 측방영역 사이에서 변화함에 따라서 강유전체화합물의 농도가 변화한다. 상기의 예에 있어서, PbZr0.7Ti0.3O3에 대응하는 상대몰농도를 가진 전구물질이 다른 측방영역을 형성하는 데 사용되면 이 측방영역은 70%PbZrO3와 30%PbTiO3를 함유하는 ABO3형 결정구조로서 볼 수 있다. 따라서, FGF박막은 측방영역 사이에 2개의 화합물 PbZrO3및 PbTiO3의 기능구배가 있는 물질로서 볼 수 있다. 또는 상기 (1)식에서 제안한 바와 같이, PbZr0.6Ti0.4O3를 함유하는 측방영역은, 상기 식에 표시한 바와 같이 Zr 및 Ti원자가 B사이트를 점유하는 단일 화합물로서 볼 수 있으며, PbZr0.7Ti0.3O3를 함유하는 측방영역은 다른 단일 화합물로서 볼 수 있다. 이러한 관점에서 기능구배는 측방영역 사이에서 Zr원자 및 Ti원자의 농도의 조성구배로서 볼 수 있다. 기능적 구배는 또한 측방영역사이의 하나나 수개의 화합물의 농도의 변화율로서 볼 수 있다. FGF박막은 자유로운 히스테리시스거동에 특징이 있다. FGF박막의 잔존분극 및 다른 전자특성은, 화학적 조성이 변화하지 않은 균질의 강유전체박막의 전자특성과는 다르다. 여기서, '자유로운(unconventional)'은 강유전체기술에서 종래의 의미로 사용되며, 즉 이것은 히스테리시스커브가 인가전압의 크기에 따라 시프트하고, 이 시프트의 방향이 강유전체의 배향에 의존한다는 것을 의미한다. 예를 들면, 마크 브레이지어 및 M.맥엘트레시의 "조성적으로 계조된 Pb(Zr, Ti)O3박막의 자유로운 히스테리시스거동"(Applied Physics Letters, Vol. 72, No.9, 2 March 1998)를 참조하라.
본 발명에 의한 FGF박막의 전자특성은 개선된 강유전체 FET메모리를 만드는데 유용하다. FGF박막을 포함하는 강유전체 FET의 메모리윈도우는 균일한 조성을 지닌 종래의 강유전체박막을 가진 강유전체 FET의 메모리윈도우보다 크다. 이 발명전에 FGM박막은, 일반적으로, 그리고 FGF박막은, 특히, 강유전체 FET소자에 개선되고 확대된 메모리윈도우를 구비하고 있다는 것은 공지되지 않았다. 자유로운 히스테리시스거동(이러한 거동은 여기에 기재되어 있음)을 가진 강유전체박막이 일반적으로 강유전체 FET의 메모리윈도우의 크기를 증가시킴으로써 강유전체 FET성능을 향상시킨다는 것도 공지되어 있다.
집적회로소자를 표시하는 도 1-9, 11 및 12는 실제의 집적회로소자의 특정부분의 실제의 평면도 또는 횡단면도를 의미하는 것은 아니다. 실제의 소자에 있어서, 층은 규칙적이 아니며, 또한 두께는 상이한 비율을 가질 수 있다. 대신에 이들 도면은 본 발명의 구성 및 방법을 더 명확하고 충분하게 표시하기 위하여서만 사용되는 이상화된 상태를 표시한다. 도 1-9, 11 및 12에 있어서, 명확화를 위해서 동일한 참조부호는 표시된 구성중에 공통인 요소를 동일시하기 위하여 사용된다.
도 1-9, 11 및 12에 대해서는, 강유전체화합물은 층형상초격자체인 것이 바람직하다. 하지만, 본 발명의 강유전체FGM박막에 함유된 강유전체는 다른 금속산화물; 예를 들면, ABO3형 퍼로브스카이트를 포함할 수 있다. 강유전체는 또한 금속불화물, 비금속유기화합물 등의 비산화금속화합물일 수도 있다. 제 1실시형태에 의한 구성에 있어서의 유전체는 전형적으로 ZrO2등의 금속산화물이지만, 이것은 다른 집적회로물질과 어울릴 수 있는 다른 유전체일 수도 있다.
도 1은 본 발명에 의한 강유전체 FET메모리셀(10)의 일부의 횡단면도를 표시한다. FET강유전체메모리셀(10)은 표준반도체재료(12), 바람직하게는 P-100실리콘기판으로 이루어진 웨이퍼(11)위에 형성된다. 반도체기판(19)은 크게 도프처리된 소스영역(14)과 크게 도프처리된 드레인영역(16)을 가지며, 이들은 도프처리된 채널영역(18) 근처에 형성되어 있다. 도프처리된 소스영역, 드레인영역(16) 및 채널영역(18)은 n형 도프영역인 것이 바람직하다. 강유전체 FGM박막(26)은 채널영역(18)위의 반도체기판(9)상에 형성된다. 게이트전극(30)은 강유전체 FGM박막(26)위에 위치하고 있다. 소스영역(14), 드레인영역(16), 및 채널영역(18)을 포함하는 반도체기판(19), 강유전체 FGM박막(26) 및 게이트전극(30)은 함께 강유전체 FET메모리셀(10)을 형성한다. 전형적으로는, 메모리셀(10)은 유리산화물, 바람직하게는 붕소도프포스포실리케이트글라스("BPSG")를 가진 내층유전체("1LD")로 덮여진다. 단순화 및 명확화를 위해서 1LD 및 일부 다른 구성요소 및 절연층은 이 기술에서 공지되어 있기 때문에 표시하지 않는다.
본 발명의 제 1기본실시형태에 의하면, 강유전체 FGM박막(26)은 강유전체화합물 및 유전체화합물로 구성된다. 유전체화합물은 강유전체화합물의 비유전율보다 낮은 비유전율을 가진다. 강유전체FGM박막(26)내의 유전체화합물의 존재는 강유전체FGM박막(26)의 전체 비유전율을 낮춘다. 바람직하게는, 강유전체화합물은 스트론튬 비스무트 탄탈레이트, SrBi2Ta2O9등의 층형상초격자체로 이루어진 강유전체금속산화물이다. 본 발명에 의하면, 강유전체 FGM박막(26)은 도 1-9, 11 및 12에 대해 수평면내에 존재하는 복수의 측방영역을 가진다. 도 1에 있어서, 강유전성FGM박막(26)은 제 1측방영역(27) 및 제 2측방영역(28)을 가진다. 강유전체화합물의 농도는 제 1측방영역(27)에 있어서 제 2측방영역에 있어서의 강유전체화합물의 농도보다 높다. 따라서, 아래쪽 수직방향으로 강유전체화합물의 부의 농도구배가 있다. 제 1측방영역의 강유전체화합물의 농도는 제 1측방영역의 유전체화합물의 농도보다 높다. 역으로, 유전체화합물의 농도는 제 2측방영역에 있어서 제 1측방형역의 유전체화합물의 농도보다 높다. 따라서, 아래쪽 수직방향으로 유전체화합물의 정의 농도구배가 있다. 제 2측방영역의 유전체화합물의 농도는 제 2측방영역의 강유전체화합물의 농도보다 높다. 도 1에 있어서, 강유전체FGM박막(26)은 게이트전극(30)근방의 제 1측방영역(27)에 실질적으로 순수한 강유전체화합물을 가진다. 제 2측방영역(28) 근방의 수평선은 이들이 반도체기판(19)에 접근함에 따라서 더욱 가까이 함께 당겨지며, 이것은 강유전ㅔ FGM박막(26)의 화학적 조성이 기판(19)을 향해서 수직방향으로 유전체화합물의 조성에 더욱 밀접하게 대응한다는 것을 표시한다.
도 2는 강유전체 FGM박막(50)이 측방영역(52),(54) 및 (56)을 가진 것을 제외하고는 도 1의 메모리셀(10)과 유사한 메모리(40)를 표시하고 있으며, 여기서 제 1측방영역은 보다 높은 강유전체화합물 농도를 가지며, 또한 강유전체 FGM박막(50)의 중심을 향하여 위치하고 있으며, 제 2측방영역(54) 및 제 3측방영역(56)은 제 1측방영역(52)에 존재하는 유전체화합물의 농도보다 높은 농도의 유전체화합물을 함유한다. 측방영역(54) 및 (56)은 각각 반도체기판(19) 및 게이트전극(30)근방에 위치한다.
도 3은 고농도의 강유전체화합물 및 저농도의 유전체화합물을 함유하는, 반도체기판(19) 근방의 제 1측방영역(72)을 가진다. 유전체화합물의 농도는 박막(70)의 중간을 향해서 증가하며, 또한 제 2측방영역(74)에서 높다. 게이트전극(30) 근방의 제 3측방영역(76)에서 강유전체 FGM박막(70)의 최상부를 향하여 유전체화합물의 농도는 다시 낮아지며, 아마 0에 접근할 것이다.
도 4는 반도체기판(19)위에 게이트산화물(82)이 위치한 MFIS-FET메모리(80)를 표시한다. 도 1-3에 표시되지는 않았지만, 실제로 모든 FET소자는 반도체기판(19)에서 게이트산화물을 가진다. 게이트산화물은 자주 산소의 존재하에서 고온처리공정에 의해 형성된다. 도 4에 있어서, 게이트산화물(82)은 실리콘반도체기판(19)의 산화에 의해 형성되는 이산화규소이다. MFIS-FET메모리(80)는 반도체기판(19)과 강유전체 FGM박막(90)사이에 절연층(84)을 가진 강유전체 FET메모리의 형식으로 되어 있다. 전형적으로는, 절연층(84)은 CeO2, ZrO2, Y2O3또는 Ce1-xZrxO2(여기서,0≤x≤1), 또는 다른 금속산화물로 이루어진다. 도 4에 있어서, 제 1측방영역(92)은 고농도의 강유전성화합물로 구성되고, 제 2측방영역(94)은 고농도의 유전체화합물로 구성된다.
도 5는 금속-강유전체-금속-반도체("MFMS")FET 메모리셀(100)에 있어서의 본 발명의 일실시형태를 표시하며, 여기서 부유전극(102)은 반도체기판(19)과 강유전체FGM박막(90)사이에 위치한다. 부유전극(102)은 전형적으로 백금으로 이루어진다. 도 6은 전형적으로 티탄 및 산화티탄으로 이루어진 점착층(122)이 부유전극(102)밑 및 게이트산화물(82)위에 위치한 것을 제외하고는 도 5와 유사한 실시형태이다.
도 7은 강유전체 FGM박막(20)이 반도체기판(19)의 게이트산화물(82)위에 직접 위치하기 때문에 본 발명의 바람직한 실시형태인 MFS-FET메모리(120)를 표시한다. 높은 몰퍼센트의 유전체화합물을 함유하는 제 2측방영역(24)은 강유전체 FGM박막(20)의 바닥을 향해서 위치한다. 그 결과, 고농도의 유전체화합물, 아마 휠씬 순수한 유전체화합물은 반도체기판(19)을 가진 강유전체 FGM박막(20)의 계면 근방에 존재한다. 이 유전체화합물은 전형적으로는 ZrO2, CeO2, Y2O3, 또는 Ce1-xZrxO2, 여기서 0≤x≤1; 바람직하게는 ZrO2이다. 따라서, 고농도의 유전체화합물은 도 4의 실시형태에 표시된, 종래기술의 MFIS-FET의 절연층과 같이 기능한다. 예를 들면, 고농도의 유전체화합물은 강유전체산화물과 실리콘기판의 계면에서 일어나는 계면문제를 해소하는데 도움을 준다. 유전체화합물의 농도는 게이트전극(30)을 향해서 위쪽방향으로 부의 구배를 가지며, 따라서 이것은 위쪽 수직방향으로 감소한다. 강유전성화합물의 농도는 게이트전극(30)을 향해서 위쪽방향으로 정의 농도를 가지며, 따라서 유전성화합물의 농도가 감소함에 따라서 위쪽 수직방향으로 증가한다. 측방영역(23)의 화학적 조성은 강유전체화합물과 유전체화합물 양쪽의 현저한 양의 전구물질의 혼합물에 대응한다. 제 1측방영역(22)에 있어서, 강유전체화합물의 농도는 높으며, 아마 게이트전극(30) 근방에서는 순수할 것이다. 본 발명에 의하면, 유전체화합물은 강유전체화합물보다 낮은 비유전율을 가진다. 그 결과, 전체강유전체 FGM박막(20)의 전체 비유전율은 이 박막이 강유전체박막만으로 이루어졌을 경우보다 낮다. 이와 같은 강유전체 FGM박막(20)의 낮은 비유전율은 게이트전극(30)에 인가된 소정의 기록전압에 대해, 낮은 비유전율에 따라 강유전체 FGM박막의 전압강하가 보다 크다는 것을 의미한다. 보다 큰 전압강하는 강유전체 FGM박막(20)의 강유전성분극을 전환하기 위하여 강유전체 FGM박막내에 대응하는 더 강한 전계가 있다는 것을 의미한다. 강유전체화합물은 스트론튬 비스무트 탄탈레이트, SrBi2Ta2O9등의 층형상초격자체가 바람직하다.
도 1-7에는 2개 또는 3개의 측방영역이 표시되어 있지만, 도 1-7에 표시된 강유전체 FGM박막(26;50;90;26)은 다수의 측방영역을 포함할 수도 있다. 도 1-7에 있어서, 기능농도구배는 완만한 것이 바람직하다. 완만한 농도구배의 제한적인 경우에 있어서, 각 측방영역의 수직두께는 극도로 얇다. 기능구배는 완만한 대신에 계단모양일 수도 있다. 그것이 계단모양이라면, 유한한 수의 측방영역이 있다. 도 8은 강유전체 FET(130)를 표시하며, 여기서 FGM박막(140)은 5개의 분명한 측방영역을 가지는데, 각 측방영역은 강유전체화합물, 유전체화합물, 또는 강유전체화합물 및 유전체화합물의 혼합물의 화학량론식에 대응하는 화학적 조성을 가진다. 도 8에 있어서, 측방영역(150)은 100%강유전체화합물("F")이다. 아랫방향으로 계속되는 측방영역(148, 146, 144, 142)에 있어서, F의 몰농도는 25%폭으로 계단모양으로 다운되고 있으며, 유전체화합물("D")의 몰농도는 계단모양으로 업되고 있다. 도 9는 강유전체 FET(160)를 표시하며, 여기서 FGM박막(170)은 5개의 분명한 측방영역을 가지며, 각 측방영역은 복수의 강유전체화합물의 화학량론식에 대응하는 화학적조성을 가지며, 또는 대안으로서, 측방영역전체에 걸친 어떤 결정격자사이트의 복수의 적합한 금속원자 중의 하나에 의해 점유될 수 있는 단일 화합물의 화학량론식에 대응하는 화학적 조성을 가진다. 도 9에 있어서, 예를 들면, "A" 및 "B"는 결정격자내의 동일한 형식의 사이트를 점유할 수 있는 2개의 상이한 형식의 원소를 표시한다. 예를 들면, PZT에 있어서, Zr 및 Ti는 ABO3형 퍼로브스카이트결정격자 내의 B사이트를 점유할 수 있는 2가지 형식의 원소들이다. 도 9에 있어서, 원소A 및 B의 상대농도는 층들 사이에서 변화하며, 계수 ai 및 bi는 각각 화합물 A 및 B, 또는 원소 A 및 B의 상대몰퍼센트농도를 표시한다. 각 측방영역에 있어서, ai 및 bi의 합은 전형적으로 1과 같다. 박막(170)을 FGF로 하기 위해서 ai 및 bi의 값이 모든 측방영역에서 동일할 수는 없다. 전형적으로, ai의 값은 하나의 수직방향으로 증가하며, bi의 값은 그 반대의 수직방향으로 증가한다.
도 1-8은 FGM박막이 강유전체화합물 및 유전체화합물의 기능구배를 포함하는, 본 발명의 제 1기본실시형태에 관해서 표시되어 있지만, 기능구배의 표시는 일반적으로 본 발명의 제 2기본실시형태의 FGF박막을 포함하는 모든 FGM박막에 적용된다. 따라서, 도 1-8의 표시와 측방영역의 공간적 배치의 표시와 농도구배의 방향 및 변화율은 FGF박막의 강유전체화합물에도 적용된다.
도 10은 도 7의 바람직한 메모리셀(120)의 등가회로를 표시한다. 도 1-9에 표시한 메모리셀의 회로도는 도 10의 회로와 전기적으로 동등하다. 바람직한 실시형태에 있어서, 소스(14)는 접지되어 있으며, 기판(19)에는 메모리셀을 선택·해제하는 데 사용되는 바이어스전압, Vb,이 인가된다. 판독공정에서는 드레인(16)에 드레인바이어스전압, Vd, 이 인가되고, 메모리셀에 기록하기 위하여 게이트(30)에 게이트바이어스전압, Vg,이 인가된다.
도 11은 강유전체FGM박막(20)의 분극의 상태 및 임의로 선택된 2진의 "1"상태에 대한 채널영역(18)의 결과로서의 전자상태를 표시하며, 도 12는 강유전체FGM박막(20)의 분극의 상태 및 "0"상태에 대한 채널영역(18)의 결과로서의 상태를 표시한다. 명확화를 위해서 이들 도면에는 절연층은 표시되지 않는다. 이들 도면에 있어서, (25)등의 음의 부호를 가진 원은 전자를 표시하며; (26) 등의 양의 부호를 가진 원은 정의 구멍을 표시한다. 도 11에 표시한 바와 같이, 정의 기록바이어스전압, Vg,가 게이트(30)에 인가되면 강유전체 FGM박막(20)에 작용되는, 결과로서의 전계는, 전압 및 필드가 이미 인가되지 않은 후에도 도시한 바와 같이 박막(20)의 강유전체금속산화물을 분극화시킨다. 강유전체FGM박막(20)의 분극화는 게이트산화물(82)을 통해 채널영역(18)에 전달되어, 전자를 채널영역(18)에 끌어들이며, 그에 의해 전류의 전도에 사용할 수 있는 자유전자를 증가시킨다. 그 결과, 판독시 드레인영역(16)에 드레인전압, Vd, 이 인가되면 전류센서는 채널영역(18)의 높은 전류로 감지하고, 2진의 "1"상태를 판독한다. 도 12에 표시된 바와 같이, 기록시 부의 Vg가 인가되면 박막(20)내의 결과로서의 분극이 전류운반전자를 쫓아내거나, 정의 구멍을 채널영역(18)으로부터 끌어당기며, 그 결과로서의 낮은 전류는, 판독시에 Vd가 인가되면 2진의 "0"상태로서 감지된다. 기록바이어스전압, Vg, 및 판독바이어스전압, Vd,는 전형적으로 3-5볼트의 범위내에 있다.
2. 제조공정
용어"기판"은 이 분야에서 자주 모호하게 사용된다. 이것은 박막층이 퇴적되는 물체, 및 집적회로가 형성되는 밑에 놓인 웨이퍼(11)를 의미할 수 있다. 이 명세서에서, "기판"은 인터레스트의 층이 도포되는 물체를 의미하며 예를 들면, 도 6의 박막(90) 등의 강유전체 FGM박막에 관하여 이야기할 때 기판은 강유전체박막이 형성되는 소자(12, 14, 16, 18, 82, 122 및 102)를 포함한다. 용어 "반도체기판"은 기판보다 더 구체적이다. 여기에서 사용될 때 "반도체기판(19)"은 도 7의 P-100 결정실리콘체로부터 등, 시작웨이퍼의 원래의 반도체물질에 근원을 가진 회로의 소자들을 나타낸다. 따라서, 도 7의 구성의 실시예에 있어서, "반도체기판(19)"은 소자(12, 14, 16, 18 및 82)를 포함한다.
용어 "박막"은 여기서 집적회로기술에서 사용될 때처럼 사용된다. 일반적으로, 이것은 두께가 1미크론 미만인 막을 의미한다. 여기에 기재된 박막은 모든 경우에 있어서 두께가 0.5미크론 미만이다. 바람직하게는, 강유전체FGM박막(124)은 두께가 40nm 내지 200nm이다. 집적회로기술의 이들 박막은 집적회로분야와 양립할 수 없는, 전적으로 다른 공정에 의해 형성되는 거시적인 커패시터기술의 층형상커패시터와 혼동되어서는 안된다.
이 기술에 있어서, 용어 "전구물질"은 중간 전구물질 또는 최종 전구물질을 형성하기 위하여 다른 "전구물질"과 혼합되는 1개의 금속을 함유하는 용액을 의미할 수 있으며, 또는 최종 전구물질 혼합물, 즉 기판에 도포되는 용액을 나타낼 수 있다. 이 명세서에서, 제 1형의 전구물질은 통상 구체적으로 지정되며; 예를 들면, "스트론튬전구물질", "SBT전구물질", "강유전체화합물의 전구물질" 및 "유전체전구물질" 등으로 표시된다. 기판에 도포되는 전구물질은 통상 "최종 전구물질","전구물질혼합물", 또는 유사한 용어로 호칭된다. 어떤 경우에도 그 의미는 통상 그 문맥으로부터 명확하다.
용어 "화학량론"은 여기서 물질의 고체막 또는 물질을 형성하는 전구물질의 양쪽에 적용할 수 있다. 이것이 고체박막에 적용되면 최종고체박막내의 각 원소의 실제 상대량을 표시하는 식을 나타낸다. 전구물질에 적용되면 이것은 전구물질 내의 금속의 몰비율을 나타낸다. 평형 화학량론식은, 실용상 항상 실온에서 결정내에 일부 결함이 있더라도, 결정격자의 모든 사이트가 점유된 상태에서 물질의 완전한 결정구조를 형성하기 위하여 충분한 양의 각 원소가 있는 식이다. 예를 들면, SrBi2(TaNb)O9및 SrBi2Ta2O9은 모두 평형 화학량론식이다. 이에 대해서, 스트론튬, 비스무트, 및 탄탈의 몰비율이 각각 0.9, 2.18, 및 2.0인 스트론튬 비스무트 탄탈레이트용 전구물질은 B사이트원소 탄탈에 대해 과잉의 비스무트와 부족한 스트론튬을 함유하기 때문에 여기서 불평형화학량론식 Sr0.9Bi2.18Ta2O9으로 표시된다. 이 명세서에서, 금속원소의 과잉량이란, 모든 원자 사이트가 점유되고 또한 남은 금속의 양이 없는 상태에서 소정물질의 완전한 결정구조를 형성하기 위하여 존재하는 다른 금속과 결합하는데 필요한 양보다 많은 양을 의미한다. 금속원소의 부족한 양이란, 다른 금속이 화학량론적으로 평형된 양으로 존재할 경우 다른 금속과 결합하는 데 필요한 양보다 적은 양을 의미한다.
"위쪽", "아래쪽", "위", "최상부", "상부", "아래", "바닥", "하부" 등의 방향에 관한 용어는 반도체기판(19)에 대한 것을 의미한다. 즉 제 2원소가 제 1원소의 "위"라면 이것은 제 2원소가 기판(19)으로부터 더 먼 것을 의미하고, 또한 제 2원소가 다른 원소의 "아래"라면 이것은 다른 원소보다 반도체기판(19)에 더 가까운 것을 의미한다. 위쪽 방향으로 부인 물질구배란, 반도체기판(19)으로부터 먼 측방영역 또는 영역에 물질이 없다는 것을 의미한다. "위(above)" 및 "아래" 등의 용어는 단독으로 직접 접촉하는 것을 의미하는 것은 아니다. 그러나, "위(on)" 또는 "위로" 등의 용어는 한 층이 밑에 놓인 층과 직접 접촉하는 것을 의미한다.
반도체기판(19)의 긴 크기는 여기서 "수평"면으로 고려되는 평면을 한정하며, 이 평면에 직각을 이루는 방향은 "수직"인 것으로 고려된다. 용어 "측방의" 또는 "측방향으로"는 박막의 평평한 면의 방향, 즉 수평방향과 평행한 방향을 나타낸다.
도 13은 본 발명의 실시형태의 다른 변형예와 마찬가지로 도 1, 2, 3, 4, 5, 6, 7, 8, 및 9의 각각의 메모리셀(10), (40), (60), (80), (100), (110), (120), (130), (160)을 제조하기 위한, 일반화된 액체소스퇴적공정(300)의 스텝을 표시하는 플로우차트이다. 도 7에 표시된 강유전체메모리셀(120)은 본 발명의 바람직한 실시형태이므로, 여기에 기재된 제조방법은 메모리(120)의 구성에 관해서 설명되어 있다. 그러나, 강유전체박막 내의 유전체화합물의 기능적 구배의 유용한 특징은 여기에 기재된 기본 구성의 많은 변형예에 적용할 수 있으며 또한 여기에 기재된 일반화된 제조방법의 변형예에 의해 제조될 수 있다.
스텝 310에서 웨이퍼(11)는, 바람직하게는 이것은 H2SO4에 30분동안 담금으로써 오염물이 제거되어 청정화된다. 그리고, 이 웨이퍼는 10:1 BOE에 5분동안 담겨짐으로써 웨이퍼 상에 형성되었을지도 모를 자연산화물을 제거한다. 필드산화물(82)는 노내에서, 바람직하게는 500nm의 두께로 성장한다. 그리고 소스/드레인영역(14) 및 (16)과 채널영역(18)의 종래의 도핑방법에 의해 형성된다. 이것은 필드산화물의 제거를 위한, 통상의 포토레지스트, 에칭 및 스트립공정을 포함하고, 바람직하게는 이후에 인확산공정을 포함한다. 바람직하게는, 채널영역(18)의 도핑은 2×1015내지 1017atoms/㎤의 범위 내에 있고, 가장 바람직하게는 1016내지 1017atom/㎤의 범위내에 있으며, 이것은 약 1ohm 내지 5ohm의 저항을 제공한다. 바람직하게는, 소스/드레인영역의 도핑은 1019내지 10207atom/㎤의 범위내에 있다.
스텝 312에서, 강유전체FGM박막의 제 1전구물질혼합물은 강유전체화합물 및 유전체화합물의 여러 가지 성분의 초기 전구물질로부터 준비된다. 강유전체화합물은 전형적으로는 복합금속산화물 및 바람직하게는 층형상초격자체; 예를 들면, 화학량론식 SrBi2Ta2O9을 가진 스트론튬 비스무트 탄탈레이트이다. 유전체화합물은 전형적으로는 단순 금속산화물, 바람직하게는 ZrO2이다. 바람직하게는, 금속산화물은 소위 금속유기퇴적("MDA")방법을 사용해서 형성된다. 개개의 MOD전구물질은 금속의 각각, 예를 들면, 유전체화합물용 지르코늄, 강유전체화합물용 스트론튬,비스무트 및 탄탈, 또는 금속의 알콕시드를 카르복시산, 또는 카르복시산 및 알콜과 상호작용시키고, 반응물을 용매에 용해시킴으로써 형성된다. 사용되는 카르복시산은 2-에틸헥사노산, 옥타노산, 및 네오데카노산, 바람직하게는 2-에틸헥사노산을 포함한다. 사용되는 알콜은 2-메톡시에타놀, 1-부타놀, 1-펜타놀, 2-펜타놀, 1-헥사놀, 2-헥사놀, 3-헥사놀, 2-에틸-1-부타놀, 2-에톡시에타놀, 및 2-메틸-1-펜타놀, 바람직하게는 2-메톡시에타놀을 포함한다. 사용되는 용매는 크실렌, n-옥탄, 2-메톡시에타놀, n-부틸 아세테이트, n-디메틸포르마이드, 2-메톡시에틸 아세테이트, 메틸 이소부틸 케톤, 메틸 이소아밀 케톤, 이소아밀 알콜, 사이클로헥사논, 2-에톡시에타놀, 2-메톡시에틸 에테르, 메틸 부틸 케톤, 헥실 알콜, 2-펜타놀, 에틸 부티레이트, 니트로에탄, 피리미딘, 1, 3, 5 트리옥산, 이소부틸 이소부티레이트, 이소부틸 프로피오네이트, 프로필 프로피오네이트, 에틸 락테이트, n-부타놀, n-펜타놀, 3-펜타놀, 톨루엔, 에틸벤젠, 1-부타놀, 1-펜타놀, 2-펜타놀, 1-헥사놀, 2-헥사놀, 3-헥사놀, 2-에틸-1-부타놀, 2-에톡시에타놀, 및 2-메틸-1-펜타놀 등을 포함한다. 금속, 금속 알콕시드, 산, 및 알콜은 반응해서 금속-알콕소카르복실레이트, 금속-카르복실레이트 및/또는 금속-알콕시드의 혼합물을 형성하며, 이 혼합물은 필요에 따라 가열되고 교반되어 금속-산소-금속결합을 형성하며 또한 반응에 의해 생성되는 저비점유기물을 증발시킨다. 초기 MOD전구물질은 통상 그 사용전에 일괄적으로 만들어지거나 구입되며; 최종 전구물질혼합물은 통상 기판에 도포하기 직전에 준비된다. 최종제작공정은 전형적으로 혼합, 용매교환, 및 희석을 포함한다.
금속산화물박막을 퇴적하기 위해서 MOD기술을 사용함에 있어서, 용이하게 휘발하는 어떤 금속성분을 위한 과잉량의 전구물질화합물을 포함하는 것이 일반적이다. 예를 들면, PZT를 형성할 때 액체전구물질내에 약 10%까지의 과잉 납을 포함하는 것이 일반적이다. 마찬가지로, 비스무트를 함유하는 층형상초격자체를 형성할 때 약 90%내지 10%까지의 과잉 비스무트를 포함하는 것이 일반적이다.
바람직한 실시형태에 있어서, 미국특허 제 5,519,234호(1996.5.21.발행) 및 미국특허 제 5,434,102호(1995.7.18.발행)에 기재된 바와 같은 층형상초격자체가 사용된다. 아래에 설명하는 실험예에 있어서, 최종 식 SrBi2Ta2O9을 가진 층형상초격자체 스트론튬 비스무트 탄탈레이트가 사용되었다. 전극(56)은 백금이 바람직하지만, 다른 금속 또는 도체이어도 된다.
도 13의 방법(300)의 스텝 314에 있어서, 제 1최종액체전구물질혼합물의 피복이 기판에 행해진다. 제 1전구물질혼합물은 강유전체화합물 및 유전체화합물(이들 중 하나는 O일 수도 있음)의 한정된 농도를 함유하는 혼합물이다. 방법(300)에 있어서, 스핀코팅방법이 고려된다. 바람직하게는, 제 1전구물질혼합물의 스핀코트는 액체코팅을 형성하기 위하여 1500rpm에서 30초동안 기판상에 퇴적된다. 스텝 318에서 제 1액체코팅이 처리된다. 처리공정은 진공에 대한 노출, 자외선에 대한 노출, 건조, 가열, 소성, 급속열처리, 및 어닐링을 포함하는 군에서 선택된 공정을 포함한다. 스텝 316에서의 처리는 전형적으로 건조, 급속열처리("RTP"), 및 어닐링을 포함한다. 건조는 전형적으로는 160℃에서 1분동안, 그리고 260℃에서 4분동안 행해진다. RTP는 전형적으로는 725℃에서 30초동안 100℃/sec의 램핑율로 행해진다. 바람직하게는 산소분위기 속에서 800℃에서 60분동안의 노어닐링은 측방영역(24)내의 강유전체화합물 및 유전체화합물을 결정화한다. 스텝 318에서, 다른 측방영역을 형성하기 위하여 제 2액체코팅을 위한 제 2전구물질혼합물이 준비된다. 제 2전구물질혼합물은 스텝 320에서 도포된다. 스텝 320에서 형성된 액체코팅은 스텝 316에서의 처리와 마찬가지로 스텝 322에서 처리된다. 추가적인 측방영역이 강유전체 FGM박막(20)내에 형성되어야 한다면 추가적인 최종 전구물질혼합물이 스텝 324, 326 및 328에서 준비되고, 도포되고, 처리된다. 모든 액체코팅이 도포되고 처리되면 스텝 330에서 최종어닐링이, 예를 들면 800℃ 에서 60분동안 행해질 수 있다. 스텝 310-330에서 얻어진 강유전체 FEM박막(20)은 수직방향으로 강유전체화합물 및 유전체화합물의 농도구배를 가진 복수의 측방영역을 포함한다. 이들 스텝에 의해 40 내지 400nm의 범위, 바람직하게는 80-200nm의 범위의 두께를 가진 강유전체FGM박막(20)이 얻어진다. 최종적으로, 스텝 332에서 게이트전극(30)이 형성된다. 바람직하게는, 게이트전극은 200nm의 두께를 가진 층을 형성하기 위하여 스퍼터-퇴적되는 백금으로 이루어진다.
전구물질혼합물용액의 조성이 안개를 형성하기 위하여 사용되고 그에 의해 기판 상의 액체코팅을 단순히 안개화장치에의 표준화된 액체초기전구물질의 질량유량을 변화시킴으로써 변화시킬 수 있기 때문에 안개화퇴적방법이 멀티코트스핀온 방법보다 더 효율적이고 유연하다. 일반화된 안개화퇴적장치의 다이어그램은 도 14에 표시되어 있다. 초기 전구물질 PrA, PrB 및 PrC의 소스는 각각참조부호(410), (414) 및 (418)를 가지고 있다. 각 전구물질소스는 액체흐름제어기와 결합되어 있다. 예를 들면, PrA는 스트론튬 및 탄탈초기전구물질을 함유하는 액체전구물질일 수 있으며, PrB는 비스무트용 전구물질일 수 있으며, PrC는 산화지르코늄, ZrO2, 의 전구물질일 수 있다. 강유전체화합물 및 유전체화합물의 구배는 소스(410), (414) 및 (418)로부터 각각 액체흐름제어기 (412), (416) 및 (420)를 통하여 액체혼합장치(422)에의 상대질량유량을 변화시킴으로서 최종 강유전체FGM박막(20)내에 형성될 수 있다. 각 액체유량은 강유전체FGM박막(20)내의 화합물의 완만한 농도구배를 형성하기 위하여 연속적으로 그리고 서서히 변화시킬 수 있다. 또는 유량은 농도구배의 계단을 형성하기 위하여 분리된 계단모양으로 변화시킬 수 있다. 혼합된 액체흐름은 액체혼합장치(422)로부터 안개화장치(424)로 흘러들어간다. 안개를 형성하는 가스 또는 가스의 혼합물도 안개화장치(424)에 들어간다. 안개캐리어가스는 아르곤 등의 순수 불활성가스일 수 있으며, 또는 산소 등의 몇몇 반응가스를 함유할 수도 있다. 안개화장치는 초음파 및 벤튜리안개화 프로세스를 포함하는, 안개를 생성하기 위한 1개 또는 수개의 종래수단을 사용할 수 있다. 안개는 기판이 위치하는 안개퇴적챔버(430)로 흘러들어간다. 이 안개는 기판상에 액체코팅을 형성한다. 액체코팅의 조성은 안개의 조성이 변화함으로써 수직방향으로 변화한다. 액체코팅이 소망의 두께를 가지면 액체코팅은 처리되어 강유전체 FGM박막(20)을 형성한다. 처리스텝은 진공에 대한 노출, 자외선에 대한 노출, 건조, 가열, 소성, 급속열처리, 및 어닐링을 포함하는 군으로부터선택된 공정을 포함한다. 잔류하는 안개 및 캐리어가스는 배출시스템을 거쳐 제거된다.
도 15는 본 발명에 의한 기능농도구배를 가진 강유전체FGM박막을 형성하기 위하여 일반화된 안개화퇴적프로세스(500)를 위한 프로세스플로우시트이다. 초기 전구물질, 바람직하게는 MOD전구물질은 스텝 510에서 준비된다. 도 13에 대해서 기재된 기판은 스텝 512에서 준비되고 또한 스텝 514에서 안개화퇴적챔버(43)내에 놓여진다. 강유전체FGM박막(20)의 강유전체화합물 및 유전체화합물을 형성하는 초기전구물질의 질량유량은 액체흐름제어기에 의해 제어되고, 초기 전구물질은 전구물질혼합물을 형성하기 위하여 스텝 516에서 혼합된다. 전구물질혼합물의 안개는 스텝 518에서 형성되고, 안개는 스텝 520에서 액체퇴적반응기로 흘러들어가며, 여기서 이것은 기판 상에 액체코팅을 형성한다. 스텝 520의 액체퇴적과정에서 전구물질혼합물의 화학량은 스텝 522에서 변화한다. 그 결과, 퇴적된 액체코팅의 조성은 수직으로 변화해서, 스텝 524에서 액체코팅의 처리 후에 강유전체FGM박막(20)의 강유전체화합물 및 유전체화합물의 농도구배를 형성하게 된다. 처리의 스텝은 진공에 대한 노출, 자외선에 대한 노출, 건조, 가열, 소성, 급속열처리, 및 어닐링을 포함하는 군으로부터 선택된 공정을 포함한다. 메모리구조체는 게이트전극을 강유전체박막(20) 상에 퇴적함으로써 스텝 526에서 완성된다.
본 발명에 의한 기능조성구배를 가진 강유전체FGM박막(20)을 형성하는 바람직한 방법은 화학증착("CVD")방법이다. 본 발명에 의한 강유전체FGM박막을 형성하기 위한 일반화된 바람직한 멀티소스CVD장치의 다이어그램이 도 16에 표시되어 있다. 본 발명에 의한 강유전체FGM박막을 형성하기 위한 바람직한 멀티소스CVD방법(700)은 도 17에 표시되어 있으며, 이것을 도 16을 참조해서 설명한다. 스텝 710에서 초기전구물질, 바람직하게는 MOD전구물질이 준비되고 소스(610), (614) 및 (618)에 놓여진다. 스텝 712에서 기판은 도 13의 스텝(310)을 참조해서 설명한 바와 같이 준비되고, 또한 스텝 714에서 CVD반응기 내에 놓여진다. 액체혼합기(622)에의 전구물질의 질량유량은 액체흐름제어기(612), (616), 및 (620)에 의해 제어되어, 전구물질이 혼합됨으로서 스텝 716에서 전구물질혼합물을형성할 수 있다. 스텝 718에서, 혼합된 최종 전구물질액체는 바람직하게는 미스터(624)에 공급되고, 이 미스터는 초음파 및 벤튜리 안개화를 포함하는 적당한 안개화수단을 사용해서 안개를 생성한다. 안개를 생성해서 운반하는 캐리어가스는 가스매니폴드(626)에 의해 조정된다. 안개흐름은 가스화장치(628)에 흘러들어가며, 여기서 액체안개입자는 스텝 720에서 가스화되어, 뚜렷한 조기반응을 일으키는 일이 없이 제 1증기혼합물을 형성한다. 조기반응은 : 불활성캐리어가스를 사용하고; 용적율에 대해 큰 표면적을 갖는 작은 입자크기(0.5-5미크론 범위내)를 형성하며; 짧은 체류시간을 유지하고; 낮은 가스화온도(200℃미만)를 사용함으로써 피할 수 있다. 스텝 722에서, 제 1가스화전구물질흐름으로부터의 제 1증기화합물은 증착반응기(630)에 공급되며, 여기서 산소반응가스와 혼합되어, 가열된 기판에서 반응하여 물질의 고체막을 형성한다. 스텝 724에서, 액체혼합기(622)에 대한 초기 전구물질의 질량유량은 안개흐름의 조성, 즉 CVD반응기에 들어가는 제 2증기혼합물의 조성을 바꾸기 위하여 변화된다. 액체전구물질의 질량유량은 입구증기혼합물의 조성을 바꾸기 위하여 서서히 또는 계단모양으로 다시 변화될 수 있다. 그 결과, 기판상에 퇴적된 고체막은 입구가스화전구물질의 변화된 조성에 대응하는 조성구배를 가진다. 스텝 726에 있어서, 퇴적된 고체막은 처리되어 강유전체FGM박막 (30)을 형성한다. 처리스텝은 : 진공에 대한 노출, 자외선에 대한 노출, 가열, 소성, 급속열처리, 및 어닐링을 포함하는 군으로부터 선택된 공정을 포함한다. 스텝 728에서, 게이트전극(30)이 강유전체FGM박막(20)상에 형성된다.
도 13-17을 참조해서 설명한 제조방법을, FGM박막이 강유전체 및 유전체로 이루어진 본 발명의 제 1기본실시형태에 의거해서 논의했지만, 본 발명방법을 FGF박막의 제조에도 똑같이 적용할 수 있다. 본 발명의 FGF박막은 MOD전구물질화합물의 유사한 형식을 사용해서 제조할 수 있다.
실시예 1
비FGM복합박막은 물론, 본 발명에 의한 강유전체FGM박막은 실리콘기판 위에 놓인 백금전극 위에 퇴적되었다. 결정X선연구가 퇴적된 박막의 구조를 결정하기 위하여 행해졌다. 그리고, 최상부전극을 박막상에 퇴적해서 커패시터를 형성했다. 강유전체특성을 연구하기 위하여 커패시터에 전자측정이 행해졌다.
도 18-25에 표시한 바와 같이, 기능구배물질의 강유전체FGM박막과 다양한 복합조성을 가진 비FGM박막이 실리콘반도체기판(812), 이산화규초층(814), 산화티탄점착층(816), 및 PT바닥전극(818)을 가진 반도체웨이퍼(810) 위에 형성되었다. 강유전체화합물스트론튬 비스무트 탄탈레이트("SBT")의 0.2M MOD전구물질용액이 사용을 위해 준비되었다. SBT는 층형상 초격자체이다. MOD전구물질은 n-옥탄계용매 내에 화학량론적 불평형식 SrBi2.2Ta2O에 대응하는 상대몰비율로 스트론튬2-에틸헥사노에이트, 비스무트2-에틸헥사노에이트, 및 탄탈2-에틸헥사노에이트로 구성했다. 유전체화합물ZrO2의 0.2M MOD전구물질용액이 또한 준비되었다. ZrO2전구물질을 n-옥탄용매 내에 지르코늄2-에틸헥사노에이트로 구성햇다. 액체전구물질이 스핀온코팅에 의해 도포되었다. 코팅에 앞서 모든 용액이 n-부틸-아세테이트를 첨가함으로써 0.1M으로 희석되었다. 도 18-25에 표시된 강유전체FGM박막의 각 측방영역이 액체코팅을 행하고 다음의 액체코팅을 행하기 전에 그것을 처리함으로써 형성되었다. SBT와 ZrO2의 양쪽으로 이루어진 측방영역은 SBT전구물질 및 ZrO2전구물질의 전구물질 혼합용액을 만듦으로서 형성되었다.
도 18-25에 표시된 박막을 형성하기 위해서 일련의 P형 100 Si웨이퍼(810)를 산화시켜서 이산화규소층(814)을 형성했다. 약 50nm의 두께를 가진, 실질적으로 티탄으로 이루어진 점착층이 기판 위에 퇴적되었고; 이후의 고온처리시의 산화에 의해 산화티탄층(816)이 얻어??다. 300nm의 두께를 가진 백금바닥전극(818)이 점착층(818)위에 형성되었다. 다음에, 웨이퍼는 낮은 진공에서 180℃에서 30분동안 탈수되었다.
표 1은 전구물질조성과 박판 시료의 코팅순서를 표시한다. 각 액체 스핀코팅을 위한, 각 전구물질혼합용액의 조성은 차례로 문자 A 내지 F로 표시되며, 이것은 표 밑에 주로 기재되어 있다.
샘플No. 도 No. 스핀온RPM 전구물질 조성
스핀코트No.1 2 3 4 5 6
1 18 1500 A B C D E F
2 19 1500 F E D C B A
3 18 3000 A B C D E F
4 19 3000 F E D C B A
5 20 1500 F F - - - -
6 21 1500 E E - - - -
7 22 1500 D D - - - -
8 23 1500 C C - - - -
9 24 1500 B B - - - -
10 25 1500 A B - - - -
주 : A = 용액-100%SBT용액
B = 용액-80%SBT용액의 혼합물 및 20%ZrO2용액
C = 용액-60%SBT용액의 혼합물 및 40%ZrO2용액
D = 용액-40%SBT용액의 혼합물 및 60%ZrO2용액
E = 용액-20%SBT용액의 혼합물 및 80%ZrO2용액
F = 용액-100%ZrO2용액
A 내지 F로부터 선택된 조성을 가진 전구물질혼합물의 0.1몰용액의 제 1스핀코트가 표 1에 표시된 선택된 스핀속도(rpm)에서 40초동안 바닥전극(818)상에 퇴적되었다. 퇴적된 스핀코팅은 160℃에서 1분동안, 그리고 260℃에서 4분동안 건조되었다. 제 1스핀코트에는 5ℓ/min의 산소유량을 사용하고 노내로 10분 "푸시(push)" 및 노로부터 10분 "풀(pull)"해서 800℃에서 10분동안 노어닐링이 행해졌다. 스핀코트의 이 순서, 건조 및 어닐링스텝이 이후의 각 스핀코트에 대해반복되었으며, 샘플 1 내지 4에 대해서는 합계 6스핀코트, 샘플 5 내지 10에 대해서는 합계 2스핀코트가 행해졌다. 형성된 박막은 약 260nm이하의 전체 두께를 가졌다.
표준결정X선측정이 샘플 1-10에 대해 행해졌다. X선 측정후 약 200nm두께를 가진 백금최상부전극층(도 18-25에는 도시 생략)이 각 샘플웨이퍼의 박막상에 퇴적되었다. 백금 및 강유전체FGM박막층이 커패시터를 형성하기 위하여 이온밀(ion-mill)되었고, 그리고 회화(ashing)가 행해졌으며, 그 후 800℃에서 30분동안 제 2의 O2어닐링이 행해졌다. 커패시터는 약 6900평방미크론의 표면적을 가졌다. 샘플 2의 커패시터에서 커패시턴스가 측정되었으며, 샘플 3에 피로시험이 행해졌다.
도 18에 표시한 구조에 대응하는 FGM박막을 가진 샘플 NO.1이 액체전구물질의 6연속코트를 퇴적하고 처리함으로써 형성되었다. 이 전구물질코트는 표 1에 표시한 조성을 가졌으며, 제 1코트는 SBT의 용액이었고, 코트 2-5는 증가하는 비율의 ZrO2전구물질을 가졌으며, 스핀코트 6은 ZrO2전구물질만을 함유했다. 따라서, 샘플 1의 박막은 6개의 측방영역(824, 826, 828, 830, 832 및 834)을 가졌으며, 여기서 SBT의 농도구배 또는 SBT의 구성원자는 위쪽 수직방향으로 부였으며, ZrO2및 Zr원자의 농도구배는 위쪽 수직방향으로 정이었다. 샘플 2에 있어서, 도 19에 표시한 바와 같이, 스핀코팅의 순서는 반대였다. 대응하는 박막(842)은 6개의 측방영역(844∼854)을 가졌으며, 여기서 SBT의 농도구배 또는 SBT의 구성원자는 위쪽수직방향으로 정이었으며, ZrO2및 Zr원자의 농도구배는 위쪽 수직방향으로 부였다. 샘플 3는 스핀속도가 1500rpm 대신에 3000rpm인 것을 제외하고는 샘플 1과 같은 순서의 스텝을 사용해서 형성되었다. 마찬가지로, 샘플 4는 샘플 2와 같은 스텝을 사용해서 제조되었지만, 스핀속도는 3000rpm이었다.
샘플 1-4와는 대조적으로 샘플 5-10의 박막은 FGM박막이 아니었으며; 즉 그들은 측방영역 전반의 농도구배로 형성되지 않았다. 샘플 5-10을 만들기 위해서 2개의 개별적인 스핀코트가 도포되어서 차례로 처리되었다. 그러나, 표 1 및 대응하는 도 20-25에 표시한 바와 같이, 전구물질조성은 2개의 개별적인 스핀코트의 각각에서 같다. 그 결과, 조성은 각 박막 전체에 걸쳐서 균일했다. 도 20에 대응하는 샘플 5의 박막이 순수한 ZrO2전구물질로 형성되었다. 샘플 6(도 21)에 있어서, 전구물질혼합물은 20%SBT전구물질이었다. 표 1 및 도 23-25에 표시한 바와 같이, 스핀온전구물질속의 SBT전구물질의 비율은, 샘플 10(도 25)의 박막전구물질이 순수한 SBT전구물질이 되도록 단계적으로 증가했다.
도 26에 있어서, 샘플 1-4의 종래의 결정X선 분석결과를 표시한다. 도 26에 있어서, 강유전체 층형상 초격자체 SBT와 결합된 피크는 "Y1"으로 표시되어 있다. SBT의 피크는 샘플 1 및 2 실험결과에 있어서 매우 뚜렷하며, 이 피크는 샘플 2(도 19)에 대해서는 좀 더 뚜렷하다. 이것은, SBT의 농도가 X선분석이 행해지는 박막의 최상부 근방에서 가장 높기 때문에 예상되는 것이다. 샘플 3 및 4의 피크는 샘플 1 및 2보다 덜 뚜렷하다. 샘플 3 및 4는, 스핀속도가 1500rpm 대신에 샘플 3 및 4에 대해 3000rpm인 것을 제외하고는 샘플 1 및 2와 같은 공정을 사용해서 제조되었다.
도 27에 있어서, 강유전체 층형상 초격자체SBT와 결합된 피크는 "Y1"으로 표시되어 있다. SBT의 피크는 샘플 10의 실험결과에 있어서 가장 뚜렷하며, 여기서 박막(도 25)은 순수한 SBT전구물질로 만들어졌다. 20몰퍼센트 ZrO2및 805 SBT(도 24)를 가진 전구물질혼합물로부터 제조된 샘플 9에 있어서, SBT피크는 명백히 감쇠되었다. 샘플 7 및 8(각각 도 22 및 23)에 있어서 SBT피크는 뚜렷하지 않았으며, (1, 1, 1)격자피크는 다수의 다른 관련없는 결정화합물과 결합될 수 있었다. 마찬가지로, 샘플 5 및 6(각각 도 20 및 도 21)에 있어서, SBT피크는 확인할 수 없었다.
도 26 및 27에 표시된 실험결과의 비교는 FGM구조의 유용성을 명확히 표시하고 있다. 전체 박막에 대한 SBT의 평균몰비율이 단지 50%라고 하더라도 샘플 1-4의 기능구배FGM박막은 SBT피크를 명확히 표시했다. 사실상, 샘플 1 및 2의 측정결과는 박막이 100% SBT인 샘플 10의 결과와 매우 유사했다. 이에 대해서 비FGM박막내에 60%SBT를 함유한 샘플 8의 결과는 SBT피크를 표시하지 않았다.
샘플 2의 커패시턴스측정치는 상대 비유전율의 값으로 변화되었고 도 28의 그래프에 표시되었다. 샘플 2(도 19)의 FGM박막의 비유전율은 약 90의 값을 가지며, 이것은 SBT박막에 대한 약 400의 전형적인 값으로부터 감소된 소망하는 값이다. ±10볼트의 전압범위의 전압에 대한 비유전율의 의존성은 FGM박막의 강유전체성질을 표시한다. 커패시터에 10볼트의 진폭 및 1MHZ주파수를 가진 3.2×1010삼각형파사이클을 인가함으로서 샘플 3에 피로시험 행해졌다. 사이클링 전후의 강유전체FGM박막의 분극률의 차이는 분극 측정치로부터 확인할 수 없었다. 이에 의해 FGM박막내의 SBT의 내피로성이 확인되었다.
실시예 2
기능구배의 PZT를 함유하는 FGF박막은 MOD기술을 사용해서 제조되었다. 납, 지르코늄 및 티탄을 함유하는 5개의 금속알콕시드전구물질이 준비되었고, 여기서 지르코늄 및 티탄, Zr/Ti, 의 상대 몰조성은 각각 55/45, 60/40, 65/35, 70/30 및 75/25였다. 10퍼센트 과잉납이 처리시에 상승된 기판온도에서의 휘발에 의한 납의 손실을 보충하기 위하여 혼합되었다. 5개의 전구물질용액은 Si/SiO2/Ti(20nm)/Pt(200nm)기판 상에 차례로 스핀코팅되었다. 각 층은 다음 층의 스핀 전에 160℃에서 2분동안 소성되었고 그리고 260℃에서 4분동안 소성되었다. 다음에 이 막은 결정화를 위하여 산소분위기속에서 600℃에서 30분동안 어닐링되었다. PZT-FGF박막의 두께는 260nm이었다. 어닐링 후 200nm의 두게를 가진 백금의 최상부전극은 스퍼터되었으며, 그 후 패터닝의 후부처리 및 최종 어닐링이 행해져서 금속-강유전체-금속("MFM")커패시터가 형성되었다. 커패시터의 면적은 1000 내지 40000㎛2의 범위내에 있었다.
히스테리시스커브는 예시적인 커패시터에 각각 5, 8 및 10볼트의 10KHz사인신호를 인가함으로써 측정되었다. 이 측정결과는 도 29 및 30의 그래프에 표시되어 있다. 도 29에 표시한 바와 같이, 최상부 전극에 사인파가 인가되었을 대 분극차지는 인가된 전압이 5V에서 10V로 증가함에 따라서 위쪽으로 이동했다. 그러나, 도 30의 그래프로 표시한 바와 같이, 바닥전극에 사인파가 인가되었을 때 분극차지는 인가된 전압이 증가함에 따라서 아래쪽으로 이동했다. 도 29 및 30에 표시한 결과의 분석은, 분주시프트의 방향이 FGF박막의 조성구배의 방향과 관계가 있다는 것을 나타낸다. 따라서, 자유로운 히스테리시스 거동은 FGF박막의 기능구배와 관계가 있다. 또한, 인가된 전압이 클수록 시프트의 정도는 커진다.
도 31 및 32의 그래프는 -5V 내지 +5V의 바이어스로 1MHz에서 작은 신호 커패시턴스대 전압("C-V") 측정의 결과를 표시한다. 최상부전극(도 31)에 전압 바이어스가 인가될 때에 형성되는 커브와 바닥전극(도 32)에 전압 바이어스가 인가될 때에 형성되는 커브 사이에는 뚜렷한 차이가 있다. 도 31의 2개의 커패시턴스피크 A와 B의 차이는 FGF박막이 정의 바이어스와 부의 바이어스 사이의 비대칭성에 있어서 그 자신을 명확히 하는 방향의존성을 가진 것을 나타낸다. 2개의 최대치가 발생하는 2점 C 및 D 사이의 전압차는 FGF물질내의 빌트인계를 나타낸다.
실시예 3
금속-강유전체-금속("MFM") 및 금속-절연체-반도체("MIS")커패시터가 형성되었다. MFM커패시터는 화학량론식 SrBi2.2(Ta1-xNbx)2O9(여기서 x1=1 or x=0.8)에 대응하는 층형상초격자체를 형성하는 전구물질을 사용해서 만들어졌다. MFM커패시터는 자유로운 히스테리시스를 나타냈다. MFM 및 MIS구조는 직렬로 연결되어MFM-MIS회로를 형성했다. MFM-MIS회로의 커패시턴스대 전압("C-V")측정은 메모리윈도우, △V, 와 △V 내지 VC의 관계를 결정하기 위하여 행해졌다.
n-옥탄용매속에 각각 스트론튬2-에틸헥사노에이트, 비스무트2-에틸헥사노에이트, 니오브2-에틸헥사노에이트 및 탄탈2-에틸헥사노에이트(적용가능할 때)로 이루어진 초기 MOD전구물질용액이 0.2몰 최종전구물질용액을 준비하기 위하여 사용되었다.
강유전체박막은 최종 액체전구물질용액으로부터 준비되었다. 0.2몰 최종 액체전구물질은 실험식 SrBi2.2(Ta0.2Nb0.8)2O9또는 SrBi2.2Nb2O9에 대응하는 금속원소의 각각에 대해 초기의 개개의 금속유기 전구물질을 혼합함으로써 만들어졌다.
층형상 초격자화합물을 함유하는 강유전체 커패시터의 형성은 미국특허 제 5,434,102호에 기재되어 있다.
일련의 프라임그레이드(100)-오리엔티드 P형 Si웨이퍼가 산화되어 이산화규소층을 형성했다. 실질적으로 티탄으로 이루어진 층이 기판 위에 퇴적되었다. 티탄은 노내에서 산화되어 TiO2층을 형성했다. 그리고 300nm의 두께를 가진 백금바닥전극이 형성되었다. 다음에, 웨이퍼는 낮은 진공속에서 180℃에서 30분동안 탈수되었다.
최종 전구물질용액이 스핀온기술을 사용해서 기판상에 도포되었다. 2개의 액체코팅이 샘플에 행해졌다. 사용 바로 전에 최종 액체전구물질은 n-부틸아세테이트를 첨가함으로서 0.1몰농도로 희석되었다. 최종전구물질의 0.1몰용액의 제 1스핀코트가 바닥전극(318) 상에 1100rpm에서 40초동안 퇴적되었다. 이것은 160℃에서 1분동안, 그리고 260℃에서 4분동안 건조되었다. 제 1스핀코트는 10분 "푸시(push)" 및 10분 "풀(pull)"에 의해 5ℓ/min의 산소유량으로 800℃에서 10분동안 어닐링되었다. 스핀코트 및 건조의 이 순서는 제 2스핀코트에 대해 반복되었다. 제 2스핀코트의 건조후 이 웨이퍼는 10분 "푸시(push)" 및 10분 "풀(pull)"에 의해 5ℓ/min의 산소유량으로 800℃에서 60분동안 어닐링되었다. 백금은 스퍼터퇴적되어 200nm두께의 최상부전극층(322)을 형성했다. 백금 및 강유전체 박막층은 이온밀처리되어(ion-milled) 커패시터를 형성했고, 그리고 회화가 행해졌고, 그 후 800℃에서 30분동안 제 2의 O2어닐링이 행해졌다. 이 커패시터는, MFM커패시터가 4301 및 6940평방미크론의 표면적, AMFM, 을 가지도록 패터닝되었다.
MIS구조의 각각을 만들기 위해서 6-10Ω-cm의 비저항을 가진 프라임 그레이드(100)-오리엔티드 P형실리콘웨이퍼는 H2O2/NH4OH/H2O용액(용적률 1/1/8)속에 70℃에서 30분동안 담금으로써 청정화되었다. 이 웨이퍼는 탈이온화된 물속에서 세정되고 그리고 건조되었다. 다음, 이 웨이퍼는 20:1버퍼드 HF용액속에서 20-30초동안 침지되고, 탈이온화된 물속에서 세정되고 그리고 건조되었다.
실리콘기판 상에 ZrO2절연층을 퇴적하기 위하여 MOD방법이 사용되었다. 지르코늄2-에틸헥사노에이트의 0.2Mn-옥탄계용액이 n-부틸아세테이트를 첨가함으로써 0.1M으로 희석되었다. 0.1M용액의 액체코팅이 스핀온기술을 사용해서 40초동안 1500rpm의 코터속도로 도포되었다. 이 코팅은 160℃에서 1분동안 건조된 후, 260℃에서 4분동안 건조되었다. 이 스핀코팅 및 건조스텝은 전부 3코트에 대해 2번 반복되었다. 그리고, 이 고체코팅은 10분 "푸시(push)" 및 10분 "풀(pull)"에 의해 산소유량 5ℓ/min으로 800℃에서 60분동안 노어닐링되었다. 오제전자분광기("AES") 및 투과전자현미경("TEM")을 사용한 측정은 ZrO2층이 약 13nm의 두께를 가진다는 것을 나타냈다. 이 제조스텝의 결과, 7nm의 두게를 가진 SiO2의 산화물층은 실리콘기판의 산화에 의해 형성되었다.
약 200nm의 두께를 가진 백금층이 ZrO2절연층 위에 스퍼터퇴적되었다. 그리고, 이 백금층은 이온밀처리되어(ion-milled) 전극을 형성한 후, 산소속에서 800℃에서 30분동안 노어닐링되었다. 그 후, 웨이퍼의 최상부는 포토레지스트로 덮여졌으며, 웨이퍼의 뒤쪽은 20:1버퍼드HF용액속에서 약 2분동안 청정화 되었으며, 그리고 탈이온화된 물 속에서 세정되었다. 600nm의 두께를 가진 알루미늄층은 DC스퍼터링공구를 사용해서 웨이퍼의 뒤에 스퍼터퇴적되었다. 포토레지스트의 제거후에 이 웨이퍼는 질소속에서 450℃에서 30분동안 노어닐링되었다. MIS커패시터는 46759평방미크론의 표면적, AMIS, 을 가졌다.
도 33 및 34는 화학량론식 SrBi2.2Nb2O9에 대응하는 금속 부분(moiety)을 가진 전구물질을 사용해서 형성된 예시적인 MFM커패시터의 분극측정결과를 표시한다. 테스트된 예시적인 MFM커패시터의 면적은 6940㎛2였다. 히스테리시스커브는 예시적인 커패시터에 10KHz사인신호를 인가함으로써 발생되었다. 도 33에 표시한 바와 같이, 최상부전극에 사인파가 인가되었을 때 분극차지는 인가전압이 증가함에 따라서 아래쪽으로 이동했다. 그러나, 도 34의 그래프로 표시한 바와 같이 바닥전극에 사인파가 인가되었을 때 분극차지는 인가전압이 증가함에 따라서 위쪽으로 이동했다. 또한, 인가전압이 클수록 이동(시프트)의 정도는 커진다. 이러한 형식의 자유로운 히스테리시스거동은 실시예 2의 FGF에서 관찰된 거동과 유사하다. 유사한 측정이 화학량론식 SrBi2.2(Ta0.2Nb0.8)2O9에 대응하는 금속부분을 가진 전구물질을 사용해서 형성된 예시적인 MFM커패시터에 대해 행해졌다. 도 33 및 34에 표시된 것과 유사한 자유로운 히스테리시스거동이 측정되었다.
도 35 및 36은, 강유전체FET에 가깝지만 소스 및 드레인영역이 없는 MFM-MIS회로 대해 행해진 C-V측정결과를 표시하는 그래프이다. MFM커패시터는 도 33 및 34에 대해서 논한 커패시터와 같은 조성, 즉 SrBi2.2Nb2O9을 가졌지만, 4301㎛2의 면적을 가졌다. 임계전압시프트, 또는 "메모리윈도우", △V,는 그래프 상의 뒤쪽 및 앞쪽 스위프 사이의 최대전압차를 측정함으로써 산출되었다. 도 35는 MFM커패시터의 바닥전극이 MIS의 금속전극에 연결되었을 때의 C-V커브를 표시한다. 라인 A의 화살표 사이에서 측정된 메모리윈도우, △V,는 약 4.0볼트였다. 도 36은 MFM커패시터의 최상부전극이 MIS의 금속전극에 연결되었을 때의 C-V커브를 표시한다. 라인 B의 화살표 사이에서 측정된 메모리윈도우, △V,는 약 3.6볼트였다. 따라서, 측정된 MFM-MIS시스템의 메모리윈도우, △V,는 종래기술에서 보고된 유사한 구조의 메모리윈도우의 값보다 상당히 컸다. 확대된 메모리윈도우는 MFM커패시터에서 측정된 자유로운 히스테리시스거동과 직접 관계가 있는 것으로 믿어진다. 여기서 측정된 자유로운 히스테리시스거동은 조성구배를 가진 FGF박막에서 관찰된 자유로운 히스테리시스거동과 유사하다.
양호한 전기특성을 가진 고회로밀도를 지닌 강유전체NDR FET메모리를 제공하는 강유전체집적회로를 제조하는 방법 및 구성에 대해서 설명해왔다. 도면에 표시되고 이 명세서내에 기재된 특정 실시형태는 예를 표시한 것으로, 아래의 청구의 범위에 기재된 본 발명을 한정하는 것으로 해석되어서는 안된다. 예를 들면, 본 발명은 강유전체FGM박막이 어떤 강유전체로도 만들어질 수 있음을 의도하고 있다. 따라서, 본 발명의 강유전체화합물은 스트론튬 비스무트 탄탈레이트 또는 다른 층형상초격자체만에 한정되지는 않는다. 강유전체FGM박막은 유전체화합물 또는 강유전체화합물의 어느 하나의 수 개의 구배로 이루어질 수도 있다. 도는 FGM은 FGF박막과 같이 강유전체화합물의 구배로 이루어질 수도 있다.
또한, 이 기술에 능숙한 사람은 본 발명의 개념에서 벗어남이 없이 기재된 구체적 실시형태의 수많은 사용예 및 변형예를 만들 수 있음이 명백하다. 예를 들면, 집적회로내에 강유전체 기능구배물질을 제공하는 방법 및 구성은 강유전체 비파괴 판독 FET메모리소자를 제조하는 공정의 중요한 부분으로서 확인되어 있기 때문에 이들 구성과 방법은 기재된 본 발명에 대한 변형예를 제공하기 위하여 다른 구성 및 공정과 결합될 수 있다. 또한, 기재된 스텝은 몇몇 경우에 다른 순서로 행해질 수 있으며, 또는 동등한 구성 및 공정을 기재된 구성 및 공정으로 치환할 수도 있음이 명백하다.

Claims (52)

  1. 반도체기판(19), 강유전체박막 및 게이트전극(30)을 가진 강유전체 FET(10, 40, 60, 80, 100, 110, 120, 130, 160)에 있어서, 상기 강유전체박막은 강유전체FGM박막(26, 50, 70, 90, 20, 140, 170)인 것을 특징으로 하는 강유전체FET.
  2. 제 1항에 있어서, 상기 강유전체FGM박막(26, 50, 70, 90, 20, 140, 170)은 상기 반도체기판(19)위에 위치하고, 상기 게이트전극(30)은 상기 강유전체FGM박막(26, 50, 70, 90, 20, 140, 170)위에 위치하는 것을 특징으로 하는 강유전체FET.
  3. 제 1항에 있어서, 상기 반도체기판(19)위에 위치한 게이트산화물층(82)을 더 가진 것을 특징으로 하는 강유전체FET.
  4. 제 3항에 있어서, 상기 게이트산화물층(82)위에 위치한 절연층(84)을 더 가진 것을 특징으로 하는 강유전체FET.
  5. 제 1항에 있어서, 상기 강유전체FGM박막(26, 50, 70, 90, 20, 140, 170)은 강유전체화합물의 화학량론식에 대응하는 상대몰비율로 제 1금속원자의부분(moiety)을 함유하고 또한 유전체화합물의 화학량론식에 대응하는 상대몰비율로 제 2금속원자의 부분을 함유하며, 상기 유전체화합물은 상기 강유전체화합물보다 작은 비유전율을 가지며, 상기 강유전체FGM박막(26)은 상기 제 1금속원자 및 제 2금속원자의 상기 부분의 기능구배를 가진 것을 특징으로 하는 강유전체FET.
  6. 제 5항에 있어서, 상기 강유전체화합물은 강유전체금속산화물인 것을 특징으로 하는 강유전체FET.
  7. 제 6항에 있어서, 상기 강유전체금속산화물은 강유전체층형상초격자체인 것을 특징으로 하는 강유전체FET.
  8. 제 7항에 있어서, 상기 제 1금속원자는 금속 스트론튬, 비스무트, 탄탈, 및 니오브를 포함하는 것을 특징으로 하는 강유전체FET.
  9. 제 8항에 있어서, 상기 제 1금속원자는 화학량론식 SrBi2+y(Ta1-xNbx)2O9(여기서, 0≤x≤1 및 0≤y≤0.20)에 대응하는 상대몰비율로 금속 스트론튬, 비스무트 및 탄탈을 포함하는 것을 특징으로 하는 강유전체FET.
  10. 제 9항에 있어서, 상기 강유전체금속산화물은 ABO3형 퍼로브스카이트인 것을특징으로 하는 강유전체FET.
  11. 제 10항에 있어서, 상기 제 1금속원자는 납, 지르코늄 및 탄탈을 포함하는 것을 특징으로 하는 강유전체FET.
  12. 제 11항에 있어서, 상기 제 1금속원자는 일반화된 화학량론식 Pb1+y(Zr1-xTix)O3(여기서, 0≤x≤1 및 0≤y≤0.1)로 표시되는 상대몰비율로 납, 지르코늄 및 탄탈을 포함하는 것을 특징으로 하는 강유전체FET.
  13. 제 5항에 있어서, 상기 유전체화합물은 ZrO2, CeO2, Y2O3및 Ce1-xZrxO2(여기서, 0≤x≤1)으로 구성되는 군에서 선택된 산화물로 이루어진 것을 특징으로 하는 강유전체FET.
  14. 제 1항에 있어서, 상기 강유전체FGM박막(26, 50, 70, 90, 20, 140, 170)은 FGF박막이고, 상기 FGF박막은 복수의 강유전체화합물의 화학량론식에 대응하는 상대몰비율로 금속원자의 부분을 함유하고, 상기 FGF박막은 상기 금속원자의 부분의 기능구배를 가진 것을 특징으로 하는 강유전체FET.
  15. 제 14항에 있어서, 상기 강유전체화합물은 강유전체금속산화물인 것을 특징으로 하는 강유전체FET.
  16. 제 15항에 있어서, 상기 강유전체금속산화물은 ABO3형 퍼로브스카이트인 것을 특징으로 하는 강유전체FET.
  17. 제 16항에 있어서, 상기 형식의 금속원자는 납, 지르코늄 및 탄탈이고, 상기 화학량론식은 일반화된 화학량론식 Pb(Zr1-XTiX)O3(여기서, x는 상기 기능구배에 따라서 변화하고, 0≤x≤1)로 표시되는 것을 특징으로 하는 강유전체FET.
  18. 제 17항에 있어서, 0.25≤x≤0.45인 것을 특징으로 하는 강유전체FET.
  19. 제 15항에 있어서, 상기 강유전체금속산화물은 층형상초격자체인 것을 특징으로 하는 강유전체FET.
  20. 제 19항에 있어서, 상기 형식의 금속원자는 스트론튬, 비스무트, 탄탈 및 니오브를 포함하는 것을 특징으로 하는 강유전체FET.
  21. 제 31항에 있어서, 상기 화학량론식은 일반화된 화학량론식 SrBi2(Ta1-XNbX)2O9(여기서, x는 상기 기능구배에 따라서 변화하고, 0≤x≤1)으로 표시되는 것을 특징으로 하는 강유전체FET.
  22. 반도체기판(19), 강유전체박막(26, 50, 70, 90, 20, 140, 170); 및 게이트전극(30)을 가진 강유전체FET에 있어서, 상기 강유전체박막은 자유로운 히스테리시스거동을 가진 것을 특징으로 하는 강유전체FET.
  23. 제 22항에 있어서, 상기 강유전체는 강유전체금속산화물로 이루어진 것을 특징으로 하는 강유전체FET.
  24. 제 23항에 있어서, 상기 강유전체금속산화물은 ABO3형 퍼로브스카이트로 이루어진 것을 특징으로 하는 강유전체FET.
  25. 제 23항에 있어서, 상기 강유전체금속산화물은 층형상초격자체로 이루어진 것을 특징으로 하는 강유전체FET.
  26. 제 25항에 있어서, 상기 층형상초격자체는 화학량론식 SrBi2+y(Ta1-XNbX)2O9(여기서, 0≤x≤1 및 0≤y≤0.20)에 대응하는 상대몰비율로 금속 스트론튬, 비스무트, 탄탈 및 니오브를 포함하는 것을 특징으로 하는 강유전체FET.
  27. 기판(19)을 준비하는 스텝과 게이트전극(30)을 형성하는 스텝을 포함하는, 강유전체 FET(10, 40, 60, 80, 100, 110, 120, 130, 160)의 제조방법에 있어서, 강유전체FGM박막(26, 50, 70, 90, 20, 140, 170)을 형성하는 스텝을 더 포함하는 것을 특징으로 하는 강유전체FET의 제조방법.
  28. 제 27항에 있어서, 상기 강유전체FGM박막을 형성하는 스텝은
    제 1전구물질혼합물 및 제 2전구물질혼합물을 제공하는 스텝;
    상기 기판(19)에 상기 제 1전구물질혼합물을 도포하는 스텝;
    상기 기판(19)에 상기 제 2전구물질혼합물을 도포하는 스텝; 및
    상기 기판(19)을 처리해서 상기 강유전체FGM박막(26, 50, 70, 90, 20, 140, 170)을 형성하는 스텝
    을 포함하는 것을 특징으로 하는 강유전체FET의 제조방법.
  29. 제 28항에 있어서, 상기 제 1전구물질혼합물은 강유전체화합물 및 유전체화합물에 대해 제 1상대량의 전구물질로 이루어지고, 상기 제 2전구물질혼합물은 상기 강유전체화합물 및 상기 유전체화합물에 대해 제 2상대량의 전구물질로 이루어지고, 상기 제 1상대량은 상기 제 2상대량과 다른 것을 특징으로 하는 강유전체FET의 제조방법.
  30. 제 29항에 있어서, 상기 강유전체화합물은 강유전체금속산화물인 것을 특징으로 하는 강유전체FET의 제조방법.
  31. 제 30항에 있어서, 상기 강유전체금속산화물은 층형상초격자체인 것을 특징으로 하는 강유전체FET의 제조방법.
  32. 제 31항에 있어서, 상기 제 1전구물질혼합물 및 상기 제 2전구물질혼합물은 금속 베타-디케토네이트, 금속 폴리알콕시드, 금속 디피발로일메타네이트, 및 금속 사이클로펜타디에닐로 구성되는 군으로부터 선택된 전구물질화합물로 이루어진 것을 특징으로 하는 강유전체FET의 제조방법.
  33. 제 31항에 있어서, 상기 제 1전구물질혼합물 및 상기 제 2전구물질혼합물은 SyBi2+y(Ta1-xNbx)2O9(여기서 0≤x≤1 및 0≤y≤0.20)에 대응하는 상대몰비율로 금속 스트론튬, 비스무트, 탄탈 및 니오브로 이루어지는 것을 특징으로 하는 강유전체 FET의 제조방법.
  34. 제 30항에 있어서, 상기 강유전체금속산화물은 ABO3형 퍼로브스카이트인 것을 특징으로 하는 강유전체FET의 제조방법.
  35. 제 34항에 있어서, 상기 제 1전구물질혼합물 및 상기 제 2전구물질혼합물은일반화된 화학량론식 Pb1+y(Zr1-XTiX)O3(여기서, 0≤x≤1 및 0≤y≤0.1)로 표시되는 상대몰비율로 납, 지르코늄 및 티탄으로 이루어진 것을 특징으로 하는 강유전체FET의 제조방법.
  36. 제 29항에 있어서, 상기 유전체화합물은 ZrO2, CeO2, Y2O3및 Ce1-xZrxO2(여기서, 0≤x≤1)로 구성되는 군으로부터 선택된 산화물인 것을 특징으로 하는 강유전체FET의 제조방법.
  37. 제 28항에 있어서, 상기 제 1전구물질혼합물은 제 1강유전체화합물에 대해 제 1상대량의 금속원자를 함유하고, 상기 제 2전구물질혼합물은 제 2강유전체화합물에 대해 제 2상대량의 금속원자를 함유하며, 상기 제 1상대량은 상기 제 2상대량과 다른 것을 특징으로 하는 강유전체FET의 제조방법.
  38. 제37항에 있어서, 상기 제1강유전체화합물 및 상기 제2강유전체화합물은 강유전체 금속산화물인 것을 특징으로 하는 강유전체FET의 제조방법.
  39. 제38항에 있어서, 상기 제1전구물질혼합물 및 상기 제2전구물질혼합물은 일반화된 화학량론식 A(B1-xCx)O3(여기서, 0≤x≤1, x의 값은 기능구배에 따라서 변화)로 표시되는 퍼로브스카이트 화합물을 형성하는 금속원자를 함유하는 것을 특징으로 하는 강유전체FET의 제조방법.
  40. 제39항에 있어서, 상기 제1전구물질혼합물 및 상기 제2전구물질혼합물은 일반화된 화학량론식 Pb1+y(Zr1-xTix)O3(여기서, 0≤x≤1 및 0≤y≤0.1, x의 값은 기능구배에 따라서 변화)으로 표시되는 상대량으로 납, 지르코늄 및 티탄을 함유하는 것을 특징으로 하는 강유전체FET의 제조방법.
  41. 제40항에 있어서, 0.25≤x≤0.45인 것을 특징으로 하는 강유전체FET의 제조방법.
  42. 제38항에 있어서, 상기 제1전구물질혼합물 및 상기 제2전구물질혼합물은 층형상초격자체화합물을 형성하는 금속원자를 함유하는 것을 특징으로 하는 강유전체FET의 제조방법.
  43. 제42항에 있어서, 상기 제1전구물질혼합물 및 상기 제2전구물질혼합물은 일반화된 화학량론식 SrBi2(Ta1-xNbx)2O9(여기서, 0≤x≤1, x의 값은 기능구배에 따라서 변화)로 표시되는 상대비율로 스트론튬, 비스무트, 탄탈 및 니오브를 함유하는 것을 특징으로 하는 강유전체FET의 제조방법.
  44. 제28항에 있어서, 복수의 전구물질혼합물이 상기 기판(19)에 도포되고, 상기 전구물질혼합물의 각각은 금속산화물을 형성하기 위한 상대몰비율의 금속원자의 양을 포함하고, 상기 금속원자의 상대비율은 상기 모든 전구물질혼합물에 대해 동일하지 않은 것을 특징으로 하는 강유전체FET의 제조방법.
  45. 제27항에 있어서, 상기 강유전체 FGM박막(26, 50, 70, 90, 20, 140, 170)을 형성하는 스텝은 상기 전구물질 혼합물로부터 제1안개를 형성하는 스텝 : 액체 코팅으로 상기 기판(19)상에 상기 제1안개를 퇴적하는 스텝 : 제2전구물질혼합물로부터 제2안개를 형성하는 스텝 : 및 상기 액체코팅으로 상기 기판(19)상에 상기 제2안개를 퇴적하는 스텝을 포함하는 것을 특징으로 하는 강유전체FET의 제조방법.
  46. 제45항에 있어서, 상기 액체코팅을 처리하는 스텝을 더 포함하는 것을 특징으로 하는 강유전체FET의 제조방법.
  47. 제46항에 있어서, 상기 처리스텝은 진공에 노출시키는 공정, 자외선에 노출시키는 공정, 건조공정, 가열공정, 소성공정, 급속열처리공정, 및 어닐링공정으로 구성되는 군에서 선택된 공정으로 이루어진 것을 특징으로 하는 강유전체FET의 제조방법.
  48. 제46항에 있어서, 상기 액체코팅을 처리하는 상기 스텝은 상기 제1안개를 퇴적하는 상기 스텝후의 제1시간 및 상기 제2안개를 퇴적하는 상기 스텝 후의 제2시간에 행해지는 것을 특징으로 하는 강유전체FET의 제조방법.
  49. 제27항에 있어서, 강유전체 FGM박막(26, 50, 70, 90, 20, 140, 170)을 형성하는 상기 스텝은, 상기 기판(19)을 화학증착반응기(630)내에 배치하는 스텝 : 상기 제1전구물질혼합물로부터 제1증기혼합물을 형성하는 스텝 : 상기 제1증기 혼합물을 상기 증착반응기(630), 로 유동시키는 스텝 : 상기 기판(19)상에 상기 제1증기 혼합물로부터 고체막을 퇴적하는 스텝 : 상기 제2전구물질혼합물로부터 제2증기 혼합물을 형성하는 스텝 : 상기 제2증기 혼합물을 상기 퇴적반응기(630)로 유동시키는 스텝 : 및 상기 기판(19)상에 상기 제2증기 혼합물로부터 고체막을 퇴적하는 스텝을 포함하는 화학증착("CVD")공정을 사용하는 것을 특징으로 하는 강유전체FET의 제조방법.
  50. 제27항에 있어서, 상기 강유전체 FGM박막(26, 50, 70, 90, 20, 140, 170)위에 게이트전극(30)을 형성하는 스텝을 더 포함하는 것을 특징으로 하는 강유전체FET의 제조방법.
  51. 제27항에 있어서, 상기 FGM박막은 자유로운 히스테리시스거동을 가지는 것을 특징으로 하는 강유전체FET의 제조방법.
  52. 제51항에 있어서, 상기 FGM박막(26, 50, 70, 90, 20, 140, 170)은 자유로운 히스테리시스거동을 가진 FGM박막인 것을 특징으로 하는 강유전체FET의 제조방법.
KR1020007015071A 1999-04-29 2000-03-21 조성구배강유전체를 가진 강유전체 전계효과트랜지스터 및이것을 제조하는 방법 KR20010071697A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/301,867 US6236076B1 (en) 1999-04-29 1999-04-29 Ferroelectric field effect transistors for nonvolatile memory applications having functional gradient material
US09/301867 1999-04-29
PCT/US2000/007491 WO2000067331A1 (en) 1999-04-29 2000-03-21 Ferroelectric field effect transistor having compositionally graded ferroelectric material and method of making the same

Publications (1)

Publication Number Publication Date
KR20010071697A true KR20010071697A (ko) 2001-07-31

Family

ID=23165238

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007015071A KR20010071697A (ko) 1999-04-29 2000-03-21 조성구배강유전체를 가진 강유전체 전계효과트랜지스터 및이것을 제조하는 방법

Country Status (7)

Country Link
US (2) US6236076B1 (ko)
EP (1) EP1090427A1 (ko)
JP (1) JP2002543627A (ko)
KR (1) KR20010071697A (ko)
CN (1) CN1302456A (ko)
TW (1) TW449924B (ko)
WO (1) WO2000067331A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100491417B1 (ko) * 2001-08-13 2005-05-25 샤프 가부시키가이샤 씨-축 배향 강유전체 박막에 대한 유기금속 기상증착 및어닐링 처리
WO2008082047A1 (en) * 2006-12-29 2008-07-10 University Of Seoul Foundation Of Industry-Academic Cooperation Fet, ferroelectric memory device, and methods of manufacturing the same
US10903363B2 (en) 2018-06-22 2021-01-26 SK Hynix Inc. Ferroelectric semiconductor device

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19857038A1 (de) * 1998-12-10 2000-06-29 Siemens Ag FEMFET-Vorrichtung und Verfahren zu deren Herstellung
US6255121B1 (en) * 1999-02-26 2001-07-03 Symetrix Corporation Method for fabricating ferroelectric field effect transistor having an interface insulator layer formed by a liquid precursor
US6943392B2 (en) * 1999-08-30 2005-09-13 Micron Technology, Inc. Capacitors having a capacitor dielectric layer comprising a metal oxide having multiple different metals bonded with oxygen
US6562678B1 (en) * 2000-03-07 2003-05-13 Symetrix Corporation Chemical vapor deposition process for fabricating layered superlattice materials
US6558517B2 (en) * 2000-05-26 2003-05-06 Micron Technology, Inc. Physical vapor deposition methods
WO2002082510A1 (en) * 2000-08-24 2002-10-17 Cova Technologies Incorporated Single transistor rare earth manganite ferroelectric nonvolatile memory cell
US6620456B2 (en) * 2001-02-26 2003-09-16 Eastman Kodak Company Forming a dielectric layer by thermal decomposition of a metallo-organic material
WO2002071477A1 (en) 2001-03-02 2002-09-12 Cova Technologies Incorporated Single transistor rare earth manganite ferroelectric nonvolatile memory cell
US6503763B2 (en) * 2001-03-27 2003-01-07 Sharp Laboratories Of America, Inc. Method of making MFMOS capacitors with high dielectric constant materials
US6441417B1 (en) * 2001-03-28 2002-08-27 Sharp Laboratories Of America, Inc. Single c-axis PGO thin film on ZrO2 for non-volatile memory applications and methods of making the same
JP2002313966A (ja) * 2001-04-16 2002-10-25 Yasuo Tarui トランジスタ型強誘電体不揮発性記憶素子とその製造方法
JP3939250B2 (ja) * 2001-05-10 2007-07-04 シメトリックス・コーポレーション 強誘電性複合材料、その製造方法、およびそれを用いたメモリ
US20020168785A1 (en) * 2001-05-10 2002-11-14 Symetrix Corporation Ferroelectric composite material, method of making same, and memory utilizing same
DE10228768A1 (de) * 2001-06-28 2003-01-16 Samsung Electronics Co Ltd Nicht-flüchtige Floating-Trap-Halbleiterspeichervorrichtungen, die Sperrisolationsschichten mit hohen Dielektrizitätskonstanten enthaltend, und Verfahren
US7253467B2 (en) * 2001-06-28 2007-08-07 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory devices
US20060180851A1 (en) * 2001-06-28 2006-08-17 Samsung Electronics Co., Ltd. Non-volatile memory devices and methods of operating the same
US8253183B2 (en) 2001-06-28 2012-08-28 Samsung Electronics Co., Ltd. Charge trapping nonvolatile memory devices with a high-K blocking insulation layer
US7473959B2 (en) 2001-06-28 2009-01-06 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory devices and methods of fabricating the same
US20030017266A1 (en) * 2001-07-13 2003-01-23 Cem Basceri Chemical vapor deposition methods of forming barium strontium titanate comprising dielectric layers, including such layers having a varied concentration of barium and strontium within the layer
US6838122B2 (en) * 2001-07-13 2005-01-04 Micron Technology, Inc. Chemical vapor deposition methods of forming barium strontium titanate comprising dielectric layers
US7011978B2 (en) * 2001-08-17 2006-03-14 Micron Technology, Inc. Methods of forming capacitor constructions comprising perovskite-type dielectric materials with different amount of crystallinity regions
US9708707B2 (en) * 2001-09-10 2017-07-18 Asm International N.V. Nanolayer deposition using bias power treatment
JP2003100993A (ja) * 2001-09-21 2003-04-04 Sharp Corp 半導体メモリ素子
US6960537B2 (en) * 2001-10-02 2005-11-01 Asm America, Inc. Incorporation of nitrogen into high k dielectric film
US6559014B1 (en) * 2001-10-15 2003-05-06 Advanced Micro Devices, Inc. Preparation of composite high-K / standard-K dielectrics for semiconductor devices
US6693321B1 (en) * 2002-05-15 2004-02-17 Advanced Micro Devices, Inc. Replacing layers of an intergate dielectric layer with high-K material for improved scalability
US7066088B2 (en) * 2002-07-31 2006-06-27 Day International, Inc. Variable cut-off offset press system and method of operation
US6825517B2 (en) * 2002-08-28 2004-11-30 Cova Technologies, Inc. Ferroelectric transistor with enhanced data retention
US6888736B2 (en) 2002-09-19 2005-05-03 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US6714435B1 (en) * 2002-09-19 2004-03-30 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US8691647B1 (en) 2002-10-07 2014-04-08 Spansion Llc Memory devices containing a high-K dielectric layer
US9121098B2 (en) * 2003-02-04 2015-09-01 Asm International N.V. NanoLayer Deposition process for composite films
US7713592B2 (en) 2003-02-04 2010-05-11 Tegal Corporation Nanolayer deposition process
JP4459900B2 (ja) 2003-05-27 2010-04-28 パナソニック株式会社 半導体装置の製造方法
US20060011905A1 (en) * 2003-06-26 2006-01-19 Rj Mears, Llc Semiconductor device comprising a superlattice dielectric interface layer
US7082052B2 (en) * 2004-02-06 2006-07-25 Unity Semiconductor Corporation Multi-resistive state element with reactive metal
US20060171200A1 (en) 2004-02-06 2006-08-03 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
WO2005083809A1 (en) * 2004-02-27 2005-09-09 Canon Kabushiki Kaisha Piezoelectric thin film, method of manufacturing piezoelectric thin film, piezoelectric element, and ink jet recording head
US7208401B2 (en) * 2004-03-12 2007-04-24 Hewlett-Packard Development Company, L.P. Method for forming a thin film
JP4161951B2 (ja) * 2004-09-16 2008-10-08 セイコーエプソン株式会社 強誘電体メモリ装置
US20130082232A1 (en) 2011-09-30 2013-04-04 Unity Semiconductor Corporation Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells
TWI338171B (en) * 2005-05-02 2011-03-01 Au Optronics Corp Display device and wiring structure and method for forming the same
CN101152776B (zh) * 2006-09-28 2010-05-26 中南大学 双梯度复合涂层
WO2008072826A1 (en) * 2006-12-13 2008-06-19 University Of Seoul Foundation Of Industry-Academic Cooperation Mfms-fet and mfms-ferroelectric memory device
US20100215836A1 (en) * 2006-12-15 2010-08-26 University Of Seoul Foundation Of Industry- Academic Cooperation Ferroelectric material and method of forming ferroelectric layer using the same
WO2008082046A1 (en) * 2006-12-29 2008-07-10 University Of Seoul Foundation Of Industry-Academic Cooperation Ferroelectric memory device, fet, and methods of manufacturing the same
WO2008082045A1 (en) * 2006-12-29 2008-07-10 University Of Seoul Foundation Of Industry-Academic Cooperation Memory device and method of manufacturing the same
WO2008082044A1 (en) * 2006-12-29 2008-07-10 University Of Seoul Foundation Of Industry-Academic Cooperation Fet, ferroelectric memory device, and methods of manufacturing the same
JP2008192914A (ja) * 2007-02-06 2008-08-21 Fujitsu Ltd 半導体装置及びその製造方法
KR101338158B1 (ko) * 2007-07-16 2013-12-06 삼성전자주식회사 비휘발성 기억 소자 및 그 형성 방법
EP2298714B1 (en) * 2008-05-28 2017-07-05 Mitsubishi Materials Corporation Composition for ferroelectric thin film formation, method for ferroelectric thin film formation, and ferroelectric thin film formed by the method
JP5899615B2 (ja) * 2010-03-18 2016-04-06 株式会社リコー 絶縁膜の製造方法及び半導体装置の製造方法
US10020374B2 (en) 2009-12-25 2018-07-10 Ricoh Company, Ltd. Field-effect transistor, semiconductor memory display element, image display device, and system
JP5527527B2 (ja) * 2010-03-12 2014-06-18 セイコーエプソン株式会社 液体噴射ヘッド及び液体噴射装置
US8440537B1 (en) * 2011-11-11 2013-05-14 Intermolecular, Inc. Adsorption site blocking method for co-doping ALD films
JP6310194B2 (ja) * 2012-07-06 2018-04-11 株式会社半導体エネルギー研究所 半導体装置
JP6032597B2 (ja) * 2012-09-26 2016-11-30 独立行政法人国立高等専門学校機構 傾斜機能膜及びその製造方法
US9337210B2 (en) 2013-08-12 2016-05-10 Micron Technology, Inc. Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
CN105556676B (zh) 2013-09-27 2019-03-19 英特尔公司 具有ⅲ-ⅴ族材料有源区和渐变栅极电介质的半导体器件
US9263577B2 (en) * 2014-04-24 2016-02-16 Micron Technology, Inc. Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors
US9472560B2 (en) 2014-06-16 2016-10-18 Micron Technology, Inc. Memory cell and an array of memory cells
US9159829B1 (en) 2014-10-07 2015-10-13 Micron Technology, Inc. Recessed transistors containing ferroelectric material
US9276092B1 (en) 2014-10-16 2016-03-01 Micron Technology, Inc. Transistors and methods of forming transistors
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells
US9853211B2 (en) 2015-07-24 2017-12-26 Micron Technology, Inc. Array of cross point memory cells individually comprising a select device and a programmable device
US10134982B2 (en) 2015-07-24 2018-11-20 Micron Technology, Inc. Array of cross point memory cells
US9876018B2 (en) 2015-12-03 2018-01-23 Micron Technology, Inc. Ferroelectric capacitor, ferroelectric field effect transistor, and method used in forming an electronic component comprising conductive material and ferroelectric material
US10056393B2 (en) * 2016-03-01 2018-08-21 Namlab Ggmbh Application of antiferroelectric like materials in non-volatile memory devices
US20170345831A1 (en) * 2016-05-25 2017-11-30 Micron Technology, Inc. Ferroelectric Devices and Methods of Forming Ferroelectric Devices
KR102260807B1 (ko) * 2016-11-30 2021-06-07 가부시키가이샤 리코 산화물 또는 산질화물 절연체 막 형성용 도포액, 산화물 또는 산질화물 절연체 막, 전계 효과형 트랜지스터 및 이들의 제조 방법
US10396145B2 (en) 2017-01-12 2019-08-27 Micron Technology, Inc. Memory cells comprising ferroelectric material and including current leakage paths having different total resistances
US10923501B2 (en) * 2017-02-23 2021-02-16 SK Hynix Inc. Ferroelectric memory device and method of manufacturing the same
KR20180097378A (ko) * 2017-02-23 2018-08-31 에스케이하이닉스 주식회사 강유전성 메모리 장치 및 그 제조 방법
US10475514B2 (en) 2017-05-11 2019-11-12 The Penn State Research Foundation Nonvolatile digital computing with ferroelectric FET
JP2020140110A (ja) * 2019-02-28 2020-09-03 国立研究開発法人産業技術総合研究所 ナノ結晶分散ポリマー光学用途膜およびその製造方法、ナノ結晶分散ポリマー透明誘電膜およびその製造方法
US11063131B2 (en) * 2019-06-13 2021-07-13 Intel Corporation Ferroelectric or anti-ferroelectric trench capacitor with spacers for sidewall strain engineering
US11170834B2 (en) 2019-07-10 2021-11-09 Micron Technology, Inc. Memory cells and methods of forming a capacitor including current leakage paths having different total resistances
WO2023073404A1 (en) 2021-10-27 2023-05-04 Silanna UV Technologies Pte Ltd Methods and systems for heating a wide bandgap substrate
WO2023084275A1 (en) 2021-11-10 2023-05-19 Silanna UV Technologies Pte Ltd Ultrawide bandgap semiconductor devices including magnesium germanium oxides
WO2023084274A1 (en) 2021-11-10 2023-05-19 Silanna UV Technologies Pte Ltd Epitaxial oxide materials, structures, and devices
US11522103B1 (en) * 2021-11-10 2022-12-06 Silanna UV Technologies Pte Ltd Epitaxial oxide materials, structures, and devices

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2791761A (en) 1955-02-18 1957-05-07 Bell Telephone Labor Inc Electrical switching and storage
NL97896C (ko) 1955-02-18
US2791759A (en) 1955-02-18 1957-05-07 Bell Telephone Labor Inc Semiconductive device
NL214049A (ko) 1956-02-07
US5046043A (en) 1987-10-08 1991-09-03 National Semiconductor Corporation Ferroelectric capacitor and memory cell including barrier and isolation layers
US5434102A (en) 1991-02-25 1995-07-18 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
US5272341A (en) 1991-07-18 1993-12-21 General Motors Corporation Transpacitor
US5508226A (en) 1991-12-13 1996-04-16 Symetrix Corporation Low temperature process for fabricating layered superlattice materialsand making electronic devices including same
US5468684A (en) 1991-12-13 1995-11-21 Symetrix Corporation Integrated circuit with layered superlattice material and method of fabricating same
US5523964A (en) 1994-04-07 1996-06-04 Symetrix Corporation Ferroelectric non-volatile memory unit
KR0141160B1 (ko) 1995-03-22 1998-06-01 김광호 강유전체 메모리 장치 및 그 제조방법
US5736759A (en) 1996-07-24 1998-04-07 Nec Research Institute, Inc. Reduced fatigue ferroelectric element

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100491417B1 (ko) * 2001-08-13 2005-05-25 샤프 가부시키가이샤 씨-축 배향 강유전체 박막에 대한 유기금속 기상증착 및어닐링 처리
WO2008082047A1 (en) * 2006-12-29 2008-07-10 University Of Seoul Foundation Of Industry-Academic Cooperation Fet, ferroelectric memory device, and methods of manufacturing the same
US10903363B2 (en) 2018-06-22 2021-01-26 SK Hynix Inc. Ferroelectric semiconductor device

Also Published As

Publication number Publication date
TW449924B (en) 2001-08-11
US20010011743A1 (en) 2001-08-09
EP1090427A1 (en) 2001-04-11
CN1302456A (zh) 2001-07-04
WO2000067331A1 (en) 2000-11-09
US6236076B1 (en) 2001-05-22
JP2002543627A (ja) 2002-12-17

Similar Documents

Publication Publication Date Title
US6236076B1 (en) Ferroelectric field effect transistors for nonvolatile memory applications having functional gradient material
US6140672A (en) Ferroelectric field effect transistor having a gate electrode being electrically connected to the bottom electrode of a ferroelectric capacitor
US6541279B2 (en) Method for forming an integrated circuit
KR100413618B1 (ko) 집적 회로의 제조 방법, 강유전체 디바이스 및 액체 프리커서
US5434102A (en) Process for fabricating layered superlattice materials and making electronic devices including same
KR100516630B1 (ko) 층형상초격자재료 및 ａｂｏ₃형 금속산화물을 제조하고,산소에 노출시키는 일없이 이들 재료를 포함하는전자디바이스를 제작하는 방법
US6255121B1 (en) Method for fabricating ferroelectric field effect transistor having an interface insulator layer formed by a liquid precursor
US6072207A (en) Process for fabricating layered superlattice materials and making electronic devices including same
EP0665981B1 (en) Process for fabricating layered superlattice materials and electronic devices including same
KR19980703182A (ko) 성층 초격자 재료 및 이를 포함하는 전자 소자 제조를 위한저온 처리
KR20040071692A (ko) 집적 회로용의 란탄족 계열의 층상 초격자 물질들
EP1192648A2 (en) Metal oxide thin films for high dielectric constant applications
US6537830B1 (en) Method of making ferroelectric FET with polycrystalline crystallographically oriented ferroelectric material
KR100378276B1 (ko) 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자
KR20010108086A (ko) 캡핑 층을 지닌 강유전성 소자 및 그 제조 방법
US7009231B2 (en) Single-phase c-axis doped PGO ferroelectric thin films
JP2000509918A (ja) 実質的に平滑な下部電極構造の使用により改良された記憶保持を有する薄膜強誘電体コンデンサ
US20040051126A1 (en) Compositionally engineered CexMnyO3 and semiconductor devices based thereon
KR20010074743A (ko) 층형상초격자체를 제조하고 이것을 포함하는전자디바이스를 만드는 저온공정
KR100379245B1 (ko) 산화지르코늄타이타늄 박막을 이용한 전계형 트랜지스터및 그 제조방법
WO2001071816A1 (en) Ferroelectric fet with polycrystalline crystallographically oriented ferroelectric material
JP2001332549A (ja) 結晶性酸化物膜の形成方法および半導体装置
Simões et al. Oriented growth of Bi 3.25 La 0.75 Ti 3 O 12 thin films on RuO 2/SiO 2/Si substrates by using the polymeric precursor method: Structural, microstructural and electrical properties
JPH082919A (ja) 強誘電体結晶薄膜及び該強誘電体結晶薄膜を有する強誘電体薄膜素子及び該強誘電体結晶薄膜の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application