CN1302456A - 具有成分分级的铁电材料的铁电场效应晶体管及其制造方法 - Google Patents

具有成分分级的铁电材料的铁电场效应晶体管及其制造方法 Download PDF

Info

Publication number
CN1302456A
CN1302456A CN00800714A CN00800714A CN1302456A CN 1302456 A CN1302456 A CN 1302456A CN 00800714 A CN00800714 A CN 00800714A CN 00800714 A CN00800714 A CN 00800714A CN 1302456 A CN1302456 A CN 1302456A
Authority
CN
China
Prior art keywords
ferroelectric
film
compound
fgm
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN00800714A
Other languages
English (en)
Inventor
有田浩二
卡罗斯·A·帕兹德阿罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Symetrix Corp
Original Assignee
Matsushita Electronics Corp
Symetrix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Symetrix Corp filed Critical Matsushita Electronics Corp
Publication of CN1302456A publication Critical patent/CN1302456A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/516Insulating materials associated therewith with at least one ferroelectric layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40111Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一种非易失性非破坏性读出的铁电FET存储器(10,40,60,80,100,120,130,160)包括半导体衬底(19)、铁电功能梯度材料(“FGM”)薄膜(26,50,70,90,20,140,170)和栅电极(30)。在一个基本实施例中,铁电FGM薄膜(26,50,70,90,20,140,170)包括铁电化合物和介电化合物。介电化合物具有比铁电化合物低的介电常数。在薄膜中铁电化合物有浓度梯度。在第二基本实施例中,FGM薄膜(26,50,70,90,20,140,170)是功能梯度铁电体(“FGF”),其中铁电化合物的合成的梯度导致反传统磁滞行为。FGF薄膜的反传统磁滞行为与铁电FET存储器中的扩大的存储窗相关。FGM薄膜(26,50,70,90,20,140,170)优选地使用液体源MOD方法形成,优选是多源CVD方法。

Description

具有成分分级的铁电材料的的铁电场效应晶体管及其制造方法
发明背景
本发明涉及一种铁电场效应晶体管,尤其涉及利用这种晶体管的铁电存储器及制造这种晶体管和存储器的方法。
问题陈述
已知自从20世纪50年代以来,只要能制造出实际应用的铁电存储器,它将提供快速、致密的非易失性存储器,该存储器能在相对低的电压下工作。请参看Orlando Auciello等人的文章,该文章题目为“铁电存储器的物理性质”,登载在杂志“今日物理”1992年7月号的第22到27页上。今天研究的主要类型的铁电存储器是非易失性铁电随机存取存储器或NVFRAM。NVFRAM的一个缺点是在读出它的过程中,它持有的信息被破坏,从而读出功能必须跟随有再写入功能。跟随有再写入的破坏性读出通常要求以两个晶体管和两个电容器(“2T-2C”)来操作存储器,这降低整个电路的密度和效率,也导致制造成本增加。
但是至少40年前已经提出假设,即可能设计一种非易失性非破坏性读出(“NDRO”)存储器,其中存储器元件是单一的铁电场效应晶体管(“FET”),从而降低传统2T-2C操作的至少一部分的复杂性,请参考Shu-Yau Wu的题目为“新型铁电存储器器件、金属一铁电一半导体晶体管”的文章,该文章登载在1974年8月出版的IEEETransaction On Electron Device的第499到504页;还参考S.Y.Wu的题目为“金属一铁电一半导体晶体管的存储记忆和切换行为”的文章,该文章登载在1976年出版的“Ferroelectrics”的第11卷第379到383页;参考J.R.Scott,C.A.Paz de Araujo和L.D.McMillan的题目为“集成铁电体”的文章,该文章登载在1992年出版的“CondensedMatter News”的第1卷第3期第15到20页。由于在Wu的早先的器件中测量的铁电存储效应仅是暂时的单一态效应而不是长期的双态效应,现在相信这个效应是电荷注入效应而不是由于铁电切换引起的效应。
已有技术中熟知的结构是所谓的金属-铁电-半导体FET(“MFS-FET”),其中铁电氧化物被形成在半导体衬底上,金属栅电极被放置于铁电氧化物上。当铁电薄膜如PZT直接被形成于半导体衬底如硅上时,高泄漏电流、低记忆次数和疲劳是常见的问题。技术上通常相信其中一些是铁电氧化物与硅之间的较差的界面产生的结果。较差的界面可能是晶体铁电氧化物与硅的晶格和热系数之间的不兼容带来的结果。
而且,在铁电氧化物薄膜直接电连接于晶体管栅电极的栅电极氧化物层时,难以对铁电薄膜施加足够的电压来转换它的极性。铁电薄膜和栅电极氧化物可被视为串联的两个电容器。铁电薄膜的介电常数(通常是100-1000)远高于常规的栅电极氧化物的介电常数(通常是大约3-5)。结果,大部分的压降发生在低介电常数材料两端,需要超高工作电压来切换铁电薄膜的极性。这会导致电路中的栅电极氧化物和其它材料的电击穿。而且,超出3-5V的高工作电压将使器件与传统的集成电路技术不兼容。
为减少界面问题,设计了结构,其中在沉积铁电层和栅电极之前绝缘氧化层如CeO2或Y2O3被溅射沉积在半导体衬底上。技术上把这种结构称为金属-铁电-绝缘体-半导体FET(“MFIS-FET”)。最近,有报告说MFIS-FET器件呈现出真正的铁电存储行为。参考Tadahiko Hirai等人的题目为“带有CeO2缓冲层的金属/铁电/绝缘体/半导体结构的形成”的文章中,该文章登载在1994年9月出版的杂志“Japan Journal of Applied Physics”的第33卷第1部分第9B期的第5519-5222页中;参考Tadahiko Hirai等人的题目为“带有CeO2缓冲层的金属/铁电/绝缘体/半导体结构的特性”的文章中,该文章登载在1995年8月出版的杂志“Japan Journal of Applied Physics”的第33卷第1部分第8A期的第4163-4166页中;参考Yong Tae Kim等人的题目为“用于金属铁介电体半导体场效应晶体管的Pt/SrBi2Ta2O9/CeO2/SiO2/Si结构的存储窗”的文章中,该文章登载在1997年12月15日出版的杂志“Applied Physics Letters”的第71卷第24期的第3507-3509页中;并参考1998年4月28日授予JongMoon的美国专利No.5.744,374中。相信位于硅衬底上的在衬底与铁电薄膜之间的绝缘层避免了由铁电-半导体界面引起的问题。
尽管使用绝缘层解决了MFIS-FET和其它结构上相关的存储器中的界面问题,用于切换铁电材料的极化的不充足的电压的问题仍存在。相关的问题是很多传统的铁电材料的极化充电不足以用于可靠的存储器工作。铁电材料的极化充电对于在存储二进制位信息时正确地使用铁电功能是必须的。极化充电可被表示为临界电压移动,或“存储窗”,ΔV,通过在铁电电容器的标准电容一电压测量期间测量向后和向前扫描的之间的最大电压差来计算。在已有技术的铁电FET器件中测量的存储窗通常小于1伏特,这使得存储器件进行不期望的极化切换和不可靠的信息存储。解决方案
本发明通过提供新颖的铁电非破坏性读出(“NDRO”)存储器件和制造这种存储器件的方法而解决了上述问题。
本发明的器件是具有铁电功能(functional)梯度材料(“FGM”)或功能分级的(graded)材料的薄膜的铁电FET。在本发明的一个基本实施例中,FGM薄膜包含有铁电化合物和介电化合物,其中介电化合物具有小于铁电化合物的介电常数的介电常数。铁电FGM薄膜的特征在于在FGM薄膜的区域之间的铁电化合物的摩尔浓度梯度。浓度梯度可以是逐渐的,或是台阶式的。通常,铁电FGM薄膜中的介电化合物也有一种浓度梯度,在某种意义上往往与铁电化合物的梯度方向相反。作为功能梯度的结果,铁电FGM薄膜的整个介电常数低于没有介电化合物的情况。因此,可用于切换极化的在铁电FGM薄膜的两端可利用的压降相应地较大。但是同时,铁电FGM薄膜的铁电性能保留。从而在第一基本实施例中,包含铁电FGM薄膜的铁电FET也用作铁电非易失NDRO存储器。
在第一基本实施例中,当介电化合物的浓度在铁电FET的铁电FGM薄膜与半导体衬底的界面附近高时,那么介电化合物也用作界面绝缘材料,减少在一些铁电化合物例如铁电金属氧化物紧密靠近半导体衬底如硅时引起的界面问题。
在本发明的第二基本实施例中,FGM薄膜是功能梯度铁电(“FGF”),或功能上分级的铁电薄膜。在FGF薄膜中,多种铁电化合物的浓度在薄膜两端变化。通常,一类具有相似的晶体结构的化合物中的多种铁电化合物的摩尔浓度在FGF薄膜两端变化。不同化合物的变化浓度是薄膜两端的一种或多种类型的金属的相对量的变化导致的结果。例如,FGF薄膜可包含金属类型的锶、铋、钽和铌,其相对摩尔比例相应于概括出来的化学计量式SrBi2(Ta1-xNbx)2O9,这里x的范围是0≤x≤1。概括出来的化学计量式表示一类带有类似的晶体结构的铁电成层的超晶格材料化合物。相应于x的值变化的钽和泥巴的浓度梯度表示铁电化合物的功能梯度。术语“金属类型”和类似的术语指的是相应于来自化学元素周期表的化学元素的一种类型的原子。例如,钛、锌、钽、铌和镧是5种不同类型的金属。根据本发明的其中FGM薄膜作为FGF薄膜的铁电FET具有比具有传统的铁电材料的铁电FET存储器更大的存储窗,ΔV,用于极化充电。
本发明的铁电化合物可从适当的铁电材料构成的一组中选择,包括但是并不限于:ABO3型金属氧化物钙钛矿,如钛酸(例如BATiO3,SrTiO3,PbTiO3,PbZr TiO3)或铌酸(例如KNbO3),并且优选地是成层的超晶格化合物。
本发明的用于制造FGM薄膜的方法包括顺序应用多种前体溶液到衬底以形成功能梯度。前体溶液中的金属类型的相对浓度相应于期望的功能梯度而变化。
根据本发明,铁电FGM薄膜可使用任何种方法来使用,以把薄膜用于集成电路中。优选地,适合用于薄膜沉积的金属无机分解(“MDO”)方法的金属无机前体被使用。MOD方法能方便准确地控制前体浓度。优选地,多源化学气相沉积(“CVD”)方法被使用。在本发明的优选方法中,在形成铁电FGM薄膜中的有创造性的功能梯度的沉积过程中独立并且准确地变化流入到施加于衬底上的最终的前体混合物中的各个前体流的质量流速。
在优选的实施例中,写入偏置被施加于衬底与FET栅电极之间。
优选地,在源极和漏极之间存在有电压差时通过检测源极/漏极电流而读出该单元。
本发明不仅提供更简单和大大致密化的铁电存储器,而且提供能容易制造的一种铁电存储器。本发明的很多其它特征、目标和优点在结合附图阅读时从下面的描述中变得明显。
图1表示根据本发明的铁电FET存储器的一部分的横截面图,其中铁电FGM薄膜中的铁电化合物的摩尔浓度梯度在向下的方向上是负的;
图2表示根据本发明的铁电FET存储器的一部分的横截面图,其中铁电FGM薄膜中的铁电化合物的摩尔浓度梯度从薄膜底部开始在向上的方向上是正的,之后,从薄膜的中间开始向上变负;
图3表示根据本发明的铁电FET存储器的一部分的横截面图,其中铁电FGM薄膜中的铁电化合物的摩尔浓度梯度从薄膜底部开始在向上的方向上是负的,之后,从薄膜的中间开始向上变正;
图4描述MFIS-FET存储器,其中栅电极氧化物层位于半导体衬底上,界面绝缘层位于栅电极氧化物上;
图5描述的是金属-铁电-半导体(“MFMS”)FET存储器,其中浮动电极位于栅电极氧化物层上;
图6是类似于图5的实施例,除了在图6中,粘结层位于栅电极氧化物上,在浮动电极下面;
图7描述MFS-FET存储器,其中铁电FGM薄膜直接位于半导体衬底的栅电极氧化物上,并且铁电化合物的摩尔浓度梯度从薄膜顶端开始的向下方向上是负的;
图8描述MFS-FET存储器,其中铁电FGM薄膜直接位于半导体衬底的栅电极氧化物上并具有5个横向区域,并且铁电化合物的摩尔浓度梯度在从薄膜顶端开始的横向区域之间在向下方向上是负的,且介电化合物的浓度梯度在向下方向上是正的;
图9描述MFS-FET存储器,其中铁电FGM薄膜是FGF薄膜并直接位于半导体衬底的栅电极氧化物上且具有5个横向区域,并且在横向区域之间有两种类型的金属的摩尔浓度梯度;
图10表示用于图7的铁电FET存储器的等价电路;
图11表示铁电薄膜的图7中的极化状态,还表示栅电极区域的得到的电子态,用于任意选择的二进制“1”状态;
图12表示铁电薄膜的图7中的极化状态,还表示栅电极区域的得到的电子态,用于“0”状态;
图13是表示制造铁电FET存储器的一般的液体源沉积过程的步骤的流程图;
图14表示用于制造本发明的铁电FET中的铁电FGM薄膜的一般的雾沉积装置图;
图15是用于以根据本发明的铁电FGM薄膜形成铁电FET的一般的雾沉积处理的处理流程表;
图16是用于形成根据本发明的铁电FET中的铁电FGM薄膜的一般的CVD装置图;
图17是用于以根据本发明的铁电FGM薄膜形成铁电FET的一般的CVD处理的处理流程表;
图18是由根据本发明的液体旋转涂覆方法形成的实验铁电FGM薄膜的简图,其中铁电化合物是锶铋钽,介电化合物ZrO2在向上的方向上有正浓度梯度;
图19是由根据本发明液体旋转涂覆方法形成的实验铁电FGM薄膜的简图,其中铁电化合物是锶铋钽,介电化合物ZrO2在向上的方向上有负浓度梯度;
图20是仅包括介电化合物ZrO2的实验薄膜的简图;
图21-24是实验薄膜的简图,这些薄膜由用于锶铋钽(“SBT”)的前体混合物和ZrO2构成,但不具有根据本发明的功能梯度;
图25是仅包括铁电化合物SBT的的实验薄膜的简图;
图26表示对根据本发明制造的铁电FGM薄膜进行传统晶体学X射线分析的结果;
图27表示对由用于铁电化合物SBT的前体混合物和介电化合物ZrO2制造的但不具有功能梯度的薄膜进行传统晶体学X射线分析的结果;
图28是作为根据本发明制造的铁电FGM薄膜中的施加电压的函数的相对介电常数的曲线;
图29是在电压被施加于顶端电极时在FGF电容器中测量的磁滞曲线图,其中随着施加电压从5V提高到10V,极化电荷向上移动;
图30是在电压被施加于底端电极时在图29的FGF电容器中测量的磁滞曲线图,其中随着施加电压从5V提高到10V,极化电荷向下移动;
图31表示在电压偏置被施加于顶电极时,以1MHz用-5V到+5V的偏置在图29-30的FGF电容器中测量小信号电容对电压(“C-V”)的结果;
图32表示在电压偏置被施加于底电极时,以1MHz用-5V到+5V的偏置在图29-31的FGF电容器中测量小信号电容对电压(“C-V”)的结果;
图33表示当偏置电压被施加于顶电极时MFM电容器中的磁滞曲线图,MFM电容器包含成层的超晶格材料,其中当施加的电压增加时极化电荷向下移动;
图34表示偏置电压被施加于底电极时图33的MFM电容器中的磁滞曲线图,其中当施加的电压增加时极化电荷向上移动;
图35表示类似于图33-34的MFM电容器的底电极被连接于MFM-MIS串联电路中的MIS的金属电极时的C-V曲线;
图36表示当图35的MFM电容器的顶电极被连接于MIS的金属电极时的C-V曲线。
优选实施例的详细描述
1.导言
功能梯度材料(“FGM”)也称为功能上分级的材料,通常是一种这样的材料,其中至少一个特定的化学物质的浓度从材料的一个区域向另一个区域改变。化学物质可以是化学元素或化学化合物浓度和浓度梯度被控制到一定程度,以实现没有浓度梯度的材料之上的一个或多个功能优点。这样,术语“功能梯度”指的是一种材料,其中化学物质的浓度梯度与没有类似的浓度梯度的材料相比导致功能上的优点。从材料的一个区域向另一个区域的浓度改变率,即浓度梯度可以是逐渐的或离散的步进的。梯度也可以是平均或不平均的;即每一单位距离上浓度的递增的改变在整个材料是均匀的,或者它可以间隙地提高或降低。在集成电路技术的薄膜中的浓度梯度通常被取向在垂直方向上,这里,垂直方向垂直于半导体晶片表面的平面。在FGM薄膜中,逐渐的功能浓度梯度可通过扩散实现,即化学物质的高浓度可被沉积在材料的一个区域,之后该化学物质扩散到该材料的其它区域。在本发明的优选方法中,通过改变液体前体的成分、依次施加液体前体到衬底并处理衬底来形成固态铁电FGM薄膜而实现浓度梯度。
在本发明的一个基本的实施例中,FGM薄膜中的铁电化合物和介电化合物的浓度在相对于半导体晶片平面垂直的方向上改变。从而,在FGM薄膜中出现两个浓度梯度。化合物之一的梯度在向上的方向上是正的,而另一个化合物的梯度在向上的方向上是负的。在第二基本实施例中,与其它化学元素一起以相对的摩尔比例出现的一个或多个金属原子只有一个浓度梯度,用于形成带有相似晶体结构的铁电化合物。这种FGM薄膜是功能梯度铁电(“FGF”)薄膜。
本发明的FGM薄膜中的横向区域是具有一些厚度的无限小或有限的区域,其中,横向方向是水平方向的平面,即,平行于半导体晶片表面的平面,其中化学物质的浓度是均匀的。本发明的FGM可能刚好具有两个横向区域,从而FGM薄膜的化学成分以步进方式从一个区域突变到第二区域。在带有给定的成分的前体被用于形成有限厚度的一个横向区域并且随后使用带有第二成分的前体形成第二横向区域时得到这种结构。更普遍和优选的是FGM薄膜包括两个以上的横向区域,优选地,其中,一个区域中经过FGM薄膜的浓度梯度在垂直方向上是逐渐的。这个逐渐的浓度梯度通过使用液体前体的混合物沉积薄膜来实现,其中混合物中的不同的每个前体的相对浓度被逐渐改变。
通常,用于形成FGM薄膜的横向区域的最终的液体前体包含用于形成多种固态化合物的前体化合物,并且作为一个规则,没有绝对的把握知道通常形成的得到的横向区域的准确固态结构。如果几个固态化合物有不同的晶体结构,例如当用于铁电SrBi2Ta2O9的前体与用于介电体ZrO2的前体混合时,这一点尤其如此。例如,如果是一种特定的化合物占据主体的前体化合物,比如为最终的前体的总摩尔浓度的90%或以上,那么在一些情况下,该结构可能被观察到,当主体化合物包含掺杂时。但是,当最终的前体包括很大比例的多种化合物时,那么晶体结构不显见。横向区域可包括其中散布有相应于前体的多种化学化合物的晶粒的异质结构,或者可产生其它不希望的化学化合物、晶体结构和非晶材料。相比而言,当最终的前体包含用于形成具有相似的晶体结构的化合物的前体化合物时,形成的横向区域更可能包括单一已知类型的晶体结构。例如,如果最终的前体包含前体化合物,该前体化合物包含符合概括出来的化学计量式PbZr0.6Ti0.4O3的相对比例的金属原子,那么横向区域可能包括用于ABO3型钙钛矿的均质晶体结构,其中60%的B位由锆原子占据,40%的B位被钛原子占据。在任何情况下,往往仅对FGM薄膜的每个横向区域的晶体学分析才能验证所存在的实际分子结构和晶体结构。但是,在本说明书中,横向区域的组成可参考金属原子的相对摩尔比例来描述,该比例以一或多种化学化合物的化学计量式来表示;或者为了清楚起见,横向区域可被描述为包括一个或几个与使用的前体相应的分子化合物。尽管得到的材料的前体公式和化学计量式是确定的,但是如上面解释的那样,应该理解用于对给出的横向区域命名的化合物的实际存在并不总是一定的。
根据本发明的铁电FET包括半导体衬底、铁电FGM薄膜和栅电极。在一个实施例中,铁电FGM薄膜包含铁电化合物和介电化合物,其中介电化合物具有小于铁电化合物的介电常数的介电常数。而且,铁电FGM薄膜具有至少两个横向区域,第一横向区域和第二横向区域。第一横向区域包括铁电化合物的第一摩尔浓度,第二横向区域包括铁电化合物的第二摩尔浓度。在两个横向区域的每一个中的铁电化合物的摩尔浓度必须在铁电FGM材料中为非零值。如果有两个以上的横向区域,横向区域之一可具有零浓度。即,术语FGM不应被解释为在其中一层是铁电体另一层是介电体而不是铁电体的两层结构上读出。它也不应该被解释为在其中两层铁电材料是不相关的的结构上读出。通常,第一横向区域中的铁电化合物的摩尔浓度大于第一横向区域中的介电化合物的摩尔浓度。而且,第一横向区域中的铁电化合物的摩尔浓度大于第二横向区域中的铁电化合物的摩尔浓度。从而从第一横向区域向第二横向区域铁电化合物是负的浓度梯度。在本发明的铁电FGM薄膜中,介电化合物的摩尔浓度梯度存在于第一横向区域与第二横向区域中,从而第二横向区域中的介电化合物的摩尔浓度大于第一横向区域中的介电化合物的摩尔浓度。从而,从第一横向区域向第二横向区域介电化合物是正的浓度梯度。通常,铁电化合物出现在第一横向区域中,介电化合物大致不出现在第一横向区域中。通常,第二横向区域中的介电化合物的摩尔浓度大于第二横向区域中的铁电化合物的摩尔浓度。铁电化合物大致不出现在第二横向区域中。类似地,介电化合物大致不出现在第二横向区域中。“大致不出现”指的是小于1%的相对摩尔浓度。
铁电化合物和介电化合物的摩尔浓度通常被概念化并表达为固态铁电FGM薄膜的特定横向区域中的相对摩尔比例或百分比;例如,“包括80摩尔百分比的铁电化合物和20摩尔百分比的介电化合物的横向区域”。类似地,用于形成FGM薄膜的特定横向区域的具有特定的摩尔浓度,例如“0.1M”的最终的液体前体通常用摩尔百分含量成分例如“80%的铁电体和20%的介电体”来描述。如上面解释的那样,根据本发明的铁电FGM薄膜可包括两个或多个横向区域,在每个区域中,组成化学物质的浓度是均匀的。本发明的第一基本实施例的关键特征是从一个横向区域到另一个横向区域有至少一个化学物质,该铁电化合物的浓度梯度。
本发明的铁电化合物可从适当的铁电材料组成的一组中选择,该组铁电材料包括但不限制于ABO3型金属氧化物钙钛矿,如钛酸(例如BATiO3,SrTIO3,PbTiO3,PbZr TiO3)或铌酸(例如KNbO3),并且优选地是成层的超晶格化合物。1996年5月21日授予Araujo等人的美国专利No.5519234中公开了成层的超晶格化合物,如锶铋钽(SBT),在铁电应用中具有比最好的已有技术材料更优良的性能并具有高介电常数和低漏电流。
成层的超晶格材料可被总结为下面的公式: ( 1 ) Al w 1 + a 1 A 2 w 2 + a 2 . . . . A j wj + aj S 1 x 1 + x 1 S 2 x 2 + s 2 . . . Sk Sk + sk B 1 y 1 + b 2 . . . BI y 1 + b 1 Q z - q
其中A1,A2…Aj代表钙钛矿样结构中的A位元素,可以是如锶、钙、钡、铋、铅和其它元素的元素;S1,S2…Sk代表超晶格生成元素,通常是铋,但是也可以是诸如带有+3的化合价的钇、钪、镧、锑铬、铊和其它元素;B1,B2…BI表示钙钛矿样结构中的B位元素,可以是例如钛、钽、铪、钨、铌、锆和其它元素;Q代表阴离子,其通常是氧离子但是也可以是其它元素,如氟、氯和这些元素的混合体,如氟氧化物、氯氧化物等。在公式(1)的上标表示各个元素的化合价。例如,如果Q是氧,则q=2。下标表示在化合物的一克分子中的该材料的克分子的数目,或者以单胞为单位,表示单胞中的平均的元素的原子数目。该下标可以是整数或分数。即,公式(1)包括这种情况:单胞可在材料上均匀变化,例如在SrBi2(Ta0.75Nb0.25)2O9中,B位的75%被钽原子占据,B位的25%被铌原子占据。如果化合物中仅一个A位元素,那么它以“A1”元素表示并且w2…wj等于0。如果化合物中仅一个B位元素,那么它以“B1”元素表示并且y2…yI等于0,对于超晶格生成元素也类似这样。尽管公式(1)以更一般的形式来书写,通常的情况是有一个A位元素,一个超晶格产生元素和一个或两个B位元素,这是由于本发明意在包括这样的情况:这些位的每一个和超晶格产生元素可有多个元素。Z的值从下面的等式求出:
(2)(a1w1+a2w2...+ajwj)+(s1×1+s2×2...+sk×k)+(b1y1+b2y2...+bIyI)=qz
公式(1)包括在1996年5月21日授予Araujo等人的美国专利No.5519234中讨论的所有的3种Smolenskii类型的化合物。成层超晶格材料不包括适合于公式(1)的每种材料,而是仅包括那些自发把自己形成为带有明显的替换(alternating)层的晶体结构的材料。已经表示出某些成层超晶格材料有非常适合于传统的非易失性存储器应用的特性,如高极化性、高抗疲劳性、低漏电流、低印记和适当的矫顽电压值。但是成层超晶格材料的350-400的高介电常数值使得铁电FET存储器有上述的切换问题。本发明的第一实施例的结构和制造它的创造性的方法降低了铁电FGM薄膜的整体介电常数。
在本发明的第二实施例中,铁电材料的成分在横向区域之间变化。这种类型的FGM薄膜被称为FGF薄膜。与第一实施例的FGM薄膜相比,不需要存在带有低的介电常数的化合物来实现放大的存储窗ΔV的功能优点。FGF薄膜中的功能浓度梯度是横向区域之间的铁电化合物的浓度上的变化。通常,多个具有相似晶体结构的铁电化合物的相对浓度在横向区域之间变化,作为一个金属原子替代另一个的结果。例如,PbZrO3和PbTiO3具有类似的ABO3型晶体结构。如果用于形成横向区域的最终的前体包含具有相应于PbZr0.6Ti0.4O3的相对摩尔浓度的金属的前体化合物,那么横向区域的材料可被视为包含两种分子化合物的ABO3型晶体结构。60%的晶体分子是PbZrO3,40%的晶体分子是PbTiO3。随着横向区域之间金属原子的浓度变化,铁电化合物的浓度改变。在上述的例子中,如果带有相应于PbZr0.7Ti0.3O3的相对摩尔浓度的前体被用于形成另一个横向区域,那么横向区域可被视为包含70%的PbZrO3和30%的PbTiO3的ABO3型晶体结构。这样,FGF薄膜可被视为一种材料,在该材料中,在横向区域之间有两个化合物PbZrO3和PbTiO3的功能梯度。或者,如上面的公式(1)所提出的那样,包含PbZr0.6Ti0.4O3的横向区域可被视为单一化合物,如公式所述那样,其中Zr和Ti原子占据这些B位,而包含PbZr0.7Ti0.3O3的横向区域可被视为另一个单一化合物。从这个观点看,功能梯度可被视为在横向区域之间Zr原子和Ti原子的浓度的成分梯度。功能梯度也被视为在横向区域之间一个或几个化合物的浓度变化。FGF薄膜的特征在于非常规的磁滞行为。FGF薄膜中的剩余极化和其它电性能不同于化学成分不改变的均质铁电薄膜的电性能。这里反传统在一般意义上用在铁电技术中;即它指的是磁滞曲线随着施加的电压的强度而移动,并且移动的方向取决于铁电材料的取向。例如,请参考Mark Brazier和M.McEltresh的题目为“成分分级Pb(Zr,Ti)O3薄膜中的反传统磁滞行为”的文章,该文章公开在1998年3月2日出版的“应用物理通讯”第72卷第9期中。
根据本发明的FGF薄膜的电性能用于改进铁电FET存储器。包含FGF薄膜的铁电FET的存储窗大于具有平均成分的类似的铁电薄膜的铁电FEF中的存储窗。在本发明之前,通常不知道概括地说的FGM薄膜和具体地说的FGF薄膜尤其在铁电FET器件中提供改进和扩大的存储窗。还知道具有如这里描述的这种行为的非常规的磁滞行为的铁电薄膜通常通过增加铁电FET的存储窗的尺寸而提高铁电FET性能。
应理解描述集成电路器件的图1-9,11和12指的并不是实际集成电路器件的任何特定部分的实际平面或横截面。在实际器件中,这些层并不是规则的,并且厚度可具有不同的比例。这些图表示出理想的显示,这些显示仅被用于尽可能地更清楚完整地描述本发明的方法与结构。在图1-9,11和12中,为了清楚起见,相同的参考序号被用于表示在描述的结构中是共同的元件。
对于图1-9,11和12,铁电化合物优选是成层的超晶格材料。但是,包含在本发明的铁电FGM薄膜中的铁电材料可包括其它金属氧化物,例如ABO3型钙钛矿。铁电材料也可以是非氧化物金属化合物,如金属氟化物或非金属无机化合物。根据第一实施例的结构中的介电材料通常是金属氧化物如ZrO2,但是它也可以是与其它集成电路材料兼容的任何介电材料。
图1表示根据本发明的铁电FET存储单元10的一部分的横截面图。FET铁电存储单元10形成在晶片11上,包括标准半导体材料12,优选是p-100硅衬底。半导体衬底19包括高度掺杂的源区14和高度掺杂的漏区16,它们形成在掺杂沟道区18周围。掺杂的源区14、漏区16和沟道区18优选地是n型掺杂区。铁电FGM薄膜26形成在沟道区18上面的半导体衬底19上。栅电极30被放置于铁电FGM薄膜26上。半导体衬底19,包括源区14、漏区16和沟道区18、铁电FGM薄膜26与栅电极30一起形成铁电FET存储单元10。通常,存储单元10由中间介电层(“ILD”)覆盖,该层包括玻璃氧化物,优选地是掺杂硼的磷玻璃(“BPSG”)。为了简单和清楚目的,ILD和一些其它结构元件以及绝缘层,在一般情况下示出,因为它们在技术上是已知的。
根据本发明的第一基本实施例,铁电FGM薄膜26包括铁电化合物和介电化合物。介电化合物具有小于铁电化合物的介电常数的介电常数。铁电FGM薄膜26中介电化合物的存在降低铁电FGM薄膜26的整体介电常数。优选地,铁电化合物是铁电金属氧化物,包括成层的超晶格材料,如锶铋钽rBi2Ta2O9。根据本发明,铁电FGM薄膜26有多个横向区域,每一个存在于相对于图1-9,11,12的水平面中。在图1中,铁电FGM薄膜26有第一横向区域27和第二横向区域28。铁电化合物的浓度在第一横向区域27中高于第二横向区域28中铁电化合物的浓度。从而向下的垂直方向上铁电化合物是负的浓度梯度。第一横向区域中铁电化合物的浓度高于第一横向区域中介电化合物的浓度。相反,第二横向区域中的介电化合物的浓度高于第一横向区域中的介电化合物的浓度。从而,在向下的垂直方向上介电化合物是正的浓度梯度。第二横向区域中介电化合物的浓度高于第二横向区域中铁电化合物的浓度。在图1中,铁电FGM薄膜26在靠近栅电极30的第一横向区域27中具有实际上纯净的铁电化合物。当靠近半导体衬底19时,第二横向区域28附近的水平线越来越靠近,表明铁电FGM薄膜26的化学成分在朝向衬底19的垂直方向上更接近地对应于介电化合物的成分。
图2描述存储器40、类似于图1的存储单元10,除了铁电FGM薄膜50包括横向区域52,54和56,这里第一横向区域52具有较高的铁电化合物浓度并且放置于朝向铁电FGM薄膜50的中心,第二横向区域54和第三横向区域56包含比在第一横向区域52中出现的更高的介电化合物的浓度。横向区域54和56分别靠近于半导体衬底19和栅电极30放置。
图3描述铁电FET存储器60,其中铁电FGM薄膜70具有靠近半导体衬底19的第一横向区域72,包含高浓度的铁电化合物和低浓度的介电化合物。介电化合物的浓度朝向薄膜70的中央提高,并且在第二横向区域74中较高。朝向铁电FGM薄膜70的顶部,在靠近栅电极30的第三横向区域76中,介电化合物的浓度再次降低,也许接近零。
图4描述MFIS-FET存储器80,其中栅氧化物82位于半导体衬底19上。尽管在图1-3中未示出,实际上所有的FET器件包括在半导体衬底19处的栅氧化物。该栅氧化物通常在氧气存在的情况下由高温处理步骤形成。在图4中,栅氧化物82是二氧化硅,由硅半导体衬底19的氧化物产生。MFIS-FET存储器80是一种铁电FET存储器,包括半导体衬底19与铁电FGM薄膜90之间的绝缘层84。通常,绝缘层84包括CeO2,ZrO2,Y2O3或Ce1-xZrxO2,其中0≤x≤1或另一种金属氧化物。在图4中,第一横向区域92包括高浓度的铁电化合物,而第二横向区域94包括高浓度的介电化合物。
图5以金属铁电金属半导体(“MFMS”)FET存储单元100形式来描述本发明的一个实施例,其中,浮动电极102位于半导体衬底19与铁电FGM薄膜90之间。浮动电极102通常包括铂(Pt)。图6是类似于图5的一个实施例,除了在图6中,通常包括钛和钛氧化物的粘结层122位于浮动电极102下面的栅氧化物82上。
图7描述作为本发明的优选实施例的MFS-FET存储器120,其由于铁电FGM薄膜20直接位于半导体衬底19的栅氧化物82上而成为本发明的优选实施例。包含高的摩尔百分含量的介电化合物的第二横向区域朝向铁电FGM薄膜20的底部放置。结果,高浓度的介电化合物,也许甚至是纯净的介电化合物,出现在铁电FGM薄膜20与半导体衬底19的界面附近。介电化合物通常是化合物,如ZrO2,CeO2,Y2O3或Ce1-xZrxO2,其中0≤x≤1,优选是ZrxO2。因此高浓度的介电化合物象已有技术的MFIS-FET中的绝缘层一样发生功用,如图4的实施例所述的那样。例如,高浓度的介电化合物有助于消除在铁电氧化物与硅衬底之间的界面处出现的界面问题。介电化合物的浓度在向上的方向上朝向栅电极30有负的梯度,从而在向上的垂直方向上它是下降的。铁电化合物的浓度在向上的方向上朝向栅电极30有正的梯度,从而在向上的垂直方向上随着介电化合物的浓度降低而提高。横向区域23的化学成分相应于大量的铁电化合物与介电化合物的前体的混合物。在第一横向区域22中,铁电化合物的浓度高,也许靠近栅电极30处接近于是纯净的铁电化合物。根据本发明,介电混合物有比铁电化合物低的介电常数。结果,整个铁电FGM薄膜20的整体介电常数低于薄膜仅包括铁电化合物的情况。得到的铁电FGM薄膜20的降低的介电常数意味着对于施加到栅电极30的给定的写入电压,在铁电FGM薄膜两端的压降对应于降低的介电常数而变大。较大的压降意味着在铁电FGM薄膜中有对应的更强的电场来切换铁电FGM薄膜20的铁电极化。铁电化合物优选地是成层的超晶格材料,如锶铋钽SrBi2Ta2O9
尽管图1-7考虑两个或三个横向区域进行了讨论,应理解在图1-7中描述的铁电FGM薄膜26,50,90,26可包含大量的横向区域。在图1-7中,功能浓度梯度优选的是逐渐的。在逐渐的浓度梯度的一有限情况下,各个横向区域的垂直厚度无限小。功能梯度也可以是步进的而不是逐渐的。当它是步进的时候,有一定数目的横向区域。图8描述铁电FET 130,其中FGM薄膜140有5个相异的横向区域,每个横向区域对于铁电化合物、介电化合物或铁电化合物与介电化合物的混合物有与化学计量式对应的化学成分。在图8中,横向区域150是100%的铁电化合物(“F”)。在随后的横向区域148,146,144,142中,在向下的方向上,F的摩尔浓度以25%的步距被步进地降低,并且介电化合物(“D”)的摩尔浓度被步进地升高。图9描述铁电FET160,其中FGM薄膜170有5个相异的横向区域,每个横向区域对于多个铁电化合物有与化学计量式对应的化学成分,或者在另一种情况下,有与单一化合物的化学计量式一致的化学成分,在这单一化合物中,横向区域中的某些晶格位被多个适当的金属原子中的一个所占据。在图9中,例如,“A”和“B”代表两种不同类型的元素,其能够占据晶格中相同类型的位。例如,在PZT中,Zr和Ti是两种类型的元素,其可占据ABO3类型的钙钛矿晶格中的B位。在图9中,其中元素A和B的相对浓度在这些层之间变化,系数ai和bi分别表示化合物A和B或者元素A和B的相对摩尔百分浓度。在每个横向区域中,ai和bi的总和通常等于1。为了使薄膜170成为FGF,在所有的横向区域中,ai和bI的值不能相同。通常,在一个垂直方向上ai值增加,在相反的垂直方向上bI值增加。
尽管图1-8考虑本发明的第一基本实施例进行了描述,其中FGM薄膜包含铁电和介电化合物的功能梯度,但是功能梯度的描述可一般性地应用于所有FGM薄膜,这些薄膜包括本发明的第二基本实施例的FGF薄膜。因此,图1-8中的描述和横向区域的空间布置的描述以及浓度梯度的改变方向与速率的描述也应用于FGF薄膜的铁电化合物。
图10表示用于图7的优选存储单元120的等价电路。图1-9中描述的存储单元的电路图电学上等价于图10的电路。在优选的实施例中,把源14接地,用于选择和放弃存储器单元的偏置电压Vb被应用于衬底19。在读出过程中,漏极偏置电压Vd被应用于漏极16,并且栅偏置电压Vg被应用于栅电极30来写入存储器单元。
图11表示铁电FGM薄膜20的极化状态和结果得到的沟道区18的电子态,用于任意选择的二进制“1”状态,而图12表示铁电FGM薄膜20的极化状态和结果得到的沟道区18的电子态,用于任意选择的二进制“0”状态。为了清楚起见,在这些图中未示出绝缘层。在这些图中,带有减号标记的圆圈如25表示电子,带有加号标记的圆圈如26表示空穴。如图11所示,如果正写入偏置电压Vg被应用于栅电极30时,那么结果得到的在铁电FGM薄膜20上被施加的电场使得薄膜20的铁电金属氧化物如所示的那样被极化,甚至在电压和电场不再施加后也是这样。在铁电FGM薄膜20中的极化经栅氧化物82被传送到沟道区18,把电子吸引到沟道区18,从而使可用于电流传导的自由电子增加。结果,当漏极电压Vd在读出操作中被施加于漏区16时,电流传感器检测沟道区18两端的高电流并读出二进制的“1”状态。如图12所示,当负的Vg被施加于写入操作中时,在薄膜20中结果得到的极化排斥携带电流的电子并且从沟道区18吸引空穴,当Vd被应用于读出操作时结果得到的低电流被检测为二进制的“0”状态。写入偏置电压Vg和读出偏置电压Vd通常在3-5V的范围内。
2.制造过程
通常在技术上并不确定地使用词语“衬底”。它指的是地层晶片11,在其上可形成集成电路或沉积有薄膜层的任何物体。在本次公开中,“衬底”应指的是感兴趣的层被施加于它的物体。例如当我们讨论铁电FGM薄膜如图6的薄膜90时,衬底包括在其上形成铁电薄膜的元件12,14,16,18,122和102。术语“半导体衬底”比衬底更具体。如这里所使用的,“半导体衬底19”指的是一些电路元件,其起源于开始的晶片的原始半导体材料中,如图7的p-100晶体硅材料。这样,在图7的结构的例子中,“半导体衬底19”包括元件12,14,16,18和82。
这里使用术语“薄膜”如同在集成电路技术中使用那样。通常,它指的是厚度小于1微米的膜。这里公开的薄膜都是小于0.5微米厚的薄膜。优选地,铁电FGM薄膜124是40nm到200nm厚。集成电路技术的这些薄膜不应与宏观电容器技术的成层电容器混淆,后者是由与集成电路技术不兼容的完全不同的过程形成的。
在技术上,词语“前体”可以指的是一种溶液,其包含与其它“前体”混合来形成中间前体或最终的前体的一种金属,或者它指的是最终的前体混合物,即要被施加于衬底的溶液。在此次公开中,第一类型的原来通常被特定指定,例如“锶前体”、“SBT前体”、“铁电化合物前体”和“介电化合物前体”。施加于衬底的前体通常被称为“最终前体”“前体混合物”或类似的术语。在任何情况下,从上下文看,含义都是清楚的。
这里,术语“化学计量”可被应用于材料的固态膜或用于形成材料的前体。当它被应用于固态薄膜时,指的是表示在最终的固态薄膜中各个元素的实际相对量的公式。当应用于前体时,它代表前体中的金属的摩尔比率。平衡的化学计量式是一个这样的公式,其中刚好有足够的每种元素来形成完整的晶格的所有位都被占据的材料晶体结构,尽管实际上在室温下晶体中总是有一些缺陷。例如,SrBi2(TaNb)O9和SrBi2Ta2O9是平衡化学计量式。相比而言,用于其中锶、铋、钽的摩尔比例分别是0.9,2.18和2.0的锶铋钽的前体这里以非平衡的化学计量式Sr0.9Bi2.18Ta2O9表示,这是由于它相对于B位元素钽包含过量的铋和不足的锶。在本次公开中,过量的金属元素意味着其数量大于与出现的其它金属键合来形成所需材料的完整的晶体结构所需要的数量,所有的原子位被占据并且没有任何数量的金属剩余。金属元素的不足数量意味着如果其它金属以化学计量平衡数量出现,则该不足数量小于与其它金属键合所需要的数量。
术语取向,如“向上”、“向下”、“以上”、“顶部”、“上面”、“下面”、“底部”和“以下”指的是相对于半导体衬底19而言的。即,如果第二元件在第一元件“以上”,它指的是它远离衬底19,并且如果它在另一元件“下面”,那么它比其它元件更靠近半导体衬底19。在向上方向上为负的材料梯度指的是远离半导体衬底19的横向区域有更少的材料。术语诸如“以上”和“下面”自身并不指定直接接触。但是术语如“在…上”或“到…上”指一层与底下一层直接接触。
半导体衬底19的长尺寸限定一个平面,这里该平面被视为是“水平”平面并且垂直于这个平面的方向被视为“垂直”。术语“横向”或“横向地”指的是薄膜的平面的方向,即平行于水平方向。
图13是表示用于分别制造图1,2,3,4,5,6,7,8和9的存储单元10,40,60,80,100,110,120,130,160以及本发明的实施例的其它变形的一般液体源沉积过程300的步骤的流程图。图7中描述的铁电存储单元120是本发明的一个优选实施例,从而这里公开的制造方法相对于存储器120的结构来讨论。但是应理解铁电薄膜中介电化合物的功能梯度的有用特征可被应用于这里公开的基本结构的很多变形中,并且可通过这里公开的一般制造方法的变形来制造。
在步骤310中,晶片11被清洁来去除脏物,优选地通过把晶片浸入H2SO4中30分钟。之后,把晶片浸入10∶1的BOE中5分钟,其去除自然在晶片上形成的自然氧化物。在炉子中生长场氧化物82,优选地到500纳米(nm)厚。之后通过传统的掺杂方法形成源/漏区14和16以及沟道区18。这包括常见的光致抗蚀剂、蚀刻和去除步骤,以优选地在磷扩散步骤之后把场氧化物除去。优选地,沟道区18的掺杂在2×1015到1017原子/cm3范围内,最优选是在1016到1017原子/cm3范围内,其提供大约1欧姆到5欧姆的电阻。优选地,源/漏区的掺杂在1019到1020原子/cm3范围内。
在步骤312中,铁电FGM薄膜的第一前体混合物从铁电化合物和介电化合物的各种组分的原始前体制备。铁电化合物通常是复杂的金属氧化物并且优选地是成层的超晶格材料。例如,具有化学计量式SrBi2Ta2O9的锶铋钽。介电化合物通常是简单的金属氧化物,优选是ZrO2。优选地,金属氧化物使用所谓的金属无机沉积(“MOD”)方法来形成。各个MOD前体通过使每个金属的交互作用形成,这些金属例如是用于介电化合物的锆和用于铁电化合物的锶、铋和钽或带有羧酸或羧酸和乙醇的金属醇盐,并且把这些反应物溶解在溶剂中。使用的羧酸可包括2-乙基己酸、辛酸和新癸酸,优选是2-乙基己酸。可使用的乙醇包括2-甲氧基乙醇、1-丁醇、1-戊醇、2-戊醇、1-己醇、2-己醇、3-己醇、2-乙基-1-丁醇、乙氧基乙醇以及2-甲氧基乙醇,优选地是2-甲氧基乙醇。可使用的溶剂包括二甲苯、n-辛醇、2-甲氧基乙醇、n-丁基醋酸盐、n-二甲基甲酰胺、2-甲氧基乙基醋酸盐、甲基异丁基酮、甲基异戊基酮、异戊基乙醇、环己胺、2-氧乙基乙醇、2-甲氧基乙基乙醚、甲丁基铜、己乙醇、2-戊醇、乙基丁酸盐、硝基乙烷、嘧啶、1,3,5杂环己烷、异丁基异丁酸盐、异丁基丙酸盐丙基丙酸盐、乙基乳酸、n-丁醇、n-戊醇、3-戊醇、甲苯、乙基苯、1-丁醇、1-戊醇、2-戊醇、1-己醇、2-己醇、3-己醇、2-乙基-1-丁醇、乙氧基乙醇、2-甲基-1-戊醇和一些其它的。金属、金属醇盐、酸和乙醇反应来形成烷氧基羧酸、金属羧酸和/或金属金属醇盐,必要时把这些混合物加热和搅拌以形成金属-氧-金属键并蒸发掉在反应中产生的任何低沸点的无机物。初始的MOD前体通常在使用之前批量地制造和带来,最终的前体混合物通常在应用到衬底之前刚刚才制备出。最终的制备步骤通常包括混合、溶剂交换和稀释。
在使用MOD技术来沉积金属氧化物薄膜时,对于某些易于挥发的金属成分,通常包括过量的前体混合物。例如,当形成PZT时,在液体前体中通常包括直到超出大约10%的铅。类似地,当形成包含铋的成层超晶格材料时,通常包括直到9%到10%的超出量的铋。
在优选的实施例中,使用成层的超晶格材料,如1996年5月21日授予Carlos A.Paz de Araujo等人的美国专利No.5519234和1995年7月18日授予Watanabe等人的美国专利No.5434102中所述。在下面讨论的实验的例子中,使用具有最终的公式SrBi2Ta2O9的成层超晶格材料锶铋钽。电极56优选是铂,但是可以是其它金属或导体。
在图13的方法300的步骤314中,对衬底涂覆第一最终液体前体混合物。第一前体混合物是包含限定的浓度的铁电化合物和介电化合物的混合物,其中之一可为零。在方法300中,设定是旋转涂覆方法。优选地,在衬底上以1500rpm旋转涂覆来沉积第一前体混合物并进行30秒,以形成液体涂层。在步骤318中,第一液体涂层被处理。处理步骤可包括从下面一组中选择出的过程,这一组包括:暴露于真空、暴露于紫外辐射、干燥、加热、烘烤、快速热处理和退火。在步骤316中的处理通常包括干燥、快速热处理(“RTP”)和退火。干燥通常在160度下执行1分钟,然后在260度下执行4分钟。RTP通常在725度下进行30秒,加热速率是100度/秒。炉内退火优选地在氧气气氛中在800度进行60分钟,使横向区域24中的铁电和介电化合物结晶。在步骤318中,用于第二液体涂层来形成另一横向区域的第二前体被制备。第二前体混合物在步骤320中使用。在步骤320中形成的液体涂层在步骤322中被处理,类似于在步骤316中的处理。如果附加的横向区域要被形成在铁电FGM薄膜20中,那么在步骤324、326和328中附加的最终前体混合物被制备、应用和处理。当所有的液体涂层已经被应用和处理时,最终的退火可在步骤330执行,例如在800度下进行60分钟。源于步骤310-330的铁电FGM薄膜20包括多个横向区域,其在垂直方向上具有铁电和介电化合物的浓度梯度。这些步骤导致铁电FGM薄膜20具有40到400nm范围内的厚度,优选在80到200nm的范围内。最终,在步骤332中,形成栅电极30。优选地,栅电极包括溅射沉积来制造200nm厚的层的铂。
雾化沉积方法比多层旋转涂覆方法更有效并且更灵活,因为用于形成气雾的前体混合物溶液的成分以及在衬底上的液体涂层可通过改变流入到雾化装置中的标准化的液体初始前体的质量流速而被简单地改变。一般的雾化沉积装置图在图14中表示。初始前体PrA,PrB和PrC的源分别具有不同的参考序号410,414和418。与各个前体源相关的是液体流量控制器。例如,PrA可以是包含锶和钽初始前体的液体前体,PrB可以是铋的前体;PrC可以是锆的氧化物的前体ZrO2。铁电和介电化合物的梯度可通过分别经液体流量控制器412,416和422改变流入到液体混合装置422中的相对的质量流速而在最终的铁电FGM薄膜20中形成。各个液体流量可连续或逐渐地变化以产生铁电FGM薄膜20中的化合物的逐渐的浓度梯度。或者以离散步进形式变化流量来产生浓度梯度中的几个阶段。混合的液体流从液体混合装置422流入雾化装置424。用于形成气雾的气体或混合气体也进入雾化装置424。雾化载送气体可以是纯粹的惰性气体,如氩气,或者是包含一些反应气体,如氧气。雾化装置可使用一个或几个传统的方式来产生气雾,包括超声和文氏管(venturi)雾化过程。气雾流入气雾沉积室430,在那里放置着衬底。气雾在衬底上形成液体涂层。液体涂层的成分在垂直方向上随着气雾的成分变化而变化。当液体涂层有需要的厚度时,处理该液体涂层来形成铁电FGM薄膜20。处理步骤可包括从下面一组中选择出的过程,该组包括:暴露于真空、暴露于紫外辐射、干燥、加热、烘烤、快速热处理和退火。剩余的气雾和载送气体经排气系统被去除。
图15是用于形成具有根据本发明的功能浓度梯度的铁电FGM薄膜的一般的雾沉积处理500的处理流程表。初始前体,尤其是MOD前体在步骤510来制备。相对于图13描述的衬底在步骤512来制备并且在步骤514被放置在雾化沉积室430中。用于形成铁电FGM薄膜20的铁电化合物和介电化合物的初始前体的质量流速被液体流量控制器控制,并且在步骤516混合初始前体来形成前体混合物。在步骤518形成前体混合物的气雾,并且在步骤520使气雾流入液体沉积反应器中,在那里它在衬底上形成液体涂层。在步骤520的液体沉积过程中,在步骤522改变前体混合物的化学计量。结果,沉积的液体涂层的成分垂直地变化,导致在步骤524处理液体涂层后形成形成铁电FGM薄膜20的铁电化合物和介电化合物的浓度梯度。处理步骤可包括从下面一组中选择出的过程,该组包括:暴露于真空、暴露于紫外辐射、干燥、加热、烘烤、快速热处理和退火。存储器结构在步骤526中通过沉积栅电极到铁电薄膜20上而完成。
用于形成具有根据本发明的功能成分梯度的铁电FGM薄膜20的优选方法是化学气相沉积(“CVD”)方法。用于形成根据本发明的铁电FGM薄膜的一般的优选多源CVD装置图表示于图16中。用于形成根据本发明的铁电FGM薄膜的一优选多源CVD装置图表示于图17中,并且将参考图16解释。在步骤710中,初始前体,优选是MOD前体,被制备并且被放置在源610,614和618中。在步骤712中,如参考图13的步骤310所述那样制备衬底并在步骤714将其放置在CVD反应器中。流入液体混合器622中的前体的质量流速被液体流量控制器612,616和620控制,使得在步骤716可将前体混合来形成前体混合物。在步骤718中,混合的最终前体液体优选地被提供给雾化器624,其使用任何适当的气化方式来产生气雾,包括超声和文氏管雾化。用于生成和携带气雾的载送气体由气体集合管626控制。气流流入气化器628,在那里液体气雾粒子在步骤720被气化,形成第一蒸汽混合物,不引起明显的过早的反应。过早的反应通过下面的方式避免:通过使用惰性载送气体;通过形成小粒子尺寸(在0.5-5微米范围),其具有大的表面对体积比率;通过保持短的驻留时间;以及通过使用低气化温度(小于200度)。在步骤722中,来自第一气化的前体流的第一蒸汽混合物被提供给蒸汽沉积反应器630,在那里它与氧反应气体混合并在加热的衬底上反应来形成固态材料膜。在步骤724中,流入液体混合器622中的初始前体的质量流速被变化来改变气雾流的成分,从而改变进入到CVD反应器中的第二蒸汽混合物的成分。液体前体的质量流速可再次变化,或者是逐渐的或者是步进的,以改变注入的蒸汽混合物的成分。结果,沉积在衬底上的固态膜有相应于注入的气化前体的改变的成分的成分梯度。在步骤726中,沉积的固态膜被处理来形成铁电FGM薄膜30。处理步骤可包括从下面一组中选择出的过程,该组包括:暴露于真空、暴露于紫外辐射、干燥、加热、烘烤、快速热处理和退火。在步骤728中,在铁电FGM薄膜20上形成栅电极30。
尽管参考图13-17,通过其中FGM薄膜包括铁电和介电材料的本发明的第一基本实施例对制造方法进行了描述,但是本发明的方法同样适合用于FGF薄膜的制造。本发明的FGF薄膜可使用相似类型的MOD前体化合物来制造。
例1
根据本发明的铁电FGM薄膜和非FGM复合薄膜被沉积在覆盖硅衬底的铂电极上。进行晶体学X射线研究来确定沉积的薄膜的结构。之后,在薄膜上沉积顶电极来形成电容器。在电容器上进行电测量来研究铁电特性。
如图18-25所述,功能梯度材料的铁电FGM薄膜和带有各种复合成分的非FGM薄膜在半导体晶片810上形成,该晶片具有硅半导体衬底812、二氧化硅层814、钛氧化物粘结层816和Pt底电极818。用于铁电化合物锶铋钽(“SBT”)的0.2M的MOD前体溶液被制备来使用。SBT是成层的超晶格材料。MOD前体包括n辛烷基溶剂中的锶2-乙基己酸、铋2-乙基己酸和钽2-乙基己酸,其相对摩尔比例相应于化学计量的非平衡的公式SrBi2.2Ta2O9。还制备了用于介电化合物ZrO2的一0.2M的MOD前体溶液。ZrO2前体包括n辛烷溶剂中的锆2-乙基己酸。液体前体通过旋转涂覆来施加。刚好在涂覆之前,所有溶液通过添加n-丁基醋酸盐被稀释到0.1M。图18-25中描述的铁电FGM薄膜的各个横向区域通过应用液体涂覆和在应用下一个液体涂覆之前处理它来形成。包括SBT和ZrO2的横向区域通过制备SBT前体和ZrO2前体的前体混合物溶液来形成。
为形成图18-25描述的薄膜,一连串的p型100Si晶片810被氧化为二氧化硅层814。大致由厚度大约为50nm的钛构成的粘结层被沉积在衬底上,在随后的高温处理期间发生氧化产生钛氧化物层816。具有300nm厚的铂底电极818被形成于粘结层816上。接着,晶片在低真空中在180度下被脱水30分钟。
表1列出实验薄膜的前体成分和涂覆顺序。用于依次进行的各个液体旋转涂覆的各个前体混合物溶液的成分以字母A到F表示,其在表下面的关键信息中描述。
  样品序号   图号   旋转RPM                     前体成分
                 旋转涂覆序号1        2         3         4         5         6
    1   18   1500   A   B   C   D   E   F
2 19 1500 F E D C B A
    3   18   3000   A   B   C   D   E   F
    4   19   3000   F   E   D   C   B   A
    5   20   1500   F   F   -   -   -   -
    6   21   1500   E   E   -   -   -   -
    7   22   1500   D   D   -   -   -   -
    8   23   1500   C   C   -   -   -   -
    9   24   1500   B   B   -   -   -   -
    10   25   1500   A   A   -   -   -   -
关键信息:A=溶液-100%SBT溶液B=溶液-80%SBT溶液和20%ZrO2溶液的混合物C=溶液-60%SBT溶液和40%ZrO2溶液的混合物D=溶液-40%SBT溶液和60%ZrO2溶液的混合物E=溶液-20%SBT溶液和80%ZrO2溶液的混合物F=溶液-00%ZrO2溶液
以如表1所示的以rpm表示的选定的旋转速率在底电极818上沉积带有从A到F选择出的成分的前体混合物的0.1摩尔溶液的第一旋涂层,并且进行40秒。沉积的旋涂层在160度下干燥1分钟,之后,在260度下干燥4分钟。应用5升/分钟的氧流量对第一旋涂层进行800度10分钟的炉内退火,10分钟“推入”炉内,10分钟“拉出”炉外。旋涂、干燥和退火步骤这一序列对各个后面的旋涂层逐一重复进行,对于样品1到4总共是6个旋涂层,并且对于样品5到10总共是2个旋涂层。形成的薄膜有大约260nm或更小的总厚度。
标准晶体学X射线测量对样品1-10执行。在X射线测量后,大约200nm厚的铂顶电极层(图18-25中未示出)被沉积在各个样品晶片的薄膜上。铂和铁电FGM薄膜层被离子研磨来形成电容器,之后,进行灰抛光,接着是800度30分钟的二次O2退火。电容器有大约6900平方微米的表面面积。在样品2的电容器中测量电容,在样品3上执行疲劳测试。
具有与图18所示的结构对应的FGM薄膜的样品1通过沉积和处理6个连续的液体前体涂层而形成。前体涂层有表1所示的成分,第一涂层是SBT溶液,涂层2-5有增加的ZrO2前体,旋涂层6仅包含ZrO2前体。这样,样品1中的薄膜有6个横向区域824,826,828,830,832和834,其中,SBT或SBT的构成原子的浓度梯度在向上的垂直方向上是负的,ZrO2和Zr原子的浓度梯度在向上的垂直方向上是正的。在样品2中,如图19所述,旋涂次序被反向。相应的薄膜842具有6个横向区域,844-854,其中SBT或SBT的构成原子的浓度梯度在向上的垂直方向上是正的,ZrO2和Zr原子的浓度梯度在向上的垂直方向上是负的。样品3使用与样品1所用的相同序列的步骤来形成,除了旋转速率是3000rpm而不是1500rpm。类似地,样品4使用与样品2相同的步骤来制造,但是旋转速率是3000rpm。
与样品1-4相反,样品5-10中的薄膜不是FGM薄膜,即它们并不形成有跨横向区域的浓度梯度。为制作样品5-10,两个独立的旋涂层被依次应用和处理。但是,如表1和相应的图20-25所示,前体成分在两个独立的旋涂层的每一个中是相同的。结果,成分在每个薄膜中是均匀的。样品5中的薄膜,相应于图20,用纯净的ZrO2前体形成。在样品6(图21)中,前体混合物是20%的SBT前体。如表1和图23-25所示,SBT前体在旋涂前体中的比例步进地提高,从而用于样品10(图25)的薄膜前体是纯SBT前体。
在图26中,描述了样品1-4的传统晶体学X射线分析的结果。在图26中,与铁电成层超晶格材料SBT相关的峰被标有“Y1”。用于SBT的峰在样品1和2的实验结果中是很显著的,这些峰对于样品2更明显(图19)。这正是所期望的,因为SBT的浓度在薄膜顶部附近最高,从这里可进行X射线分析。样品3和4中的峰不象样品1和2中显著。样品3和4使用与样品1和2相同的过程来制造,除了样品3和4的旋转速率是3000rpm而不是1500rpm。
在图27中,描述了样品5-10的传统晶体学X射线分析。在图27中,与铁电成层超晶格材料SBT相关的峰被标有“Y1”。用于SBT的峰在样品10的实验结果中是很显著的,其中薄膜(图25)用纯净的SBT前体来制造。在样品9中,该样品由20%摩尔的ZrO2和80%的SBT组成的前体混合物来制造(图24),SBT峰明显被减弱。在样品7和8(分别是图22和23)中,辨认不出SBT峰,(1,1,1)晶格峰可能与若干其它不相关的晶体化合物相关。类似地,在样品5和6(分别是图20和21)中,不能识别出SBT峰。
比较图26和27中描述的实验结果,清楚地表明FGM结构的实用性。样品1-4的功能梯度FGM薄膜清楚地表现出SBT峰,尽管对于整个薄膜平均的SBT的摩尔比例只是50%。实际上,样品1和2的测量结果非常类似于样品10的结果,其中薄膜是100%的SBT。相反,在非FGM薄膜中包含60%的SBT的样品8的结果表现出没有SBT峰。
样品2的电容测量被转换为相对介电常数值并被画出在图28的曲线中。样品2(图19)的FGM薄膜的介电常数有大约90的值,其按所希望的那样从SBT薄膜的大约400的常规值降低而来。介电常数对±10V的电压范围中的电压的依赖性表明FGM薄膜的铁电本性。通过以10V的振幅和1MHZ的频率使电容器经受3.2×1010的三角形波循环在样品3上执行疲劳测试。在循环之前和之后铁电FGM薄膜的极化之间的不同不能从极化测量中辨别出来。这确定了对FGM薄膜中的SBT的疲劳的抵抗能力。
例2
使用MOD技术制造包含PZT的功能梯度的FGF薄膜。制备5个包含铅、锆和钛的金属醇盐前体,其中锆和钛的相对摩尔成分Zr/Ti分别是55/45,60/40,65/35,70/30和75/25。过量10%的铅被添加来补偿在处理过程中以升高的衬底温度挥发的铅的损失。5个前体溶液依次被旋转涂覆在Si/SiO2/Ti(20nm)/Pt(200nm)衬底上。在旋转涂覆下一层之前对每层进行160度2分钟和260度4分钟的的烘烤。然后在氧气气氛中对该膜进行600度30分钟的退火以进行晶化。PZT-FGF薄膜的厚度是260nm。在退火后,溅射200nm厚度的铂顶电极,之后是进行构型的尾端处理和最终的退火,以形成金属铁电金属(“MFM”)电容器。电容器的面积在1000到46000平方微米的范围内。
磁滞曲线通过分别应用5,8和10V的10KHz的正弦信号到例示的电容器来测量。测量结果在图29和30的曲线中描述。如图29所示,当正弦波被应用于顶电极时,极化电荷随着施加的电压从5V提高到10V而向上移动。但是,如图30的曲线所示,当正弦波被应用于底电极时,极化电荷随着施加的电压的提高而向下移动。图29和30所示的结果的分析表明极化移动方向与FGF薄膜的成分梯度的方向相关。从而,非常规的磁滞行为与FGF薄膜的功能梯度相关。而且,施加的电压越大,移动的程度越大。
图31和32的曲线表明以1MHZ及从-5V到+5V的偏置测量小信号电容对电压(“C-V”)的结果。在电压偏置被应用于顶电极(图31)时产生的曲线与电压偏置被应用于底电极(图32时)产生的曲线之间有明显的不同。图31的两个电容峰A和B中的不同表明FGF薄膜具有方向依赖性,其自身表明在正负偏置之间有不对称性。产生最大值的两个点C和D之间的电压差代表FGF材料中的内置场。
例3
形成金属铁电金属(“MFM”)和金属绝缘体半导体(“MIS”)电容器。MFM电容器使用用于形成成层的超晶格材料的前体来制造,该材料相应于化学计量式SrBi2.2(Ta1-xNbx)2O9,其中x=1或x=0.8。MFM电容器表现出非常规的磁滞。MFM和MIS结构串联连接来形成MFM-MIS电路。进行MFM-MIS电路的电容对电压(“C-V”)测量以确定存储窗ΔV和ΔV与Vc的关系。
在n-辛烷溶剂中分别包括锶2-乙基己酸、铋2-乙基己酸、铌2-乙基己酸和钽2-乙基己酸(适当时使用)的初始的MOD前体溶液被用于制备0.2摩尔最终前体溶液。
铁电薄膜从最终液体前体溶液制备。0.2摩尔的最终前体通过混合初始的各个金属无机前体而制成,这些前体用于符合经验公式SrBi2.2(Ta0.2Nb0.8)2O9或SrBi2.2Nb2O9的每个金属元素。
包含成层的超晶格化合物的铁电电容器的形成在Watanabe的美国专利No.5434102中描述。
一系列的原始等级(prime geade)(100)取向的p型Si晶片被氧化来形成二氧化硅层。主要由钛构成的一个层被沉积在衬底上。在炉内退火期间钛被氧化来形成TiO2层。随后,形成厚度为300nm的铂底电极。接着,在低真空中在180度下晶片被脱水30分钟。
使用旋涂技术将最终的前体溶液施加于衬底上。两个液体涂层被施加于样品。刚好在应用之前,通过添加n-丁基醋酸盐而将最终的液体前体稀释到0.1摩尔浓度。最终的前体的0.1摩尔溶液的第一旋涂层以1100rpm和40秒钟时间被沉积在底电极318上。在160度下将其干燥1分钟,并且在260度下将其干燥4分钟。应用5升/分钟的氧流量对第一旋涂层进行800度10分钟的退火,10分钟“推入”,10分钟“拉出”。旋涂和干燥这一序列对第二旋涂层也重复进行。在干燥第二旋涂层后,应用5升/分钟的氧流量对晶片进行800度60分钟的退火,10分钟“推入”,10分钟“拉出”。溅射沉积铂来制造200nm厚的顶电极层322。离子研磨铂和铁电薄膜层以形成电容器,并且进行灰抛光,接着是800度30分钟的二次O2退火。将电容器进行构型以便MFM电容器有4301和6940平方微米的表面面积AMFM
为制造各个MIS结构,把具有6-10Ω-cm的电阻率的原始等级(100)取向的p型Si晶片浸入到70度的H2O2/NH4OH/H2O溶液(体积比是1/1/8)中30分钟而将其清洗。在去离子水中冲洗该晶片并干燥它。之后,晶片被浸入到20∶1缓冲(buffered)的HF溶液中20-30秒,在去离子水中冲洗并干燥它。
使用MOD方法来在硅衬底上沉积ZrO2绝缘层。通过添加n-丁基醋酸盐稀释锆2-乙基己酸的0.2M的n-辛烷基溶液到0.1M。使用旋涂技术应用0.1M的溶液的液体涂层,旋涂机的速度是1500rpm,且进行40秒。该涂层在160℃下干燥一分钟,然后在260℃下干燥四分钟。对总共3个涂层重复两次旋转涂覆和干燥步骤。然后应用5升/分钟的氧流量对固态涂层进行800度60分钟的炉内退火,10分钟“推入”,10分钟“拉出”。使用Auger光谱学(“AES”)和透视电镜(“TEM”)的测量表明ZrO2层具有大约13nm的厚度。作为制造步骤的结果,厚度为7nm的SiO2氧化层通过氧化硅衬底而形成。
在ZrO2绝缘层上溅射沉积大约200nm厚的铂层。离子研磨铂层来形成电极,接着是800度30分钟的氧气中的炉内退火。此后,用光致抗蚀剂覆盖晶片顶部,同时晶片的后侧在20∶1缓冲的HF溶液中清洗大约2分钟并且在去离子水中冲洗。使用DC溅射工具在晶片的后面上溅射沉积600nm厚的铝层。在去除光致抗蚀剂后,在氮气气氛中在450度下对晶片进行30分钟的炉内退火。MIS电容器有46759平方微米的表面面积AMIS
图33和34表示使用具有符合化学计量式SrBi2.2Nb2O9的金属部分(moieties)的前体形成的例示MFM电容器的极化测量结果。测试的例示MFM电容器的面积是6940平方微米。通过应用10KHZ正弦信号到例示电容器而产生磁滞曲线。如图33所示,当正弦波被应用于顶电极时,随着施加的电压增加极化电荷向下移动。但是,如图34的曲线所示,当正弦波被应用于底电极时,随着施加的电压增加极化电荷向上移动。而且施加的电压越大,移动的程度越大。这种类型的反传统磁滞行为类似于在例2的FGF中观察到的行为。在例示的使用具有符合化学计量式SrBi2.2(Ta0.2Nb0.8)2O9的金属部分的前体形成的MFM电容器上进行相似的测量。测量到类似于图33和34中描述的反传统磁滞行为。
图35和36是表示在MFM-MIS电路上执行的C-V测量的结果的曲线,其接近铁电FET,但是没有源区和漏区。MFM电容器有与参考图33和34讨论的电容器相同的成分,即SrBi2.2Nb2O9,但是具有4301平方微米的面积。阈值电压移动或“存储窗”ΔV通过测量曲线上的向后和向前扫描(sweep)的之间的最大电压差而计算。图35表示当MFM电容器的底电极被连接于MIS的金属电极时的C-V曲线。在线A的箭头之间测量的存储窗ΔV大约是4V。图36表示当MFM电容器的顶电极被连接于MIS的金属电极时的C-V曲线。在线B的箭头之间测量的存储窗ΔV大约是3.6V。从而,测量的MFM-MIS系统的存储窗ΔV远大于在已有技术中报道的类似结构的存储窗值。相信扩大的存储窗直接与在MFM电容器中测量到的反传统磁滞行为相关。这里测量到的反传统磁滞行为类似于在具有合成的梯度的FGF薄膜中观察到的反传统磁滞行为。
已经描述了一种制造提供铁电NDRO FET存储器的铁电集成电路的方法和结构,该存储器具有带有良好的电性能的高的电路密度。应理解图中表示的和说明书描述的特定实施例是为了例示的目的,并且不应构成对发明的限制,该发明在下面的权利要求中限定。例如,本发明假设铁电FGM薄膜可由任何铁电材料构成。因此本发明的铁电化合物并不仅限制于锶铋钽或其它成层的超晶格材料。铁电FGM薄膜可包括介电或铁电化合物的几个梯度。或者FGM可包括铁电化合物的若干梯度,如在FGF薄膜中一样。
而且,显然在不背离本发明的概念的情况下,熟悉本领域的技术人员可对所描述的特定实施例进行各种使用与修改。例如,提供集成电路中的铁电功能梯度材料的方法与结构已经被识别为制造铁电非破坏性读出FET存储器设备的过程的重要的一部分,这些结构和方法可与其它结构和过程组合来提供所描述的本发明的变形。也很明显所引用的步骤在某些情况下可以以不同的次序来执行,或者等价的结构与过程可替代所描述的结构与过程。

Claims (52)

1.一种具有半导体衬底(9)、铁电薄膜和栅电极(30)的铁电FET(10,40,60,80,100,110,120,130,160),其特征在于所述铁电薄膜是铁电FGM薄膜(26,50,70,90,20,140或170)。
2.根据权利要求1的铁电FET,其特征在于所述铁电FGM薄膜(26,50,70,90,20,140或170)位于所述半导体衬底(9)以上,所述栅电极(30)位于所述铁电FGM薄膜(26,50,70,90,20,140或170)以上。
3.根据权利要求1的铁电FET(80,100,110,120,130,160),其特征在于栅氧化层(82)位于所述半导体衬底(9)上。
4.根据权利要求3的铁电FET(80),其特征在于绝缘层(84)位于所述栅氧化层(82)上。
5.根据权利要求1的铁电FET,其特征在于所述铁电FGM薄膜(26,50,70,90,20,140,170)包含符合铁电化合物的化学计量式中相对摩尔比例的第一金属原子部分和符合介电化合物的化学计量式中相对摩尔比例的第二金属原子部分,所述介电化合物具有小于所述铁电化合物的介电常数,所述铁电FGM薄膜(26)具有所述第一金属原子和第二金属原子部分的功能梯度。
6.根据权利要求5的铁电FET,其特征在于所述铁电化合物是铁电金属氧化物。
7.根据权利要求6的铁电FET,其特征在于所述铁电金属氧化物是铁电成层超晶格材料。
8.根据权利要求7的铁电FET,其特征在于所述第一金属原子包括金属锶、铋、钽和铌。
9.根据权利要求8的铁电FET,其特征在于所述第一金属原子包括符合化学计量式SrBi2+y(Ta1-xNbx)2O9的相对摩尔比例的金属锶、铋和钽,其中0≤x≤1,0≤y≤0.20。
10.根据权利要求9的铁电FET,其特征在于所述铁电金属氧化物是ABO3型钙钛矿。
11.根据权利要求10的铁电FET,其特征在于所述第一金属原子包括铅、锆和钽。
12.根据权利要求11的铁电FET,其特征在于所述第一金属原子包括以一般的化学计量式Pb1+y(Zr1-xTix)O3表示的相对摩尔比例的铅、锆和钽,其中0≤x≤1,0≤y≤0.1。
13.根据权利要求5的铁电FET,其特征在于所述介电化合物包括从ZrO2,CeO2,Y2O3或Ce1-xZrxO2组成的群中选择出的一种氧化物,其中0≤x≤1。
14.根据权利要求1的铁电FET,其特征在于所述铁电FGM薄膜(26,50,70,90,20,140或170)是FGF薄膜,所述FGF薄膜包含符合多个铁电化合物的化学计量式的相对摩尔比例的金属原子部分,所述FGF薄膜有所述金属原子部分的功能梯度。
15.根据权利要求14的铁电FET,其特征在于所述铁电化合物是铁电金属氧化物。
16.根据权利要求15的铁电FET,其特征在于所述铁电金属氧化物是ABO3型钙钛矿。
17.根据权利要求16的铁电FET,其特征在于所述类型的金属原子是铅、锆和钽,并且所述化学计量式以一般的化学计量式Pb(Zr1-xTix)O3表示,其中x的值相应于所述功能梯度而变化并且0≤x≤1。
18.根据权利要求17的铁电FET,其特征在于0.25≤x≤0.45。
19.根据权利要求15的铁电FET,其特征在于所述铁电金属氧化物是成层超晶格材料。
20.根据权利要求19的铁电FET,其特征在于所述类型的金属原子包括锶、铋、钽和铌。
21.根据权利要求11的铁电FET,其特征在于所述化学计量式以一般的化学计量式SrBi2(Ta1-xNbx)2O9表示,其中x的值相应于所述功能梯度而变化并且0≤x≤1。
22.一种具有半导体衬底(9)、铁电薄膜(26,50,70,90,20,140或170)和栅电极(30)的铁电FET,其特征在于所述铁电薄膜包括具有反传统磁滞行为的铁电材料。
23.根据权利要求22的铁电FET,其特征在于所述铁电材料包括铁电金属氧化物。
24.根据权利要求23的铁电FET,其特征在于所述铁电金属氧化物包括ABO3型钙钛矿。
25.根据权利要求23的铁电FET,其特征在于所述铁电金属氧化物包括成层超晶格材料。
26.根据权利要求25的铁电FET,其特征在于所述成层的超晶格材料包括符合化学计量式SrBi2+y(Ta1-xNbx)2O9中相对摩尔比例的金属锶、铋、钽和铌,其中0≤x≤1,0≤y≤0.20。
27.一种制造铁电FET(10,40,60,80,100,110,120,130,160)的方法,包括制备衬底(19)和形成栅电极(30),其特征在于形成铁电FGM薄膜(26,50,70,90,20,140,170)的步骤。
28.根据权利要求27的制造铁电FET的方法,其特征还在于所述形成铁电FGM薄膜的步骤包括步骤:
提供第一前体混合物和第二前体混合物;
应用所述第一前体混合物到所述衬底(19);
应用所述第二前体混合物到所述衬底(19);及
处理所述衬底(19)以形成所述铁电FGM薄膜(26,50,70,90,20,140,170)。
29.根据权利要求28的制造铁电FET的方法,其特征还在于所述第一前体混合物包括用于铁电化合物和介电化合物的第一相对量的前体,并且所述第二前体混合物包括用于所述铁电化合物和所述介电化合物的第二相对量的前体,所述第一相对量不同于所述第二相对量。
30.根据权利要求29的方法,其特征在于所述铁电化合物是铁电金属氧化物。
31.根据权利要求30的方法,其特征在于所述铁电金属氧化物是成层超晶格材料。
32.根据权利要求31的方法,其特征在于所述第一前体混合物和所述第二前体混合物包括从下面构成的一组中选择出的前体化合物,该组包括金属β双酮、金属聚烷氧化物、金属二叔戊酰甲烷和金属环戊二烯。
33.根据权利要求31的方法,其特征在于所述第一前体混合物和所述第二前体混合物包括符合化学计量式SrBi2+y(Ta1-xNbx)2O9中相对摩尔比例的金属锶、铋、钽和铌,其中0≤x≤1,0≤y≤0.20。
34.根据权利要求30的方法,其特征在于所述铁电金属氧化物包括ABO3型钙钛矿。
35.根据权利要求34的方法,其特征在于所述第一前体混合物和所述第二前体混合物包括以一般的化学计量式Pb1+y(Zr1-xTix)O3表示的相对摩尔比例的铅、锆和钽,其中0≤x≤1,0≤y≤0.1。
36.根据权利要求29的方法,其特征在于所述介电化合物包括从ZrO2,CeO2,Y2O3或Ce1-xZrxO2选择出的一种氧化物,其中0≤x≤1。
37.根据权利要求28的制造铁电FET的方法,其特征还在于所述第一前体混合物包括用于第一铁电化合物的第一相对量的金属原子,并且所述第二前体混合物包括用于第二铁电化合物的第二相对量的金属原子,所述第一相对量不同于所述第二相对量。
38.根据权利要求37的制造铁电FET的方法,其特征在于所述第一铁电化合物和所述第二铁电化合物是铁电金属氧化物。
39.根据权利要求38的制造铁电FET的方法,其特征在于所述第一前体混合物和所述第二前体混合物包括用于形成以一般的化学计量式A(B1-xCx)O3代表的钙钛矿化合物,其中0≤x≤1,x的值相应于功能梯度而变化。
40.根据权利要求39的制造铁电FET的方法,其特征在于所述第一前体混合物和所述第二前体混合物包括以一般的化学计量式Pb1+y(Zr1-xTix)O3表示的相对量的铅、锆和钽,其中x的值相应于所述功能梯度而变化并且0≤x≤1,0≤y≤0.1。
41.根据权利要求40的制造铁电FET的方法,其特征在于0.25≤x≤0.45。
42.根据权利要求38的制造铁电FET的方法,其特征在于所述第一前体混合物和所述第二前体混合物包括用于形成成层超晶格材料化合物的金属原子。
43.根据权利要求42的制造铁电FET的方法,其特征在于所述第一前体混合物和所述第二前体混合物包括以一般的化学计量式SrBi2(Ta1-xNbx)2O9表示的相对比例的锶、铋、钽和铌,其中x的值相应于功能梯度而变化并且0≤x≤1。
44.根据权利要求28的制造铁电FET的方法,其特征在于多个前体混合物被施加于所述衬底(19),所述前体混合物的每一个包含用于形成金属氧化物化合物的相对摩尔比例的金属原子数量,所述相对比例的金属原子在所有的所述前体混合物中不相同。
45.根据权利要求27的制造铁电FET的方法,其特征在于所述形成铁电FGM薄膜(26,50,70,90,20,140,170)的步骤包括子步骤:
从所述前体混合物形成第一气雾;在所述衬底(19)上以液体涂层沉积所述第一气雾;从第二前体混合物形成第二气雾;以所述液体涂层在所述衬底(19)上沉积所述第二气雾。
46.根据权利要求45的方法,其特征还在于处理所述液体涂层的步骤。
47.根据权利要求46的方法,其特征在于所述处理步骤包括从下面一组中选择出的过程:暴露于真空、暴露于紫外辐射、干燥、加热、烘烤、快速热处理和退火。
48.根据权利要求46的方法,其特征在于在沉积所述第一气雾的所述步骤后第一次并且在沉积所述第二气雾的所述步骤后第二次执行处理所述液体涂层的所述步骤。
49.根据权利要求27的制造铁电FET的方法,其特征在于形成铁电FGM薄膜(26,50,70,90,20,140,170)的所述步骤使用化学气相沉积(“CVD”)处理,包括子步骤:把所述衬底(19)放置在化学气相沉积反应器(630)中:从所述第一前体混合物形成第一蒸汽混合物;使所述第一蒸汽混合物流入所述沉积反应器(630)中;在所述衬底(19)上从所述第一蒸汽混合物沉积固态膜;从所述第二前体混合物形成第二蒸汽混合物;使所述第二蒸汽混合物流入所述沉积反应器(630)中;在所述衬底(19)上从所述第二蒸汽混合物沉积固态膜。
50.根据权利要求27的制造铁电FET的方法,其特征还在于在所述铁电FGM薄膜(26,50,70,90,20,140,170)以上形成栅电极(30)的步骤。
51.根据权利要求27的制造铁电FET的方法,其特征在于所述FGM薄膜有非常规的磁滞行为。
52.根据权利要求51的方法,其特征在于所述FGM薄膜(26,50,70,90,20,140,170)是具有非常规的磁滞行为的FGF薄膜。
CN00800714A 1999-04-29 2000-03-21 具有成分分级的铁电材料的铁电场效应晶体管及其制造方法 Pending CN1302456A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/301,867 US6236076B1 (en) 1999-04-29 1999-04-29 Ferroelectric field effect transistors for nonvolatile memory applications having functional gradient material
US09/301,867 1999-04-29

Publications (1)

Publication Number Publication Date
CN1302456A true CN1302456A (zh) 2001-07-04

Family

ID=23165238

Family Applications (1)

Application Number Title Priority Date Filing Date
CN00800714A Pending CN1302456A (zh) 1999-04-29 2000-03-21 具有成分分级的铁电材料的铁电场效应晶体管及其制造方法

Country Status (7)

Country Link
US (2) US6236076B1 (zh)
EP (1) EP1090427A1 (zh)
JP (1) JP2002543627A (zh)
KR (1) KR20010071697A (zh)
CN (1) CN1302456A (zh)
TW (1) TW449924B (zh)
WO (1) WO2000067331A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7326990B2 (en) 2003-05-27 2008-02-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
CN101152776B (zh) * 2006-09-28 2010-05-26 中南大学 双梯度复合涂层
CN108369956A (zh) * 2015-12-03 2018-08-03 美光科技公司 铁电电容器、铁电场效应晶体管及在形成包含导电材料与铁电材料的电子组件时使用的方法
CN110634953A (zh) * 2018-06-22 2019-12-31 爱思开海力士有限公司 铁电半导体器件
CN115747726A (zh) * 2022-11-24 2023-03-07 中国科学院深圳先进技术研究院 高通量成分梯度反铁电基薄膜材料及其制备方法

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19857038A1 (de) * 1998-12-10 2000-06-29 Siemens Ag FEMFET-Vorrichtung und Verfahren zu deren Herstellung
US6255121B1 (en) * 1999-02-26 2001-07-03 Symetrix Corporation Method for fabricating ferroelectric field effect transistor having an interface insulator layer formed by a liquid precursor
US6943392B2 (en) * 1999-08-30 2005-09-13 Micron Technology, Inc. Capacitors having a capacitor dielectric layer comprising a metal oxide having multiple different metals bonded with oxygen
US6562678B1 (en) * 2000-03-07 2003-05-13 Symetrix Corporation Chemical vapor deposition process for fabricating layered superlattice materials
US6558517B2 (en) * 2000-05-26 2003-05-06 Micron Technology, Inc. Physical vapor deposition methods
WO2002082510A1 (en) * 2000-08-24 2002-10-17 Cova Technologies Incorporated Single transistor rare earth manganite ferroelectric nonvolatile memory cell
US6620456B2 (en) * 2001-02-26 2003-09-16 Eastman Kodak Company Forming a dielectric layer by thermal decomposition of a metallo-organic material
US20020164850A1 (en) 2001-03-02 2002-11-07 Gnadinger Alfred P. Single transistor rare earth manganite ferroelectric nonvolatile memory cell
US6503763B2 (en) * 2001-03-27 2003-01-07 Sharp Laboratories Of America, Inc. Method of making MFMOS capacitors with high dielectric constant materials
US6441417B1 (en) * 2001-03-28 2002-08-27 Sharp Laboratories Of America, Inc. Single c-axis PGO thin film on ZrO2 for non-volatile memory applications and methods of making the same
JP2002313966A (ja) * 2001-04-16 2002-10-25 Yasuo Tarui トランジスタ型強誘電体不揮発性記憶素子とその製造方法
US20020168785A1 (en) * 2001-05-10 2002-11-14 Symetrix Corporation Ferroelectric composite material, method of making same, and memory utilizing same
US6831313B2 (en) 2001-05-10 2004-12-14 Symetrix Corporation Ferroelectric composite material, method of making same and memory utilizing same
US7253467B2 (en) * 2001-06-28 2007-08-07 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory devices
JP4901048B2 (ja) * 2001-06-28 2012-03-21 三星電子株式会社 浮遊トラップ型不揮発性メモリ素子
US20060180851A1 (en) * 2001-06-28 2006-08-17 Samsung Electronics Co., Ltd. Non-volatile memory devices and methods of operating the same
US8253183B2 (en) 2001-06-28 2012-08-28 Samsung Electronics Co., Ltd. Charge trapping nonvolatile memory devices with a high-K blocking insulation layer
US7473959B2 (en) 2001-06-28 2009-01-06 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory devices and methods of fabricating the same
US6838122B2 (en) * 2001-07-13 2005-01-04 Micron Technology, Inc. Chemical vapor deposition methods of forming barium strontium titanate comprising dielectric layers
US20030017266A1 (en) * 2001-07-13 2003-01-23 Cem Basceri Chemical vapor deposition methods of forming barium strontium titanate comprising dielectric layers, including such layers having a varied concentration of barium and strontium within the layer
US6475813B1 (en) * 2001-08-13 2002-11-05 Sharp Laboratories Of America, Inc. MOCVD and annealing processes for C-axis oriented ferroelectric thin films
US7011978B2 (en) * 2001-08-17 2006-03-14 Micron Technology, Inc. Methods of forming capacitor constructions comprising perovskite-type dielectric materials with different amount of crystallinity regions
US9708707B2 (en) * 2001-09-10 2017-07-18 Asm International N.V. Nanolayer deposition using bias power treatment
JP2003100993A (ja) * 2001-09-21 2003-04-04 Sharp Corp 半導体メモリ素子
US6960537B2 (en) * 2001-10-02 2005-11-01 Asm America, Inc. Incorporation of nitrogen into high k dielectric film
US6559014B1 (en) * 2001-10-15 2003-05-06 Advanced Micro Devices, Inc. Preparation of composite high-K / standard-K dielectrics for semiconductor devices
US6693321B1 (en) * 2002-05-15 2004-02-17 Advanced Micro Devices, Inc. Replacing layers of an intergate dielectric layer with high-K material for improved scalability
US7066088B2 (en) * 2002-07-31 2006-06-27 Day International, Inc. Variable cut-off offset press system and method of operation
US6825517B2 (en) * 2002-08-28 2004-11-30 Cova Technologies, Inc. Ferroelectric transistor with enhanced data retention
US6888736B2 (en) 2002-09-19 2005-05-03 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US6714435B1 (en) 2002-09-19 2004-03-30 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US8691647B1 (en) 2002-10-07 2014-04-08 Spansion Llc Memory devices containing a high-K dielectric layer
US7713592B2 (en) 2003-02-04 2010-05-11 Tegal Corporation Nanolayer deposition process
US9121098B2 (en) * 2003-02-04 2015-09-01 Asm International N.V. NanoLayer Deposition process for composite films
US20060011905A1 (en) * 2003-06-26 2006-01-19 Rj Mears, Llc Semiconductor device comprising a superlattice dielectric interface layer
US7082052B2 (en) 2004-02-06 2006-07-25 Unity Semiconductor Corporation Multi-resistive state element with reactive metal
US20060171200A1 (en) 2004-02-06 2006-08-03 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
KR100865798B1 (ko) 2004-02-27 2008-10-28 캐논 가부시끼가이샤 압전 박막, 압전 박막의 제조방법, 압전 소자, 및 잉크제트 기록 헤드
US7208401B2 (en) * 2004-03-12 2007-04-24 Hewlett-Packard Development Company, L.P. Method for forming a thin film
JP4161951B2 (ja) * 2004-09-16 2008-10-08 セイコーエプソン株式会社 強誘電体メモリ装置
US20130082232A1 (en) 2011-09-30 2013-04-04 Unity Semiconductor Corporation Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells
TWI338171B (en) * 2005-05-02 2011-03-01 Au Optronics Corp Display device and wiring structure and method for forming the same
WO2008072826A1 (en) * 2006-12-13 2008-06-19 University Of Seoul Foundation Of Industry-Academic Cooperation Mfms-fet and mfms-ferroelectric memory device
JP2010514155A (ja) * 2006-12-15 2010-04-30 ユニバーシティ オブ ソウル ファウンデーション オブ インダストリー−アカデミック コーオペレーション 強誘電物質及びこれを用いた強誘電体層の形成方法
WO2008082045A1 (en) * 2006-12-29 2008-07-10 University Of Seoul Foundation Of Industry-Academic Cooperation Memory device and method of manufacturing the same
WO2008082047A1 (en) * 2006-12-29 2008-07-10 University Of Seoul Foundation Of Industry-Academic Cooperation Fet, ferroelectric memory device, and methods of manufacturing the same
WO2008082046A1 (en) * 2006-12-29 2008-07-10 University Of Seoul Foundation Of Industry-Academic Cooperation Ferroelectric memory device, fet, and methods of manufacturing the same
WO2008082044A1 (en) * 2006-12-29 2008-07-10 University Of Seoul Foundation Of Industry-Academic Cooperation Fet, ferroelectric memory device, and methods of manufacturing the same
JP2008192914A (ja) * 2007-02-06 2008-08-21 Fujitsu Ltd 半導体装置及びその製造方法
KR101338158B1 (ko) * 2007-07-16 2013-12-06 삼성전자주식회사 비휘발성 기억 소자 및 그 형성 방법
US8859051B2 (en) * 2008-05-28 2014-10-14 Mitsubishi Materials Corporation Composition for ferroelectric thin film formation, method for forming ferroelectric thin film and ferroelectric thin film formed by the method thereof
JP5899615B2 (ja) * 2010-03-18 2016-04-06 株式会社リコー 絶縁膜の製造方法及び半導体装置の製造方法
KR101393265B1 (ko) 2009-12-25 2014-05-08 가부시키가이샤 리코 전계효과 트랜지스터, 반도체 메모리, 표시 소자, 화상 표시 장치, 및 시스템
JP5527527B2 (ja) * 2010-03-12 2014-06-18 セイコーエプソン株式会社 液体噴射ヘッド及び液体噴射装置
US8440537B1 (en) * 2011-11-11 2013-05-14 Intermolecular, Inc. Adsorption site blocking method for co-doping ALD films
US9190525B2 (en) * 2012-07-06 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor layer
JP6032597B2 (ja) * 2012-09-26 2016-11-30 独立行政法人国立高等専門学校機構 傾斜機能膜及びその製造方法
US9337210B2 (en) 2013-08-12 2016-05-10 Micron Technology, Inc. Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
CN105556676B (zh) * 2013-09-27 2019-03-19 英特尔公司 具有ⅲ-ⅴ族材料有源区和渐变栅极电介质的半导体器件
US9263577B2 (en) * 2014-04-24 2016-02-16 Micron Technology, Inc. Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors
US9472560B2 (en) 2014-06-16 2016-10-18 Micron Technology, Inc. Memory cell and an array of memory cells
US9159829B1 (en) 2014-10-07 2015-10-13 Micron Technology, Inc. Recessed transistors containing ferroelectric material
US9276092B1 (en) 2014-10-16 2016-03-01 Micron Technology, Inc. Transistors and methods of forming transistors
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells
US10134982B2 (en) 2015-07-24 2018-11-20 Micron Technology, Inc. Array of cross point memory cells
US9853211B2 (en) 2015-07-24 2017-12-26 Micron Technology, Inc. Array of cross point memory cells individually comprising a select device and a programmable device
US10056393B2 (en) * 2016-03-01 2018-08-21 Namlab Ggmbh Application of antiferroelectric like materials in non-volatile memory devices
US20170345831A1 (en) * 2016-05-25 2017-11-30 Micron Technology, Inc. Ferroelectric Devices and Methods of Forming Ferroelectric Devices
WO2018101278A1 (ja) * 2016-11-30 2018-06-07 株式会社リコー 酸化物又は酸窒化物絶縁体膜形成用塗布液、酸化物又は酸窒化物絶縁体膜、電界効果型トランジスタ、及びそれらの製造方法
US10396145B2 (en) 2017-01-12 2019-08-27 Micron Technology, Inc. Memory cells comprising ferroelectric material and including current leakage paths having different total resistances
US10522564B2 (en) * 2017-02-23 2019-12-31 SK Hynix Inc. Ferroelectric memory device and method of manufacturing the same
US10923501B2 (en) * 2017-02-23 2021-02-16 SK Hynix Inc. Ferroelectric memory device and method of manufacturing the same
US10475514B2 (en) 2017-05-11 2019-11-12 The Penn State Research Foundation Nonvolatile digital computing with ferroelectric FET
JP2020140110A (ja) * 2019-02-28 2020-09-03 国立研究開発法人産業技術総合研究所 ナノ結晶分散ポリマー光学用途膜およびその製造方法、ナノ結晶分散ポリマー透明誘電膜およびその製造方法
US11063131B2 (en) * 2019-06-13 2021-07-13 Intel Corporation Ferroelectric or anti-ferroelectric trench capacitor with spacers for sidewall strain engineering
US11170834B2 (en) 2019-07-10 2021-11-09 Micron Technology, Inc. Memory cells and methods of forming a capacitor including current leakage paths having different total resistances
TWI836349B (zh) * 2021-02-22 2024-03-21 美商森恩萊斯記憶體公司 具有鐵電性儲存層之薄膜儲存電晶體
KR20210030306A (ko) 2021-02-25 2021-03-17 삼성전자주식회사 반도체 메모리 장치
WO2023073404A1 (en) 2021-10-27 2023-05-04 Silanna UV Technologies Pte Ltd Methods and systems for heating a wide bandgap substrate
EP4430674A1 (en) 2021-11-10 2024-09-18 Silanna UV Technologies Pte Ltd Epitaxial oxide materials, structures, and devices
CN118202476A (zh) 2021-11-10 2024-06-14 斯兰纳Uv科技有限公司 包括镁锗氧化物的超宽带隙半导体装置
KR20240095343A (ko) * 2021-11-10 2024-06-25 실라나 유브이 테크놀로지스 피티이 리미티드 에피택셜 산화물 물질, 구조 및 소자

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL97896C (zh) 1955-02-18
US2791759A (en) 1955-02-18 1957-05-07 Bell Telephone Labor Inc Semiconductive device
US2791761A (en) 1955-02-18 1957-05-07 Bell Telephone Labor Inc Electrical switching and storage
BE554007A (zh) 1956-02-07
US5046043A (en) 1987-10-08 1991-09-03 National Semiconductor Corporation Ferroelectric capacitor and memory cell including barrier and isolation layers
US5434102A (en) 1991-02-25 1995-07-18 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
US5272341A (en) 1991-07-18 1993-12-21 General Motors Corporation Transpacitor
US5468684A (en) 1991-12-13 1995-11-21 Symetrix Corporation Integrated circuit with layered superlattice material and method of fabricating same
US5508226A (en) 1991-12-13 1996-04-16 Symetrix Corporation Low temperature process for fabricating layered superlattice materialsand making electronic devices including same
US5523964A (en) 1994-04-07 1996-06-04 Symetrix Corporation Ferroelectric non-volatile memory unit
KR0141160B1 (ko) 1995-03-22 1998-06-01 김광호 강유전체 메모리 장치 및 그 제조방법
US5736759A (en) 1996-07-24 1998-04-07 Nec Research Institute, Inc. Reduced fatigue ferroelectric element

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7326990B2 (en) 2003-05-27 2008-02-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US7557011B2 (en) 2003-05-27 2009-07-07 Panasonic Corporation Semiconductor device and method for fabricating the same
CN101152776B (zh) * 2006-09-28 2010-05-26 中南大学 双梯度复合涂层
CN108369956A (zh) * 2015-12-03 2018-08-03 美光科技公司 铁电电容器、铁电场效应晶体管及在形成包含导电材料与铁电材料的电子组件时使用的方法
CN108369956B (zh) * 2015-12-03 2021-08-31 美光科技公司 铁电电容器、铁电场效应晶体管及在形成包含导电材料与铁电材料的电子组件时使用的方法
CN110634953A (zh) * 2018-06-22 2019-12-31 爱思开海力士有限公司 铁电半导体器件
CN115747726A (zh) * 2022-11-24 2023-03-07 中国科学院深圳先进技术研究院 高通量成分梯度反铁电基薄膜材料及其制备方法
CN115747726B (zh) * 2022-11-24 2024-05-31 中国科学院深圳先进技术研究院 高通量成分梯度反铁电基薄膜材料及其制备方法

Also Published As

Publication number Publication date
WO2000067331A1 (en) 2000-11-09
KR20010071697A (ko) 2001-07-31
US6236076B1 (en) 2001-05-22
US20010011743A1 (en) 2001-08-09
EP1090427A1 (en) 2001-04-11
TW449924B (en) 2001-08-11
JP2002543627A (ja) 2002-12-17

Similar Documents

Publication Publication Date Title
CN1302456A (zh) 具有成分分级的铁电材料的铁电场效应晶体管及其制造方法
CN1154164C (zh) 长久保持记忆力的低印记铁电材料及其液体前体和制作方法
Lee et al. The influence of top and bottom metal electrodes on ferroelectricity of hafnia
CN1174473C (zh) 层状超晶格材料和abo3型金属氧化物材料的制备方法
US6867452B2 (en) Interlayer oxide containing thin films for high dielectric constant application of the formula AB2O6 or AB2O7
CN1618123A (zh) 用于集成电路应用的镧系分层超晶格材料
CN1358326A (zh) 高介电常数的金属氧化物薄膜
Singh et al. High and low dielectric constant materials
CN1169193C (zh) 工序被破坏的铁电膜的电压循环恢复
TW436932B (en) Method for fabricating ferroelectric field effect transistor
KR100433819B1 (ko) 초격자재료층및이를포함하는전자소자제조방법
CN1236986A (zh) 利用氧来抑制和修复氢退化的制造铁电集成电路的方法
CN1231973C (zh) 薄膜电容器及其制造方法
Zhang et al. Strain engineered CaBi2Nb2O9 thin films with enhanced electrical properties
CN1194060A (zh) 具有极化兼容缓冲层的金属绝缘体半导体结构
Yurchuk Electrical characterisation of ferroelectric field effect transistors based on ferroelectric HfO2 thin films
CN1234137A (zh) 氧化物电介质元件的制造方法、采用该元件的存储器及半导体装置
CN1132234C (zh) 通过采用光滑底电极结构具有改进的存储保持的薄膜铁电电容器
CN1338113A (zh) 带覆盖层的铁电装置及其制造方法
CN1236987A (zh) 制造铁电集成电路的方法
CN1270383C (zh) 半导体存储设备及其制造方法
CN100355042C (zh) 铁电存储元件及制造具有超薄顶层的层状超晶格材料的方法
CN1276089A (zh) 介电元件的制造方法
CN1613138A (zh) 具有改进微型结构的层状超晶格材料的制造方法
Yang Reliability and Aging in Patterned Pb (Zr0. 52Ti0. 48) O3 Films

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication