CN1270383C - 半导体存储设备及其制造方法 - Google Patents

半导体存储设备及其制造方法 Download PDF

Info

Publication number
CN1270383C
CN1270383C CNB2003101235275A CN200310123527A CN1270383C CN 1270383 C CN1270383 C CN 1270383C CN B2003101235275 A CNB2003101235275 A CN B2003101235275A CN 200310123527 A CN200310123527 A CN 200310123527A CN 1270383 C CN1270383 C CN 1270383C
Authority
CN
China
Prior art keywords
ferroelectric layer
ratio
ferroelectric
layer
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003101235275A
Other languages
English (en)
Other versions
CN1512585A (zh
Inventor
中川隆史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1512585A publication Critical patent/CN1512585A/zh
Application granted granted Critical
Publication of CN1270383C publication Critical patent/CN1270383C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供了一种具有电容的的半导体存储设备,其中电容包括具有钙钛晶体结构的铁电层,以及放置来把铁电层夹在中间的下电极和上电极,其中钙钛晶体结构通常由通式ABO3表示,包括作为占据晶格A的元素A的铅(Pb),作为占据晶格B的元素B的锆(Zr)和钛(Ti);其中所述铁电层在所述下电极侧上和上电极侧上都具有一区域,每一区域中Zr和Ti的比率(Zr/Ti比率)在厚度方向上等于或高于所述铁电层的中心部分的Zr/Ti比率,并且至少一个在所述下电极侧上和在上电极侧上的区域的Zr/Ti比率高于所述中心部分的Zr/Ti比率。

Description

半导体存储设备及其制造方法
技术领域
本发明涉及一种具有铁电电容的半导体存储设备及其制造方法。
背景技术
近年来,对开发具有电容的非易失性半导体存储设备进行了广泛的研究,在该电容中很好地使用了铁电材料的极化特性。
在这些非易失性半导体存储设备中使用的铁电材料是具有钙钛结构的晶体,并且,在这些材料中,锆钛酸铅(PZT),由Pb(ZrxTi1-x)O3表示,通常被认为是典型的一个。
作为使用铁电材料的电容,在这里公开了,例如,在日本专利申请公开No.31399/2000中,具有在其中两个电极被Pb(ZrxTi1-x)O3的绝缘物质分隔开结构的绝缘元件,其中所述在前述的电极附近的Zr组成比率x小于在在前述的绝缘物质的中心部分的Zr组成比率x。另外,在那里描述,通过设置在电极附近的组成适于最优晶格匹配中并且设置在绝缘物质的中心部分的组成适于最优极化特性,这个结构可以提高剩余极化强度并且提供绝缘物质免受去膜的危险。
另外,在日本专利申请公开No.67650/2000中,公开了一种铁电薄膜元件,其包括在单一晶体衬底上形成的导电薄膜以及具有在前述的导电薄膜上形成的钙钛结构的基于Pb(Zr,Ti)O3铁电物质的薄膜,前述的铁电薄膜由第一层和第二层组成,其中第一层具有随着从前述导电薄膜的界面的薄膜厚度的增加而逐渐增加的Zr成分,第二层形成来覆盖在前述第一层之上并且具有始终恒定的Zr成分,其中所述第一层和第二层的组成在这两层之间的边界附近几乎相同。另外,在这里描述了这个结构可以提供具有良好的晶体极向和很少的晶体缺陷的铁电薄膜的铁电薄膜元件。
同时,在日本专利申请公开No.58525/2000中,公开了一种通过金属有机化学汽相淀积(MOCVD)方法形成比如PZT的铁电膜的方法,其中所述膜淀积可在低温下完成并且可以在不恶化在较低层中的栓塞,互联或晶体管的情况下获得具有良好极向和优秀的晶体质量的铁电膜。更为特别的,在导电材料上,在钙钛晶体结构中的早期核化过程在膜淀积的第一情况下做出,并且之后,在早期核子上,在膜淀积的第二情况下生长具有钙钛晶体结构的膜。因此,在膜淀积的第一情况下的早期核化过程要么在与在膜淀积的第二情况下比较Zr的供给率较少的情况下,要么在根本不供给Zr的气源的情况下。
另外,在日本专利申请No.336083/2001中,提到了,使用在日本专利申请公开No.58525/2000中描述的膜淀积的方法,使得在铁电膜中的Zr/Ti比率从下电极侧向上电极侧增加,目的是减少在位于导电材料上的早期核子和在上面形成的铁电膜之间的界面上的晶格畸变。就是说,通过使得在下电极侧上的Zr/Ti比率较小,可能减小晶格畸变,并且通过使得向着上电极侧上的Zr/Ti比率增加,可以抑制增加的矫顽电场。
不过,每一个上述技术都具有增加泄漏电压的问题,这是因为铁电膜具有其中Zr/Ti比率在厚度方向上低于在那个铁电膜的中心部分的Zr/Ti比率的区域。
发明内容
本发明的一个目的是提供一种具有铁电电容的半导体存储设备,其中泄漏电流被很好的抑制,同时不减小剩余极化强度值。
根据本发明的第一方面,提供了一种具有电容的的半导体存储设备,其中电容包括具有钙钛晶体结构的铁电层,以及放置来把铁电层夹在中间的下电极和上电极,其中钙钛晶体结构通常由通式ABO3表示,包括作为占据晶格A的元素A的铅(Pb),作为占据晶格B的元素B的锆(Zr)和钛(Ti)。
其中所述铁电层在所述下电极侧上和上电极侧上都具有一区域,每一区域中Zr和Ti的比率(Zr/Ti比率)在厚度方向上等于或高于所述铁电层的中心部分的Zr/Ti比率,并且至少一个在所述下电极侧上和在上电极侧上的区域的Zr/Ti比率高于所述中心部分的Zr/Ti比率。
根据本发明的第二方面,提供了一种如第一方面的半导体存储设备,其中所述所述铁电层具有在所述下电极上形成的第一铁电层和在所述第一铁电层上邻近所述上电极形成第二铁电层,并且所述第一铁电层的Zr/Ti比率大于所述第二铁电层的Zr/Ti比率。
根据本发明的第三方面,提供了一种如第一方面的半导体存储设备,其中所述所述铁电层具有在所述下电极上形成的第一铁电层和在所述第一铁电层上邻近所述上电极形成第二铁电层,并且所述第二铁电层的Zr/Ti比率大于所述第一铁电层的Zr/Ti比率。
根据本发明的第四方面,提供了一种如第一方面的半导体存储设备,其中所述所述铁电层具有在所述下电极上形成的第一铁电层和在所述第一铁电层上形成的第二铁电层以及在所述第二铁电层上邻近所述上电极形成第三铁电层,并且所述第一和第三铁电层的Zr/Ti比率大于所述第二铁电层的Zr/Ti比率。
根据本发明的第五方面,提供了一种如第一到第四方面中一个的半导体存储设备,其在所述下电极上进一步包括,具有晶体结构的生长核子层,其中形成所述铁电层以覆盖在所述生长核子层之上。
根据本发明的第六方面,提供了一种制造如第五方面的半导体存储设备的方法,其包括下面的步骤:
形成用于形成下电极的导电膜;
在形成所述导电膜之后通过金属有机化学汽相淀积形成生长核子层;
在形成所述生长核子层之后通过金属有机化学汽相淀积形成铁电层;
在形成所述铁电膜之后形成用来形成上电极的导电膜。
根据本发明的第七方面,提供了一种制造如第六方面的半导体存储设备的方法,其中所述,在形成所述铁电层的步骤中,设置形成在下电极侧上的区域的淀积率在厚度方向上低于形成所述铁电层的中心部分的淀积率。
根据本发明的第八方面,提供了一种制造如第六或第七方面的半导体存储设备的方法,其中,在形成所述铁电层的步骤中,设置形成在上电极侧上的区域的淀积率在厚度方向上低于形成所述铁电层的中心部分的淀积率。
根据本发明的第九方面,提供了一种制造如第六,第七或第八方面的半导体存储设备的方法,其中,在形成所述铁电层的步骤中,即使当为了沿着厚度方向上调节所述铁电层的成分的目的改变源供给率时,继续执行膜淀积,而不设置在其中在形成过程中在膜表面上不提供源材料的待机步骤。
本发明可以提供铁电电容,其中所述泄漏电流被很好的抑制,同时不减小剩余极化强度值,并且,因此,可以获得具有高可靠性和良好的电容特性的半导体存储设备。特别的,泄漏电流的成功抑制便于为电容特性达到更低的电压。
附图说明
图1是一对视图,解释了在本发明的半导体存储设备中的电容。
图2是一对视图,解释了在本发明的半导体存储设备中的电容。
图3是一对视图,解释了在本发明的半导体存储设备中的电容。
图4是一组视图,示出了实例和比较实例的电容的磁滞特性和电流-电压特性。
图5是一视图,示出了实例的电容的重复倒相极化的特性。
具体实施方式
一种本发明的铁电层由具有锆钛晶体结构的材料形成(在下文中称为“基于铅的铁电材料”),这种结构通常以通式ABO3表示,包括作为占据晶格A的元素A的铅(Pb)以及作为占据晶格B的元素B的锆(Zr)和钛(Ti)。
对该基于Pb的铁电材料,可以使用任意通常由通式(Pb1-XMx)(ZryTi1-y)O3表示的物质,其中x和y分别在0<=x<1和0<y<1的范围内。对于式中的M,可能给出从包括La,Li,Na,Mg,Ca,Sr,Ba和Bi的组中选择的一个或多个。从获得所需的元素特性的角度来说,式中的x优选的在0<=x<=0.2的范围之内,并且特别优选的是x=0,即,通常由通式Pb(ZryTi1-y)O3表示。同时,从获得所需的元素特性以及特别是抑制泄漏电流的角度来说在式中的y优选的不小于0.3并且更为优选的不小于0.35,但是从获得足够的剩余极化强度值的角度来说优选的不大于0.8并且更为优选的不大于0.7。
另外,在本发明的铁电层中,每一在下电极侧上和在上电极侧上的区域的Zr和Ti的比率(原子数目的比率,以下称为“Zr/Ti比率”)在厚度方向上考虑等于或大于相关铁电层中心部分的比率,并且至少一个在下电极侧上和在上电极侧上的区域的Zr/Ti比率大于中心部分的Zr/Ti比率。任意一个这些在下电极侧上,在上电极侧上和在中心部分的区域可能采用层式构成。
总体上这种铁电层可以采用下面层式构成中的一种:
(1)其中所述在下电极侧上的区域的Zr/Ti比率大于铁电层的中心部分的Zr/Ti比率并且从中心部分到在上电极侧上的区域的Zr/Ti比率恒定的构成。
(2)其中所述在上电极侧上的区域的Zr/Ti比率大于铁电层的中心部分的Zr/Ti比率并且从中心部分到在下电极侧上的区域的Zr/Ti比率恒定的构成。
(3)其中所述在上电极侧上和在下电极侧上的区域的Zr/Ti比率都大于铁电层的中心部分的Zr/Ti比率的构成。
作为上述层式构成(1)到(3)的实例,可以分别给出如图1到3所示的结构。在图1到3的每一个中,(a)显示电容的横截面视图并且(b),一个图形的表示,其中在纵坐标中绘出在横截面视图的厚度方向上的位置,并且在横坐标中是Zr的成分比率。
在图1中,示出了一个结构地具体表现层式构成(1)的实例。在形成在下电极101上的生长核子层102上,设置其中Zr/Ti比率恒定的第一铁电层111,其对应于前述在下电极侧上的区域,以及在第一铁电层上面形成具有另一恒定Zr/Ti比率的第二铁电层112。上电极103被放置在这个第二铁电层112上。如图1(b)所示,设置第一铁电层111的Zr/Ti比率高于第二铁电层112的。
在图2中,示出了一个结构地具体表现层式构成(2)的实例。在形成在下电极101上的生长核子层102上,设置其中Zr/Ti比率恒定的第一铁电层121,以及在其上形成具有另一恒定Zr/Ti比率的第二铁电层122,其对应于前述在上电极侧上的区域。上电极103被放置在这个第二铁电层122上。如图2(b)所示,设置第二铁电层122的Zr/Ti比率高于第一铁电层121的。
在图3中,示出了一个结构地具体表现层式构成(3)的实例。在形成在下电极101上的生长核子层102上,设置其中Zr/Ti比率恒定的第一铁电层131,其对应于前述在下电极侧上的区域,以及在那上面形成具有另一恒定Zr/Ti比率的第二铁电层132,其对应于前述的中心部分,并且在第二铁电层上面形成具有另一恒定Zr/Ti比率的第三铁电层133,其对应于前述在上电极侧上的区域。上电极103被放置在这个第三铁电层133上。如图3(b)所示,设置第一和第三铁电层131和133的Zr/Ti比率都高于第二铁电层132的。
在铁电层中的上电极侧上的,下电极侧上的以及中心部分的区域之中,各自的Zr/Ti比率可能始终保持恒定或者随着膜厚度改变。但是,考虑到控制膜淀积的情况,每一区域优选的具有其中沿着膜厚度的方向比率恒定的领域,如图1到3所示。另外,沿着膜厚度的方向,在电极侧上区域和另一区域之间的边界周围,铁电层的Zr/Ti比率可能阶梯型改变,如图1到3所示,或者无断裂地平滑改变。即使如果Zr/Ti比率阶梯型改变,优选的连续形成具有不同Zr/Ti比率的两个区域。
在铁电层中,为了获得所需的元素特性,优选的设置在上电极侧上和在下电极侧上的区域的Zr/Ti比率相对于中心部分的Zr/Ti比率在1.05到2.0的范围之内并且更为优选的在1.1到1.8的范围之内。
可以合适地设置每一在上电极侧上和在下电极侧上的区域的Zr/Ti成分比率(原子数目的比率),即比率[Zr]/([Zr]+[Ti])在0.3到0.8的范围之内,优选的在0.4到0.7的范围之内并且更为优选的在0.4到0.6的范围之内。合适地设置每一这些在上电极侧上和在下电极侧上的区域的厚度在10到100纳米的范围之内并且优选的在20到80纳米的范围之内。当这个厚度过薄时,泄漏电流趋向于变得不能被满意地抑制,并且,另一方面,当这个厚度过厚时,所述的剩余极化强度值趋向于变得难以得到。
可以合适地设置铁电层的中心部分的Zr成分比率,即比率[Zr]/([Zr]+[Ti])在0.2到0.7的范围之内,优选的在0.3到0.6的范围之内并且更为优选的在0.3到0.5的范围之内。合适地设置铁电层的中心部分的区域的厚度在50到400纳米的范围之内并且优选的在100到300纳米的范围之内。当这个厚度过薄时,所述的剩余极化强度值变得难以获得,并且,另一方面,这个厚度过厚时,可能在低电压区域中变得难以得到满意剩余极化强度值。
虽然根据铁电层的各自区域的Zr/Ti比率,合适地设置在上电极侧上和在下电极侧上的区域的总厚度和整个铁电层的厚度的比率,它可能被设置在,例如,在0.05到0.5的范围之中,并且从抑制泄漏电流和获得满意的剩余极化强度值得角度来看,优选的在0.1到0.5或0.1到0.4的范围之中。
当铁电层的Zr/Ti比率沿着膜厚度的方向连续变化时,在上面描述的在上电极侧上的,在下电极侧上的以及中心部分的区域的厚度的范围和Zr/Ti比率(或者Zr成分比率)仅仅指示其中Zr/Ti比率恒定的部分各自区域的范围。
在本发明的铁电层中,优选的放置在上电极侧上和在下电极侧上的区域分别位于上电极和下电极附近。但是,关于在下电极侧上的区域,在生长核子层如下面描述的形成的情况下,优选的放置生长核子层位于下电极和在下电极上的区域之间。
虽然铁电层可以通过化学汽相淀积(CVD)方法,溶胶-凝胶方法,溅镀方法,激光磨蚀方法等方法形成,CVD方法是优选的,因为它可以提供优秀的薄膜一致性和阶梯覆盖性。在多种CVD方法中,金属有机化学汽相淀积方法(MOCVD方法)是特别优选的。
对放置来把铁电层夹在中间的下电极和上电极,使用其主要成分是钌(Ru),钌氧化物(RuO,RuO2),铱(Ir),铱氧化物(IrO2),铂(Pt),金(Au),钛氮化物(TiN)或类似物质的电极。这些电极可以通过CVD方法,溅镀方法和类似方法形成。
其次,一种具有包括前述铁电层,下电极和上电极的电容的半导体存储设备的制造方法将在下面描述。
首先,在设置在其中形成有源元件比如晶体管的半导体衬底上的第一夹层绝缘膜上形成下电极。在那里,例如,可能通过溅镀方法将TiN膜或Ti及TiN的层式膜(比如Ti/TiN/Ti层式膜)形成为阻挡膜并且在上面形成下电极。具有大约100纳米厚度的导电膜可能通过溅镀方法或CVD方法由,例如,Ru形成。可能在形成导电膜之后实施形成下电极的图形,或者要么在形成上电极和铁电膜的导电膜全部形成之后一起做出所有图形。另外,放置下电极使得其和设置在第一夹层绝缘膜中的栓塞电联并且和有源元件连接。
之后,要么在用于形成下电极的导电膜上,要么在有图形的下电极上,通过MOCVD方法形成具有大约1到10纳米厚度,例如,5纳米厚度的生长核子层,并且之后在这个生长核子层上形成用于形成前述具有大约50到500纳米厚度,例如,250纳米厚度的铁电层的铁电膜。之后,在这个铁电膜上,为形成上电极,通过溅镀方法或CVD方法例如,由Ru形成具有大约100纳米厚度的导电膜。之后,通过干蚀刻的方式对阻挡膜,下电极的导电膜,铁电膜和上电极的导电膜形成图形,或者,在已经形成下电极的情况下,仅仅在铁电层和对上电极的导电膜上应用图形,并且因此形成包括下电极,生长核子层,铁电层和上电极的电容元件。
在如上述形成的电容元件上,形成第二夹层绝缘膜,并且,在这个夹层绝缘膜里,形成和上电极电气联接的栓塞,并且之后,形成连接这些栓塞的互联。
一种使用MOCVD方法形成铁电层的方法将在下面进一步描述。
许多有机金属物在室温时是固体或者液体,并且当使用在固体或液体状态下的物质时,这些物质通常通过加热汽化,并且,如果环境需要的话,和载气一起,传送进在其中安装了衬底的真空容器里(淀积室)。在膜淀积过程中,保持真空容器的内部在预定的减小的压力下,膜可以生长在被加热到预定的温度的衬底上。可以使用已知的用于MOCVD的化学汽相淀积装置做出这种处理。因此,考虑控制气源成分比率,优选的调节源供给系统和真空容器的内壁的温度,使得温度可以等于或高于源材料可以具有足够高来避免在内壁上凝结的析出比率(蒸汽压)的温度,但是不高于源材料分解的温度。
为了形成具有良好的极向和优秀的晶体质量的铁电层并且不恶化在较低层的栓塞,互联或者晶体管的情况下,优选的在不高于450摄氏度的温度执行通过MOCVD方法的铁电层的形成。另一方面,为了获得满意的膜淀积率和优秀的膜质量,优选的在不低于300摄氏度并且更为优选的在不低于350摄氏度执行。特别的,当膜淀积在450摄氏度或以下做出,优选的在膜生长的最初阶段,形成具有尽可能好的晶体质量的生长核子。为了形成这种生长核子,重要的是首先在下电极上形成生长核子层并且之后生长铁电层。可以在上面描述的铁电层的淀积温度范围内执行这个生长核子层的形成。
对这类的生长核子层,可以使用前述具有0.15或以下的[Zr]/([Zr]+[Ti])比率的基于铅的铁电材料,并且关于晶体质量,不包括Zr的材料是优选的。例如,可以使用钛酸铅(PbTiO3)。另外,虽然这个生长核子层可以是覆盖整个下电极的连续膜,优选的采用形成多个具有高密度的孤立地区的形状。另外,生长核子层的厚度优选的在1到10纳米的范围内。通过形成这种生长核子层,可以抑制电场的失真和介电常数的降低,并且,此外,控制极向和晶体的结晶粒度会变得更容易。
作为MOCVD材料,可以使用,例如,铅用双二新戊酰甲烷化铅(Pb(DPM)2),钛用异丙醇钛(Ti(OiPr)4),锆用丁醇锆(Zr(OtBu)4)以及作为氧化剂的二氧化氮(NO2)。
现在,使用这些材料,分别形成钛酸铅层和Pb(ZryTi1-y)O3膜作为生长核子层以及铁电膜。实际的膜淀积可能以,例如,下面的方式执行。
首先,设置其中已经形成下电极的导电膜的衬底在真空容器里。在膜淀积过程中,保持真空容器里气体的总压力以及衬底温度分别在,例如,50mTorr(6.7Pa)和450摄氏度或更低。在本发明的制造方法中,膜淀积的温度不需要在形成生长核子层和铁电膜的步骤过程中保持恒定,并且,因此,例如,可能在相对低的温度形成生长核子层并且之后在相比形成生长核子层较高的温度形成铁电膜。
之后,以预定的流率在预定的时间周期内提供Pb(DPM)2进真空容器,并且接下来,当提供Pb(DPM)2时,也以预定的流比率在预定的时间周期内提供NO2进那里,之后,持续像以前提供的那样,开始提供另一个Ti(OiPr)4到那里。在预定的时间周期内保持这种情况,在衬底上形成了在结构上为多个孤立地区的形式的生长核子层。
之后,改变源材料的供给情况,并且以预定流率在预定时间周期内提供每一Pb(DPM)2,Zr(OtBu)4,Ti(OiPr)4,和NO2,并且因此形成具有预定厚度的铁电膜。根据形成的前述层式构成(1)到(3),因此通过改变源材料供给率和供给时间周期的比率来调节每一区域的Zr/Ti比率和厚度。
在结束形成铁电膜之后,通过溅镀方法或者CVD方法在那上面形成形成上电极的导电膜。
在本发明的制造方法中,在形成生长核子层和铁电膜的步骤中,或者至少在形成铁电膜的步骤中,当膜淀积的情况,比如源材料的供给率变化而形成另一具有不同Zr/Ti比率的区域,膜淀积优选的继续执行而不设置在其中在形成过程中在膜源上不提供源材料的待机的步骤。通过持续做膜淀积,可能抑制在形成过程中从膜表面消除元素A,并且,因此,可以形成具有优秀的晶体质量的铁电膜。还可能当膜淀积的情况从那些形成生长核子层的变化到那些形成铁电膜的情况时,持续进行膜淀积。
另外,在形成铁电膜的步骤中,优选的设置至少一个在下电极侧和在上电极侧上的区域的淀积率在厚度方向上低于铁电膜的中心部分的淀积率。特别当形成在具有大Zr/Ti比率的电极侧上的区域时,优选的设置淀积率低于那些当形成其它具有相对小的Zr/Ti比率时的淀积率。以这种方式,不论Zr/Ti比率,可以改进晶体质量。关于产量,优选的仅使得那些Zr/Ti比率被设置的较大的电极侧上的区域的淀积率比较低,并且使得具有相对小的Zr/Ti比率的其它区域的淀积率在不会反向影响晶体质量的界限之内尽可能的大。例如,在如图1所示的结构中,优选的设置第一铁电层111的淀积率低于第二铁电层112的淀积率。在如图2所示的结构中,优选的设置第二铁电层122的淀积率低于第一铁电层121的淀积率。在如图3所示的结构中,优选的设置第一和第三铁电层131和133的淀积率低于第二铁电层132的淀积率。优选的设置在电极侧上的区域的淀积率,特别是在具有大的Zr/Ti比率的电极侧上的区域的淀积率低于0.15纳米每秒并且更为优选的为了获得满意的晶体质量等于或低于0.1纳米每秒,但是优选的设置不低于0.01纳米每秒并且考虑产量更为优选的不低于0.05纳米每秒。优选的设置具有相对小的Zr/Ti比率的其它区域的淀积率不低于0.1纳米每秒并且从产量角度来看更为优选的不低于0.15纳米每秒,但是优选的设置在0.5纳米每秒或更低并且从晶体质量角度来看更为优选的在0.3纳米每秒或更低。
实例
通过参考实例,本发明将在下面进一步详细描述。但是,本发明不被任意描述的细节所限制。
实例1
遵循上述方法,制造具有如图1所示的层式结构的要在下面提到的电容元件。
上电极:具有100nm厚度的Ru膜
下电极:具有100nm厚度的Ru膜
生长核子层:具有5nm厚度的钛酸铅(PbTiO3)层,淀积温度:360摄氏度。
第一铁电层:具有50纳米厚度的Pb(ZryTi1-y)O3层(y=0.5),淀积率:0.09nm/see,淀积温度:440摄氏度
第二铁电层:具有200纳米厚度的Pb(ZryTi1-y)O3层(y=0.4),淀积率:0.17nm/see,淀积温度:440摄氏度。
实例2
遵循上述方法,构成具有如图2所示的层式结构的要在下面提到的电容元件。
上电极:具有100nm厚度的Ru膜
下电极:具有100nm厚度的Ru膜
生长核子层:具有5nm厚度的钛酸铅(PbTiO3)层,淀积温度:360摄氏度。
第一铁电层:具有200纳米厚度的Pb(ZryTi1-y)O3层(y=0.4),淀积率:0.17nm/sec,淀积温度:440摄氏度
第二铁电层:具有50纳米厚度的Pb(ZryTi1-y)O3层(y=0.5),淀积率:0.09nm/sec,淀积温度:440摄氏度。
比较实例1
以如实例1相同的方式构成的电容元件,除了以0.17nm/sec的淀积率形成具有250nm厚度的Pb(ZryTi1-y)O3(y=0.4)铁电层。
元素特性
实例1,实例2和比较实例1的电容的磁滞特性和电流电压特性如图4所示。实例1的电容的磁滞特性和电流电压特性分别如图4(a-1)和(a-2)所示,并且实例2的电容的磁滞特性和电流电压特性分别如图4(b-1)和(b-2)所示,而且比较实例1的电容的磁滞特性和电流电压特性分别如图4(c-1)和(c-2)所示,图4(a-2),(b-2)和(c-2)的电流电压特性示出了当提供在+10V到-10V范围内的电压到那里时电流的绝对值。图4(a-1),(b-1),(c-1)的磁滞特性表示磁滞(单圈磁滞)的重叠循环,每一个通过应用±2.5V,±3.0V,±4.0V或±4.5V的双极性单次激发电压扫描获得。
如从在图4(a-2)到(c-2)中的电流电压特性中清楚地看到的,虽然在比较实例1中的电容的泄漏电流增大,在实例1和2的电容中的泄漏电流被很好的抑制。另外,实例1和2的电容的磁滞特性保持等于比较实例1的电容的磁滞特性,指示在实例1和2中的泄漏电流被很好的抑制,同时不恶化磁滞特性或者降低它的剩余磁化强度值。
在图5中,示出了测量的结果,在测量中,在将±3.3V的脉冲电压以预定次数应用到实例2的电容之后,在+3V和-3V测量倒相电荷量和非倒相电荷量。在图中黑点区域指示在+3V的倒相电荷量和非倒相电荷量,而且白点区域指示在-3V的倒相电荷量和非倒相电荷量。因为倒相电荷和非倒相电荷没有示出任意的恶化,即是在重复倒相到多达108次时,在本发明中,认为很好的抑制了泄漏电流而且极性的重复倒相不会恶化读出电荷。

Claims (18)

1.一种具有电容的半导体存储设备,其中电容包括具有钙钛晶体结构的铁电层,以及放置来把所述铁电层夹在中间的下电极和上电极,其中钙钛晶体结构通常由通式ABO3表示,包括作为占据晶格A的元素A的铅(Pb),作为占据晶格B的元素B的锆(Zr)和钛(Ti);其中,
所述铁电层在所述下电极侧上和上电极侧上都具有一区域,每一区域中,Zr和Ti的比率、即Zr/Ti比率在厚度方向上等于或高于所述铁电层的中心部分的Zr/Ti比率,并且在所述下电极侧上和在上电极侧上的至少一个区域的Zr/Ti比率高于所述中心部分的Zr/Ti比率。
2.根据权利要求1所述的半导体存储设备,其中所述铁电层具有在所述下电极上形成的第一铁电层、和在所述第一铁电层上邻近所述上电极形成的第二铁电层,并且所述第一铁电层的Zr/Ti比率高于所述第二铁电层的Zr/Ti比率。
3.根据权利要求1所述的半导体存储设备,其中所述铁电层具有在所述下电极上形成的第一铁电层、和在所述第一铁电层上邻近所述上电极形成的第二铁电层,并且所述第二铁电层的Zr/Ti比率高于所述第一铁电层的Zr/Ti比率。
4.根据权利要求2所述的半导体存储设备,其中所述每一所述第一和第二铁电层的Zr/Ti比率沿着厚度方向恒定。
5.根据权利要求3所述的半导体存储设备,其中所述每一所述第一和第二铁电层的Zr/Ti比率沿着厚度方向恒定。
6.根据权利要求1所述的半导体存储设备,其中所述铁电层具有在所述下电极上形成的第一铁电层、和在所述第一铁电层上形成的第二铁电层、以及在所述第二铁电层上邻近所述上电极形成的第三铁电层,并且所述第一和第三铁电层的Zr/Ti比率高于所述第二铁电层的Zr/Ti比率。
7.根据权利要求6所述的半导体存储设备,其中每一所述第一,第二和第三铁电层的Zr/Ti比率沿着厚度方向恒定。
8.根据权利要求1所述的半导体存储设备,进一步包括,在所述下电极上具有钙钛晶体结构的生长核子层,其中形成所述铁电层以覆盖在所述生长核子层的上面。
9.根据权利要求8所述的半导体存储设备,其中所述以多个孤立地区的形状形成所述生长核子层。
10.根据权利要求8所述的半导体存储设备,其中所述生长核子层由具有钙钛晶体结构不包括Zr的材料组成。
11.根据权利要求8所述的半导体存储设备,其中所述生长核子层由钛酸铅(PbTiO3)组成。
12.根据权利要求1所述的半导体存储设备,其中所述铁电层具有通常由通式Pb(ZryTi1-y)O3(0<y<1)表示的钙钛晶体结构。
13.如权利要求1所述的半导体存储设备,其中在所述下电极侧上和所述上电极侧上的区域中的至少一个区域的Zr/Ti比率是所述中心部分的Zr/Ti比率的1.05到2.0倍。
14.如权利要求1所述的半导体存储设备,其中在所述下电极侧上和所述上电极侧上的区域中的至少一个区域的Zr/Ti比率是所述中心部分的Zr/Ti比率的1.1到1.8倍。
15.一种制造半导体存储设备的方法,该半导体存储设备是一种具有电容的半导体存储设备,其中电容包括具有钙钛晶体结构的铁电层,以及放置来把所述铁电层夹在中间的下电极和上电极,其中钙钛晶体结构通常由通式ABO3表示,包括作为占据晶格A的元素A的铅(Pb),作为占据晶格B的元素B的锆(Zr)和钛(Ti);其中,所述铁电层在所述下电极侧上和上电极侧上都具有一区域,每一区域中,Zr和Ti的比率、即Zr/Ti比率在厚度方向上等于或高于所述铁电层的中心部分的Zr/Ti比率,并且在所述下电极侧上和在上电极侧上的至少一个区域的Zr/Ti比率高于所述中心部分的Zr/Ti比率,
该半导体存储设备进一步包括,在所述下电极上具有钙钛晶体结构的生长核子层,其中形成所述铁电层以覆盖在所述生长核子层的上面,
制造该半导体存储设备的方法包括下面步骤:
形成用于形成下电极的导电膜;
在形成所述导电膜之后通过金属有机化学汽相淀积方法形成生长核子层;
在形成所述生长核子层之后通过金属有机化学汽相淀积方法形成铁电膜;
在形成所述铁电膜之后形成用于形成上电极的导电膜。
16.如权利要求15所述的制造半导体存储设备的方法,其中,在形成所述铁电膜的步骤中,设置形成在下电极侧上的区域的淀积率在厚度方向上低于形成所述铁电层中心部分的淀积率。
17.如权利要求15所述的制造半导体存储设备的方法,其中,在形成所述铁电膜的步骤中,设置形成在上电极侧上的区域的淀积率在厚度方向上低于形成所述铁电层中心部分的淀积率。
18.如权利要求15所述的制造半导体存储设备的方法,其中,在形成所述铁电膜的步骤中,即使当源供给率为了沿着厚度方向调节所述铁电层的组成的目的而更改时,持续执行膜淀积而不设置在其中在形成过程中在膜表面上不提供源材料的待机步骤。
CNB2003101235275A 2002-12-26 2003-12-26 半导体存储设备及其制造方法 Expired - Fee Related CN1270383C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP377474/2002 2002-12-26
JP2002377474A JP4315676B2 (ja) 2002-12-26 2002-12-26 半導体記憶装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN1512585A CN1512585A (zh) 2004-07-14
CN1270383C true CN1270383C (zh) 2006-08-16

Family

ID=32677395

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101235275A Expired - Fee Related CN1270383C (zh) 2002-12-26 2003-12-26 半导体存储设备及其制造方法

Country Status (3)

Country Link
US (1) US7026674B2 (zh)
JP (1) JP4315676B2 (zh)
CN (1) CN1270383C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4937533B2 (ja) 2005-06-16 2012-05-23 東京エレクトロン株式会社 半導体装置の製造方法およびコンピュータ記憶媒体
JP5655585B2 (ja) * 2011-01-20 2015-01-21 富士通セミコンダクター株式会社 半導体装置の製造方法
CN104965364B (zh) * 2015-07-14 2018-03-30 武汉华星光电技术有限公司 阵列基板及驱动阵列基板的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3891603B2 (ja) * 1995-12-27 2007-03-14 シャープ株式会社 強誘電体薄膜被覆基板、キャパシタ構造素子、及び強誘電体薄膜被覆基板の製造方法
JP3109485B2 (ja) 1998-08-03 2000-11-13 日本電気株式会社 金属酸化物誘電体膜の気相成長方法
JP3482883B2 (ja) 1998-08-24 2004-01-06 株式会社村田製作所 強誘電体薄膜素子およびその製造方法
JP2000031399A (ja) 1999-06-09 2000-01-28 Seiko Epson Corp 誘電体素子及び半導体記憶装置
JP3971598B2 (ja) * 2001-11-01 2007-09-05 富士通株式会社 強誘電体キャパシタおよび半導体装置
JP2003142659A (ja) 2001-11-01 2003-05-16 Nec Corp 半導体記憶装置

Also Published As

Publication number Publication date
JP2004207628A (ja) 2004-07-22
CN1512585A (zh) 2004-07-14
US20040129964A1 (en) 2004-07-08
JP4315676B2 (ja) 2009-08-19
US7026674B2 (en) 2006-04-11

Similar Documents

Publication Publication Date Title
CN1085411C (zh) 电介质电容器及其制造方法
EP2525393B1 (en) Method for producing ferroelectric thin film
CN1114577C (zh) 一种生产铋层结构的铁电薄膜的方法
JP2003174146A (ja) 強誘電体キャパシタおよびその製造方法
CN1618123A (zh) 用于集成电路应用的镧系分层超晶格材料
CN1329750A (zh) 用于长久保持记忆力的低印记铁电材料以及制作此材料的方法
JPH09153597A (ja) 強誘電体薄膜素子の製造方法、強誘電体薄膜素子、及び強誘電体メモリ素子
CN1231973C (zh) 薄膜电容器及其制造方法
KR20170121082A (ko) 반도체 강유전체 기억소자의 제조방법 및 반도체 강유전체 기억 트랜지스터
KR100476030B1 (ko) 강유전체 박막을 갖는 반도체 장치 및 그의 제조방법
JP2001007299A (ja) 多層状電極の鉛ゲルマネート強誘電体構造およびその堆積方法
CN1684260A (zh) 金属薄膜及其制造方法、电介质电容器及其制造方法及半导体装置
CN1447416A (zh) 半导体器件的制造方法
CN1234137A (zh) 氧化物电介质元件的制造方法、采用该元件的存储器及半导体装置
KR100382719B1 (ko) 강유전체 커패시터를 포함하는 반도체 장치 및 그 제조방법
CN1232294A (zh) 具有改进的铁电电容特性的铁电存储器件
CN1236987A (zh) 制造铁电集成电路的方法
CN1217818A (zh) 通过采用光滑底电极结构具有改进的存储保持的薄膜铁电电容器
CN1763911A (zh) 强电介质电容器及其制造方法和强电介质存储装置
US20080123243A1 (en) Ferroelectric capacitor
EP1363317A2 (en) Ferroelectric capacitor, method of manufacturing same, and semiconductor memory device
CN1270383C (zh) 半导体存储设备及其制造方法
CN1674286A (zh) 铁电存储器元件及其制造方法
US20040058492A1 (en) Vapor growth method for metal oxide dielectric film and pzt film
US20040227278A1 (en) Ceramic film manufacturing method, ferroelectric capacitor manufacturing method, ceramic film, ferroelectric capacitor, and semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060816

Termination date: 20100126