JP2003060170A - 酸化物半導体を用いた強誘電体メモリ素子 - Google Patents

Abstract

(57)【要約】 【課題】 強誘電体酸化物材料をゲート酸化物に用いた
トランジスタ型の不揮発性メモリ素子に関して、プロセ
スによる特性劣化なく高品位な強誘電体ゲートを形成で
きる酸化物半導体を用いたトランジスタを用いながら、
簡略化した工程により高性能な素子特性を得ることがで
きる構造を有する強誘電体メモリ素子を提供する。 【解決手段】 酸化物半導体と接するように強誘電体ゲ
ートが存在し、強誘電体ゲートの酸化物半導体と接する
面と反対面にはゲート電極が存在するという構成であ
り、酸化物半導体のうち強誘電体ゲートと接するチャネ
ル部を挟むように、ソース電極とドレイン電極が該酸化
物半導体に接して存在し、かつソース電極とドレイン電
極が該酸化物半導体と接触することでショットキー障壁
接合を生じる材料であり、酸化物半導体とそれぞれの電
極の界面にショットキー障壁接合が形成されているとい
う構成の強誘電体メモリ素子。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は強誘電体酸化物材料
をゲート酸化物に用いたトランジスタ型の不揮発性メモ
リ素子、すなわち酸化物半導体を用いた強誘電体メモリ
素子に関し、特に酸化物半導体を用いて、集積回路型メ
モリおよび薄膜トランジスタ型メモリのどちらにも有用
な強誘電体不揮発性メモリに関するものである。

【０００２】

【従来の技術】近年、ＩＣカードなどへの搭載を目的と
したＦｅＲＡＭと呼ばれる強誘電体不揮発性メモリ素子
の開発が盛んに行われている。これはＳｉ−ＭＯＳトラ
ンジスタに強誘電体薄膜を容量膜として配置するとい
う、ＤＲＡＭと類似の構成の素子であり、製造にあたり
従来プロセスの多くを流用することができる。電圧印加
により強誘電体の分極方向を変えることで書き込みを行
い、電源を切っても強誘電体の分極方向は保存されるの
で、データを不揮発に記録することができる。

【０００３】しかしながら、この方法では読み出し時に
書き込み情報、すなわち強誘電体ゲートの分極方向を一
時的に壊す破壊読出しを行うため、読み出し書き込みに
よる強誘電体の分極反転サイクルが多数になり、分極の
疲労現象が生じ、特性劣化を起こすという問題があっ
た。また、この構成では酸化物強誘電体形成プロセスと
Ｓｉ−ＭＯＳトランジスタのプロセスが混在するため、
酸化物強誘電体形成時にＳｉの酸化や各領域間の拡散な
どが生じ、またＳｉ−ＭＯＳの水素中加熱処理により酸
化物強誘電体は還元され劣化するという問題があった。

【０００４】一方、Ｓｉ−ＭＯＳトランジスタのゲート
酸化膜にあたる部位に強誘電体を配置し、ゲート電極へ
の電圧印加により強誘電体ゲートの分極方向を制御し
（書き込み）、読み出し時はそれ以下の値のゲート電圧
印加時の強誘電体ゲートの分極方向によるソース−ドレ
イン間電流の違いを読み出すという、図２に示す構造の
ＭＦＳ−ＦＥＴと呼ばれる電界効果トランジスタ型のメ
モリ素子が、ＩＥＥＥＴｒａｎｓａｃｔｉｏｎｓ Ｅｌ
ｅｃｔｒｏｎ Ｄｅｖｉｃｅ ＥＤ−２１，Ｎｏ．８，
ｐｐ．４９９に紹介されている。この方式は前記Ｆｅ
ＲＡＭと異なり、読み出し時には書き込み情報、すなわ
ち強誘電体ゲートの分極方向を破壊することなくデータ
を読み出す非破壊読み出しを行うため、強誘電体の分極
反転サイクルによる特性劣化を生じるまでの寿命がＦｅ
ＲＡＭに比べて長い。

【０００５】しかしながら、Ｓｉと組み合わせてトラン
ジスタを形成するため、酸化物強誘電体ゲートをＳｉチ
ャネル上に形成する際に、ゲートとチャネルの界面にＳ
ｉ酸化膜が形成されることが避けられない。強誘電体ゲ
ートとＳｉチャネルの間にＳｉ酸化膜層が形成される
と、強誘電体ゲートへの書き込み時の電圧が高くなって
しまうという問題があった。また、強誘電体酸化膜はＳ
ｉ界面との格子整合に無関係に成長するため、品質の悪
い強誘電体ゲートが形成されるという問題があった。こ
れらの問題以外にも、前述のＦｅＲＡＭと同様に酸化物
成膜時の加熱によるＳｉ各領域の劣化ならびにＳｉプロ
セスの一つである水素中加熱処理による酸化物強誘電体
の還元劣化という問題があった。

【０００６】このような、プロセスによるＳｉトランジ
スタおよび強誘電体ゲート酸化膜の劣化や、Ｓｉ上への
強誘電体ゲート形成の困難さから、特開平０８−２７４
１９５号公報および特開平１０−４１４７７号公報など
に示される、トランジスタを構成する半導体としてＳｉ
を使用せず、酸化物半導体を用いる技術が提案された。

【０００７】特開平０８−２７４１９５号公報による
と、ＭＦＳ−ＦＥＴにおいてトランジスタのチャネル部
に用いる半導体として、銅酸化物などの酸化物半導体を
用いる。またソース、ドレイン各部にはチャネルに用い
るものより導電率の高い酸化物導電性材料を用いる。こ
の技術によると、トランジスタにはＳｉを用いていない
ためにトランジスタと強誘電体ゲート形成のそれぞれの
プロセスにより劣化が起こらず、チャネル半導体材料に
強誘電体ゲート材料と格子整合性のよいものを選択する
ことにより、品質の高い強誘電体ゲートが形成される。

【０００８】この方式ではソース、ドレイン各部に金属
的導電性酸化物を用いている。この技術はチャネル半導
体とソースおよびドレインの接合を、オーミック接合と
し、従来型の薄膜トランジスタ（ＴＦＴ）と同様の構成
とするためには有効である。しかしながら、トランジス
タのほとんどすべてを酸化物により形成することは、煩
雑な酸化物成長プロセスと加工プロセスの繰り返しであ
り、製造上の負荷が大きいと言わざるを得ない。

【０００９】同様に強誘電体ゲートを用いた酸化物半導
体薄膜トランジスタ（ＴＦＴ）としては、ＩＥＥＥ Ｔ
ｒａｎｓａｃｔｉｏｎｓ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉ
ｃｅＥＤ−１６， Ｎｏ．６， ｐｐ．５２５に記載さ
れる素子構造が提案されている。これは酸化物半導体と
して錫酸化物、それに直接接しているソースおよびドレ
イン電極としてＡｇが用いられ、錫酸化物半導体とソー
スおよびドレイン電極の接合がオーミックであることを
確認して使用している。また、特開平１０−４１４７７
号公報の一実施形態においても、ＺｎＯ酸化物半導体薄
膜に対してオーミック接合となるようにソースおよびド
レイン電極を選択し、半導体と直接接するように配置す
るという構造が示されている。しかしながら、これらの
ような構成では、選択する酸化物半導体材料によっては
電極材料選択の幅が狭まることになる。また何ら接合障
壁を持たないように形成するには表面処理等の配慮が必
要となる場合もあり、工程数を増加させることがある。
またこれらのような構造のＦＥＴにおいては一般的にＯ
ＦＦ電流が十分小さくならずにＯＮ−ＯＦＦ電流の差が
十分大きくならない場合があるため、材料選択や動作回
路設計などにより問題を解決せざるを得ず、製造上の負
荷が大きくなる。

【００１０】また、特開平１０−４１４７７号公報によ
ると、ｎ型半導体である酸化亜鉛基板上にソース、ドレ
イン各領域としてｐ＋低抵抗領域を設け、従来型のＭＯ
ＳＦＥＴ構造に類似のＦＥＴを酸化物半導体を用いて製
造している。しかしながら酸化亜鉛のｐ＋層を安定に供
給することは現在の技術では困難である。他の酸化物半
導体材料においても、ｎ型とｐ型の両方を同一素子内に
安定に形成することは一般的に困難である。

【００１１】

【発明が解決しようとする課題】上記従来技術におい
て、強誘電体を用いたメモリ素子においては書き込み読
み出しによる強誘電体の分極反転の多数回繰り返しから
生ずる分極特性劣化、Ｓｉプロセスと強誘電体酸化物形
成プロセスの混在しているためのＳｉトランジスタ部や
強誘電体酸化物ゲートの劣化ならびにそれらの界面等へ
の反応層生成などに起因する特性劣化などの問題があっ
た。Ｓｉプロセスとの相性の悪さを回避するために酸化
物半導体を用いたＦＥＴによりＭＦＳ−ＦＥＴを作製し
た場合においても、酸化物半導体でＦＥＴを形成するに
は数種の酸化物の形成プロセスと加工プロセスの繰り返
という煩雑な工程を要するため、製造上の負荷が大き
い。

【００１２】したがって本発明の目的は、上記従来技術
の課題を解決することにある。すなわち強誘電体酸化物
材料をゲート酸化物に用いたトランジスタ型の不揮発性
メモリ素子に関して、プロセスによる特性劣化なく、高
品位な強誘電体ゲートを形成できる、酸化物半導体を用
いたトランジスタを用いながら、簡略化した工程により
高性能な素子特性を得ることができる構造を有する強誘
電体メモリ素子を提供することにある。

【００１３】

【課題を解決するための手段】酸化物強誘電体をゲート
酸化物に用いた不揮発性メモリ素子において、上記の従
来技術の課題を解決するためには、酸化物半導体材料を
用いたトランジスタを、ソース電極およびドレイン電極
と酸化物半導体チャネルとの接合がなんらの障壁を持た
ないオーミック接合とする従来型ＴＦＴと類似構造のＦ
ＥＴとして構成するのではなく、またチャネルを挟むよ
うにチャネルと逆符号のキャリアを有するソース領域と
ドレイン領域を設ける構造である従来型ＭＯＳＦＥＴと
類似構造のＦＥＴとして構成するのではなく、チャネル
に用いる酸化物半導体とショットキー接合を生じさせる
金属材料をソース電極およびドレイン電極に用いて酸化
物半導体と接合させ、それぞれにショットキー接合を有
することを特徴とするトランジスタとして構成する。

【００１４】すなわち、酸化物半導体と接するように強
誘電体ゲートが存在し、強誘電体ゲートの酸化物半導体
と接する面と反対面にはゲート電極が存在するという構
成であり、酸化物半導体のうち強誘電体ゲートと接する
チャネル部を挟むように、ソース電極とドレイン電極が
該酸化物半導体に接して存在し、かつソース電極とドレ
イン電極が該酸化物半導体と接触することでショットキ
ー障壁接合を生じる材料であり、酸化物半導体とそれぞ
れの電極の界面にショットキー障壁接合が形成されてい
るという構成の強誘電体メモリ素子を提供する。

【００１５】Ｓｉ半導体において、ソースとドレインに
ショットキー障壁接合を用いた構成のトランジスタはＰ
ＲＯＣＥＥＤＩＮＧＳ ＯＦ ＴＨＥ ＩＥＥＥ， ｖ
ｏｌｕｍｅ ５６， ＡＵＧＵＳＴ １９６８， ｐ
ｐ．１４００および信学技報ＳＤＭ９２−１３６ （１
９９２−１２）， ｐｐ．１０７に示されている。前者
はゲート電圧印加による電界効果を利用したものであ
り、例えばｎ型Ｓｉを半導体に用いたときに図３のバン
ド図で表されるバンド状態変化によりｐチャネルＦＥＴ
として動作する。後者はゲート電圧印加によりソース、
ドレインのショットキー障壁幅をコントロールしてソー
ス−ドレイン間電流をコントロールする一種のトンネル
トランジスタで、例えばｎ型Ｓｉを半導体に用いたとき
に図４のバンド図で表されるバンド状態変化によりｎチ
ャネルトランジスタとして動作する。すなわち前者と後
者では素子構成は同じであるがゲート電圧の符号が逆で
ある。本発明においてはどちらの動作モードを用いても
かまわない。

【００１６】これらのトランジスタの動作原理を用い
て、酸化物半導体と強誘電体酸化物ゲートを接するよう
に配置し、ゲートの反対面にゲート電極を配置し、半導
体とゲート界面であるチャネルを挟むように該半導体と
ショットキー接合を生じる金属材料を用いた電極を配置
することにより本発明の不揮発性メモリ素子の基本素子
が構成される。

【００１７】素子の構成にあたり、格子整合性のよい材
料を選択することで、品質のよい半導体ゲート界面が得
られ、かつ、半導体上に強誘電体酸化物ゲートを成長さ
せる場合には、品質のよいゲート酸化膜が得られる。薄
膜トランジスタなどに見られるように、ゲート上に半導
体を成長させる場合においても同様に高品質な半導体薄
膜が得られる。また、プロセス適合性の良さから、プロ
セスによる各部位の劣化がなく、高性能な素子を得るこ
とができる。また、半導体にイオン注入などの方法を用
いて高導電性領域を形成する、もしくは半導体チャネル
に接するように酸化物電極またはソース、ドレイン拡散
領域を薄膜形成および加工プロセスにより形成するとい
う困難かつ煩雑なプロセスを回避し、工程を大幅に簡略
化できる。また、従来オーミック接合を得るための電極
材料選択域以外の電極材料が使用でき、プロセスも簡素
化することができる。また、チャネル半導体とソース電
極およびドレイン電極に障壁接合が存在するため、トラ
ンジスタのＯＦＦ電流が従来型のＴＦＴと類似の構成の
トランジスタより小さくなり、ＯＮ−ＯＦＦ電流差の大
きい高性能トランジスタが得られる。このように、本発
明により上記従来技術の課題を解決できることは明らか
である。

【００１８】さらに、本発明を詳細に整理すれば、下記
の構成によって上記課題を解決できた。

【００１９】（１）基板上に半導体、ソース電極、ドレ
イン電極、ゲート酸化物、ゲート電極を有するトランジ
スタにおいて、半導体は金属酸化物半導体材料により構
成され、該金属酸化物半導体に接して形成されるゲート
酸化物は強誘電体酸化物により構成され、ソース電極お
よびドレイン電極は該金属酸化物半導体に直接接して形
成され、該金属酸化物半導体との接合によりショットキ
ー接合を生ずる金属材料により構成されることを特徴と
する酸化物半導体を用いた強誘電体メモリ素子。

【００２０】（２）ゲート酸化物として用いる強誘電体
酸化物が、ペロフスカイト構造を有する酸化物であるこ
とを特徴とする前記（１）記載の酸化物半導体を用いた
強誘電体メモリ素子。

【００２１】（３）ゲート酸化物として用いる強誘電体
酸化物が、タングステンブロンズ構造を有する酸化物で
あることを特徴とする前記（１）記載の酸化物半導体を
用いた強誘電体メモリ素子。

【００２２】（４）ゲート酸化物として用いる強誘電体
酸化物が、ビスマス層状構造を有する酸化物であること
を特徴とする前記（１）記載の酸化物半導体を用いた強
誘電体メモリ素子。

【００２３】（５）ゲート酸化物として用いる強誘電体
酸化物が、パイロクロア構造またはパイロナイオベート
構造を有する酸化物であることを特徴とする前記（１）
記載の酸化物半導体を用いた強誘電体メモリ素子。

【００２４】（６）ゲート酸化物として用いる強誘電体
酸化物が、六方晶構造を有する酸化物であることを特徴
とする前記（１）記載の酸化物半導体を用いた強誘電体
メモリ素子。

【００２５】（７）半導体として用いる金属酸化物半導
体材料が、ペロフスカイト構造を有する酸化物であるこ
とを特徴とする前記（１）または（２）記載の酸化物半
導体を用いた強誘電体メモリ素子。

【００２６】（８）半導体として用いる金属酸化物半導
体材料が、タングステンブロンズ構造を有する酸化物で
あることを特徴とする前記（１）または（３）記載の酸
化物半導体を用いた強誘電体メモリ素子。

【００２７】（９）半導体として用いる金属酸化物半導
体材料が、ビスマス層状構造を有する酸化物であること
を特徴とする前記（１）または（４）記載の酸化物半導
体を用いた強誘電体メモリ素子。

【００２８】（１０）半導体として用いる金属酸化物半
導体材料が、パイロクロア構造またはパイロナイオベー
ト構造を有する酸化物であることを特徴とする前記
（１）または（５）記載の酸化物半導体を用いた強誘電
体メモリ素子。

【００２９】（１１）半導体として用いる金属酸化物半
導体材料が、亜鉛酸化物またはカドミウム酸化物または
これら酸化物の固溶体あるいはこれら酸化物とマグネシ
ウム酸化物との固溶体であることを特徴とする前記
（１）または（６）記載の酸化物半導体を用いた強誘電
体メモリ素子。

【００３０】（１２）半導体として用いる金属酸化物半
導体材料が、錫酸化物またはインジウム酸化物、もしく
はそれらの固溶体であることを特徴とする前記（１）記
載の酸化物半導体を用いた強誘電体メモリ素子。

【００３１】（１３）半導体と接して構成される強誘電
体ゲート酸化物が、亜鉛酸化物またはカドミウム酸化物
またはこれら酸化物の固溶体あるいはこれら酸化物とマ
グネシウム酸化物との固溶体に、リチウムまたは他の一
価イオンまたは二価イオンのうち少なくとも一種をドー
プしたものであることを特徴とする前記（１１）記載の
酸化物半導体を用いた強誘電体メモリ素子。

【００３２】（１４）半導体と接して構成される強誘電
体ゲート酸化物が、ＲＭｎＯ３（Ｒは希土類金属）で表
される酸化物のいずれか、またはこれら酸化物のうち少
なくとも二種の固溶体であることを特徴とする前記
（９）記載の酸化物半導体を用いた強誘電体メモリ素
子。

【００３３】（１５）半導体として用いる金属酸化物半
導体材料がｎ型半導体であり、該半導体と接して構成さ
れるソース電極およびドレイン電極材料が、Ｐｔ、Ｉ
ｒ、Ｏｓ、Ｒｅ、Ｗ、Ａｕ、Ｐｄ、Ｒｈ、Ｒｕ、Ｍｏ、
Ｃｕ、Ｎｉ、Ｃｏのいずれか、またはこれら金属のうち
少なくとも一種を含む合金であることを特徴とする前記
（１）乃至（１４）いずれか記載の酸化物半導体を用い
た強誘電体メモリ素子。

【００３４】（１６）半導体として用いる金属酸化物半
導体材料がｐ型半導体であり、該半導体と接して構成さ
れるソース電極およびドレイン電極材料が、Ａｌ、Ｓ
ｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｚｎ、Ｇａ、Ｙ、Ｚ
ｒ、Ｎｂ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｔａ、Ｐｂおよび
希土類金属のいずれか、またはこれら金属のうち少なく
とも一種を含む合金であることを特徴とする前記（１）
乃至（１４）いずれか記載の酸化物半導体を用いた強誘
電体メモリ素子。

【００３５】

【発明の実施の形態】本発明の実施の形態について図１
を用いて説明する。本発明の代表的な形態は図１に示さ
れるように、基板１上に酸化物半導体２、強誘電体酸化
物ゲート３およびゲート電極４を順次形成する。基板上
の酸化物半導体の形成においては、エピタキシャル成長
により高品位な酸化物半導体薄膜を形成することが望ま
しい。また、基板１と酸化物半導体２のかわりに、酸化
物半導体基板を用いてもよい。チャネル５と呼ばれる、
ゲート直下の半導体の領域を挟むように、ソース電極６
およびドレイン電極７を形成する。図６に示すように、
酸化物半導体のチャネル５と、ソース電極、ドレイン電
極を形成する部位に段差を設け、ソース，ドレイン電極
をチャネル側面に接するように配置してもよい。

【００３６】酸化物半導体上の強誘電体酸化物ゲートの
形成においては、エピタキシャル成長により高品位な強
誘電体薄膜を形成することが望ましい。その際、酸化物
半導体材料と強誘電体酸化物材料の格子整合性のよい組
み合わせを選択するのが望ましく、さらには同じ結晶構
造の組み合わせ、さらには同じ物質にドーピングするこ
とにより半導体と絶縁性の強誘電体となるものの組み合
わせを用いることが望ましい。

【００３７】酸化物半導体材料としては、ＳｒＴｉＯ
３、ＢａＴｉＯ３、ＰｂＴｉＯ３、Ｐｂ（Ｚｒ，Ｔｉ）
Ｏ３、（Ｌａ，Ｓｒ）ＭＯ３または（Ｌａ，Ｓｒ）２Ｍ
Ｏ４（Ｍは少なくとも一種の遷移金属）などに代表され
るペロフスカイト構造を有する酸化物、または（Ｓｒ，
Ｂａ）Ｎｂ２Ｏ６、ＭｘＷＯ３（Ｍは水素、アルカリ金
属、アルカリ土類金属、希土類金属、Ｃｕ、Ａｇ、Ｉ
ｎ、Ｔｌ、Ｓｎのうち少なくとも一種で、ｘは０以上１
以下）などに代表されるタングステンブロンズ構造を有
する酸化物、ＳｒＢｉ２Ｔａ２Ｏ９、Ｂｉ４Ｔｉ３Ｏ１
２などに代表されるビスマス層状構造を有する酸化物、
またはＡ２Ｂ２Ｏ７−ｘ（Ａは希土類金属、アルカリ土
類金属Ｔｌ、Ｉｎ、Ｐｂ、Ｂｉ、Ｃｄのうち少なくとも
一種で、Ｂは遷移金属、Ｓｉ、Ｇｅ、Ｓｎ、Ｇａ、Ｓｂ
のうち少なくとも一種）で表されるパイロクロア構造ま
たはパイロナイオベート構造を有する酸化物、ならびに
ＺｎＯなどに代表される六方晶構造を有する酸化物など
を用いることができる。また、これらの酸化物材料を母
材とし、構成元素以外の元素をドーピングして、半導体
特性を向上させたものを用いてもよい。例えばＳｒＴｉ
Ｏ３は良好な絶縁体であるが、Ｎｂをドープすることで
ｎ型半導体となり、ドープ量によりキャリア数を制御す
ることができる。また、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３におい
てはＰｂ欠損型組成にすることでｐ型半導体となる。

【００３８】ゲートに用いる強誘電体酸化物材料として
は、ＰｂＴｉＯ３、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３、ＢａＴｉ
Ｏ３、（Ｂａ，Ｓｒ）ＴｉＯ３などに代表されるペロフ
スカイト構造を有する強誘電体酸化物、（Ｓｒ，Ｂａ）
Ｎｂ２Ｏ６などに代表されるタングステンブロンズ構造
を有する酸化物、ＳｒＢｉ２Ｔａ２Ｏ９、ＳｒＢｉ２Ｎ
ｂ２Ｏ９、Ｂｉ４Ｔｉ３Ｏ１２、ＡＢｉ４Ｎｂ４Ｏ１５
（Ａは少なくとも一種のアルカリ土類金属）などに代表
されるビスマス層状構造を有する酸化物、またはＡ２Ｂ
２Ｏ７−ｘ（Ａは希土類金属、アルカリ土類金属Ｔｌ、
Ｉｎ、Ｐｂ、Ｂｉ、Ｃｄのうち少なくとも一種で、Ｂは
遷移金属、Ｓｉ、Ｇｅ、Ｓｎ、Ｇａ、Ｓｂのうち少なく
とも一種）で表されるパイロクロア構造またはパイロナ
イオベート構造を有する酸化物、ならびにＲＭｎＯ３
（ＲはＹ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕのうち少なく
とも一種）などに代表される六方晶構造を有する酸化物
などを用いることができる。また、これらの酸化物材料
を母材とし、構成元素以外の元素をドーピングして、絶
縁性を向上させたものを用いてもよい。例えばＰｂ（Ｚ
ｒ，Ｔｉ）Ｏ３はＬａをドープすることで絶縁性に優れ
た強誘電体酸化物となる。また、通常は強誘電性を示さ
ない酸化物に構成元素以外の元素をドーピングすること
で強誘電性を発現させた材料を用いてもよい。例えばＺ
ｎＯは通常ｎ型半導体であるがＬｉをドープすることで
強誘電性が発現し、絶縁性も向上する。

【００３９】ソース電極６およびドレイン電極７は半導
体２と接することにより、ショットキー障壁接合となる
材料でなければならない。たとえば、Ｎｂをドープした
ＳｒＴｉＯ３はｎ型の酸化物半導体であるが、Ｐｔ、Ｉ
ｒ、Ｐｄなどと接合することでショットキー障壁接合が
形成される。一方、Ｔｉ、Ａｌ、Ｉｎなどと接合すると
オーミック接合となる。半導体と金属材料との接合状態
は、その電流−電圧測定を行うことで、簡単に調べるこ
とができる。

【００４０】このように構成した素子に対してゲート電
極に強誘電体ゲート酸化膜の抗電界Ｅｃ以上の電圧を印
加し、強誘電体酸化物ゲートの分極の向きを上向きか下
向きの状態にすることで「０」か「１」のデータの書き
込みを行う。強誘電体酸化物ゲートが上向きか下向きの
分極を持った状態において、図５に示すように抗電界Ｅ
ｃより小さい電圧をゲート電極に印加した場合にドレイ
ン電流の値が異なることを利用して、書き込まれた
「０」か「１」の情報を読み出すことができる。

【００４１】本発明は薄膜トランジスタ構造においても
適用可能である。図７および図８を用いて説明する。図
７に示すように、基板１上にソース電極６、ドレイン電
極７を形成、加工した後、酸化物半導体２を形成するこ
とで、ソース電極とドレイン電極の間に酸化物半導体２
の一部が埋め込まれ、チャネルが形成される。酸化物半
導体２上に強誘電体酸化物薄膜３およびゲート電極４を
順次形成、加工することで、薄膜トランジスタ型のメモ
リ素子が形成される。また、図８に示すように、基板１
上にゲート電極４を形成、加工し、その上に強誘電体薄
膜３および酸化物半導体２を形成する。その上にソース
電極およびドレイン電極を形成、加工することで、薄膜
トランジスタ型のメモリ素子が形成される。各材料の選
択に関しては上記実施の形態と同様である。

【００４２】（実施例１）次に本発明の第一の実施例に
ついて図１を用いて説明する。ＳｒＴｉＯ３（１００）
基板１上に、ＳｒＴｉＯ３粉末にＮｂ２Ｏ５を０．１％
加えて焼結、成型したターゲットを用いて、レーザー蒸
着により基板加熱温度７００℃にてＮｂドープＳｒＴｉ
Ｏ３を２００ｎｍ成長させ、ｎ型半導体２とした。引き
続き、Ｐｂ（Ｚｒ０．２Ｔｉ０．８）Ｏ３ターゲットが
配置してあるチャンバーに基板を移し、レーザー蒸着に
より基板加熱温度７００℃で、ＮｂドープＳｒＴｉＯ３
薄膜２上に強誘電体酸化物ゲート３としてＰｂ（Ｚｒ
０．２Ｔｉ０．８）Ｏ３薄膜を３００ｎｍ堆積させた。
半導体および強誘電体の形成方法においては、レーザー
蒸着のほかに電子線などのレーザー以外の熱源を用いた
蒸着法、有機金属化学気相成長法（ＭＯＣＶＤ法）、Ｒ
Ｆスパッタやイオンビームスパッタなどのスパッタ法、
分子線エピタキシー法（ＭＢＥ法）、イオンクラスター
ビーム法（ＩＣＢ法）、ゾルゲル法などの有機金属分解
法（ＭＯＤ法）などを用いてもよい。この段階でＸ線回
折測定を行ったところ、ＮｂドープＳｒＴｉＯ３薄膜お
よびＰｂ（Ｚｒ０．２Ｔｉ０．８）Ｏ３の双方とも、良
好な結晶性を有するエピタキシャル膜であることを確認
した。

【００４３】基板をスパッタチャンバに移し、ゲート電
極４としてＰｔを１００ｎｍ、ＤＣスパッタ法により堆
積させた。ゲート電極はＰｔ以外の金属を用いてよく、
ＤＣスパッタ以外のＭＢＥ法、ＭＯＣＶＤ法などを用い
てもよい。Ｐｔ堆積後、Ｐｔ表面にフォトレジストを塗
布し、フォトリソグラフィーによりゲート加工用のパタ
ーンを形成した。その後、ドライエッチングによりＰｔ
およびＰｂ（Ｚｒ０．２Ｔｉ０．８）Ｏ３薄膜を加工し
た。このとき、Ｐｂ（Ｚｒ０．２Ｔｉ０．８）ＴｉＯ３
とＮｂドープＳｒＴｉＯ３の界面においてエッチングを
止めたものと、ＮｂドープＳｒＴｉＯ３を界面から２０
ｎｍほどオーバーエッチングしたものを作製した。引き
続き、Ｐｂ（Ｚｒ０．２Ｔｉ０．８）ＴｉＯ３をエッチ
ングした部分に、チャネルを挟むようにＰｔのソース電
極およびドレイン電極を形成し、素子を完成させた。Ｐ
ｔはＮｂドープＳｒＴｉＯ３上に堆積させることによ
り、ショットキー接合を生じることは電気特性測定によ
りあらかじめ確認した。ＰｔのほかにＰｄ、Ｉｒなどが
ＮｂドープＳｒＴｉＯ３との接合によりショットキー障
壁接合を生じることを確認した。Ｐｔなど、ショットキ
ー障壁接合を生じさせるための電極の堆積方法は、ＤＣ
スパッタ法、ＭＢＥ法、ＭＯＣＶＤ法、イオンビームス
パッタ法などを用いる。ＮｂドープＳｒＴｉＯ３をオー
バーエッチしたものは、同様にソース電極およびドレイ
ン電極を形成することで、図２に示す構造の素子となっ
た。

【００４４】素子のソース−ドレイン間に電圧を印加
し、ゲート電圧を正負両方向に掃引したところ、図５に
示すようなメモリウインドウを有するドレイン電流−ゲ
ート電圧特性が得られ、良好なメモリ特性が示された。
図７および図８に示される形態の薄膜トランジスタ素子
についても同様な薄膜形成方法および加工方法を用いて
作製し、ドレイン電流−ゲート電圧特性を測定したとこ
ろ、同様に良好なメモリ特性を示した。

【００４５】（実施例２）次に本発明の第二の実施例に
ついて図１を用いて説明する。（０００１）サファイア
基板１上にＺｎＯターゲットを用いて基板加熱温度７０
０℃の条件でＺｎＯを２００ｎｍ成長させ、ｎ型半導体
２とした。引き続き、ＹＭｎＯ３ターゲットが配置され
たチャンバーに基板を移し、レーザー蒸着により基板加
熱温度７００℃で、ＺｎＯ薄膜２上に強誘電体酸化物ゲ
ート３としてＹＭｎＯ３薄膜を３００ｎｍ堆積させた。
この段階でＸ線回折測定を行ったところ、ＺｎＯ薄膜お
よびＹＭｎＯ３の双方とも、良好な結晶性を有するエピ
タキシャル膜であることを確認した。その後、実施例１
と同様の成膜および加工を行い、メモリ素子を作製し
た。得られた素子に対してドレイン電流−ゲート電圧特
性を測定したところ、図５に示すようなメモリウインド
ウを有する、良好なメモリ特性を示した。

【００４６】（実施例３）実施例２においてＺｎＯ薄膜
を形成した後に、強誘電体酸化物ゲート３として、レー
ザー蒸着により基板加熱温度７００℃で、ＺｎＯにＬｉ
をドープした（Ｚｎ，Ｌｉ）Ｏ薄膜を３００ｎｍ堆積さ
せたものを作製した。この段階でＸ線回折測定を行った
ところ、ＺｎＯおよび（Ｚｎ，Ｌｉ）Ｏ薄膜の双方と
も、良好な結晶性を有するエピタキシャル膜であること
を確認した。その後、実施例１と同様の成膜および加工
を行い、メモリ素子を作製した。得られた素子に対して
ドレイン電流−ゲート電圧特性を測定したところ、図５
に示すようなメモリウインドウを有する、良好なメモリ
特性を示した。

【００４７】

【発明の効果】本発明により、強誘電体酸化物材料をゲ
ート酸化物に用いたトランジスタ型の不揮発性メモリ素
子に関して、プロセスによる特性劣化なく、高品位な強
誘電体ゲートを形成できる、酸化物半導体を用いたトラ
ンジスタを用いながら、簡略化した工程により高性能な
素子特性を得ることができる構造を有する強誘電体メモ
リ素子を得ることができた。

【図面の簡単な説明】

【図１】 本発明の酸化物半導体を用いた強誘電体メモ
リ素子の一実施形態の構成を説明する断面図

【図２】 従来の酸化物半導体を用いた強誘電体メモリ
素子の一例の構成を説明する断面図

【図３】 ソースとドレインにショットキー接合を用い
たトランジスタの動作の一例を示すバンド図

【図４】 ソースとドレインにショットキー接合を用い
たトランジスタの動作の一例を示すバンド図

【図５】 本発明の酸化物半導体を用いた強誘電体メモ
リ素子のドレイン電流−ゲート電圧特性を表す図

【図６】 本発明の酸化物半導体を用いた強誘電体メモ
リ素子の一実施形態の構成を説明する断面図

【図７】 本発明の酸化物半導体を用いた強誘電体メモ
リ素子の一実施形態の構成を説明する断面図

【図８】 本発明の酸化物半導体を用いた強誘電体メモ
リ素子の一実施形態の構成を説明する断面図

【符号の説明】

１ 基板 ２ 酸化物半導体 ３ 強誘電体酸化物ゲート絶縁膜 ４ ゲート電極 ５ チャネル ６ ソース電極 ７ ドレイン電極 ２２ ｐ−シリコン基板 ２６ ｎ＋ソース領域 ２７ ｎ＋ドレイン領域

Claims (16)

【特許請求の範囲】
1. 【請求項１】 基板上に半導体、ソース電極、ドレイン
   電極、ゲート酸化物、ゲート電極を有するトランジスタ
   において、半導体は金属酸化物半導体材料により構成さ
   れ、該金属酸化物半導体に接して形成されるゲート酸化
   物は強誘電体酸化物により構成され、ソース電極および
   ドレイン電極は該金属酸化物半導体に直接接して形成さ
   れ、該金属酸化物半導体との接合によりショットキー接
   合を生ずる金属材料により構成されることを特徴とする
   酸化物半導体を用いた強誘電体メモリ素子。
2. 【請求項２】 ゲート酸化物として用いる強誘電体酸化
   物が、ペロフスカイト構造を有する酸化物であることを
   特徴とする請求項１記載の酸化物半導体を用いた強誘電
   体メモリ素子。
3. 【請求項３】 ゲート酸化物として用いる強誘電体酸化
   物が、タングステンブロンズ構造を有する酸化物である
   ことを特徴とする請求項１記載の酸化物半導体を用いた
   強誘電体メモリ素子。
4. 【請求項４】 ゲート酸化物として用いる強誘電体酸化
   物が、ビスマス層状構造を有する酸化物であることを特
   徴とする請求項１記載の酸化物半導体を用いた強誘電体
   メモリ素子。
5. 【請求項５】 ゲート酸化物として用いる強誘電体酸化
   物が、パイロクロア構造またはパイロナイオベート構造
   を有する酸化物であることを特徴とする請求項１記載の
   酸化物半導体を用いた強誘電体メモリ素子。
6. 【請求項６】 ゲート酸化物として用いる強誘電体酸化
   物が、六方晶構造を有する酸化物であることを特徴とす
   る請求項１記載の酸化物半導体を用いた強誘電体メモリ
   素子。
7. 【請求項７】 半導体として用いる金属酸化物半導体材
   料が、ペロフスカイト構造を有する酸化物であることを
   特徴とする請求項１または請求項２記載の酸化物半導体
   を用いた強誘電体メモリ素子。
8. 【請求項８】 半導体として用いる金属酸化物半導体材
   料が、タングステンブロンズ構造を有する酸化物である
   ことを特徴とする請求項１または請求項３記載の酸化物
   半導体を用いた強誘電体メモリ素子。
9. 【請求項９】 半導体として用いる金属酸化物半導体材
   料が、ビスマス層状構造を有する酸化物であることを特
   徴とする請求項１または請求項４記載の酸化物半導体を
   用いた強誘電体メモリ素子。
10. 【請求項１０】 半導体として用いる金属酸化物半導体
    材料が、パイロクロア構造またはパイロナイオベート構
    造を有する酸化物であることを特徴とする請求項１また
    は請求項５記載の酸化物半導体を用いた強誘電体メモリ
    素子。
11. 【請求項１１】 半導体として用いる金属酸化物半導体
    材料が、亜鉛酸化物またはカドミウム酸化物またはこれ
    ら酸化物の固溶体あるいはこれら酸化物とマグネシウム
    酸化物との固溶体であることを特徴とする請求項１また
    は請求項６記載の酸化物半導体を用いた強誘電体メモリ
    素子。
12. 【請求項１２】 半導体として用いる金属酸化物半導体
    材料が、錫酸化物またはインジウム酸化物、もしくはそ
    れらの固溶体であることを特徴とする請求項１記載の酸
    化物半導体を用いた強誘電体メモリ素子。
13. 【請求項１３】 半導体と接して構成される強誘電体ゲ
    ート酸化物が、亜鉛酸化物またはカドミウム酸化物また
    はこれら酸化物の固溶体あるいはこれら酸化物とマグネ
    シウム酸化物との固溶体に、リチウムまたは他の一価イ
    オンまたは二価イオンのうち少なくとも一種をドープし
    たものであることを特徴とする請求項１１記載の酸化物
    半導体を用いた強誘電体メモリ素子。
14. 【請求項１４】 半導体と接して構成される強誘電体ゲ
    ート酸化物が、ＲＭｎＯ３（Ｒは希土類金属）で表され
    る酸化物のいずれか、またはこれら酸化物のうち少なく
    とも二種の固溶体であることを特徴とする請求項９記載
    の酸化物半導体を用いた強誘電体メモリ素子。
15. 【請求項１５】 半導体として用いる金属酸化物半導体
    材料がｎ型半導体であり、該半導体と接して構成される
    ソース電極およびドレイン電極材料が、Ｐｔ、Ｉｒ、Ｏ
    ｓ、Ｒｅ、Ｗ、Ａｕ、Ｐｄ、Ｒｈ、Ｒｕ、Ｍｏ、Ｃｕ、
    Ｎｉ、Ｃｏのいずれか、またはこれら金属のうち少なく
    とも一種を含む合金であることを特徴とする請求項１乃
    至１４いずれか記載の酸化物半導体を用いた強誘電体メ
    モリ素子。
16. 【請求項１６】 半導体として用いる金属酸化物半導体
    材料がｐ型半導体であり、該半導体と接して構成される
    ソース電極およびドレイン電極材料が、Ａｌ、Ｓｃ、Ｔ
    ｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｚｎ、Ｇａ、Ｙ、Ｚｒ、Ｎ
    ｂ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｔａ、Ｐｂおよび希土類
    金属のいずれか、またはこれら金属のうち少なくとも一
    種を含む合金であることを特徴とする請求項１乃至１４
    いずれか記載の酸化物半導体を用いた強誘電体メモリ素
    子。