CN106549102A - 磁阻式随机存取存储器单元及其制造方法 - Google Patents

磁阻式随机存取存储器单元及其制造方法 Download PDF

Info

Publication number
CN106549102A
CN106549102A CN201610609373.8A CN201610609373A CN106549102A CN 106549102 A CN106549102 A CN 106549102A CN 201610609373 A CN201610609373 A CN 201610609373A CN 106549102 A CN106549102 A CN 106549102A
Authority
CN
China
Prior art keywords
layer
coating
inverse ferric
fixed bed
ferric magnetosphere
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610609373.8A
Other languages
English (en)
Inventor
徐晨祐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106549102A publication Critical patent/CN106549102A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Abstract

制造半导体器件的方法包括形成堆叠膜，堆叠膜包括反铁磁层、固定层、阻挡层、自由层和底电极层。该方法也包括在反铁磁层上方形成第一图案化的硬掩模、通过使用第一图案化的硬掩模作为第一蚀刻掩模蚀刻反铁磁层和固定层、沿着反铁磁层和固定层的侧壁形成第一覆盖层、通过使用第一图案化的硬掩模和第一覆盖层作为第二蚀刻掩模蚀刻阻挡层和自由层、在第一覆盖层上方形成沿着阻挡层和自由层的侧壁延伸的第二覆盖层、暴露反铁磁层并且在暴露的反铁磁层上方形成顶电极层。本发明的实施例还涉及磁阻式随机存取存储器单元及其制造方法。

Description

磁阻式随机存取存储器单元及其制造方法
技术领域
本发明的实施例涉及集成电路器件，更具体地，涉及磁阻式随机存取存储器单元及其制造方法。
背景技术
在集成电路(IC)器件中，磁阻式随机存取存储器(MRAM)是下一代嵌入式存储器件的新兴技术。MRAM是包括MRAM单元的阵列的存储器件，每个MRAM单元均使用电阻值而不是电子电荷存储数据位。每个MRAM单元均包括磁性隧道结(“MTJ”)单元，可以调整磁性隧道结单元的电阻以表示逻辑“0”或逻辑“1”。MTJ包括堆叠膜。MTJ单元连接在顶电极和底电极之间，并且可以检测从一个电极流过MTJ单元至另一电极的电流以确定电阻，并且因此确定逻辑状态。然而，对MTJ单元的各个损害导致MTJ单元的性能下降，对MTJ单元的各个损害包括在制造中的蚀刻工艺期间的堆叠膜的侧壁上的损害。相应地，提供改进的MRAM结构及其制造方法是期望的。
发明内容
本发明的实施例提供了一种方法，包括：形成堆叠膜，所述堆叠膜包括设置在固定层上方的反铁磁层、设置在阻挡层上方的所述固定层、设置在自由层上方的所述阻挡层和设置在底电极层上方的所述自由层；在所述反铁磁层上方形成第一图案化的硬掩模；通过使用所述第一图案化的硬掩模作为第一蚀刻掩模，蚀刻所述反铁磁层和所述固定层；沿着所述反铁磁层和所述固定层的侧壁形成第一覆盖层；通过使用所述第一图案化的硬掩模和所述第一覆盖层作为第二蚀刻掩模，蚀刻所述阻挡层和所述自由层；在所述第一覆盖层上方形成沿着所述阻挡层和所述自由层的侧壁延伸的第二覆盖层；暴露所述反铁磁层；以及在暴露的反铁磁层上方形成顶电极层。
本发明的另一实施例提供了一种方法，包括：形成堆叠膜，所述堆叠膜包括设置在固定层上方的反铁磁层、设置在阻挡层上方的所述固定层、设置在自由层上方的所述阻挡层以及设置在底电极层上方的所述自由层；在所述反铁磁层上方形成第一顶电极层；在所述第一顶电极层上方形成第一图案化的硬掩模；通过使用所述第一图案化的硬掩模作为第一蚀刻掩模，蚀刻所述第一顶电极层、所述反铁磁层和所述固定层；形成沿着所述第一顶电极层的侧壁、所述反铁磁层的侧壁和所述固定层的侧壁延伸的第一覆盖层；通过使用所述第一图案化的硬掩模和所述第一覆盖层作为第二蚀刻掩模，蚀刻所述阻挡层和所述自由层；在所述第一覆盖层上方形成沿着所述阻挡层的侧壁和所述自由层的侧壁延伸的第二覆盖层；暴露所述第一顶电极层；以及在暴露的第一顶电极层上方形成第二顶电极层。
本发明的又一实施例提供了一种磁阻式随机存取存储器(MRAM)单元，包括：自由层，具有可变磁极性，其中，所述自由层具有第一宽度；阻挡层，设置在所述自由层上方，其中，所述阻挡层具有所述第一宽度；固定层，具有固定的磁极性，设置在所述自由层上方，其中，所述固定层具有小于所述第一宽度的第二宽度；反铁磁层(AFL)，设置在所述固定层上方，其中，所述反铁磁层具有所述第二宽度；第一覆盖层，从所述AFL沿着所述AFL的侧壁延伸至所述固定层的侧壁，其中，所述第一覆盖层的外边缘与所述自由层的外边缘对准；以及第二覆盖层，设置在所述第一覆盖层上方并且沿着所述自由层的侧壁延伸。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1是根据一些实施例构建的用于制造MRAM单元的方法的实例的流程图。
图2、图3、图4、图5、图6、图7、图8、图9、图10、图11、图12、图13A和图13B是根据一些实施例的示例性MRAM单元的截面图。
图14是根据一些实施例构建的用于制造MRAM单元的方法的另一个实例的流程图。
图15、图16、图17、图18、图19、图20、图21、图22、图23、图24、图25、图26A和图26B是根据一些实施例的示例性MRAM单元的截面图。
图27A是包括MRAM单元的集成电路的一些实施例的截面图。
图27B和图27C是包括MRAM单元的半导体结构的一些实施例的截面图。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实例。此外，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
图1示出了根据一些实施例的制造一个或多个MRAM单元的流程图100。通过参照在图2中所示的MRAM的初始结构205，下面详细地讨论方法100。图3、图4、图5、图6、图7、图8、图9、图10、图11、图12、图13A和图13B示出了一个或多个实施例中的各个制造阶段期间的并且根据本发明的各个方面构建的MRAM单元200的截面图。
MRAM单元包括一对电极层和布置在电极层之间的磁性隧道结(MTJ)。MTJ包括一对铁磁层、布置在铁磁层之间的阻挡层以及反铁磁层(AFL)。铁磁层包括固定层和自由层。固定层具有永久或固定的磁极性，通常通过布置在一个电极层和固定层之间的反铁磁层固定。自由层具有表示诸如数据位的数据单元的可变磁极性。
在操作中，可变磁极性通常通过测量MTJ的电阻读出。由于磁隧道效应，MTJ的电阻随着可变磁极性而改变。此外，在操作中，可变磁极性通常使用自旋转移矩(STI)效应改变或切换。根据自旋转移矩(STI)效应，电流穿过MTJ以引起从固定层至自由层的电子流。随着电子穿过固定层，极化了电子的自旋。当自旋极化的电子到达自由层时，自旋极化的电子向可变磁极性施加扭矩并且切换可变磁极性的状态。
根据用于制造MRAM单元的一些方法，在底电极层上方按照自由层、阻挡层、固定层和反铁磁层的顺序堆叠。之后，穿过围绕堆叠件的MTJ区域的反铁磁层、固定层、阻挡层和自由层的区域实施一个或多个等离子体蚀刻至底电极层。在这些蚀刻工艺期间，这些层的一层或多层可能经历工艺引起的诸如等离子体损坏和/或副产物(诸如聚合物)再沉积的不良影响，这可能导致电流泄漏的增加和/或数据保留的减小。在本实施例中，方法100提供了防止蚀刻工艺引起的损害的方案。
图1是根据一些实施例的制造一个或多个MRAM单元的方法100的流程图。参照图2中所示的MRAM单元200的初始结构205以及图3、图4、图5、图6、图7、图8、图9、图10、图11、图12、图13A和图13B中所示的MRAM单元200，下面详细地讨论方法100。
参照图1和图2，方法100开始于步骤102，提供MRAM单元200的初始结构205。初始结构205可以包括设置在衬底210上方的底电极层212。衬底210可以包括层、集成电路部件(诸如蚀刻停止层和通孔)，这将在之后描述。底电极层212可以包括钛(Ti)、钽(Ta)、铂(Pt)、钌(Ru)、氮化钛(TiN)、氮化钽(TaN)和/或其它合适的材料。在一个实施例中，底电极层212的厚度在从约10nm至约100nm的范围内。
初始结构205还包括位于底电极层上方的堆叠膜206。堆叠膜206包括设置在底电极层212上方的自由层220。自由层220可以包括铁磁材料但不是固定的，因为不存在邻近自由层220的反铁磁材料。因此，层220的磁性定向是自由的，因此被称为自由层。自由层220具有表示数据单元的可变磁极性。例如，可变磁极性在分别表示二进制“0”和二进制“1”的第一状态和第二状态之间切换。自由层220可以包括钴(Co)、铁(Fe)、硼钴铁硼(CoFeB)、钴铁钽(CoFeTa)、镍铁(NiFe)、钴铁(CoFe)、钴铂(CoPt)、钴钯(CoPd)、铁铂(FePt)或Ni、Co和Fe的合金。在一个实施例中，自由层220的厚度在从约1nm至约3nm的范围内。
堆叠膜206也包括设置在自由层220上方的阻挡层230。阻挡层230提供了自由层220和在阻挡层230上方形成的固定层之间的电隔离，同时仍允许电子在适当的条件下隧穿。阻挡层230的材料可以选择为在随后的蚀刻中具有足够的抗蚀刻性，这将在之后详细描述。阻挡层230可以包括金属氧化物层和/或金属氮化物层。金属氧化物(或金属氮化物)阻挡层中的金属包括镁(Mg)、铍(Be)、铝(Al)、Ti、钨(W)、锗(Ge)、Pt和或它们的合金。在一个实施例中，阻挡层230的厚度在从约0.5nm至约2nm的范围内。
堆叠膜206也包括设置在阻挡层230上方的固定层240。固定层240可以包括与自由层220中使用的铁磁材料类似的铁磁材料(诸如，Co、Fe、CoFeBRu、CoFeTa、CoFeB、NiFe、Co、CoFe、CoPt、CoPd、FePt或Ni、Co和Fe的合金)。在一个实施例中，固定层240的厚度在从约5nm至约10nm的范围内。
固定层240也可以包括多层结构。在一个实施例中，固定层240包括由间隔层插入的第一固定层(或底部固定层)和第二固定层(或顶部固定层)。在这个实施例中，设置在阻挡层230上方的底部固定层包括铁磁材料。设置在底部固定层上方的间隔层可以包括Ru、Ti、Ta、Cu和/或Ag。设置在间隔层上方的顶部固定层可以包括与底部固定层的铁磁材料基本类似的铁磁材料。
堆叠层206也包括设置在固定层240上方的反铁磁层(AFL)250。在反铁磁材料中，原子或分子的磁矩以规律的模式排布，其中邻近的自旋指向相反方向。反铁磁层250将固定层250固定为永久的或固定的磁极性。反铁磁层250可以包括铂锰(PtMn)、铱锰(IrMn)、铑锰(RhMn)和/或铁锰(FeMn)。在一个实施例中，反铁磁层205的厚度在从约5nm至约20nm的范围内。
层212、层220、层230、层240、层250的一个或多个可以通过包括物理汽相沉积(PVD)工艺、化学汽相沉积(CVD)工艺、离子束沉积、旋涂、金属有机物分解(MOD)、原子层沉积(ALD)和/或本领域已知的其它方法的各个方法形成。
参照图1和图3，一旦接收初始结构205，方法100进入步骤104，在反铁磁层250上方形成第一图案化的硬掩模(HM)层310。第一图案化的HM层310限定(覆盖)了具有第一宽度w1的MTJ区域320并且暴露其余部分用于随后的蚀刻。在一个实施例中，第一图案化的HM310是通过包括涂布、曝光、曝光后烘烤和显影的程序形成的图案化的光刻胶层。在另一个实施例中，通过在反铁磁层250上方沉积HM层、在HM层上方沉积光刻胶层、图案化光刻胶层并且之后穿过图案化的光刻胶层蚀刻HM层以图案化HM层来形成第一图案化的HM310。HM层可以包括通过CVD、PVD、旋涂和/或其它适当的技术沉积的氧化物、氮化硅和/或其它合适的材料。
参照图1和图4，方法100进入步骤106，通过使用图案化的HM层310作为蚀刻掩模实施第一蚀刻工艺以蚀刻反铁磁层250和固定层240。第一蚀刻工艺可以包括湿蚀刻、干蚀刻和/或它们的组合。干蚀刻工艺可以采用含氟气体(例如，CF4、SF6、CH2F2、CHF3和/或C2F6)、含氯气体(例如，Cl2、CHCl3、CCl4和/或BCl3)、含溴气体(例如，HBr和/或CHBr3)、含碘气体、其它合适的气体和/或等离子体和/或它们的组合。第一蚀刻工艺可以包括多个步骤蚀刻以获得蚀刻选择性、灵活性和期望的蚀刻轮廓。如先前所提到的，第一蚀刻工艺选择为选择性地蚀刻反铁磁层250和固定层240而基本没有蚀刻阻挡层230。因此，阻挡层230作为蚀刻停止层以放松蚀刻工艺的约束并且改进蚀刻工艺窗口。
参照图1和图5，方法100进入步骤108，在第一图案化的HM层310上方形成第一覆盖层410，包括沿着反铁磁层250的侧壁255和固定层240的侧壁245共形地延伸。第一覆盖层410可以包括氮化硅、碳化硅和/或其它合适的材料。第一覆盖层410的材料选择为使得第一覆盖层410在如下描述的随后的蚀刻中具有足够的抗蚀刻性。第一覆盖层140可以通过CVD、ALD和/或其它合适的工艺沉积。在一个实施例中，沿着侧壁245和255的第一覆盖层410形成为具有在从约10nm至约50nm范围内的第一厚度t1以提供足够的厚度从而在随后的蚀刻工艺期间保护固定层240的侧壁245和反铁磁层250的侧壁255。
参照图1和图6，方法100进入步骤110，实施第二蚀刻工艺以从阻挡层230的顶面去除第一覆盖层410以暴露阻挡层230并且从第一图案化的HM310的顶面去除第一覆盖层410以暴露第一图案化的HM310的顶面。在第二蚀刻之后，沿着侧壁245和侧壁255保留第一覆盖层410并且称为第一侧壁覆盖层410S。在本实施例中，第二蚀刻工艺可以包括各向异性干蚀刻工艺，该蚀刻工艺蚀刻设置在阻挡层230的顶面上方的第一覆盖层410但是基本没有蚀刻第一侧壁覆盖层410S。第二蚀刻工艺也可以包括选择性各向异性干蚀刻工艺，相对于第一图案化的HM310和阻挡层230，该蚀刻工艺优选第一覆盖层410。在一些实施例中，第二蚀刻工艺包括使用诸如CF4、SF6、CH2F2、CHF3和/或C2F6以及其它合适的气体的氟基化学物的等离子体干蚀刻工艺。
参照图1和图7，方法100进入步骤112，通过使用第一图案化的HM层310和第一侧壁覆盖层410S作为蚀刻掩模实施第三蚀刻工艺以蚀刻阻挡层230和自由层220的暴露部分。如图所示，保留的自由层220具有大于保留的固定层240的第一宽度w1的第二宽度w2。保留的固定自由层220的外边缘和阻挡层230的外边缘与第一侧壁覆盖层410S的外边缘对准。蚀刻工艺可以包括湿蚀刻、干蚀刻和/或它们的组合。在本实施例中，第三蚀刻是等离子体蚀刻工艺。如先前提到的，第三蚀刻工艺选择为选择性地蚀刻阻挡层230和自由层220而基本不蚀刻第一图案化的HM310和第一侧壁覆盖层410S。因此，第一侧壁覆盖层410S有利地保护了蚀刻的反铁磁层250的侧壁255和固定层240的侧壁245以免它们暴露于第三蚀刻工艺中。这减小了损害的可能性和/或蚀刻的反铁磁层250的侧壁255和固定层240的侧壁245上的副产物(诸如聚合物)的再沉积。如上所述，这样的损害和/或再沉积导致电流泄漏的增加和/或存储器单元中数据保留的减少。
参照图1和图8，方法100进入步骤114，在第一图案化的HM310和第一侧壁覆盖层410S上方形成第二覆盖层510，包括沿着自由层220的侧壁225以及阻挡层230的侧壁共形地延伸。第二覆盖层510形成为在许多方面类似于以上结合图5讨论的第一覆盖层410。在一个实施例中，沿着侧壁225的第二覆盖层510形成为具有在从约10nm至约50nm范围内的第二厚度t2以提供足够的厚度从而在随后的蚀刻工艺期间保护自由层220的侧壁225和阻挡层230的侧壁235。
参照图1和图9，方法100进入步骤116，在第二覆盖层510上方沉积第一介电层610并且填充MTJ区域320周围的间隔。第一介电层610可以包括氧化硅、氮化硅、介电常数(k)低于热氧化硅的介电材料层(因此称为低k介电材料层)、和/或其他合适的介电材料层。第一介电层610可以通过CVD、旋涂和/或其它合适的工艺沉积。
参照图1和图10，方法100进入步骤118，通过使设置在第一图案化的HM层310的顶部上的第一介电层610、第二覆盖层510和第一图案化的HM310凹进以暴露反铁磁层250的顶面。在一些实施例中，实施化学机械抛光(CMP)以使介电层610、第二覆盖层510和第一图案化的HM310凹进(或平坦化)，以提供用于诸如顶电极层沉积的随后的工艺的称为表面620的平坦形貌。
参照图1和图11，方法100进入步骤120，在表面620上方形成包括与反铁磁层250物理接触的顶电极层710。顶电极层710形成为在许多方面类似于以上结合图2讨论的底电极层212。在一个实施例中，顶电极层710的厚度在从约10nm至约100nm的范围内。
参照图1和图12，方法100进入步骤122，在顶电极层710上方形成第二图案化的HM810。第二图案化的HM层810限定(覆盖)了将形成的顶电极的宽度。在本实施例中，第二图案化的HM810的边缘超过反铁磁层250的边缘横向延伸的距离为d。在一个实施例中，距离d在从约10nm至约170nm的范围内。第二图案化的HM810在许多方面类似于以上结合图3讨论的第一图案化的HM310。
参照图1和13A，方法100进入步骤124，使用第二图案化的HM810作为蚀刻掩模实施第四蚀刻工艺以蚀刻顶电极层710和底电极层212以分别形成顶电极715和底电极716。也蚀刻了底电极层212上方的第一介电层610、第二覆盖层510。蚀刻工艺可以包括湿蚀刻、干蚀刻和/或它们的组合。在本实施例中，第四蚀刻是等离子体蚀刻工艺。在第四蚀刻工艺期间，侧壁225由第二覆盖层510保护，并且侧壁245和侧壁255由第二覆盖层510和第一侧壁覆盖层410S保护。因此，侧壁225、侧壁235、侧壁245和侧壁255有利地避免了暴露在第四蚀刻工艺中，减小了对侧壁的损害和/或侧壁上的副产物(诸如聚合物)的再沉积。如上所述，这样的损害和/或再沉积导致电流泄漏的增加和/或MRAM单元200的数据保留的减小。
在第四蚀刻工艺之后，如图13B所示，通过蚀刻工艺去除第二图案化的HM810。在本实施例中，MRAM单元200包括底电极716、设置在底电极上方的自由层220和设置在自由层220上方的阻挡层230。自由层220和阻挡层230具有相同的宽度(第二宽度w2)。MRAM单元200也包括设置在阻挡层230上方的固定层240以及设置在固定层240上方的反铁磁层250。固定层240、反铁磁层250具有相同的宽度(第一宽度w1)，第一宽度w1小于第二宽度w2。
MRAM单元200也包括沿着AFL250的侧壁255和固定层240的侧壁245延伸的第一侧壁覆盖层410S。第二覆盖层510设置在第一侧壁覆盖层410S上方并且沿着阻挡层230的侧壁和自由层220的侧壁225持续延伸。MRAM单元200也包括设置在AFL250上方的顶电极715。顶电极715水平(或横向)延伸至反铁磁层250的外侧的距离为d。底电极716具有与顶电极715相同的宽度。
图14是用于制造MRAM单元2000的方法1000的另一个实施例的流程图。步骤1002类似于上述在方法100的步骤102中所讨论的。因此，上述关于步骤102的讨论适用于步骤1002。本发明在各个实施例中重复参考标号和/或字符。该重复是为了简单和清除的目的，从而使得重复参考的标号和/或字符在各个实施例中表示相同的部件，除非另有说明。
参照图14和图15，方法1000进入步骤1004，在反铁磁层250上方形成第一顶电极层1200。第一顶电极层1200形成为在许多方面与以上结合图11讨论的顶电极层710类似。在一个实施例中，第一顶电极层1200的厚度在从约10nm至约100nm的范围内。在本实施例中，在还没有暴露于随后的蚀刻工艺的反铁磁层250上方沉积第一顶电极层。因此，反铁磁层250避免了蚀刻工艺引起的表面粗糙度，并且因此，MRAM单元2000经受了反铁磁层250和第一顶电极层1200之间的改进的粘合。
参照图14和图16，方法1000进入步骤1006，在第一顶电极层1200上方形成第一图案化的HM1310以限定具有第一宽度w1的MTJ区域320。第一图案化的HM310形成为在许多方面与以上结合图3讨论的第一图案化的HM层310类似。
参照图14和图17，方法1000进入步骤1008，通过使用第一图案化的HM层1310作为蚀刻掩模实施第一蚀刻工艺以蚀刻第一顶电极层1200、反铁磁层250和固定层240。第一蚀刻工艺在许多方面与以上结合图4讨论的第一蚀刻工艺类似。在蚀刻工艺之后，保留的第一顶电极层1200形成了第一顶电极1205并且第一顶电极1205具有与反铁磁层250和固定层240相同的宽度，即，第一宽度w1。
参照图14和图18，方法1000进入步骤1010，在第一图案化的HM层1310上方形成第一覆盖层1410，包括沿着第一顶电极1205的侧壁1206、反铁磁层250的侧壁255和固定层240的侧壁245共形地延伸。第一覆盖层1410形成为在许多方面与以上结合图5讨论的第一覆盖层410类似。在一个实施例中，第一覆盖层1410形成为具有在从约10nm至约50nm范围内的第一厚度t1。
参照图14和图19，方法1000进入步骤1012，实施第二蚀刻工艺以去除位于阻挡层230的顶面上方和第一图案化的HM1310的顶面上方的第一覆盖层1410以暴露阻挡层230和第一图案化的HM1310。如所示，沿着侧壁245和侧壁255设置的第一覆盖层1410保留并且称为第一侧壁覆盖层1410S。蚀刻第一覆盖层1410在许多方面与以上结合图6讨论的蚀刻第一覆盖层410类似。
参照图14和图20，方法1000进入步骤1014，通过使用第一图案化的HM层1310和第一侧壁覆盖层1410S作为蚀刻掩模实施第三蚀刻工艺以蚀刻阻挡层230和自由层220。因此，保留的自由层220具有宽于保留的固定层240的第一宽度w1的第二宽度w2。第三蚀刻工艺在许多方面与以上结合图7讨论的第三蚀刻工艺类似。
第三蚀刻工艺选择为选择性地蚀刻阻挡层230和自由层220而基本不蚀刻第一图案化的HM1310和第一侧壁覆盖层1410S。因此，第一侧壁覆盖层1410S在第三蚀刻工艺期间有利地保护蚀刻的反铁磁层250的侧壁255和固定层240的侧壁245。这减小了对它们的损害和/或在蚀刻的反铁磁层250的侧壁255和固定层240的侧壁245上的副产物(诸如聚合物)的再沉积。如上所述，这样的损害和/或再沉积导致了电流泄漏的增加和/或存储器单元中数据保留的减小。
参照图14和图21，方法1000进入步骤1016，在第一图案化的HM1310和第一侧壁覆盖层1410S上方形成第二覆盖层1510，包括沿着自由层220的侧壁225以及阻挡层230的侧壁共形地延伸。第二覆盖层1510形成为在许多方面与以上结合图8讨论的第二覆盖层510类似。在一个实施例中，沿着侧壁225的第二覆盖层1510形成为具有在从约10nm至约50nm范围内的第二厚度t2以提供足够的厚度从而在随后的蚀刻工艺期间保护自由层220的侧壁225和阻挡层230的侧壁235。
参照图14和图22，方法1000进入步骤1018，在第二覆盖层1510上方沉积第一介电层610并且填充MTJ区域320外侧的间隔。第一介电层610形成为在许多方面与以上结合图9讨论的那些类似。
参照图14和图23，方法1000进入的步骤1020，使设置在第三图案化的HM层1310的顶部上的第一介电层610、第二覆盖层1510和第三图案化的HM层1310凹进以暴露第一顶电极1205的顶面。使第一介电层60凹进在许多方面类似于以上结合图10讨论的那些。在本实施例中，凹进工艺提供了用于诸如第二顶电极层沉积的随后的工艺的平坦的形貌(称为表面1602)。
参照图14和图24，方法1000进入步骤1022，在表面1602上方形成包括与第一顶电极1205物理接触的第二顶电极层1300。第二顶电极层1300形成为类似于以上结合图2讨论的底电极层212。在一个实施例中，第二顶电极层1300的厚度在从约10nm至约100nm的范围内。
参照图14和图25，方法1000进入的步骤1024，在第二顶电极层1300上方形成第四图案化的HM1810。第四图案化的HM层1810限定(覆盖)了将形成的第二顶电极的宽度。在本实施例中，第四图案化的HM1810的边缘超过第一顶电极1205横向延伸(水平)的距离为d。在一个实施例中，距离d在从约10nm至约170nm的范围内。第四图案化的HM1810在许多方面与以上结合图12讨论的第二图案化的HM810类似。
参照图14和26A，方法1000进入步骤1026，使用第四图案化的HM1810作为蚀刻掩模实施第四蚀刻工艺以蚀刻第二顶电极层1300和底电极层212以分别形成第二顶电极1305和底电极716。也蚀刻了底电极层212上方的第一介电层610、第二覆盖层1510。第四蚀刻工艺在许多方面与以上结合图13讨论的第四蚀刻工艺类似。在第四蚀刻工艺期间，侧壁225由第二覆盖层1510保护，并且侧壁245和侧壁255由第二覆盖层1510和第一侧壁覆盖层1410S保护。因此，侧壁225、侧壁235、侧壁245和侧壁255有利地避免了被暴露在第四蚀刻工艺中，这减小了损害的可能性和/或侧壁上的副产物(诸如聚合物)的再沉积。如上所述，这样的损害和/或再沉积导致了电流泄漏的增加和/或存储器单元中数据保留的减小。
在第四蚀刻工艺之后，如图26B所示，通过蚀刻工艺去除第四图案化的HM1810。在本实施例中，MRAM单元2000包括底电极1306、设置在底电极1306上方的自由层220和设置在自由层220上方的阻挡层230。自由层220和阻挡层230具有相同的宽度，即第二宽度w2。MRAM单元2000也包括设置在阻挡层230上方的固定层240、设置在固定层240上方的反铁磁层250和设置在反铁磁层250上方的第一顶电极1205。固定层240、反铁磁层250和第一顶电极1205具有相同的宽度，即第一宽度w1。
MRAM2000也包括沿着第一顶电极1205的侧壁1206、反铁磁层250的侧壁255以及固定层240的侧壁245延伸的第一侧壁覆盖层1410S。第二覆盖层1510设置在第一侧壁覆盖层1410S上方并且沿着阻挡层230的侧壁235和自由层220的侧壁225持续延伸。此外，第二顶电极1305设置在第一顶电极1205上方从而使得第二顶电极1305超过第一顶电极1205水平(或横向)延伸的距离为d。底电极1206具有与第二顶电极1305相同的宽度。
可以在方法100和/或1000之前、期间和之后提供额外的步骤，并且对于方法100和/或1000的额外的实施例，可以替换、消除或重排所描述的一些步骤。MRAM单元200和2000可以包括通过随后的工艺形成的额外的部件。
参照图27A至图27C，提供了集成电路3000的一些实施例的截面图。集成电路3000包括半导体衬底3202，器件层3204布置在半导体衬底3202上方和/或内。例如，半导体衬底3202可以是块状衬底(例如，块状硅衬底)或绝缘体上硅(SOI)衬底。器件层3204包括一个或多个浅沟槽隔离(STI)区域3206和在STI区域3206之间间隔的两个字线晶体管3208。STI区域3206可以是，或以其它方式包括，半导体衬底3202内的氧化物填充的沟槽。
字线晶体管3208彼此平行延伸，并且包括字线栅极3210、字线介电层3212、字线侧壁间隔层3214和源极/漏极区域3216。字线栅极3210布置在相应的字线介电层3212上方并且由相应的字线侧壁间隔层3214衬垫。源极/漏极区域3216嵌入在字线栅极3210和STI区域3206之间的半导体衬底3202的表面内。例如，字线栅极3210可以是掺杂的多晶硅或诸如氮化钛或氮化钽的金属。例如，字线介电层3212可以是诸如二氧化硅的氧化物。例如，字线侧壁间隔层3214可以是氮化硅。例如，源极/漏极区域3216对应于半导体衬底3202的掺杂的区域。
后段制程(BEOL)金属化堆叠件3218布置在器件层3204上方。BEOL金属化堆叠件3218包括多个ILD层3104、3220、一对MRAM单元200(或2000)和多个金属化层3222、3224。MRAM单元200(或2000)如图27B(或图27C)所描述的并且布置在ILD层3104、ILD层3220内。金属化层3222、金属化层3224包括金属线3226、金属线3228并且也布置在ILD层3104、ILD层3220内。金属线3226、金属线3228包括布置为平行于字线晶体管3208并且位于字线晶体管3208之间的源极线3226。此外，金属线3226、金属线3228包括对应于MRAM单元200(或2000)的彼此平行延伸并且横向垂直于字线晶体管3208的位线3228。例如，ILD层3104、ILD层3220可以是诸如掺杂的硅酸盐玻璃的低k电介质或诸如二氧化硅的氧化物。在一些实施例中，直接位于器件层3204上方的ILD层3220是氧化物并且其它的ILD层3104是低k电介质。例如，金属化层3222、金属化层3224可以诸如铜或铝的金属。
接触件3230从直接位于器件层3204上面的金属化层3222延伸至器件层3204，并且通孔3110、通孔3128、通孔3232在金属化层3222、金属化层3224和MRAM单元200(或2000)之间延伸。接触件3230和通孔3110、通孔3128、通孔3232穿过布置在ILD层3104、ILD层3220和金属化层3222、金属化层3224之间的蚀刻停止层3106、蚀刻停止层3234延伸。在一些实施例中，接触件3230和通孔3110、通孔3128、通孔3232具有不同的形状。例如，接触件3230可以具有变细的宽度，而通孔3110、通孔3128、通孔3232具有均匀的宽度。例如，蚀刻停止层3106、蚀刻停止层3234可以是氮化硅。例如，接触件3230和通孔3110、通孔3128、通孔3232可以是诸如铜、金或钨的金属。
基于上述所述，可以理解本发明提供了形成MRAM单元的方法。该方法采用了将侧壁覆盖层用于保护固定层和自由层的侧壁以避免多个蚀刻工艺期间引起的损害和聚合物再沉积。该方法也采用在AFL接收蚀刻工艺之前，在AFL上方形成部分顶电极层，这避免了蚀刻工艺引起的表面粗糙度，并且因此，MRAM单元经历了AFL和顶电极层之间的改进的粘合。该方法展示了电流泄漏的减小和/或存储器单元中的数据保留。
本发明提供了制造半导体器件的许多不同的实施例，这些实施例提供了超越现有方法的一种或多种改进。在一个实施例中，用于制造半导体器件的方法包括形成堆叠膜，该堆叠膜包括设置在固定层上方的反铁磁层、设置在阻挡层上方的固定层、设置在自由层上方的阻挡层和设置在底电极层上方的自由层。该方法也包括在反铁磁层上方形成第一图案化的硬掩模、通过使用第一图案化的硬掩模作为第一蚀刻掩模蚀刻反铁磁层和固定层、沿着反铁磁层和固定层的侧壁形成第一覆盖层、通过使用第一图案化的硬掩模和第一覆盖层作为第二蚀刻掩模蚀刻阻挡层和自由层、在第一覆盖层上方形成第二覆盖层并且第二覆盖层沿着阻挡层和自由层的侧壁延伸、暴露反铁磁层并且在暴露的反铁磁层上方形成顶电极层。
在上述方法中，还包括：在所述顶电极层上方形成第二图案化的硬掩模；以及通过使用所述第二图案化的硬掩模作为第三蚀刻掩模，蚀刻所述顶电极层和所述底电极层，而所述第二覆盖层保护所述堆叠膜的侧壁。
在上述方法中，其中，在蚀刻所述反铁磁层和所述固定层期间，所述阻挡层用作蚀刻停止层。
在上述方法中，其中，沿着所述反铁磁层和所述固定层的所述侧壁形成所述第一覆盖层包括：在所述第一图案化的硬掩模上方、沿着所述反铁磁层和所述固定层的所述侧壁以及在所述阻挡层的顶面上方沉积所述第一覆盖层；以及去除所述第一图案化的硬掩模上方和所述阻挡层的所述顶面上方的所述第一覆盖层，而保留沿着所述反铁磁层和所述固定层的侧壁的所述第一覆盖层。
在上述方法中，其中，暴露所述反铁磁层包括：去除设置在所述第一图案化的硬掩模上方的所述第二覆盖层；和施加化学机械抛光工艺以去除设置在所述反铁磁层上方的所述第一图案化的硬掩模。
在上述方法中，还包括在所述第二覆盖层上方和周围沉积介电层。
在上述方法中，还包括在所述第二覆盖层上方和周围沉积介电层，其中，暴露所述反铁磁层包括使介电层凹进以暴露所述反铁磁层。
在上述方法中，其中，形成所述堆叠膜包括用铁磁材料沉积所述固定层，所述堆叠膜包括：设置在所述固定层上方的所述反铁磁层、设置在所述阻挡层上方的所述固定层、设置在所述自由层上方的所述阻挡层以及设置在所述底电极层上方的所述自由层。
在上述方法中，其中，形成所述堆叠膜包括用铁磁材料沉积所述自由层，所述堆叠膜包括：设置在所述固定层上方的所述反铁磁层、设置在所述阻挡层上方的所述固定层、设置在所述自由层上方的所述阻挡层以及设置在所述底电极层上方的所述自由层。
在另一个实施例中，方法包括形成堆叠膜，该堆叠膜包括设置在固定层上方的反铁磁层、设置在阻挡层上方的固定层、设置在自由层上方的阻挡层以及设置在底电极层上方的自由层。该方法也包括在反铁磁层上方形成第一顶电极层、在第一顶电极层上方形成第一图案化的硬掩模、通过使用第一图案化的HM作为第一蚀刻掩模蚀刻第一顶电极层、反铁磁层和固定层、形成沿着第一顶电极层的侧壁、反铁磁层的侧壁和固定层的侧壁延伸的第一覆盖层、通过使用第一图案化的HM和第一覆盖层作为第二蚀刻掩模蚀刻阻挡层和自由层、在第一覆盖层上方形成沿着阻挡层的侧壁和自由层的侧壁延伸的第二覆盖层、暴露第一顶电极层并且在暴露的第一顶电极层上方形成第二顶电极层。
在上述方法中，还包括：在所述第二顶电极层上方形成第二图案化的硬掩模；和通过使用所述第二图案化的硬掩模作为第三蚀刻掩模，蚀刻所述第二顶电极层和所述底电极层。
在上述方法中，其中，暴露所述第一顶电极层包括：去除设置在所述第一图案化的硬掩模上方的所述第二覆盖层；和去除设置在所述第一顶电极层上方的所述第一图案化的硬掩模。
在上述方法中，还包括在所述第二覆盖层上方和周围沉积介电层。
在上述方法中，还包括在所述第二覆盖层上方和周围沉积介电层，其中，暴露所述第一顶电极层包括使所述介电层凹进以暴露所述第一顶电极层。
在上述方法中，其中，形成所述堆叠膜包括用铁磁材料沉积所述固定层，所述堆叠膜包括：设置在所述固定层上方的所述反铁磁层、设置在所述阻挡层上方的所述固定层、设置在所述自由层上方的所述阻挡层以及设置在所述底电极层上方的所述自由层。
在上述方法中，其中，形成所述堆叠膜包括用铁磁材料沉积所述自由层，所述堆叠膜包括：设置在所述固定层上方的所述反铁磁层、设置在所述阻挡层上方的所述固定层、设置在所述自由层上方的所述阻挡层以及设置在所述底电极层上方的所述自由层。
在上述方法中，其中，在蚀刻所述反铁磁层和所述固定层期间，所述阻挡层用作蚀刻停止层。
在另一个实施例中，磁阻式随机存取存储器(MRAM)单元包括具有可变磁极性的自由层，其中，该自由层具有第一宽度。MRAM单元也包括设置在自由层上方的阻挡层，其中，阻挡层具有第一宽度。MRAM单元也包括设置在自由层上方的具有固定的磁极性的固定层，其中，固定层具有小于第一宽度的第二宽度。MRAM单元也包括设置在固定层上方的反铁磁层(AFL)，其中，反铁磁层具有第二宽度。MRAM单元也包括从AFL沿着AFL侧壁延伸至固定层的侧壁的第一覆盖层，其中，第一覆盖层的边缘与自由层的边缘对准。MRAM单元也包括设置在第一覆盖层上方并且沿着自由层的侧壁延伸的第二覆盖层。
在上述MRAM单元中，还包括：顶电极，设置在所述AFL上方，其中，所述顶电极具有大于所述第二宽度的第三宽度；和底电极，设置在所述自由层下方，其中，所述底电极具有所述第三宽度。
在上述MRAM单元中，还包括：第一顶电极，设置在所述AFL上方，其中，所述第一顶电极具有所述第二宽度，其中，所述第一覆盖层沿着所述第一顶电极的侧壁延伸；第二顶电极，设置在所述第一顶电极上方，其中，所述第二顶电极具有大于所述第二宽度的第三宽度；和底电极，设置在所述自由层下方，其中，所述底电极具有所述第三宽度。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与本人所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中他们可以做出多种变化、替换以及改变。

Claims (10)

1.一种方法，包括：
形成堆叠膜，所述堆叠膜包括设置在固定层上方的反铁磁层、设置在阻挡层上方的所述固定层、设置在自由层上方的所述阻挡层和设置在底电极层上方的所述自由层；
在所述反铁磁层上方形成第一图案化的硬掩模；
通过使用所述第一图案化的硬掩模作为第一蚀刻掩模，蚀刻所述反铁磁层和所述固定层；
沿着所述反铁磁层和所述固定层的侧壁形成第一覆盖层；
通过使用所述第一图案化的硬掩模和所述第一覆盖层作为第二蚀刻掩模，蚀刻所述阻挡层和所述自由层；
在所述第一覆盖层上方形成沿着所述阻挡层和所述自由层的侧壁延伸的第二覆盖层；
暴露所述反铁磁层；以及
在暴露的反铁磁层上方形成顶电极层。
2.根据权利要求1所述的方法，还包括：
在所述顶电极层上方形成第二图案化的硬掩模；以及
通过使用所述第二图案化的硬掩模作为第三蚀刻掩模，蚀刻所述顶电极层和所述底电极层，而所述第二覆盖层保护所述堆叠膜的侧壁。
3.根据权利要求1所述的方法，其中，在蚀刻所述反铁磁层和所述固定层期间，所述阻挡层用作蚀刻停止层。
4.根据权利要求1所述的方法，其中，沿着所述反铁磁层和所述固定层的所述侧壁形成所述第一覆盖层包括：
在所述第一图案化的硬掩模上方、沿着所述反铁磁层和所述固定层的所述侧壁以及在所述阻挡层的顶面上方沉积所述第一覆盖层；以及
去除所述第一图案化的硬掩模上方和所述阻挡层的所述顶面上方的所述第一覆盖层，而保留沿着所述反铁磁层和所述固定层的侧壁的所述第一覆盖层。
5.根据权利要求1所述的方法，其中，暴露所述反铁磁层包括：
去除设置在所述第一图案化的硬掩模上方的所述第二覆盖层；和
施加化学机械抛光工艺以去除设置在所述反铁磁层上方的所述第一图案化的硬掩模。
6.根据权利要求1所述的方法，还包括在所述第二覆盖层上方和周围沉积介电层。
7.根据权利要求6所述的方法，其中，暴露所述反铁磁层包括使所述介电层凹进以暴露所述反铁磁层。
8.根据权利要求1所述的方法，其中，形成所述堆叠膜包括用铁磁材料沉积所述固定层，所述堆叠膜包括：设置在所述固定层上方的所述反铁磁层、设置在所述阻挡层上方的所述固定层、设置在所述自由层上方的所述阻挡层以及设置在所述底电极层上方的所述自由层。
9.一种方法，包括：
形成堆叠膜，所述堆叠膜包括设置在固定层上方的反铁磁层、设置在阻挡层上方的所述固定层、设置在自由层上方的所述阻挡层以及设置在底电极层上方的所述自由层；
在所述反铁磁层上方形成第一顶电极层；
在所述第一顶电极层上方形成第一图案化的硬掩模；
通过使用所述第一图案化的硬掩模作为第一蚀刻掩模，蚀刻所述第一顶电极层、所述反铁磁层和所述固定层；
形成沿着所述第一顶电极层的侧壁、所述反铁磁层的侧壁和所述固定层的侧壁延伸的第一覆盖层；
通过使用所述第一图案化的硬掩模和所述第一覆盖层作为第二蚀刻掩模，蚀刻所述阻挡层和所述自由层；
在所述第一覆盖层上方形成沿着所述阻挡层的侧壁和所述自由层的侧壁延伸的第二覆盖层；
暴露所述第一顶电极层；以及
在暴露的第一顶电极层上方形成第二顶电极层。
10.一种磁阻式随机存取存储器(MRAM)单元，包括：
自由层，具有可变磁极性，其中，所述自由层具有第一宽度；
阻挡层，设置在所述自由层上方，其中，所述阻挡层具有所述第一宽度；
固定层，具有固定的磁极性，设置在所述自由层上方，其中，所述固定层具有小于所述第一宽度的第二宽度；
反铁磁层(AFL)，设置在所述固定层上方，其中，所述反铁磁层具有所述第二宽度；
第一覆盖层，从所述AFL沿着所述AFL的侧壁延伸至所述固定层的侧壁，其中，所述第一覆盖层的外边缘与所述自由层的外边缘对准；以及
第二覆盖层，设置在所述第一覆盖层上方并且沿着所述自由层的侧壁延伸。
CN201610609373.8A 2015-09-18 2016-07-29 磁阻式随机存取存储器单元及其制造方法 Pending CN106549102A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/858,054 2015-09-18
US14/858,054 US10644229B2 (en) 2015-09-18 2015-09-18 Magnetoresistive random access memory cell and fabricating the same

Publications (1)

Publication Number Publication Date
CN106549102A true CN106549102A (zh) 2017-03-29

Family

ID=58283110

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610609373.8A Pending CN106549102A (zh) 2015-09-18 2016-07-29 磁阻式随机存取存储器单元及其制造方法

Country Status (2)

Country Link
US (3) US10644229B2 (zh)
CN (1) CN106549102A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109524542A (zh) * 2017-09-20 2019-03-26 三星电子株式会社 制造磁阻随机存取存储器件的方法
CN109860386A (zh) * 2017-11-30 2019-06-07 台湾积体电路制造股份有限公司 磁阻式随机存取存储器及其制造方法
CN110010759A (zh) * 2017-11-22 2019-07-12 台湾积体电路制造股份有限公司 磁性随机存取存储器及其制造方法
CN110071214A (zh) * 2019-05-07 2019-07-30 江南大学 一种减小刻蚀产物侧壁再淀积的刻蚀方法
CN112054115A (zh) * 2019-06-05 2020-12-08 联华电子股份有限公司 磁性存储器装置及其制作方法
CN112103387A (zh) * 2019-06-18 2020-12-18 国际商业机器公司 自旋转移矩磁阻随机存取存储器装置及其制造方法
CN112531103A (zh) * 2019-09-19 2021-03-19 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11011702B2 (en) 2019-08-07 2021-05-18 Winbond Electronics Corp. Memory devices and methods for forming the same
CN113809117A (zh) * 2020-06-16 2021-12-17 联华电子股份有限公司 半导体元件及其制作方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10644229B2 (en) 2015-09-18 2020-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive random access memory cell and fabricating the same
US20170221506A1 (en) * 2016-02-02 2017-08-03 Seagate Technology Llc Thin Data Reader Cap
US10276791B1 (en) * 2017-11-09 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory device
US10388860B2 (en) * 2017-12-30 2019-08-20 Spin Memory, Inc. Method for manufacturing high density magnetic random access memory devices using diamond like carbon hard mask
KR20190085609A (ko) * 2018-01-11 2019-07-19 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US10665773B2 (en) * 2018-01-26 2020-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride capping layer for spin torque transfer (STT)-magnetoresistive random access memory (MRAM)
WO2019195747A2 (en) * 2018-04-06 2019-10-10 Everspin Technologies, Inc. Spin orbit torque magnetoresistive devices and methods therefor
US10964887B2 (en) * 2018-05-22 2021-03-30 Taiwan Semiconductor Manufacturing Company, Ltd. Highly physical ion resistive spacer to define chemical damage free sub 60nm MRAM devices
US10516102B1 (en) * 2018-10-16 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple spacer assisted physical etching of sub 60nm MRAM devices
US10790001B2 (en) * 2019-01-04 2020-09-29 International Business Machines Corporation Tapered VA structure for increased alignment tolerance and reduced sputter redeposition in MTJ devices
US11217744B2 (en) * 2019-12-10 2022-01-04 HeFeChip Corporation Limited Magnetic memory device with multiple sidewall spacers covering sidewall of MTJ element and method for manufacturing the same
CN113471245A (zh) * 2020-03-30 2021-10-01 中芯国际集成电路制造(深圳)有限公司 Mram器件及其形成方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6897532B1 (en) * 2002-04-15 2005-05-24 Cypress Semiconductor Corp. Magnetic tunneling junction configuration and a method for making the same
US7564115B2 (en) 2007-05-16 2009-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Tapered through-silicon via structure
US7973413B2 (en) 2007-08-24 2011-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate via for semiconductor device
US8227902B2 (en) 2007-11-26 2012-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Structures for preventing cross-talk between through-silicon vias and integrated circuits
US7843064B2 (en) 2007-12-21 2010-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and process for the formation of TSVs
US8278152B2 (en) 2008-09-08 2012-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding process for CMOS image sensor
US7825024B2 (en) 2008-11-25 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming through-silicon vias
US8158456B2 (en) 2008-12-05 2012-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming stacked dies
US8183578B2 (en) 2010-03-02 2012-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Double flip-chip LED package components
US8183579B2 (en) 2010-03-02 2012-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. LED flip-chip package structure with dummy bumps
US8426961B2 (en) 2010-06-25 2013-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded 3D interposer structure
US8581418B2 (en) 2010-07-21 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-die stacking using bumps with different sizes
US8105875B1 (en) 2010-10-14 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Approach for bonding dies onto interposers
US8803316B2 (en) 2011-12-06 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. TSV structures and methods for forming the same
US8803292B2 (en) 2012-04-27 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate vias and methods for forming the same
US9443783B2 (en) 2012-06-27 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC stacking device and method of manufacture
US8981505B2 (en) * 2013-01-11 2015-03-17 Headway Technologies, Inc. Mg discontinuous insertion layer for improving MTJ shunt
US8802504B1 (en) 2013-03-14 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US8993380B2 (en) 2013-03-08 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D IC package
US10644229B2 (en) 2015-09-18 2020-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive random access memory cell and fabricating the same

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109524542A (zh) * 2017-09-20 2019-03-26 三星电子株式会社 制造磁阻随机存取存储器件的方法
CN109524542B (zh) * 2017-09-20 2023-10-24 三星电子株式会社 制造磁阻随机存取存储器件的方法
CN110010759A (zh) * 2017-11-22 2019-07-12 台湾积体电路制造股份有限公司 磁性随机存取存储器及其制造方法
CN110010759B (zh) * 2017-11-22 2023-04-25 台湾积体电路制造股份有限公司 磁性随机存取存储器及其制造方法
CN109860386B (zh) * 2017-11-30 2022-11-01 台湾积体电路制造股份有限公司 磁阻式随机存取存储器及其制造方法
CN109860386A (zh) * 2017-11-30 2019-06-07 台湾积体电路制造股份有限公司 磁阻式随机存取存储器及其制造方法
CN110071214A (zh) * 2019-05-07 2019-07-30 江南大学 一种减小刻蚀产物侧壁再淀积的刻蚀方法
CN112054115A (zh) * 2019-06-05 2020-12-08 联华电子股份有限公司 磁性存储器装置及其制作方法
CN112103387A (zh) * 2019-06-18 2020-12-18 国际商业机器公司 自旋转移矩磁阻随机存取存储器装置及其制造方法
US11011702B2 (en) 2019-08-07 2021-05-18 Winbond Electronics Corp. Memory devices and methods for forming the same
CN112531103A (zh) * 2019-09-19 2021-03-19 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN112531103B (zh) * 2019-09-19 2023-05-26 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113809117A (zh) * 2020-06-16 2021-12-17 联华电子股份有限公司 半导体元件及其制作方法
US11821964B2 (en) 2020-06-16 2023-11-21 United Microelectronics Corp. Magnetoresistive random access memory and method for fabricating the same
CN113809117B (zh) * 2020-06-16 2023-12-22 联华电子股份有限公司 半导体元件及其制作方法

Also Published As

Publication number Publication date
US20170084828A1 (en) 2017-03-23
US20230072420A1 (en) 2023-03-09
US20200266341A1 (en) 2020-08-20
US10644229B2 (en) 2020-05-05
US11502245B2 (en) 2022-11-15

Similar Documents

Publication Publication Date Title
CN106549102A (zh) 磁阻式随机存取存储器单元及其制造方法
CN105845821B (zh) 工艺损害最小化的自对准磁阻式随机存取存储器(mram)结构
US9748310B2 (en) Structure and method to reduce shorting in STT-MRAM device
US10181558B2 (en) Magnetoresistive random access memory structure and method of forming the same
KR20130015564A (ko) 반도체 소자의 제조방법
CN112234139B (zh) 磁阻式随机存取存储器及其制作方法
US11189791B2 (en) Integrated circuit and fabrication method thereof
CN109713006A (zh) 一种制作磁性随机存储器单元阵列及其周围电路的方法
CN109713121B (zh) 一种制作磁性随机存储器单元阵列及其周围电路的方法
CN109545957A (zh) 一种磁性随机存储器单元阵列及周边电路连线的制造方法
CN109545745A (zh) 一种磁性随机存储器单元阵列及周边电路连线的制造方法
CN109713120A (zh) 一种磁性随机存储器单元阵列及周边电路连线的制造方法
CN109713119A (zh) 一种磁性随机存储器单元阵列及周边电路连线的制造方法
CN109545958A (zh) 一种磁性随机存储器单元阵列及周边电路连线的制造方法
CN109545744A (zh) 一种磁性随机存储器单元阵列及周边电路连线的制造方法
CN109994600B (zh) 一种磁性随机存储器的制作方法
CN108376690B (zh) 一种用于制造高密度mram的自对准互联方法
CN111668368B (zh) 一种假磁性隧道结单元结构制备方法
CN111613571B (zh) 一种制作磁性随机存储器单元阵列的方法
CN110098321B (zh) 一种制备磁性随机存储器导电硬掩模的方法
CN110098320B (zh) 一种刻蚀磁性隧道结导电硬掩模的方法
EP3841624A1 (en) Methods for manufacturing magnetoresistive stack devices
KR101202687B1 (ko) 반도체 장치의 제조방법
CN111816224B (zh) 一种磁性隧道结存储阵列单元及其外围电路的制备方法
CN109994476B (zh) 一种制备磁性随机存储器阵列单元的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170329

WD01 Invention patent application deemed withdrawn after publication