CN109524542A - 制造磁阻随机存取存储器件的方法 - Google Patents

制造磁阻随机存取存储器件的方法 Download PDF

Info

Publication number
CN109524542A
CN109524542A CN201811092070.9A CN201811092070A CN109524542A CN 109524542 A CN109524542 A CN 109524542A CN 201811092070 A CN201811092070 A CN 201811092070A CN 109524542 A CN109524542 A CN 109524542A
Authority
CN
China
Prior art keywords
layer
hard mask
lower electrode
metal
spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811092070.9A
Other languages
English (en)
Other versions
CN109524542B (zh
Inventor
赵汉娜
尹惠智
权五益
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109524542A publication Critical patent/CN109524542A/zh
Application granted granted Critical
Publication of CN109524542B publication Critical patent/CN109524542B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

一种制造MRAM器件的方法包括：形成第一绝缘夹层和下电极接触，下电极接触延伸穿过第一绝缘夹层；在第一绝缘夹层和下电极接触上形成下电极层、磁隧道结层、上电极层和第一硬掩模层；在第一硬掩模层上形成第二硬掩模；蚀刻第一硬掩模层和上电极层以形成第一硬掩模和上电极；在上电极的侧壁以及第一硬掩模和第二硬掩模的侧壁上形成间隔物；以及蚀刻磁隧道结层和下电极层，以在下电极接触上形成包括下电极和磁隧道结图案的结构，其中，在蚀刻磁隧道结层和下电极层之后，一层留在上电极上。

Description

制造磁阻随机存取存储器件的方法
技术领域
实施方式涉及制造磁阻随机存取存储(MRAM)器件的方法。
背景技术
当制造MRAM器件时，磁隧道结(MTJ)层可以通过物理蚀刻工艺被蚀刻而形成MTJ结构。
发明内容
实施方式可以通过提供一种制造MRAM器件的方法来实现，该方法包括：在衬底上形成第一绝缘夹层和下电极接触，使得下电极接触延伸穿过第一绝缘夹层；在第一绝缘夹层和下电极接触上顺序地形成下电极层、磁隧道结层、上电极层和第一硬掩模层；在第一硬掩模层上形成第二硬掩模；使用第二硬掩模作为蚀刻掩模蚀刻第一硬掩模层和上电极层，以分别形成第一硬掩模和上电极；在上电极的侧壁、第一硬掩模的侧壁和第二硬掩模的侧壁上形成间隔物；以及使用第一硬掩模、第二硬掩模和间隔物作为蚀刻掩模蚀刻磁隧道结层和下电极层，以在下电极接触上形成包括下电极和磁隧道结图案的结构，其中，在蚀刻磁隧道结层和下电极层之后，至少一个层留在上电极上。
实施方式可以通过提供一种制造MRAM器件的方法来实现，该方法包括：在衬底上形成第一绝缘夹层和下电极接触，使得下电极接触延伸穿过第一绝缘夹层；在第一绝缘夹层和下电极接触上顺序地形成下电极层、磁隧道结层、上电极层、第一盖层和第一硬掩模层；在第一硬掩模层上形成第二硬掩模；使用第二硬掩模作为蚀刻掩模蚀刻第一硬掩模层、第一盖层和上电极层，以分别形成第一硬掩模、第一盖层图案和上电极；在上电极的侧壁、第一盖层图案的侧壁以及第一硬掩模和第二硬掩模的侧壁上形成间隔物；以及使用第一硬掩模、第二硬掩模和间隔物作为蚀刻掩模蚀刻磁隧道结层和下电极层，以在下电极接触上形成包括下电极和磁隧道结图案的结构，其中，在蚀刻磁隧道结层和下电极层之后，第一盖层图案留在上电极上。
实施方式可以通过提供一种制造MRAM器件的方法来实现，该方法包括：在衬底上形成第一绝缘夹层和下电极接触，使得下电极接触延伸穿过第一绝缘夹层；在第一绝缘夹层和下电极接触上顺序地形成下电极层、磁隧道结层、上电极层和第一硬掩模层，使得第一硬掩模层包括与上电极层的金属不同的金属；在第一硬掩模层上形成第二硬掩模；使用第二硬掩模作为蚀刻掩模蚀刻第一硬掩模层和上电极层，以分别形成第一硬掩模和上电极；在上电极的侧壁以及第一硬掩模和第二硬掩模的侧壁上形成间隔物；以及使用第一硬掩模、第二硬掩模和间隔物作为蚀刻掩模蚀刻磁隧道结层和下电极层，以在下电极接触上形成包括下电极和磁隧道结图案的结构，其中，在蚀刻磁隧道结层和下电极层之后，第一硬掩模留在上电极上。
附图说明
通过参照附图详细描述示例性实施方式，特征对本领域技术人员将明显，附图中：
图1示出根据示例实施方式的MRAM器件的剖视图；
图2至11示出根据示例实施方式的制造MRAM器件的方法中的阶段的剖视图；
图12示出根据示例实施方式的MRAM器件的剖视图；
图13至15示出根据示例实施方式的制造MRAM器件的方法中的阶段的剖视图；
图16至19示出根据示例实施方式的制造MRAM器件的方法中的阶段的剖视图；
图20至23示出根据示例实施方式的制造MRAM器件的方法中的阶段的剖视图；以及
图24至28示出根据示例实施方式的制造MRAM器件的方法中的阶段的剖视图。
具体实施方式
图1示出根据示例实施方式的MRAM器件的剖视图。
参照图1，MRAM器件可以包括在衬底100上的第一绝缘夹层102、下电极接触110、下电极112a、MTJ结构136、中间电极116a和上电极118a。间隔物134可以形成在上电极118a的侧壁上。
衬底100可以包括例如硅、锗、硅锗的半导体材料，或例如GaP、GaAs、GaSb等的III-V半导体化合物。在一实现方式中，衬底100可以是绝缘体上硅(SOI)衬底或绝缘体上锗(GOI)衬底。
在一实现方式中，衬底100上可以进一步形成各种类型的元件(例如字线、晶体管、二极管、源极/漏极区、源极线、接触插塞、布线等)以及覆盖所述元件的绝缘夹层。
第一绝缘夹层102可以包括硅氧化物、或具有比硅氧化物的介电常数小(即小于约3.9)的介电常数的低k电介质材料。例如，第一绝缘夹层102可以包括掺杂以碳的硅氧化物(SiCOH)或掺杂以氟的硅氧化物(F-SiO2)、多孔硅氧化物、旋涂有机聚合物、或无机聚合物，例如氢倍半硅氧烷(HSSQ)、甲基倍半硅氧烷(MSSQ)等。
下电极接触110可以填充延伸穿过第一绝缘夹层102的第一开口104。下电极接触110可以包括阻挡图案106和导电图案108。阻挡图案106可以形成在第一开口104的侧壁和底部上。导电图案108可以形成在阻挡图案106上以填充第一开口104。阻挡图案106可以包括例如钨氮化物、钽氮化物、钛氮化物等的金属氮化物，或例如钽、钛等的金属。导电图案108可以包括具有低电阻的金属，例如钨、铜、铝等。
下电极112a、MTJ结构136和中间电极116a可以被顺序地堆叠为具有柱结构。包括下电极112a、MTJ结构136和中间电极116a的第一结构137可以接触下电极接触110。
第一结构137可以形成在下电极接触110和第一绝缘夹层102上。在一实现方式中，第一结构137的下表面可以大于下电极结触110的上表面或者在面积上比下电极结触110的上表面大。在一实现方式中，与下电极接触110相邻的第一绝缘夹层102的上表面可以低于下电极接触110的上表面。
下电极112a可以包括例如钽氮化物、钛氮化物等的金属氮化物，或例如钽、钛等的金属。例如，当诸如下电极112a的元件被描述为包括例如钽、钛等的金属时，金属本身可以是金属性元素。
MTJ结构136可以包括顺序堆叠的第一磁性图案136a、隧道势垒图案136b和第二磁性图案136c。
在一实现方式中，第一磁性图案136a可以用作具有固定磁化方向的固定层。在一实现方式中，第一磁性图案136a可以包括固定图案、下铁磁图案、反铁磁耦合间隔物图案和上铁磁图案。在一实现方式中，固定图案可以包括例如FeMn、IrMn、PtMn、MnO、MnS、MnTe、MnF2、FeF2、FeCl2、FeO、CoCl2、CoO、NiCl2、NiO和/或Cr。下铁磁图案和上铁磁图案可以包括例如Fe、Ni和/或Co。反铁磁耦合间隔物图案可以包括例如Ru、Ir和/或Rh。
在一实现方式中，第二磁性图案136c可以用作具有可变磁化方向的自由层。在一实现方式中，第二磁性图案136c可以包括例如Fe、Ni、Co、Cr、Pt等的铁磁材料。第二磁性图案136c还可以包括例如硼、硅等。第二磁性图案136c可以包括包含至少两种铁磁材料的复合材料。在一实现方式中，第二磁性图案136c可以包括例如CoFe、NiFe、FeCr、CoFeNi、PtCr、CoCrPt、CoFeB、NiFeSiB、CoFeSiB等。
隧道势垒图案136b可以设置在第一磁性图案136a与第二磁性图案136c之间。因此，第一磁性图案136a和第二磁性图案136c可以彼此不直接接触。
在一实现方式中，隧道势垒图案136b可以包括具有绝缘材料或绝缘性质的金属氧化物，例如铝氧化物或镁氧化物。
在一实现方式中，中间电极116a可以包括例如钽氮化物、钛氮化物等的金属氮化物，或例如钽、钛等的金属。
上电极118a可以形成在中间电极116a上。上电极118a可以包括例如钨(W)、Cu、Pt、Ni、Ag、Au等的金属。例如，上电极118a可以包括钨。上电极118a的宽度可以小于第一结构137的宽度。上电极118a和在上电极118a的侧壁上的间隔物134可以形成第二结构。第二结构的宽度可以与第一结构137的宽度基本相同。
间隔物134可以包括具有比上电极118a的电阻高的电阻的材料。在一实现方式中，间隔物134可以包括例如硅氧化物的绝缘材料。
在一实现方式中，如图10所示，第一盖层图案120a可以形成在上电极118a的上表面上。第二盖层138可以形成在间隔物134、第一盖层图案120a和第一绝缘夹层102上。
第一盖层图案120a可以包括具有比上电极118a的电阻高的电阻的材料。在一实现方式中，第一盖层图案120a可以包括例如硅氧化物的绝缘材料，或例如钛、钛氮化物、钽、钽氮化物等的含金属的导电材料。
第二盖层138可以共形地形成在间隔物134、第一结构137和第一绝缘夹层102上。因此，第二盖层138可以直接接触间隔物134、第一结构137和第一绝缘夹层102，并且第二盖层138可以不直接接触上电极118a。第二盖层138可以直接接触第一结构137，从而第二盖层138可以保护第一结构137。
第二绝缘夹层140可以形成在第二盖层138上。第二绝缘夹层140可以填充上电极118a之间的间隙。
通路接触142可以延伸穿过第二绝缘夹层140，并且可以接触上电极118a。通路接触142可以包括第二阻挡图案142a和金属图案142b。
第二阻挡图案142a可以包括例如钨氮化物、钽氮化物、钛氮化物等的金属氮化物，和/或例如钽、钛等的金属。金属图案142b可以包括例如钨、Cu、Al等的金属。
在一实现方式中，如图1所示，通路接触142可以形成在上电极118a上，并且第一盖层图案120a(参照图10)可以不留在上电极上。在一实现方式中，通路接触142可以形成在上电极118a上，并且第一盖层图案可以邻近于通路接触142地部分地留在上电极118a上。
图2至11示出根据示例实施方式的制造MRAM器件的方法中的阶段的剖视图。
参照图2，第一绝缘夹层102可以在衬底100上形成。下电极接触110可以穿过第一绝缘夹层102形成。
例如，蚀刻掩模可以在第一绝缘夹层102上形成。第一绝缘夹层102可以使用该蚀刻掩模被各向异性地蚀刻，以形成暴露衬底100的上表面的第一开口104。各向异性蚀刻工艺可以包括例如反应离子蚀刻(RIE)工艺的化学蚀刻工艺。
第一阻挡层可以在第一开口104的内壁、衬底100的暴露的上表面和第一绝缘夹层102上形成。第一导电层可以在第一阻挡层上形成，以填充第一开口104。在一实现方式中，第一阻挡层和第一导电层可以通过化学气相沉积(CVD)工艺或原子层沉积(ALD)工艺形成。
第一阻挡层和第一导电层可以被平坦化直到第一绝缘夹层102的上表面被暴露，以形成填充第一开口104的下电极接触110。下电极接触110可以包括阻挡图案106和导电图案108。
参照图3，下电极层112、MTJ层114和中间电极层116可以在第一绝缘夹层102和下电极接触110上顺序地形成。上电极层118、第一盖层120、第一硬掩模层122、粘附层124和模制层126可以在中间电极层116上顺序地形成。
下电极层112可以由例如钽、钛等的金属和/或例如钽氮化物、钛氮化物等的金属氮化物形成。
MTJ层114可以包括顺序堆叠的第一磁性层114a、隧道势垒层114b和第二磁性层114c。
中间电极层116可以由例如钽、钛等的金属和/或例如钽氮化物、钛氮化物等的金属氮化物形成。
上电极层118可以由例如钨、Cu、Pt、Ni、Ag、Au等的金属形成。在一实现方式中，上电极层118可以由钨形成。
第一盖层120可以由具有比上电极层118的电阻高的电阻的材料形成。
在一实现方式中，第一盖层120可以由例如硅氧化物的绝缘材料形成。在一实现方式中，第一盖层120可以由导电材料形成。在一实现方式中，第一盖层120中包括的导电材料当其被氧化时可以用作绝缘材料。在一实现方式中，第一盖层120可以由例如钽、钛等的金属和/或例如钽氮化物、钛氮化物等的金属氮化物形成。
第一硬掩模层122可以由金属形成。在一实现方式中，第一硬掩模层122可以具有与上电极层118的材料基本相同的材料。在一实现方式中，第一硬掩模层122可以由钨形成。
粘附层124可以被形成使得模制层126可与其接合。在一实现方式中，粘附层124可以由例如硅氮化物形成。
模制层126可以用作用于通过随后的镶嵌工艺形成第二硬掩模的模。模制层126可以包括碳，例如旋涂硬掩模(SOH)。
参照图4，模制层126的一部分可以被蚀刻以形成开口128。开口128可以位于与用于形成上电极的区域重叠的区域处，并且可以具有隔离的孔形状。第二硬掩模层可以被形成以填充开口128。在一实现方式中，第二硬掩模层可以由例如硅氧化物形成。
第二硬掩模层可以被平坦化直到模制层126的上表面被暴露，以形成填充开口128的第二硬掩模130。
参照图5，模制层126可以被去除。当模制层126包括SOH时，模制层126可以通过灰化工艺被去除。因此，第二硬掩模130可以在粘附层124上形成。第二硬掩模130可以通过镶嵌工艺形成，从而可以形成具有小宽度的第二硬掩模130。
在一实现方式中，第二硬掩模130可以通过压印工艺形成。例如，第二硬掩模层可以在粘附层上形成，并且第二硬掩模层可以通过光刻工艺被蚀刻以形成第二硬掩模。
参照图6，粘附层124、第一硬掩模层122、第一盖层120和上电极层118可以使用第二硬掩模130作为蚀刻掩模被各向异性地蚀刻，以形成掩模结构132。掩模结构132可以包括顺序地堆叠在中间电极层116上的上电极118a、第一盖层图案120a、第一硬掩模122a、粘附层图案124a和第二硬掩模130。在蚀刻工艺中，第二硬掩模130可以被部分地去除。
参照图7，间隔物层可以在掩模结构132和中间电极层116上形成。间隔物层可以被各向异性地蚀刻，以在掩模结构132的侧壁上形成间隔物134。
间隔物134可以由具有比上电极118a的电阻高的电阻的材料形成。在一实现方式中，间隔物134可以由例如硅氧化物的绝缘材料形成。
在一实现方式中，间隔物134可以包括与第一盖层图案120a的材料相同或基本相同的材料。在一实现方式中，间隔物134可以包括与第一盖层图案120a的材料不同的材料。
在一实现方式中，间隔物134和中间电极层116的材料可以彼此不同。
图8显示了在用于形成MTJ结构的蚀刻工艺期间的结构，图9显示了在该蚀刻工艺之后的MTJ结构。
参照图8和9，中间电极层116、MTJ层114和下电极层112可以使用掩模结构132和间隔物134作为蚀刻掩模被顺序地蚀刻。而且，第一绝缘夹层102的上表面可以被过蚀刻。
中间电极层116、MTJ层114、下电极层112和第一绝缘夹层102可以通过例如离子束蚀刻(IBE)工艺的物理蚀刻工艺被蚀刻。在一实现方式中，蚀刻工艺可以包括氩离子溅射蚀刻工艺。在一实现方式中，在蚀刻工艺中，用作蚀刻源的离子束的入射角可以是可变的。
下电极112a、MTJ结构136和中间电极116a可以通过蚀刻工艺而形成在下电极接触110上。包括顺序堆叠的下电极112a、MTJ结构136和中间电极116a的结构可以具有柱形状。MTJ结构136可以包括顺序堆叠的第一磁性图案136a、隧道势垒图案136b和第二磁性图案136c。
如图8所示，掩模结构132的上部和间隔物134的上部也可以在蚀刻工艺期间被蚀刻。
如图9所示，在蚀刻工艺之后，第一盖层图案120a可以留在上电极118a上。在一实现方式中，第一盖层图案120a上的第一硬掩模122a、粘附层图案124a和第二硬掩模130可以被去除。
当形成包括顺序堆叠的下电极112a、MTJ结构136和中间电极116a的第一结构137时，上电极118a可以不用作蚀刻掩模。例如，在用于形成第一结构137的蚀刻工艺期间，上电极118a与用作蚀刻掩模的第一硬掩模122a和第二硬掩模130可以彼此分离。
间隔物134可以形成在上电极118a的侧壁上，并且第一盖层图案120a可以形成在上电极118a的上表面上。因此，在蚀刻工艺之后，通过间隔物134和第一盖层图案120a，上电极118a的侧壁和上表面可以不被暴露。
上电极118a的宽度可以小于第一结构137的宽度。包括上电极118a和在上电极118a的侧壁上的间隔物134的第二结构的宽度可以与第一结构137的宽度基本相同。
在蚀刻工艺期间，上电极118a的表面可以不被暴露，从而可以减少通过蚀刻上电极118a而产生的导电副产物。因此，导电副产物不会再沉积于MTJ结构136的侧壁上，可以减少或防止归因于导电副产物的MTJ结构的不期望的电短路。
如上所述，第一硬掩模122a和上电极118a可以彼此分离。例如，第一盖层图案120a可以形成在第一硬掩模122a与上电极118a之间。因此，中间电极层116、MTJ层114、下电极层112和第一绝缘夹层102可以使用(包括具有高强度的金属的)第一硬掩模122a作为蚀刻掩模被蚀刻。在蚀刻工艺期间，上电极118a可以不被损坏。
参照图10，第二盖层138可以在第一结构137、间隔物134、第一盖层图案120a和第一绝缘夹层102上形成。第二盖层138可以直接接触第一结构137的侧壁，从而第二盖层138可以保护第一结构137中的MTJ结构136的侧壁。第二盖层138可以不直接接触上电极118a。
第二盖层138可以由例如硅氮化物形成。第二盖层138可以通过CVD工艺或ALD工艺形成。
第二绝缘夹层140可以在第二盖层138上形成。第二绝缘夹层140可以填充包括第一结构137和上电极118a的堆叠结构之间的间隙。第二绝缘夹层140可以由例如硅氧化物形成。
参照图11，第二绝缘夹层140、第二盖层138和第一盖层图案120a可以被蚀刻，以形成暴露上电极118a的上表面的通路孔。通路接触142可以被形成以填充该通路孔。
例如，第二阻挡层可以在通路孔的侧壁、上电极118a的上表面和第二绝缘夹层140上形成，并且金属层可以在第二阻挡层上形成以填充该通路孔。第二阻挡层和金属层可以被平坦化直到第二绝缘夹层140的上表面被暴露，以形成包括第二阻挡图案142a和金属图案142b的通路接触142。
如上所述，在MRAM器件中，可以减少或防止MTJ结构的电短路。
图12示出根据示例实施方式的MRAM器件的剖视图。
除了在上电极的侧壁上的间隔物的材料之外，图12所示的MRAM器件可以与图1所示的MRAM器件基本相同。
参照图12，间隔物134a可以包括具有比上电极118a的电阻高的电阻的材料。在一实现方式中，间隔物134a可以包括例如金属或金属氮化物的导电材料。间隔物134a中包括的导电材料当其被氧化时可以是绝缘材料。在随后的蚀刻工艺期间，该导电材料可难以再沉积。在一实现方式中，间隔物134a可以包括例如钽、钛、钽氮化物、钛氮化物等。
图13至15示出根据示例实施方式的制造MRAM器件的方法中的阶段的剖视图。
参照图13，首先，可以执行与参照图2至6所示的工艺基本相同或相似的工艺，以形成包括堆叠在中间电极层116上的上电极118a、第一盖层图案120a、第一硬掩模122a、粘附层图案124a和第二硬掩模130的掩模结构132。
间隔物层可以在掩模结构132和中间电极116上形成。间隔物层可以被各向异性地蚀刻，以在掩模结构132的侧壁上形成间隔物134a。
间隔物134a可以由具有比上电极118a的电阻高的电阻的材料形成。包括在间隔物134a中的金属当其被氧化时可以是绝缘材料。在随后的蚀刻工艺期间，间隔物134a中包括的金属可难以再沉积。在一实现方式中，间隔物134a可以包括例如钽、钛的金属，或例如钽氮化物、钛氮化物等的金属氮化物。
在一实现方式中，第一盖层图案120a可以包括绝缘材料。在这种情况下，间隔物134a的材料可以与第一盖层图案120a的材料不同。在一实现方式中，间隔物134a可以包括与中间电极层116的金属或金属氮化物基本相同的金属或金属氮化物。在一实现方式中，间隔物134a可以包括与中间电极层116的金属或金属氮化物不同的金属或金属氮化物。
参照图14，中间电极层116、MTJ层114和下电极层112可以使用掩模结构132和间隔物134a作为蚀刻掩模被顺序地蚀刻。在一实现方式中，第一绝缘夹层102的上表面可以被过蚀刻。
中间电极层116、MTJ层114、下电极层112和第一绝缘夹层102的蚀刻工艺可以与参照图8至9所示的工艺基本相同。
因此，包括下电极112a、MTJ结构136和中间电极116a的第一结构137可以在下电极接触110上形成。上电极118a可以形成在第一结构137上。间隔物134a可以形成在上电极118a的侧壁上，并且第一盖层图案120a可以形成在上电极118a的上表面上。
参照图15，第二盖层138可以在第一结构137、间隔物134a、第一盖层图案120a和第一绝缘夹层102上形成。用于形成第二盖层138的工艺可以与参照图10所示的工艺基本相同。第二绝缘夹层140可以在第二盖层138上形成。
再次参照图12，第二绝缘夹层140、第二盖层138和第一盖层图案120a可以被蚀刻，以形成暴露上电极118a的上表面的通路孔。通路接触142可以被形成以填充该通路孔。用于形成通路接触142的工艺可以与参照图11所示的工艺基本相同。
图16至19示出根据示例实施方式的制造MRAM器件的方法中的阶段的剖视图。
参照图16，首先，可以执行与参照图2所示的工艺基本相同或相似的工艺，以形成第一绝缘夹层102和延伸穿过第一绝缘夹层102的下电极接触110。
下电极层112、MTJ层114和中间电极层116可以在第一绝缘夹层102和下电极接触110上顺序地形成。上电极层118、第一硬掩模层150、粘附层124和模制层126可以在中间电极层116上顺序地形成。
下电极层112、MTJ层114和中间电极层116可以分别与参照图3所示的下电极层、MTJ层和中间电极层基本相同。
上电极层118和第一硬掩模层150可以彼此直接接触。例如，上电极层118与第一硬掩模层150之间可以不形成第一盖层。第一硬掩模层150可以包括与上电极层118的材料不同的材料。在一实现方式中，第一硬掩模层150可以包括例如钽、钛等的金属和/或例如钨氮化物、钽氮化物、钛氮化物等的金属氮化物。在一实现方式中，第一硬掩模层150可以包括与中间电极层116的金属或金属氮化物基本相同的金属或金属氮化物。在一实现方式中，第一硬掩模层150可以包括与中间电极层116的金属或金属氮化物不同的金属或金属氮化物。
参照图17，可以执行与参照图4和5所示的工艺基本相同或相似的工艺，以在粘附层124上形成第二硬掩模130。
粘附层124、第一硬掩模层150和上电极层118可以使用第二硬掩模130作为蚀刻掩模被各向异性地蚀刻，以形成包括顺序地堆叠在中间电极层116上的上电极118a、第一硬掩模150a、粘附层图案124a和第二硬掩模130的掩模结构132a。
间隔物层可以在掩模结构132a和中间电极层116上形成。间隔物层可以被各向异性地蚀刻，以在掩模结构132a的侧壁上形成间隔物134a。
间隔物134a可以包括具有比上电极118a的电阻高的电阻的材料。
在一实现方式中，间隔物134a可以包括例如钽、钛等的金属和/或例如钨氮化物、钽氮化物等的金属氮化物。在这种情况下，可以通过后续工艺制造图12所示的MRAM。
在一实现方式中，间隔物134a可以包括绝缘材料。在这种情况下，可以通过后续工艺制造图1所示的MRAM。
参照图18，中间电极层116、MTJ层114和下电极层112可以使用掩模结构132a和间隔物134a作为蚀刻掩模被顺序地蚀刻。而且，第一绝缘夹层102的上表面可以被过蚀刻。
因此，包括下电极112a、MTJ结构136和中间电极116a的第一结构137可以在下电极接触110上形成。在蚀刻工艺之后，第二硬掩模130和粘附层图案124a可以被去除。在一实现方式中，第一硬掩模可以部分地留在上电极上。第一硬掩模150a可以用作覆盖上电极118a的上表面的第一盖层图案。也就是，第一硬掩摸150a也可以被称为第一盖层图案150a。
例如，间隔物134a可以形成在上电极118a的侧壁上，并且第一盖层图案150a可以形成在上电极118a的上表面上。
参照图19，第二盖层138可以在第一结构137、间隔物134a、第一盖层图案150a和第一绝缘夹层102上形成。第二绝缘夹层140可以在第二盖层138上形成。
第二盖层138和第二绝缘夹层140可以通过与参照图10所示的工艺基本相同的工艺形成。
第二绝缘夹层140、第二盖层138和第一盖层图案150a可以被蚀刻，以形成暴露上电极118a的上表面的通路孔。通路接触142(参照图12或图1)可以被形成以填充该通路孔。
如上所述，可以制造图12或图1所示的MRAM。
图20至23示出根据示例实施方式的制造MRAM器件的方法中的阶段的剖视图。
参照图20，首先，可以执行与参照图2所示的工艺基本相同或相似的工艺，以形成第一绝缘夹层102和延伸穿过第一绝缘夹层102的下电极接触110。
下电极层112、MTJ层114和中间电极层116可以在第一绝缘夹层102和下电极接触110上顺序地形成。上电极层118、第一盖层119、第一硬掩模层122、粘附层124和模制层126可以在中间电极层116上顺序地形成。
下电极层112、MTJ层114和中间电极层116可以分别与参照图3所示的下电极层、MTJ层和中间电极层基本相同。上电极层118、粘附层124、第一硬掩模层122和模制层126可以分别与参照图3所示的上电极层、粘附层、第一硬掩模层和模制层基本相同。
第一盖层119可以由具有比上电极层118的电阻高的电阻的导电材料形成。第一盖层119可以包括例如钽、钛等的金属和/或例如钨氮化物、钽氮化物等的金属氮化物。
在一实现方式中，第一盖层119可以包括与中间电极层116的金属或金属氮化物基本相同的金属或金属氮化物。在一实现方式中，第一盖层119可以包括与中间电极层116的金属或金属氮化物不同的金属或金属氮化物。
参照图21，通过执行与参照图4和5所示的工艺基本相同的工艺，第二硬掩模130可以在粘附层124上形成。
粘附层124、第一硬掩模层122、第一盖层119和上电极层118可以使用第二硬掩模130作为蚀刻掩模被各向异性地蚀刻，以形成包括顺序地堆叠在中间电极层116上的上电极118a、第一盖层图案119a、第一硬掩模122a、粘附层图案124a和第二硬掩模130的掩模结构132b。
间隔物层可以在掩模结构132b和中间电极层116上形成。间隔物层可以被各向异性地蚀刻，以在掩模结构132b的侧壁上形成间隔物134a。
间隔物134a可以由具有比上电极118a的电阻高的电阻的导电材料形成。在一实现方式中，间隔物134a可以包括例如钽、钛等的金属和/或例如钨氮化物、钽氮化物等的金属氮化物。
在一实现方式中，间隔物134a可以包括与第一盖层119的金属或金属氮化物基本相同的金属或金属氮化物。在一实现方式中，第一盖层、中间电极层和间隔物中的至少一个可以包括不同的金属或金属氮化物。
参照图22，中间电极层116、MTJ层114和下电极层112可以使用掩模结构132b和间隔物134a作为蚀刻掩模被顺序地蚀刻。而且，第一绝缘夹层102的上表面可以被过蚀刻。
中间电极层116、MTJ层114、下电极层112和第一绝缘夹层102的蚀刻工艺可以与参照图8至9所示的工艺基本相同。
因此，包括下电极112a、MTJ结构136和中间电极116a的第一结构137可以在下电极接触110上形成。上电极118a可以形成在第一结构137上。包括金属或金属氮化物的间隔物134a可以形成在上电极118a的侧壁上，并且包括金属或金属氮化物的第一盖层图案119a可以形成在上电极118a的上表面上。
参照图23，第二盖层138可以在第一结构137、间隔物134a、第一盖层图案119a和第一绝缘夹层102上形成。第二绝缘夹层140可以在第二盖层138上形成。
第二绝缘夹层140、第二盖层138和第一盖层图案119a可以被蚀刻，以形成暴露上电极118a的上表面的通路孔。通路接触142(参照图12)可以被形成以填充该通路孔。
如上所述，可以制造图12所示的MRAM器件。
图24至28示出根据示例实施方式的制造MRAM器件的方法中的阶段的剖视图。
MRAM器件可以包括例如晶体管、布线等的下部元件。
参照图24，隔离层202可以在衬底200上形成，因而有源区和场区可以被限定在衬底200中。隔离层202可以通过浅沟槽隔离(STI)工艺形成。多个有源区可以彼此间隔开，并且可以规则地布置。
多个晶体管216可以在衬底200上形成。
在一实现方式中，掩模可以在衬底200上形成。衬底200可以使用该掩模被蚀刻，以形成在第一方向上(例如纵向地)延伸的多个沟槽204。在一实现方式中，每个有源区上可以包括两个沟槽204。栅极结构可以被形成以填充每个沟槽204，并且栅极结构可以包括顺序堆叠的栅极绝缘图案206、栅电极208和硬掩模210。杂质可以被掺杂到有源区的与栅极结构相邻的部分中，以形成源极区212和漏极区214。源极区212可以被共用于相邻的两个晶体管。因此，衬底200上可以形成掩埋栅极型晶体管。
参照图25，第一下绝缘夹层230a可以在衬底200上形成。第一下绝缘夹层230a可以被部分地蚀刻，以形成暴露源极区212的第一开口。第一导电层可以被形成以填充第一开口，并且第一导电层可以被平坦化以形成接触源极区212的源极线232。
第二下绝缘夹层230b可以在第一下绝缘夹层230a和源极线232上形成。
暴露漏极区214的第二开口可以穿过第一下绝缘夹层230a和第二下绝缘夹层230b形成。第二导电层可以被形成以填充第二开口，并且第二导电层可以被平坦化以形成接触漏极区214的接触插塞234。
参照图26，第三下绝缘夹层238可以在第二下绝缘夹层230b上形成。第一布线结构236可以穿过第三下绝缘夹层238形成在接触插塞234上。蚀刻停止层240可以在第三下绝缘夹层238和第一布线结构236上形成。
第三下绝缘夹层238可以通过CVD工艺、ALD工艺或旋涂工艺形成。
第一布线结构236可以包括阻挡层236a和金属图案236b。
在一实现方式中，第一布线结构236可以通过双镶嵌工艺或单镶嵌工艺形成。在这种情况下，金属图案236b可以包括例如铜。在一实现方式中，第一布线结构236可以通过光刻工艺形成。在这种情况下，金属图案236b可以包括例如钨、铝等。
在一实现方式中，蚀刻停止层240可以通过CVD工艺或ALD工艺由例如硅氮化物或硅氮氧化物形成。
参照图27，图1或图12所示的结构可以在蚀刻停止层和第一布线结构上形成。
在一实现方式中，可以执行与参照图1至11所示的工艺基本相同或相似的工艺，以在蚀刻停止层240和第一布线结构236上形成图1所示的结构。在一实现方式中，可以执行与参照图13至15、图16至19或图20至23所示的工艺基本相同或相似的工艺，以在蚀刻停止层240和第一布线结构236上形成图12所示的结构。
例如，第一绝缘夹层102可以在蚀刻停止层240上形成。延伸穿过第一绝缘夹层102和蚀刻停止层240的下电极接触110可以在第一布线结构236上形成。
包括下电极112a、MTJ结构136和中间电极116a的第一结构137可以在下电极接触110上形成。上电极118a可以在第一结构137上形成。间隔物134可以在上电极118a的侧壁上形成，并且第一盖层图案120a可以在上电极118a的上表面上形成。第二绝缘夹层140可以在第二盖层138上形成，并且延伸穿过第二绝缘夹层140的通路接触142可以在上电极118a上形成。
参照图28，位线250可以在第二绝缘夹层140和通路接触142上形成。
例如，第三绝缘夹层可以在第二绝缘夹层140上形成。第三绝缘夹层可以被蚀刻以形成用于形成位线250的沟槽。位线250可以被形成以填充该沟槽。位线250可以通过在该沟槽的内壁上形成阻挡层、在阻挡层上形成金属层以填充该沟槽、以及平坦化金属层和阻挡层而形成。位线250可以包括阻挡图案250a和金属图案250b。位线250可以通过通路接触142与上电极118a电连接。
然后，第三绝缘夹层和位线250上可以进一步形成上绝缘夹层。
根据示例实施方式的MRAM器件可以用于诸如移动设备、存储卡和计算机的电子产品中包括的存储器件中。
本领域中传统的是，实施方式在功能块、单元和/或模块方面被描述并在附图中示出。本领域技术人员将理解，这些块、单元和/或模块通过可使用基于半导体的制造技术或其它制造技术形成的电子(或光学)电路(诸如逻辑电路、分立部件、微处理器、硬连线电路、存储元件、布线连接等)物理地实现。在块、单元和/或模块通过微处理器或类似物实现的情况下，它们可以使用软件(例如微代码)进行编程以执行这里讨论的各种功能，并且可以可选地由固件和/或软件驱动。或者，每个块、单元和/或模块可以由专用硬件实现，或者作为执行某些功能的专用硬件和执行其它功能的处理器(例如一个或更多个被编程的微处理器和相关电路)的组合实现。而且，实施方式的每个块、单元和/或模块可以被物理地分成两个或更多个交互且分立的块、单元和/或模块而不脱离在此的范围。此外，实施方式的块、单元和/或模块可以被物理地组合成更复杂的块、单元和/或模块而不脱离在此的范围。
通过总结和回顾，在物理蚀刻工艺期间，MTJ层中的导电层也会被蚀刻，因而被蚀刻的导电层的元素可再沉积于MTJ结构的侧壁上，这会产生电短路。
实施方式可以提供制造具有改善特性的MRAM器件的方法。
在根据示例实施方式的MRAM器件中，可以减少或防止归因于导电副产物的再沉积的电短路。因此，MRAM器件可以具有良好的特性。
这里已经公开了示例实施方式，并且虽然采用了特定术语，但是它们将仅在一般和描述性的意义上被使用和解释，而非出于限制的目的。在一些情形下，在本申请的提交时对本领域普通技术人员将明显的是，结合特定实施方式描述的特征、特性和/或元件可以单独使用，或者与结合其它实施方式描述的特征、特性和/或元件组合使用，除非另有明确指示。因此，本领域技术人员将理解，可以进行形式和细节上的各种改变而不背离如所附权利要求中阐明的本发明的精神和范围。
2017年9月20日在韩国知识产权局(KIPO)提交的题为“制造磁阻随机存取存储器件的方法”的第10-2017-0121447号韩国专利申请通过引用全文合并于此。

Claims (20)

1.一种制造磁阻随机存取存储器件的方法，所述方法包括：
在衬底上形成第一绝缘夹层和下电极接触，使得所述下电极接触延伸穿过所述第一绝缘夹层；
在所述第一绝缘夹层和所述下电极接触上顺序地形成下电极层、磁隧道结层、上电极层和第一硬掩模层；
在所述第一硬掩模层上形成第二硬掩模；
使用所述第二硬掩模作为蚀刻掩模蚀刻所述第一硬掩模层和所述上电极层，以分别形成第一硬掩模和上电极；
在所述上电极的侧壁、所述第一硬掩模的侧壁和所述第二硬掩模的侧壁上形成间隔物；以及
使用所述第一硬掩模、所述第二硬掩模和所述间隔物作为蚀刻掩模蚀刻所述磁隧道结层和所述下电极层，以在所述下电极接触上形成包括下电极和磁隧道结图案的结构，
其中，在蚀刻所述磁隧道结层和所述下电极层之后，至少一个层留在所述上电极上。
2.如权利要求1所述的方法，还包括在所述上电极层与所述第一硬掩模层之间形成第一盖层。
3.如权利要求2所述的方法，其中：
所述第一盖层包括绝缘材料、金属或金属氮化物，以及
所述第一盖层具有比所述上电极层的电阻高的电阻。
4.如权利要求2所述的方法，其中所述第一盖层包括硅氧化物、钽、钛、钽氮化物或钛氮化物。
5.如权利要求2所述的方法，其中所述上电极层包括与所述第一硬掩模层的金属基本相同的金属。
6.如权利要求2所述的方法，其中使用所述第一硬掩模和所述第二硬掩模以及所述间隔物作为所述蚀刻掩模蚀刻所述磁隧道结层和所述下电极层包括去除所述第一硬掩模和所述第二硬掩模以及在所述上电极上形成第一盖层图案。
7.如权利要求1所述的方法，其中：
所述上电极层包括与所述第一硬掩模层的金属不同的金属，以及
所述第一硬掩模层具有比所述上电极层的电阻高的电阻。
8.如权利要求7所述的方法，其中：
所述上电极层包括钨，以及
所述第一硬掩模层包括钽、钛、钽氮化物或钛氮化物。
9.如权利要求7所述的方法，其中使用所述第一硬掩模、所述第二硬掩模和所述间隔物作为所述蚀刻掩模蚀刻所述磁隧道结层和所述下电极层包括去除所述第二硬掩模使得所述第一硬掩模留在所述上电极上。
10.如权利要求1所述的方法，其中：
所述间隔物包括绝缘材料、金属或金属氮化物，以及
所述间隔物具有比所述上电极层的电阻高的电阻。
11.如权利要求10所述的方法，其中所述间隔物包括硅氧化物、钽、钛、钽氮化物或钛氮化物。
12.如权利要求1所述的方法，其中蚀刻所述第一硬掩模层和所述上电极层以分别形成所述第一硬掩模和所述上电极包括形成多个上电极，以及
其中所述方法还包括：
在所述间隔物、所述结构、所述第一绝缘夹层和留在所述多个上电极的每个上的所述至少一个层上形成第二盖层；
在所述第二盖层上形成第二绝缘夹层，以填充所述多个上电极之间的间隙；以及
在所述多个上电极的每个上形成通路接触，使得所述通路接触延伸穿过所述第二绝缘夹层。
13.如权利要求12所述的方法，其中：
所述第二盖层直接接触所述间隔物、所述结构和所述第一绝缘夹层，以及
所述第二盖层不直接接触所述多个上电极。
14.如权利要求12所述的方法，其中所述第二盖层包括硅氮化物。
15.一种制造磁阻随机存取存储器件的方法，所述方法包括：
在衬底上形成第一绝缘夹层和下电极接触，使得所述下电极接触延伸穿过所述第一绝缘夹层；
在所述第一绝缘夹层和所述下电极接触上顺序地形成下电极层、磁隧道结层、上电极层、第一盖层和第一硬掩模层；
在所述第一硬掩模层上形成第二硬掩模；
使用所述第二硬掩模作为蚀刻掩模蚀刻所述第一硬掩模层、所述第一盖层和所述上电极层，以分别形成第一硬掩模、第一盖层图案和上电极；
在所述上电极的侧壁、所述第一盖层图案的侧壁以及所述第一硬掩模和所述第二硬掩模的侧壁上形成间隔物；以及
使用所述第一硬掩模、所述第二硬掩模和所述间隔物作为蚀刻掩模蚀刻所述磁隧道结层和所述下电极层，以在所述下电极接触上形成包括下电极和磁隧道结图案的结构，
其中，在蚀刻所述磁隧道结层和所述下电极层之后，所述第一盖层图案留在所述上电极上。
16.如权利要求15所述的方法，其中：
所述第一盖层和所述间隔物的每个包括绝缘材料、金属或金属氮化物，以及
所述第一盖层和所述间隔物的每个具有比所述上电极层的电阻高的电阻。
17.如权利要求15所述的方法，其中所述上电极层包括与所述第一硬掩模层的金属不同的金属。
18.一种制造磁阻随机存取存储器件的方法，所述方法包括：
在衬底上形成第一绝缘夹层和下电极接触，使得所述下电极接触延伸穿过所述第一绝缘夹层；
在所述第一绝缘夹层和所述下电极接触上顺序地形成下电极层、磁隧道结层、上电极层和第一硬掩模层，使得所述第一硬掩模层包括与所述上电极层的金属不同的金属；
在所述第一硬掩模层上形成第二硬掩模；
使用所述第二硬掩模作为蚀刻掩模蚀刻所述第一硬掩模层和所述上电极层，以分别形成第一硬掩模和上电极；
在所述上电极的侧壁以及所述第一硬掩模和所述第二硬掩模的侧壁上形成间隔物；以及
使用所述第一硬掩模、所述第二硬掩模和所述间隔物作为蚀刻掩模蚀刻所述磁隧道结层和所述下电极层，以在所述下电极接触上形成包括下电极和磁隧道结图案的结构，
其中，在蚀刻所述磁隧道结层和所述下电极层之后，所述第一硬掩模留在所述上电极上。
19.如权利要求18所述的方法，其中：
所述第一硬掩模包括金属或金属氮化物，以及
所述第一硬掩模具有比所述上电极层的电阻高的电阻。
20.如权利要求18所述的方法，其中：
所述间隔物包括绝缘材料、金属或金属氮化物，以及
所述间隔物具有比所述上电极层的电阻高的电阻。
CN201811092070.9A 2017-09-20 2018-09-19 制造磁阻随机存取存储器件的方法 Active CN109524542B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170121447A KR102368033B1 (ko) 2017-09-20 2017-09-20 자기 저항 메모리 소자의 제조 방법
KR10-2017-0121447 2017-09-20

Publications (2)

Publication Number Publication Date
CN109524542A true CN109524542A (zh) 2019-03-26
CN109524542B CN109524542B (zh) 2023-10-24

Family

ID=65719462

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811092070.9A Active CN109524542B (zh) 2017-09-20 2018-09-19 制造磁阻随机存取存储器件的方法

Country Status (3)

Country Link
US (1) US10529919B2 (zh)
KR (1) KR102368033B1 (zh)
CN (1) CN109524542B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111969103A (zh) * 2019-05-20 2020-11-20 联华电子股份有限公司 半导体元件及其制作方法
CN112331762A (zh) * 2019-08-05 2021-02-05 台湾积体电路制造股份有限公司 集成芯片及其形成方法
CN113380851A (zh) * 2020-05-29 2021-09-10 台湾积体电路制造股份有限公司 Mtj存储器器件及其形成方法和形成存储器器件的方法
WO2022252918A1 (en) * 2021-06-02 2022-12-08 International Business Machines Corporation Magnetic tunnel junction device with air gap

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10796833B2 (en) * 2018-09-25 2020-10-06 International Business Machines Corporation Magnetic tunnel junction with low series resistance
US11563167B2 (en) * 2018-09-26 2023-01-24 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for an MRAM device with a multi-layer top electrode
CN110970550B (zh) * 2018-09-28 2023-06-23 联华电子股份有限公司 磁阻元件及其制作方法
US10991876B2 (en) * 2018-10-31 2021-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods to improve magnetic tunnel junction memory cells by treating native oxide
US11056643B2 (en) 2019-01-03 2021-07-06 International Business Machines Corporation Magnetic tunnel junction (MTJ) hard mask encapsulation to prevent redeposition
US10770652B2 (en) * 2019-01-03 2020-09-08 International Business Machines Corporation Magnetic tunnel junction (MTJ) bilayer hard mask to prevent redeposition
US11195993B2 (en) * 2019-09-16 2021-12-07 International Business Machines Corporation Encapsulation topography-assisted self-aligned MRAM top contact
US11410714B2 (en) 2019-09-16 2022-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetoresistive memory device and manufacturing method thereof
US11283009B2 (en) * 2019-09-26 2022-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing memory device having protection spacer
US11374167B2 (en) * 2020-03-05 2022-06-28 International Business Machines Corporation Reducing parasitic bottom electrode resistance of embedded MRAM
US20220216396A1 (en) * 2021-01-04 2022-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and manufacturing method thereof
CN115249726A (zh) * 2021-04-25 2022-10-28 联华电子股份有限公司 半导体存储器元件及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160079518A1 (en) * 2014-09-15 2016-03-17 Ung-hwan Pi Magnetic memory device
CN105977376A (zh) * 2015-03-12 2016-09-28 台湾积体电路制造股份有限公司 用于改进型磁阻式随机存取存储器工艺的垂直磁性隧道结
CN106549102A (zh) * 2015-09-18 2017-03-29 台湾积体电路制造股份有限公司 磁阻式随机存取存储器单元及其制造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5013494B2 (ja) 2001-04-06 2012-08-29 ルネサスエレクトロニクス株式会社 磁性メモリの製造方法
US9136463B2 (en) 2007-11-20 2015-09-15 Qualcomm Incorporated Method of forming a magnetic tunnel junction structure
KR101527533B1 (ko) 2009-01-09 2015-06-10 삼성전자주식회사 자기 메모리 소자의 형성방법
KR101073132B1 (ko) 2009-07-02 2011-10-12 주식회사 하이닉스반도체 자기터널접합 장치 제조방법
US8158445B2 (en) * 2009-11-11 2012-04-17 Samsung Electronics Co., Ltd. Methods of forming pattern structures and methods of manufacturing semiconductor devices using the same
KR101884201B1 (ko) * 2011-06-07 2018-08-01 삼성전자주식회사 자성 패턴 형성 방법 및 이를 이용한 자기 메모리 소자의 제조 방법
US8536063B2 (en) 2011-08-30 2013-09-17 Avalanche Technology Inc. MRAM etching processes
KR20130038603A (ko) 2011-10-10 2013-04-18 삼성전자주식회사 자기 메모리 소자의 제조 방법
US9129690B2 (en) 2012-07-20 2015-09-08 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having improved characteristics
US9595661B2 (en) 2013-07-18 2017-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive random access memory structure and method of forming the same
KR102025256B1 (ko) 2013-07-25 2019-09-26 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR20150075602A (ko) * 2013-12-26 2015-07-06 삼성전자주식회사 자기 저항 메모리 장치 및 그 제조 방법
US9779794B2 (en) 2014-03-26 2017-10-03 Intel Corporation Techniques for forming spin-transfer torque memory (STTM) elements having annular contacts
US9269893B2 (en) 2014-04-02 2016-02-23 Qualcomm Incorporated Replacement conductive hard mask for multi-step magnetic tunnel junction (MTJ) etch
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
KR102259870B1 (ko) 2014-07-30 2021-06-04 삼성전자주식회사 자기 메모리 장치 및 그의 형성방법
KR102287755B1 (ko) * 2014-11-18 2021-08-09 삼성전자주식회사 자기 저항 메모리 소자를 형성하는 방법
US9559294B2 (en) 2015-01-29 2017-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned magnetoresistive random-access memory (MRAM) structure for process damage minimization
US9806252B2 (en) 2015-04-20 2017-10-31 Lam Research Corporation Dry plasma etch method to pattern MRAM stack
US20170069832A1 (en) 2015-09-03 2017-03-09 Yong-Jae Kim Magnetoresistive memory devices and methods of manufacturing the same
KR102409755B1 (ko) * 2015-09-30 2022-06-16 삼성전자주식회사 자기 저항 메모리 소자 및 그 제조 방법
KR102395997B1 (ko) * 2015-09-30 2022-05-10 삼성전자주식회사 자기 저항 메모리 소자 및 그 제조 방법
KR20170082732A (ko) * 2016-01-07 2017-07-17 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102468257B1 (ko) * 2016-08-08 2022-11-18 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR102356356B1 (ko) * 2017-05-31 2022-01-28 에스케이하이닉스 주식회사 세정 조성물 및 이를 이용하는 전자 장치의 제조방법
US10283700B2 (en) * 2017-06-20 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structure with magnetic tunnel junction (MTJ) cell

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160079518A1 (en) * 2014-09-15 2016-03-17 Ung-hwan Pi Magnetic memory device
CN105977376A (zh) * 2015-03-12 2016-09-28 台湾积体电路制造股份有限公司 用于改进型磁阻式随机存取存储器工艺的垂直磁性隧道结
CN106549102A (zh) * 2015-09-18 2017-03-29 台湾积体电路制造股份有限公司 磁阻式随机存取存储器单元及其制造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111969103A (zh) * 2019-05-20 2020-11-20 联华电子股份有限公司 半导体元件及其制作方法
CN111969103B (zh) * 2019-05-20 2023-10-10 联华电子股份有限公司 半导体元件及其制作方法
US11849648B2 (en) 2019-05-20 2023-12-19 United Microelectronics Corp. Semiconductor device and method for fabricating the same
US11957064B2 (en) 2019-05-20 2024-04-09 United Microelectronics Corp. Semiconductor device and method for fabricating the same
CN112331762A (zh) * 2019-08-05 2021-02-05 台湾积体电路制造股份有限公司 集成芯片及其形成方法
CN113380851A (zh) * 2020-05-29 2021-09-10 台湾积体电路制造股份有限公司 Mtj存储器器件及其形成方法和形成存储器器件的方法
WO2022252918A1 (en) * 2021-06-02 2022-12-08 International Business Machines Corporation Magnetic tunnel junction device with air gap
US11937512B2 (en) 2021-06-02 2024-03-19 International Business Machines Corporation Magnetic tunnel junction device with air gap

Also Published As

Publication number Publication date
US10529919B2 (en) 2020-01-07
KR102368033B1 (ko) 2022-02-25
CN109524542B (zh) 2023-10-24
KR20190032957A (ko) 2019-03-28
US20190088864A1 (en) 2019-03-21

Similar Documents

Publication Publication Date Title
CN109524542A (zh) 制造磁阻随机存取存储器件的方法
KR102575405B1 (ko) 자기 저항 메모리 소자 및 그 제조 방법
US20180040813A1 (en) Magnetoresistive random access memory device and method of manufacturing the same
KR102482372B1 (ko) 자기 저항 메모리 소자 및 그 제조 방법
US10164173B2 (en) Magnetic random access memory devices and methods of manufacturing the same
US20210226119A1 (en) Magnetoresistive random access memory
CN109802032A (zh) 半导体结构与制造方法
US20210143324A1 (en) Semiconductor device and method for fabricating the same
US20210151502A1 (en) Magnetoresistive random access memory device and embedded device
KR20100076556A (ko) 자기터널접합 장치 제조방법
US11004900B2 (en) Magnetoresistive random access memory device and method of manufacturing the same
US20240196756A1 (en) Semiconductor device and method for fabricating the same
US11417833B2 (en) Method of manufacturing magnetoresistive random access memory device
KR102482371B1 (ko) Mtj 구조물 및 이를 포함하는 자기 저항 메모리 장치
US10109676B2 (en) MTJ structures including magnetism induction pattern and magnetoresistive random access memory devices including the same
US11864468B2 (en) Magnetoresistive random access memory
US20230337551A1 (en) Semiconductor device and method for fabricating the same
US11716860B2 (en) Semiconductor device and method for fabricating the same
US20220393103A1 (en) Magnetoresistance random access memory device and method for fabricating the same
US20230200258A1 (en) Semiconductor device and method for fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant