CN113380851A - Mtj存储器器件及其形成方法和形成存储器器件的方法 - Google Patents

Mtj存储器器件及其形成方法和形成存储器器件的方法 Download PDF

Info

Publication number
CN113380851A
CN113380851A CN202110594773.7A CN202110594773A CN113380851A CN 113380851 A CN113380851 A CN 113380851A CN 202110594773 A CN202110594773 A CN 202110594773A CN 113380851 A CN113380851 A CN 113380851A
Authority
CN
China
Prior art keywords
layer
etch mask
metal
array
metal etch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110594773.7A
Other languages
English (en)
Inventor
尹煜峰
彭泰彦
张安胜
蔡瀚霆
傅强
林仲德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113380851A publication Critical patent/CN113380851A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

在衬底上方形成磁性隧道结(MTJ)存储器单元和金属蚀刻掩模部分。在金属蚀刻掩模部分上方沉积至少一个介电蚀刻停止层，并且在至少一个介电蚀刻停止层上方沉积通孔级介电层。可以穿过通孔级介电层蚀刻通孔腔，并且至少一个介电蚀刻停止层的顶面物理暴露。可以通过去除至少一个介电蚀刻停止层和金属蚀刻掩模部分的部分来垂直延伸通孔腔。直接在顶部电极的位于通孔腔中的顶面上形成接触通孔结构，以提供至顶部电极的低电阻接触件。本申请的实施例还涉及MTJ存储器器件及其形成方法和形成存储器器件的方法。

Description

MTJ存储器器件及其形成方法和形成存储器器件的方法
技术领域
本申请的实施例涉及MTJ存储器器件及其形成方法和形成存储器器件的方法。
背景技术
磁性隧道结(MTJ)器件由通过薄绝缘层或介电层分隔开的两层铁磁材料组成。通过提供足够薄(通常几纳米)的绝缘层或介电层，电子可以从一个铁磁层通过绝缘/介电层隧穿至另一铁磁层中。铁磁层的两个磁化的方向可以由外部磁场单独控制。如果磁化平行取向，则电子将隧穿绝缘/介电层。如果磁化反向(反平行)取向，则电子将不隧穿绝缘/介电层。因此，这种结器件可以在电阻的两种状态之间切换，一种具有低电阻，另一种具有非常高的电阻。这两种状态允许MTJ器件用作存储器单元。后段制程级中的MTJ存储器单元的电极可以通过金属互连结构电连接至前段制程级驱动电路。
发明内容
本申请的一些实施例提供了一种形成磁性隧道结存储器器件的方法，包括：在衬底上方形成磁性隧道结(MTJ)存储器单元和金属蚀刻掩模部分，其中，所述磁性隧道结存储器单元包括底部电极、磁性隧道结结构和顶部电极，并且所述金属蚀刻掩模部分位于所述顶部电极上面；在所述金属蚀刻掩模部分上方形成至少一个介电蚀刻停止层；在所述至少一个介电蚀刻停止层上方形成通孔级介电层；穿过所述通孔级介电层形成通孔腔，其中，所述至少一个介电蚀刻停止层的顶面物理暴露；通过去除所述至少一个介电蚀刻停止层和金属蚀刻掩模部分的部分来垂直延伸所述通孔腔；以及直接在所述通孔腔中的所述顶部电极的顶面上形成接触通孔结构。
本申请的另一些实施例提供了一种形成存储器器件的方法，包括：在衬底上方沉积包括底部电极材料层、存储器材料层、顶部电极材料层和金属蚀刻掩模材料层的层堆叠件；将所述层堆叠件图案化为存储器单元阵列和金属蚀刻掩模部分阵列，其中，所述存储器单元的每个包括底部电极、存储器材料堆叠件和顶部电极，并且所述金属蚀刻掩模部分的每个是所述金属蚀刻掩模材料层的位于所述存储器单元的相应一个上面的图案化部分；在所述金属蚀刻掩模部分阵列上方沉积通孔级介电层；通过所述通孔级介电层蚀刻通孔腔阵列，其中，所述金属蚀刻掩模部分的顶面在所述通孔腔阵列下面物理暴露；去除所述金属蚀刻掩模部分阵列，其中，所述顶部电极的顶面在所述通孔腔阵列下面物理暴露；以及在所述顶部电极的位于所述通孔腔阵列中的顶面上形成接触通孔结构阵列。
本申请的又一些实施例提供了一种磁性隧道结存储器器件，包括：磁性隧道结(MTJ)存储器单元阵列，位于衬底上方；介电间隔件阵列，其中，选自所述介电间隔件阵列的每个介电间隔件横向围绕并且接触所述磁性隧道结存储器单元的相应一个磁性隧道结存储器单元的侧壁，并且在包括所述磁性隧道结存储器单元的最顶面的水平面之上突出；存储器级介电层，嵌入所述介电间隔件阵列和所述磁性隧道结存储器单元阵列；通孔级介电层，位于所述存储器级介电层上面；以及接触通孔结构阵列，嵌入在所述通孔级介电层内，其中，所述接触通孔结构的每个包括嵌入在所述通孔级介电层内的上部以及接触所述介电间隔件的相应一个介电间隔件的侧壁和所述磁性隧道结存储器单元的相应一个磁性隧道结存储器单元的顶部电极的向下突出部分。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1是根据本发明的实施例的在形成互补金属氧化物半导体(CMOS)晶体管和形成在介电材料层中的金属互连结构之后的示例性结构的垂直截面图。
图2是根据本发明的实施例的在形成连接通孔结构阵列之后的示例性结构的垂直截面图。
图3是根据本发明的实施例的在形成底部电极材料层、非磁性金属缓冲层、合成反铁磁体层、非磁性隧道阻挡层、自由磁化层、顶部电极材料层和金属蚀刻掩模材料层之后的示例性结构的垂直截面图。
图4是根据本发明的实施例的在将金属蚀刻掩模材料层图案化为金属蚀刻掩模部分之后的示例性结构的垂直截面图。
图5是根据本发明的实施例的在形成存储器单元阵列和金属蚀刻停止部分阵列之后的示例性结构的垂直截面图。
图6是根据本发明的实施例的在形成内部介电间隔件部分阵列之后的示例性结构的垂直截面图。
图7是根据本发明的实施例的在形成外部介电间隔件部分阵列之后的示例性结构的垂直截面图。
图8是根据本发明的实施例的在形成存储器级介电层之后的示例性结构的垂直截面图。
图9是根据本发明的实施例的在形成介电蚀刻停止层和通孔级介电层之后的示例性结构的垂直截面图。
图10是根据本发明的实施例的在沉积并且图案化通孔级金属蚀刻掩模层之后的示例性结构的垂直截面图。
图11是根据本发明的实施例的在形成通孔腔阵列之后的示例性结构的垂直截面图。
图12是根据本发明的实施例的在蚀刻穿过第二介电蚀刻停止层的物理暴露部分之后的示例性结构的垂直截面图。
图13是根据本发明的实施例的在蚀刻穿过第一介电蚀刻停止层的物理暴露部分之后的示例性结构的垂直截面图。
图14是根据本发明的实施例的在去除金属蚀刻掩模部分之后的示例性结构的垂直截面图。
图15是根据本发明的实施例的在通孔腔中和上方沉积金属阻挡层和金属填充材料层之后的示例性结构的垂直截面图。
图16是根据本发明的实施例的在形成接触通孔结构阵列之后的示例性结构的垂直截面图。
图17A是根据本发明的实施例的在形成线级介电层和金属线结构之后的示例性结构的垂直截面图。
图17B是沿垂直于图17A的垂直截面图的平面的垂直方向的图17A的示例性结构的另一垂直截面图。
图18是根据本发明的实施例的在物理暴露金属蚀刻掩模部分的在通孔腔阵列下面的顶面之后的示例性结构的第一可选实施例的垂直截面图。
图19是根据本发明的实施例的在去除金属蚀刻掩模部分之后的示例性结构的第一可选实施例的垂直截面图。
图20是根据本发明的实施例的在形成线级介电层和金属线结构之后的示例性结构的第一可选实施例的垂直截面图。
图21是根据本发明的实施例的在物理暴露金属蚀刻掩模部分的在通孔腔阵列下面的顶面之后的示例性结构的第二可选实施例的垂直截面图。
图22是根据本发明的实施例的在形成线级介电层和金属线结构之后的示例性结构的第二可选实施例的垂直截面图。
图23是示出本发明的方法的一般处理步骤的第一流程图。
图24是示出本发明的方法的一般处理步骤的第二流程图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
此外，为了便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。器件可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
诸如磁性隧道结存储器单元的一些类型的半导体存储器单元使用包括抗蚀刻金属材料(诸如金属氮化物材料)的顶部电极。这种抗蚀刻金属材料趋于具有高电阻率并且增加至存储器单元的接触电阻。通常，本发明的结构和方法可以用于形成存储器单元和/或存储器单元阵列。具体地，本发明的结构和方法可以用于形成磁性隧道结存储器单元和/或磁性隧道结存储器单元阵列。虽然使用包括磁性隧道结存储器单元的示例性结构描述了本发明，但是本发明的方法可以用于形成包括构成存储器单元的图案化材料部分的垂直堆叠件并且包含顶部电极的任何存储器单元或任何存储器单元阵列。
集成电路和离散器件设计寻求最小化尺寸、功耗，同时最大化速度和性能。随着器件尺寸变得越来越小，在没有电短路(即，结构和节点的意外电连接)的情况下，在存储器单元上形成接触通孔结构变得困难。在许多实施例中，接触通孔结构可以具有比存储器单元的顶部电极的横向尺寸大的横向尺寸。在利用磁性隧道结存储器单元的实施例中，位于顶部电极上面的金属蚀刻掩模部分可以用作蚀刻掩模，用于图案化存储器单元内的各个层。例如，诸如TiN、TaN或WN的导电金属氮化物材料可以用作蚀刻掩模材料，用于图案化磁性隧道结存储器单元内的各个材料层。虽然有效地用作蚀刻掩模材料，但是这种导电金属氮化物材料具有比诸如W、Co、Cu、Mo或Ru的元素金属高的电阻率。因此，这种金属蚀刻掩模部分可能在电极位置处干扰或提供不期望的电阻。本发明的实施例提供了在图案化存储器单元之后并且在形成接触通孔结构之前去除金属蚀刻掩模部分。因此，接触通孔结构可以直接接触存储器单元的顶部电极，并且可以在顶部电极和接触通孔结构之间提供低电阻接触。此外，本发明的接触通孔结构可以与下面的顶部电极自对准，从而减少和/或避免接触通孔结构和存储器单元的位于顶部电极下面的组件之间的不期望的电连接。现在参考附图描述本发明的实施例的各个方面。
应该理解，根据本发明的实施例的存储器器件可以包括单个离散存储器单元、一维存储器单元阵列或二维存储器单元阵列。也应该理解，本发明的一维存储器单元阵列可以实现为周期性一维存储器单元阵列，并且本发明的二维存储器单元阵列可以实现为周期性二维存储器单元阵列。此外，虽然使用在具体金属互连层内形成二维存储器单元阵列的实施例描述了本发明，但是本文明确考虑了在不同金属互连层内形成二维存储器单元阵列的实施例。
参考图1，示出了根据本发明的实施例的示例性结构。图1是根据本发明的实施例的在形成互补金属氧化物半导体(CMOS)晶体管和形成在介电材料层中的金属互连结构之后的示例性结构的垂直截面图。示例性结构包括衬底9，其可以是半导体衬底，诸如商用硅衬底。可以在衬底9的上部中形成包括诸如氧化硅的介电材料的浅沟槽隔离结构720。可以在由浅沟槽隔离结构720的部分横向包围的每个区域内形成合适的掺杂半导体阱，诸如p型阱和n型阱。可以在衬底9的顶面上方形成场效应晶体管。例如，每个场效应晶体管可以包括源极区域732、漏极区域738、半导体沟道735和栅极结构750，该半导体沟道735包括衬底9的在源极区域732和漏极区域738之间延伸的表面部分。每个栅极结构750可以包括栅极电介质752、栅电极754、栅极帽电介质758和介电栅极间隔件756。可以在每个源极区域732上形成源极侧金属半导体合金区域742，并且可以在每个漏极区域738上形成漏极侧金属半导体合金区域748。
示例性结构可以包括其中随后形成存储器元件阵列的存储器阵列区域100，以及其中形成支持存储器元件阵列工作的逻辑器件的逻辑区域200。在一个实施例中，存储器阵列区域100中的器件(诸如场效应晶体管)可以包括底部电极存取晶体管，其提供对随后要形成的存储器单元的底部电极的访问。在该处理步骤中，可以在逻辑区域200中形成提供对随后要形成的存储器单元的顶部电极的访问的顶部电极存取晶体管。逻辑区域200中的器件(诸如场效应晶体管)可以提供操作随后要形成的存储器单元阵列所需的功能。具体地，逻辑区域中的器件可以配置为控制存储器单元阵列的编程操作、擦除操作和感测(读取)操作。例如，逻辑区域中的器件可以包括感测电路和/或顶部电极偏置电路。形成在衬底9的顶面上的器件可以包括互补金属氧化物半导体(CMOS)晶体管和可选地额外的半导体器件(诸如电阻器、二极管、电容器等)，并且统称为CMOS电路700。
可以随后在衬底9和器件(诸如场效应晶体管)上方形成在介电材料层中形成的各个金属互连结构。介电材料层可以包括例如接触件级介电材料层601、第一金属线级介电材料层610、第二线和通孔级介电材料层620、第三线和通孔级介电材料层630以及第四线和通孔级介电材料层640。金属互连结构可以包括形成在接触件级介电层601中并且接触CMOS电路700的相应组件的器件接触通孔结构612、形成在第一金属线级介电层610中的第一金属线结构618、形成在第二线和通孔级介电层620的下部中的第一金属通孔结构622、形成在第二线和通孔级介电层620的上部中的第二金属线结构628、形成在第三线和通孔级介电层630的下部中的第二金属通孔结构632、形成在第三线和通孔级介电层630的上部中的第三金属线结构638、形成在第四线和通孔级介电层640的下部中的第三金属通孔结构642以及形成在第四线和通孔级介电层640的上部中的第四金属线结构648。在一个实施例中，第二金属线结构628可以包括连接至用于存储器元件阵列的源极侧电源的源极线。由源极线提供的电压可以通过在存储器阵列区域100中提供的存取晶体管施加至底部电极。
介电材料层(601、610、620、630、640)的每个可以包括介电材料，诸如未掺杂的硅酸盐玻璃、掺杂的硅酸盐玻璃、有机硅酸盐玻璃、无定形氟化碳、它们的多孔变体或它们的组合。金属互连结构(612、618、622、628、632、638、642、648)的每个可以包括至少一种导电材料，其可以是金属衬垫层(诸如金属氮化物或金属碳化物)和金属填充材料的组合。每个金属衬垫层可以包括TiN、TaN、WN、TiC、TaC和WC，并且每个金属填充材料部分可以包括W、Cu、Al、Co、Ru、Mo、Ta、Ti、它们的合金和/或它们的组合。也可以使用公开考虑范围内的其它合适的材料。在一个实施例中，第一金属通孔结构622和第二金属线结构628可以通过双重镶嵌工艺形成为集成线和通孔结构，第二金属通孔结构632和第三金属线结构638可以形成为集成线和通孔结构，和/或第三金属通孔结构642和第四金属线结构648可以形成为集成线和通孔结构。虽然使用在第四线和通孔级介电材料层640上方形成存储器单元阵列的实施例描述了本发明，但是本文明确考虑了可以在不同的金属互连层处形成存储器单元阵列的实施例。
可以在金属互连结构和介电材料层上方依次形成介电帽层108和连接通孔级介电层110。例如，可以在第四金属线结构648的顶面上以及第四线和通孔级介电材料层640的顶面上形成介电帽层108。介电帽层108包括可以保护诸如第四金属线结构648的下面的金属互连结构的介电覆盖材料。在一个实施例中，介电帽层108可以包括可以提供高抗蚀刻性(即，介电材料)并且也可以在随后的蚀刻连接通孔级介电层110的各向异性蚀刻工艺期间用作蚀刻停止材料的材料。例如，介电帽层108可以包括碳化硅或氮化硅，并且可以具有在5nm至30nm范围内的厚度，但是也可以使用较小和较大的厚度。
连接通孔级介电层110可以包括可以用于介电材料层(601、610、620、630、640)的任何材料。例如，连接通孔级介电层110可以包括未掺杂的硅酸盐玻璃或通过分解正硅酸乙酯(TEOS)沉积的掺杂的硅酸盐玻璃。连接通孔级介电层110的厚度可以在50nm至200nm的范围内，但是也可以使用较小和较大的厚度。介电帽层108和连接通孔级介电层110可以形成为平面毯式层(未图案化)，该平面毯式层具有在整个存储器阵列区域100和逻辑区域200延伸的相应平面顶面和相应平面底面。
图2是根据本发明的实施例的在形成连接通孔结构阵列之后的示例性结构的垂直截面图。参考图2，可以穿过连接通孔级介电层110和介电帽层108形成通孔腔。例如，可以在连接通孔级介电层110上方施加并且可以图案化光刻胶层(未示出)，以在存储器阵列区域100的位于第四金属线结构648中的相应一个上面的区域内形成开口。可以实施各向异性蚀刻以通过连接通孔级介电层110和介电帽层108来转移光刻胶层中的图案。通过各向异性蚀刻工艺形成的通孔腔在此称为下部电极接触通孔腔，因为随后在下部电极接触通孔腔中形成底部电极连接通孔结构。下部电极接触通孔腔可以具有锥形侧壁，该锥形侧壁具有在1度至10度范围内的锥角(相对于垂直方向)。第四金属线结构648的顶面可以在每个下部电极接触通孔腔的底部处物理暴露。随后可以例如通过灰化去除光刻胶层。
金属阻挡层可以形成为材料层。金属阻挡层可以覆盖第四金属线结构648的物理暴露的顶面、下部电极接触通孔腔的锥形侧壁和连接通孔级介电层110的顶面，而没有任何穿过其中的孔。金属阻挡层可以包括导电金属氮化物，诸如TiN、TaN和/或WN。也可以使用公开考虑范围内的其它合适的材料。金属阻挡层的厚度可以在3nm至20nm的范围内，但是也可以使用较小和较大的厚度。
可以在下部电极接触通孔的剩余体积中沉积诸如钨或铜的金属填充材料。可以通过诸如化学机械平坦化的平坦化工艺来去除金属填充材料和金属阻挡层的位于包括连接通孔级介电层110的最顶面的水平面的部分。金属填充材料的位于相应通孔腔中的每个剩余部分包括金属通孔填充材料部分124。金属阻挡层的位于相应通孔腔中的每个剩余部分包括金属阻挡层122。金属阻挡层122和金属填充材料部分124的填充通孔腔的每个组合构成连接通孔结构(122、124)。可以在下面的金属互连结构上的连接通孔级介电层110中形成连接通孔结构(122、124)阵列。
图3是根据本发明的实施例的在形成底部电极材料层、非磁性金属缓冲层、合成反铁磁体层、非磁性隧道阻挡层、自由磁化层、顶部电极材料层和金属蚀刻掩模材料层之后的示例性结构的垂直截面图。参考图3，可以在金属阻挡层和金属通孔填充材料部分124上方形成层堆叠件，该层堆叠件包括底部电极材料层126L、非磁性金属缓冲材料层130L、合成反铁磁体层140L、非磁性隧道阻挡材料层146L、自由磁化材料层148L、顶部电极材料层158L和金属蚀刻掩模材料层159L。可以通过相应的化学汽相沉积工艺或相应的物理汽相沉积工艺来沉积层堆叠件内的层。层堆叠件内的每层可以沉积为始终具有相应均匀厚度的平面毯式材料层。非磁性金属缓冲材料层130L、合成反铁磁体层140L、非磁性隧道阻挡材料层146L和自由磁化材料层148L统称为存储器材料层。换句话说，在底部电极材料层126L和顶部电极材料层158L之间形成存储器材料层。
虽然使用存储器材料层包括非磁性金属缓冲材料层130L、合成反铁磁体层140L、非磁性隧道阻挡材料层146L和自由磁化材料层148L的实施例描述了本发明，但是本发明的方法和结构可以应用于存储器材料层包括在底部电极材料层126L和顶部电极材料层158L之间提供的不同层堆叠件并且包括可以以任何方式存储信息的材料层的任何结构。本文明确考虑了本发明的修改，其中存储器材料层包括相变存储器材料、铁电存储器材料或空位调制导电氧化物材料。
底部电极材料层126L包括至少一种非磁性金属材料，诸如TiN、TaN、WN、W、Cu、Al、Ti、Ta、Ru、Co、Mo、Pt、它们的合金和/或它们的组合。也可以使用公开考虑范围内的其它合适的材料。例如，底部电极材料层126L可以包括和/或可以基本上由诸如W、Cu、Ti、Ta、Ru、Co、Mo或Pt的元素金属组成。底部电极材料层126L的厚度可以在10nm至100nm的范围内，但是也可以使用较小和较大的厚度。
非磁性金属缓冲材料层130L包括可以用作晶种层的非磁性材料。具体地，非磁性金属缓冲材料层130L可以提供模板晶体结构，该模板晶体结构沿使合成反铁磁体层140L内的参考层的磁化最大化的方向对准合成反铁磁体层140L的材料的多晶颗粒。非磁性金属缓冲材料层130L可以包括Ti、CoFeB合金、NiFe合金、钌或它们的组合。非磁性金属缓冲材料层130L的厚度可以在3nm至30nm的范围内，但是也可以使用较小和较大的厚度。
合成反铁磁体(SAF)层140L可以包括铁磁硬层141、反铁磁耦合层142和参考磁化层143的层堆叠件。铁磁硬层141和参考磁化层143的每个可以具有相应的固定磁化方向。反铁磁耦合层142在铁磁硬层141的磁化和参考磁化层143的磁化之间提供反铁磁耦合，使得在随后要形成的存储器单元工作期间，铁磁硬层141的磁化方向和参考磁化层143的磁化方向保持固定。铁磁硬层141可以包括硬铁磁材料，诸如PtMn、IrMn、RhMn、FeMn、OsMn等。参考磁化层143可以包括硬铁磁材料，诸如Co、CoFe、CoFeB、CoFeTa、NiFe、CoPt、CoFeNi等。也可以使用公开考虑范围内的其它合适的材料。反铁磁耦合层142可以包括钌或铱。可以选择反铁磁耦合层142的厚度，使得由反铁磁耦合层142引起的交换相互作用使铁磁硬层141和参考磁化层143的相对磁化方向稳定在相反的方向，即，反平行对准。在一个实施例中，通过使铁磁硬层141的磁化强度与参考磁化层143的磁化强度匹配来形成SAF层140L的净磁化强度。SAF层140L的厚度可以在5nm至30nm的范围内，但是也可以使用较小和较大的厚度。
非磁性隧道阻挡材料层146L可以包括隧穿阻挡材料，其可以是具有允许电子隧穿的厚度的电绝缘材料。例如，非磁性隧道阻挡材料层146L可以包括氧化镁(MgO)、氧化铝(Al2O3)、氮化铝(AlN)、氮氧化铝(AlON)、氧化铪(HfO2)或氧化锆(ZrO2)。也可以使用公开考虑范围内的其它合适的材料。非磁性隧道阻挡材料层146L的厚度可以为0.7nm至1.3nm，但是也可以使用较小和较大的厚度。
自由磁化材料层148L包括具有与参考磁化层143的磁化方向平行或反平行的两个稳定磁化方向的铁磁材料。自由磁化材料层148L包括硬铁磁材料，诸如Co、CoFe、CoFeB、CoFeTa、NiFe、CoPt、CoFeNi等。也可以使用公开考虑范围内的其它合适的材料。自由磁化材料层148L的厚度可以在1nm至6nm的范围内，但是也可以使用较小和较大的厚度。
顶部电极材料层158L包括顶部电极材料，其可以包括可以用于底部电极材料层126L的任何非磁性材料。可以用于顶部电极材料层158L的示例性金属材料包括但不限于TiN、TaN、WN、W、Cu、Al、Ti、Ta、Ru、Co、Mo、Pt、它们的合金和/或它们的组合。也可以使用公开考虑范围内的其它合适的材料。例如，底部电极材料层126L可以包括和/或可以基本上由诸如W、Cu、Ti、Ta、Ru、Co、Mo或Pt的元素金属组成。顶部电极材料层158L的厚度可以在10nm至100nm的范围内，但是也可以使用较小和较大的厚度。
金属蚀刻掩模材料层159L包括对随后将用于蚀刻介电材料(其可以包括例如未掺杂的硅酸盐玻璃、掺杂的硅酸盐玻璃或有机硅酸盐玻璃)的各向异性蚀刻工艺提供高电阻的金属蚀刻停止材料。在一个实施例中，金属蚀刻掩模材料层159L可以包括导电金属氮化物材料(诸如TiN、TaN或WN)或导电金属碳化物材料(诸如TiC、TaC或WC)。在一个实施例中，金属蚀刻掩模材料层159L包括和/或基本上由TiN组成。可以通过化学汽相沉积或物理汽相沉积来沉积金属蚀刻掩模材料层159L。金属蚀刻掩模材料层159的厚度可以在从2nm至20nm的范围内，诸如从3nm至10nm，但是也可以使用较小和较大的厚度。
图4是根据本发明的实施例的在将金属蚀刻掩模材料层图案化为金属蚀刻掩模部分之后的示例性结构的垂直截面图。参考图4，可以在金属蚀刻掩模材料层159L上方施加并且可以光刻图案化光刻胶层177，以形成离散光刻胶材料部分阵列。离散光刻胶材料部分阵列中的每个离散光刻胶材料部分可以位于连接通孔结构(122、124)中的相应一个上面。在一个实施例中，连接通孔结构(122、124)可以布置为具有沿第一水平方向的第一间距和沿第二水平方向的第二间距的二维周期阵列。离散光刻胶材料部分可以布置为具有与连接通孔结构(122、124)的二维周期阵列相同的周期性的二维周期阵列。
可以实施第一各向异性蚀刻工艺以蚀刻金属蚀刻掩模材料层159L的未掩蔽区域。第一各向异性蚀刻工艺使用光刻胶层177作为蚀刻掩模，并且金属蚀刻掩模材料层159L的图案化部分包括金属蚀刻掩模部分159。第一各向异性蚀刻工艺将金属蚀刻掩模材料层159L图案化为二维金属蚀刻掩模部分159阵列。二维金属蚀刻掩模部分159阵列可以复制光刻胶层177的图案。光刻胶层177可以在第一各向异性蚀刻工艺之后被去除，或者可以在随后的第二各向异性蚀刻工艺期间保留在二维金属蚀刻掩模部分159阵列上。
图5是根据本发明的实施例的在形成存储器单元阵列和金属蚀刻停止部分阵列之后的示例性结构的垂直截面图。参考图5，可以实施第二各向异性蚀刻工艺以通过层堆叠件来转移二维金属蚀刻掩模部分159阵列的图案，该层堆叠件包括顶部电极材料层158L、自由磁化材料层148L、非磁性隧道阻挡材料层146L、合成反铁磁体层140L、非磁性金属缓冲材料层130L和底部电极材料层126L。在第二各向异性蚀刻工艺期间，蚀刻层堆叠件的未由金属蚀刻掩模部分159掩蔽的部分(158L、148L、146L、140L、130L、126L)。在第二各向异性蚀刻工艺开始时存在光刻胶层177的实施例中，在第二各向异性蚀刻工艺期间，可以并行消耗光刻胶层177，并且至少在图案化底部电极材料层126L期间，金属蚀刻掩模部分159可以用作蚀刻掩模。可选地，在第二各向异性蚀刻工艺之前去除光刻胶层177的实施例中，金属蚀刻掩模部分159可以在整个第二各向异性蚀刻工艺中用作蚀刻掩模。
第二各向异性蚀刻工艺可以包括依次蚀刻下面的层堆叠件的各个材料层的一系列各向异性蚀刻步骤。在一个实施例中，层堆叠件的图案化部分可以包括具有非零锥角的侧壁，即，具有非垂直表面。锥角可以逐层变化，并且通常可以在3度至30度的范围内，诸如从6度至20度，但是也可以使用较小和较大的锥角。通过第二各向异性蚀刻工艺可以使连接通孔级介电层110的未掩蔽部分垂直凹进。
金属蚀刻掩模材料层159L、顶部电极材料层158L、自由磁化材料层148L、非磁性隧道阻挡材料层146L、合成反铁磁体层140L、非磁性金属缓冲材料层130L和底部电极材料层126L的层堆叠件(159L、158L、148L、146L、140L、130L、126L)可以图案化为存储器单元(126、130、140、146、158)阵列和金属蚀刻掩模部分159阵列。存储器单元(126、130、140、146、158)的每个包括底部电极126、存储器材料堆叠件(130、140、146、148)和顶部电极158。金属蚀刻掩模部分159的每个是金属蚀刻掩模材料层159L的位于存储器单元(126、130、140、146、158)的相应一个上面的图案化部分。
在一个实施例中，每个存储器单元(126、130、140、146、148、158)可以是磁性隧道结(MTJ)存储器单元。每个MTJ存储器单元(126、130、140、146、148、158)可以包括底部电极126、磁性隧道结结构(140、146、148)和顶部电极158。每个磁性隧道结(140、146、148)可以包括合成反铁磁体(SAF)结构140、非磁性隧道阻挡层146和自由磁化层148。可以在底部电极126和磁性隧道结(140、146、148)之间提供非磁性金属缓冲层130。每个底部电极126是底部电极材料层126L的图案化部分。每个SAF结构140是SAF层140L的图案化部分。每个非磁性隧道阻挡层146是非磁性隧道阻挡材料层146L的图案化部分。每个自由磁化层148是自由磁化材料层148L的图案化部分。每个顶部电极158是金属蚀刻掩模材料层159L的图案化部分。在一个实施例中，金属蚀刻掩模部分159包括和/或基本上由导电金属氮化物材料(诸如TiN、TaN或WN)组成，并且存储器单元(126、130、140、146、148、158)的每个包括垂直堆叠件，该垂直堆叠件包括合成反铁磁体结构140、非磁性隧道阻挡层146和自由磁化层148。
图6是根据本发明的实施例的在形成内部介电间隔件部分阵列之后的示例性结构的垂直截面图。参考图6，可以在存储器单元(126、130、140、146、148、158)阵列和金属蚀刻掩模部分159阵列上方共形沉积诸如氮化硅的第一介电材料。例如，可以通过化学汽相沉积工艺来沉积第一介电材料。水平表面上方的第一介电材料的厚度可以在2nm至20nm的范围内，诸如从4nm至10nm，但是也可以使用较小和较大的厚度。可以实施各向异性蚀刻工艺以去除第一介电材料的水平部分。第一介电材料的剩余部分包括横向围绕存储器单元(126、130、140、146、148、158)阵列的内部介电间隔件部分162阵列。在一个实施例中，可以选择各向异性蚀刻工艺的持续时间，从而使得金属蚀刻掩模部分159阵列的侧壁部分或完全物理暴露。每个内部介电间隔件部分162的最大厚度可以在2nm至20nm的范围内，诸如从4nm至10nm，但是也可以使用较小和较大的厚度。
图7是根据本发明的实施例的在形成外部介电间隔件部分阵列之后的示例性结构的垂直截面图。参考图7，可以在内部介电间隔件部分162阵列上方共形沉积诸如介电金属氧化物的第二介电材料。例如，第二介电材料可以包括氧化铝、氧化铪、氧化镧或氧化钇，并且可以通过化学汽相沉积工艺来沉积。水平表面上方的第二介电材料的厚度可以在2nm至20nm的范围内，诸如从4nm至10nm，但是也可以使用较小和较大的厚度。可以实施各向异性蚀刻工艺以去除第二介电材料的水平部分。第二介电材料的剩余部分包括围绕内部介电间隔件部分162阵列的外部介电间隔件部分164阵列。在一个实施例中，可以直接在金属蚀刻掩模部分159的侧壁上沉积外部介电间隔件部分164。在一个实施例中，金属蚀刻掩模部分159的每个侧壁的整体可以接触相应的外部介电间隔件部分164。每个外部介电间隔件部分164的最大厚度可以在2nm至20nm的范围内，诸如从4nm至10nm，但是也可以使用较小和较大的厚度。
内部介电间隔件部分162和外部介电间隔件部分164的每个组合构成介电间隔件(162、164)。介电间隔件(162、164)阵列横向围绕存储器单元(126、130、140、146、148、158)阵列和金属蚀刻掩模部分159阵列。虽然使用介电间隔件(162、164)包括内部介电间隔件部分162和外部介电间隔件部分164的实施例描述了本发明，但是本文明确考虑了介电间隔件由内部介电间隔件部分162组成或由外部介电间隔件部分164组成的实施例。通常，可以在金属蚀刻掩模部分159阵列内的每个金属蚀刻掩模部分159周围形成介电间隔件(162、164)。可以直接在相应的金属蚀刻掩模部分159的侧壁上和周围形成每个介电间隔件(162、164)。
图8是根据本发明的实施例的在形成存储器级介电层之后的示例性结构的垂直截面图。参考图8，可以在介电间隔件(162、164)阵列周围形成存储器级介电层170。存储器级介电层170包括可平坦化的介电材料，诸如未掺杂的硅酸盐玻璃或掺杂的硅酸盐玻璃。可以通过共形沉积工艺(诸如化学汽相沉积工艺)或自平坦化沉积工艺(诸如旋涂)来沉积存储器级介电层170的介电材料。可以实施化学机械平坦化工艺以从包括金属蚀刻掩模部分159的顶面的水平面之上去除沉积的介电材料的部分。可以在逻辑区域200中使用各个平坦化辅助结构(未示出)，诸如金属蚀刻掩模材料层159L和下面的材料层的电隔离的图案化部分，以辅助平坦化沉积的介电材料。在平坦化工艺之后，沉积的介电材料的剩余部分构成存储器级介电层170。存储器级介电层170的顶面可以位于与金属蚀刻掩模部分159的顶面相同的水平面内。在一个实施例中，介电间隔件(162、164)的顶面，诸如外部介电间隔件部分164的顶面，可以位于与存储器级介电层170的顶面相同的水平面内。
图9是根据本发明的实施例的在形成介电蚀刻停止层和通孔级介电层之后的示例性结构的垂直截面图。参考图9，可以在存储器级介电层170上方依次沉积第一介电蚀刻停止层172和第二介电蚀刻停止层174。第一介电蚀刻停止层172包括与存储器级介电层170的介电材料不同的介电材料。在一个实施例中，存储器级介电层170可以包括基于氧化硅的介电材料，诸如未掺杂的硅酸盐玻璃或掺杂的硅酸盐玻璃，并且第一介电蚀刻停止层172可以包括含硅介电材料，诸如氮化硅、氮氧化硅、碳化硅或碳氮化硅。可以通过共形或非共形沉积工艺来沉积第一介电蚀刻停止层172。在一个实施例中，第一介电蚀刻停止层172可以通过化学汽相沉积、原子层沉积或物理汽相沉积来形成。第一介电蚀刻停止层172的厚度可以在2nm至20nm的范围内，诸如从3nm至12nm，但是也可以使用较小和较大的厚度。
第二介电蚀刻停止层174包括与第一介电蚀刻停止层172的介电材料不同的介电材料。在一个实施例中，第二介电蚀刻停止层174可以包括介电金属氧化物材料，诸如氧化铝、氧化铪、氧化钛、氧化钽、氧化钇和/或氧化镧。可以通过共形或非共形沉积工艺来沉积第二介电蚀刻停止层174。在一个实施例中，第二介电蚀刻停止层174可通过化学汽相沉积、原子层沉积或物理汽相沉积来形成。第二介电蚀刻停止层174的厚度可以在2nm至20nm的范围内，诸如从3nm至12nm，但是也可以使用较小和较大的厚度。
随后可以图案化第一介电蚀刻停止层172和第二介电蚀刻停止层174，使得第一介电蚀刻停止层172和第二介电蚀刻停止层174保留在存储器阵列区域100中，并且从逻辑区域200去除。例如，可以在第二介电蚀刻停止层174上方施加并且可以光刻图案化光刻胶层(未示出)以覆盖存储器阵列区域100而不覆盖逻辑区域200。可以实施蚀刻工艺(诸如湿蚀刻工艺)以蚀刻第一介电蚀刻停止层172和第二介电蚀刻停止层174的未掩蔽的部分。随后可以例如通过灰化去除光刻胶层。
可以在介电蚀刻停止层(172、174)之上形成通孔级介电层176。通孔级介电层176包括介电材料，诸如未掺杂的硅酸盐玻璃、掺杂的硅酸盐玻璃或有机硅酸盐玻璃。可以通过共形沉积工艺(诸如化学汽相沉积工艺)或自平坦化沉积工艺(诸如旋涂)来沉积通孔级介电层176的介电材料。存储器阵列区域100中的通孔级介电层176的厚度可以在50nm至300nm的范围内，诸如从80nm至200nm，但是也可以使用较小和较大的厚度。
可以在通孔级介电层176上方形成通孔级金属蚀刻掩模层178。通孔级金属蚀刻掩模层178包括可以在随后的各向异性蚀刻工艺中用作蚀刻掩模的金属材料。例如，通孔级金属蚀刻掩模层178可以包括导电金属氮化物材料(诸如TiN、TaN或WN)或导电金属碳化物材料(诸如TiC、TaC或WC)。在一个实施例中，通孔级金属蚀刻掩模层178包括与金属蚀刻掩模部分159相同的材料。在一个实施例中，通孔级金属蚀刻掩模层178和金属蚀刻掩模部分159包括和/或基本上由氮化钛组成。通孔级金属蚀刻掩模层178可以通过化学汽相沉积或物理汽相沉积来形成。通孔级金属蚀刻掩模层178的厚度可以在2nm至20nm的范围内，诸如从3nm至10nm，但是也可以使用较小和较大的厚度。
图10是根据本发明的实施例的在沉积并且图案化通孔级金属蚀刻掩模层之后的示例性结构的垂直截面图。参考图10，可以在通孔级金属蚀刻掩模层178上方施加并且可以光刻图案化光刻胶层77，以在位于金属蚀刻掩模部分159阵列的区域中形成开口阵列。光刻胶层77中的每个开口的区域可以大于、小于或等于下面的金属蚀刻掩模部分159的区域。光刻胶层77中的每个开口的外围可以位于下面的金属蚀刻掩模部分159的侧壁的外部，可以位于下面的金属蚀刻掩模部分159的侧壁的内部，或者在平面图(即，沿垂直方向的视图)中可以与下面的金属蚀刻掩模部分159的侧壁一致。可以在逻辑区域200内的光刻胶层77中形成额外的开口。逻辑区域200中的光刻胶层77中的开口的区域可以位于诸如第四金属线结构648的下面的金属互连结构的区域上面。
可以实施蚀刻工艺以通过通孔级金属蚀刻掩模层178转移光刻胶层77中的图案。蚀刻工艺可以包括各向异性蚀刻工艺或各向同性蚀刻工艺。在一个实施例中，可以实施诸如反应离子蚀刻工艺的各向异性蚀刻工艺，以通过通孔级金属蚀刻掩模层178来转移光刻胶层77中的图案。随后可以例如通过灰化去除光刻胶层77。
图11是根据本发明的实施例的在形成通孔腔阵列之后的示例性结构的垂直截面图。参考图11，可以使用通孔级金属蚀刻掩模层178作为蚀刻掩模来实施第一各向异性蚀刻工艺。第一各向异性蚀刻工艺可以包括反应离子蚀刻工艺，该反应离子蚀刻工艺蚀刻通孔级介电层176、存储器级介电层170和连接通孔级介电层110的介电材料而对第二介电蚀刻停止层174和介电帽层108的材料具有选择性。在一个实施例中，通孔级介电层176、存储器级介电层170和连接通孔级介电层110可以包括基于氧化硅的介电材料，诸如未掺杂的硅酸盐玻璃、掺杂的硅酸盐玻璃或有机硅酸盐玻璃，并且第一各向异性蚀刻工艺可以包括反应性离子蚀刻工艺，该反应性离子蚀刻工艺蚀刻基于氧化硅的介电材料而对第二介电蚀刻停止层174和介电帽层108的介电材料具有选择性。
可以在穿过通孔级金属蚀刻掩模层178的开口下面形成通孔腔(179、279)。具体地，可以在存储器阵列区域100中形成垂直延伸穿过通孔级介电层176的第一通孔腔179。第二介电蚀刻停止层174的顶面可以在每个第一通孔腔179的底部处物理暴露。可以在存储器单元(126、130、140、146、148、158)阵列上方形成第一通孔腔179阵列。可以在逻辑区域200中形成垂直延伸穿过通孔级介电层176、存储器级介电层170和连接通孔级介电层110的第二通孔腔279。介电帽层108的顶面可以在每个第二通孔腔279的底部处物理暴露。
在一个实施例中，穿过通孔级介电层176形成的每个第一通孔腔179可以具有比每个金属蚀刻掩模部分159的横向范围大的横向范围。在一个实施例中，每个金属蚀刻掩模部分159可以具有圆形的水平截面形状、椭圆形的水平截面形状、矩形的水平截面形状或圆角矩形的水平截面形状。在该实施例中，每个第一通孔腔179可以具有水平截面形状，该水平截面形状是金属蚀刻掩模部分159中的一个的水平截面形状的放大。在说明性实例中，每个第一通孔腔179的最大横向尺寸可以在金属蚀刻掩模部分159中的一个的最大横向尺寸的100.1％至150％的范围内。
图12是根据本发明的实施例的在蚀刻穿过第二介电蚀刻停止层的物理暴露部分之后的示例性结构的垂直截面图。参考图12，可以通过蚀刻第二介电蚀刻停止层174的物理暴露部分来垂直延伸第一通孔腔179。例如，可以实施第一湿蚀刻工艺以去除第二介电蚀刻停止层174的物理暴露部分。例如，如果第二介电蚀刻停止层174包括介电金属氧化物材料，则湿蚀刻工艺蚀刻介电金属氧化物材料而对通孔级介电层176、存储器级介电层170、连接通孔级介电层110、第一介电蚀刻停止层172和介电帽层108的介电材料具有选择性。
图13是根据本发明的实施例的在蚀刻穿过第一介电蚀刻停止层的物理暴露部分之后的示例性结构的垂直截面图。参考图13，可以通过蚀刻第一介电蚀刻停止层172和介电帽层108的物理暴露部分来垂直延伸第一通孔腔179和第二通孔腔279。例如，可以实施第二各向异性蚀刻工艺以使用通孔级金属蚀刻掩模层178去除第一介电蚀刻停止层172和介电帽层108的物理暴露部分。第二各向异性蚀刻工艺的化学物质可以对金属蚀刻掩模部分159、外部介电间隔件部分164和存储器级介电层170的材料具有选择性。例如，第一介电蚀刻停止层172和介电帽层108可以包括氮化硅，并且第二各向异性蚀刻工艺可以包括反应离子蚀刻工艺，该反应离子蚀刻工艺蚀刻氮化硅而对外部介电间隔件部分164和存储器级介电层170的介电材料具有选择性，并且对金属蚀刻掩模部分159的金属材料具有选择性。在说明性实例中，第二各向异性蚀刻工艺可以包括使用HBr、CF4、O2、N2、CHxFy、Ar和/或He作为工艺气体的反应离子蚀刻工艺。
第一个通孔腔179垂直延伸穿过通孔级介电层176和介电蚀刻停止层(172、174)，并且介电蚀刻停止层(172、174)的侧壁在每个第一通孔腔179周围物理暴露。金属蚀刻掩模部分159的顶面可以在第一通孔腔179阵列下面物理暴露。在一个实施例中，第一通孔腔179阵列可以形成为二维周期阵列。
图14是根据本发明的实施例的在去除金属蚀刻掩模部分之后的示例性结构的垂直截面图。参考图14，可以实施蚀刻工艺以蚀刻金属蚀刻掩模部分159和通孔级金属蚀刻掩模层178的金属材料。蚀刻工艺可以包括各向同性蚀刻工艺。例如，可以实施第二湿蚀刻工艺以去除金属蚀刻掩模部分159和通孔级金属蚀刻掩模层178。在金属蚀刻掩模部分159和通孔级金属蚀刻掩模层178包括氮化钛的实施例中，用于蚀刻金属蚀刻掩模部分159和通孔级金属蚀刻掩模层178的湿蚀刻工艺可以包括硝酸和氢氟酸的组合或SC1溶液(氢氧化铵、过氧化氢和水的组合)。可以通过第二湿蚀刻工艺同时去除金属蚀刻掩模部分159和通孔级金属蚀刻掩模层178。
通常，可以去除金属蚀刻掩模部分159，而对顶部电极158、外部介电间隔件部分164、存储器级介电层170和通孔级介电层176的材料具有选择性。换句话说，蚀刻工艺可以是选择性蚀刻工艺。在一个实施例中，金属蚀刻掩模部分159阵列和通孔级金属蚀刻掩模层178可以包括相同的导电金属氮化物材料，并且可以通过可以是湿蚀刻工艺的蚀刻工艺同时去除。顶部电极158的顶面可以在第一通孔腔179阵列下面物理暴露。在一个实施例中，每个介电间隔件(162、164)的内侧壁可以在去除金属蚀刻掩模部分159阵列时物理暴露。金属互连结构(诸如第四金属线结构648)的顶面可以在每个第二通孔腔279的底部处物理暴露。
在一个实施例中，每个第一通孔腔179可以具有由介电蚀刻停止层(172、174)和通孔级介电层176横向围绕的上部，以及由相应的介电间隔件(162、164)横向围绕的向下突出部分。在一个实施例中，向下突出部分可以具有比每个第一通孔腔179的上部小的横向尺寸。在该实施例中，介电间隔件(162、164)的水平顶面和可选的存储器级介电层170的水平顶面可以物理暴露于每个第一通孔腔179。
图15是根据本发明的实施例的在通孔腔中和上方沉积金属阻挡层和金属填充材料层之后的示例性结构的垂直截面图。参考图15，可以在通孔腔(179、279)的每个中和上方依次沉积金属阻挡层82L和金属填充材料层84L。金属阻挡层82L包括金属阻挡材料，即，用作扩散阻挡的金属材料。此外，金属阻挡层82L的材料可以增强金属填充材料层84L与通孔腔(179、279)周围的介电表面的粘合。在一个实施例中，金属阻挡层82L可以包括金属氮化物材料，诸如TiN、TaN或WN。通常，金属氮化物材料具有比元素金属或至少两种元素金属的金属间合金高的电阻率。因此，金属阻挡层82L的厚度可以选择为最小水平，只要金属阻挡层82L提供足够的粘合性和扩散阻挡性。金属阻挡层82L的垂直延伸部分的厚度可以在2nm至12nm的范围内，诸如从3nm至6nm，但是也可以使用较小和较大的厚度。可以通过化学汽相沉积或物理汽相沉积来沉积金属阻挡层82L。金属阻挡层82L直接接触顶部电极158的顶面。因此，在金属阻挡层82L和顶部电极158之间不存在介于中间的金属阻挡材料。
金属填充材料层84L包括提供高导电性的金属材料。例如，金属填充材料层84L可以包括元素金属或至少两种元素金属的金属间合金。在一个实施例中，金属填充材料层84L可以包括W、Cu、Co、Ru、Mo、Al、它们的合金和/或它们的层堆叠件。也可以使用公开考虑范围内的其它合适的材料。可以通过物理汽相沉积、化学汽相沉积、电镀和/或化学镀来沉积金属填充材料层84L。
图16是根据本发明的实施例的在形成接触通孔结构阵列之后的示例性结构的垂直截面图。参考图16，可以实施化学机械平坦化(CMP)工艺以去除金属填充材料层84L和金属阻挡层82L的位于包括通孔级介电层176的顶面的水平面上面的部分。金属填充材料层84L和金属阻挡层82L的填充第一通孔腔179的每个剩余部分包括接触通孔结构180。金属填充材料层84L和金属阻挡层82L的填充第二通孔腔279的每个剩余部分包括连接通孔结构280。每个接触通孔结构180包括相应的金属阻挡层182和相应的金属填充材料部分184。每个连接通孔结构280包括相应的金属阻挡层282和相应的金属填充材料部分284。每个金属阻挡层(182、282)是在图15的处理步骤中沉积的金属阻挡层82L的图案化部分。每个金属填充材料部分(184、284)是在图15的处理步骤中沉积的金属填充材料层84L的图案化部分。接触通孔结构180和连接通孔结构280的顶面可以位于与通孔级介电层176的顶面相同的水平面内。
通常，接触通孔结构180可以通过在第一通孔腔179中沉积至少一种导电材料来形成，并且连接通孔结构280可以通过在第二通孔腔279中沉积至少一种导电材料来形成。可以直接在相应的顶部电极158的顶面上以及相应的第一通孔腔179内形成每个接触通孔结构180。可以在顶部电极158的位于第一通孔腔179阵列中的顶面上形成接触通孔结构180阵列。在每个第一通孔腔179的上部具有比相应的第一通孔腔179的向下突出部分大的横向范围的实施例中，每个接触通孔结构180的水平底面可以接触介电间隔件(162、164)的水平表面和/或存储器级介电层170的水平表面。在一个实施例中，接触通孔结构180的接触介电间隔件(162、164)和/或存储器级介电层170的水平表面可以包括接触通孔结构180的上部的环形底面。
图17A是根据本发明的实施例的在形成线级介电层和金属线结构之后的示例性结构的垂直截面图。图17B是沿垂直于图17A的垂直截面图的平面的垂直方向的图17A的示例性结构的另一垂直截面图。参考图17A和图17B，可以在通孔级介电层176上方沉积线级介电层190。线级介电层190可以包括任何层间介电(ILD)材料。线级介电层190的厚度可以在100nm至600nm的范围内，诸如从150nm至300nm，但是也可以使用较小和较大的厚度。
可以穿过线级介电层190形成线沟槽，例如，通过在线级介电层190上方施加并且图案化光刻胶层，以及通过实施各向异性蚀刻工艺将光刻胶层中的图案通过线级介电层190转移。随后可以例如通过灰化去除光刻胶层。至少一个接触通孔结构180和/或至少一个连接通孔结构280可以在每个线沟槽的底部处物理暴露。可以在线沟槽中沉积至少一种导电材料(诸如金属阻挡材料和金属填充材料的组合)，并且可以通过诸如化学机械平坦化工艺的平坦化工艺从包括线级介电层190的顶面的水平面之上去除至少一种导电材料的过量部分。至少一种导电材料的填充线沟槽的剩余部分包括金属线结构(192、198)。金属线结构(192、198)可以包括与接触通孔结构180中的至少一个接触的阵列连接金属线192以及不直接接触接触通孔结构180的逻辑区域金属线198。在一个实施例中，阵列连接金属线192可以包括用于二维存储器单元(126、130、140、146、148、158)阵列的字线或位线。
图18是根据本发明的实施例的在物理暴露金属蚀刻掩模部分的在通孔腔阵列下面的顶面之后的示例性结构的第一可选实施例的垂直截面图。参考图18，可以通过减小第一通孔腔179的横向尺寸从图13的示例性结构得到示例性结构的第一可选实施例，从而使得每个第一通孔腔179具有比相应下面的金属蚀刻掩模部分159的横向尺寸小的横向尺寸(即，最大横向尺寸)。在该实施例中，每个第一通孔腔179的整个底面可以是相应下面的金属蚀刻掩模部分159的顶面的部分。
图19是根据本发明的实施例的在去除金属蚀刻掩模部分之后的示例性结构的第一可选实施例的垂直截面图。参考图19，可以实施图14的处理步骤以同时去除金属蚀刻掩模部分159和通孔级金属蚀刻掩模层178。每个第一通孔腔179可以具有上部和向下突出部分，该向下突出部分具有比上部大的横向范围。介电间隔件(162、164)的内侧壁可以在第一通孔腔179的向下突出部分周围物理暴露。顶部电极158的顶面在每个第一通孔腔179的底部处物理暴露。
图20是根据本发明的实施例的在形成线级介电层和金属线结构之后的示例性结构的第一可选实施例的垂直截面图。参考图20，可以实施图15至图17B的处理步骤。每个接触通孔结构180可以具有上部和向下突出部分。每个接触通孔结构180的上部具有比接触通孔结构180的向下突出部分小的横向范围。每个接触通孔结构180的水平底面可以接触介电蚀刻停止层的水平表面，诸如第一介电蚀刻停止层172的水平表面。在一个实施例中，接触通孔结构180的接触第一介电蚀刻停止层172的水平表面可以包括接触通孔结构180的向下突出部分的环形顶面。
图21是根据本发明的实施例的在物理暴露金属蚀刻掩模部分的在通孔腔阵列下面的顶面之后的示例性结构的第二可选实施例的垂直截面图。参考图21，可以通过减小第一通孔腔179的横向尺寸从图13的示例性结构得到示例性结构的第二可选实施例，从而使得每个第一通孔腔179具有与相应下面的金属蚀刻掩模部分159相同的横向尺寸(即，最大横向尺寸)。在该实施例中，第一通孔腔179的底部外围可以与下面的金属蚀刻掩模部分159的顶面的外围一致。
图22是根据本发明的实施例的在形成线级介电层和金属线结构之后的示例性结构的第二可选实施例的垂直截面图。参考图22，可以实施图15至图17B的处理步骤。每个接触通孔结构180可以具有上部和向下突出部分，该向下突出部分具有与上部相同的横向范围。每个接触通孔结构180的上部可以位于包括存储器级介电层170的顶面的水平面之上，并且每个接触通孔结构180的向下突出部分可以位于包括存储器级介电层170的顶面的水平面下方。
参考图23，第一流程图示出了本发明的用于形成单个磁性隧道结存储器单元(126、130、140、146、148、258)及其接触通孔结构180的方法的一般处理步骤。磁性隧道结存储器器件可以通过这种方法形成。参考步骤2310和图1至图5，可以在衬底9上方形成磁性隧道结(MTJ)存储器单元(126、130、140、146、148、258)和金属蚀刻掩模部分159。MTJ存储器单元(126、130、140、146、148、258)包括底部电极126、磁性隧道结结构(140、146、148)和顶部电极158，并且金属蚀刻掩模部分159位于顶部电极上面。参考步骤2320和图6至图9，可以在金属蚀刻掩模部分159上方沉积至少一个介电蚀刻停止层(172、174)。参考步骤2330和图9，可以在至少一个介电蚀刻停止层(172、174)上方沉积通孔级介电层176。参考步骤2340以及图10和图11，可以穿过通孔级介电层176蚀刻通孔腔179。至少一个介电蚀刻停止层(172、174)的顶面在通孔腔179下面物理暴露。参考步骤2350以及图12至图14、图18、图19和图21，可以通过去除至少一个介电蚀刻停止层(172、174)的部分和金属蚀刻掩模部分159来垂直延伸通孔腔179。参考步骤2360以及图16至图17B、图20和图22，可以直接在顶部电极158的位于通孔腔179中的顶面上形成接触通孔结构180。
参考图24，第二流程图示出了本发明的用于形成存储器器件的方法的一般处理步骤。参考步骤2410和图1至图3，在衬底9上方形成包括底部电极材料层126L、存储器材料层(130L、140L、146L、148L)、顶部电极材料层158L和金属蚀刻掩模材料层159L的层堆叠件。参考步骤2420以及图4和图5，将层堆叠件(126L、130L、140L、146L、148L、159L、159L)图案化为存储器单元(126、130、140、146、148、158)阵列和金属蚀刻掩模部分159阵列。存储器单元(126、130、140、146、148、158)的每个包括底部电极126、存储器材料层堆叠件(130、140、146、148)和顶部电极158。金属蚀刻掩模部分159的每个是金属蚀刻掩模材料层159L的位于存储器单元(126、130、140、146、148、158)中的相应一个上面的图案化部分。参考步骤2430和图6至图9，在金属蚀刻掩模部分159阵列上方沉积通孔级介电层176。参考步骤2440以及图10和图11，穿过通孔级介电层176蚀刻通孔腔179阵列。金属蚀刻掩模部分159的顶面在通孔腔179阵列下面物理暴露。参考步骤2450以及图12、图14、图18、图19和图21，去除金属蚀刻掩模部分159阵列。顶部电极158的顶面在通孔腔179阵列下面物理暴露。参考步骤2460以及图16至图17B、图20和图22，在顶部电极158的位于通孔腔179阵列中的顶面上形成接触通孔结构180阵列。
根据本发明的另一方面，提供了用于形成半导体器件的方法，该方法包括：在衬底9上方形成磁性隧道结(MTJ)存储器单元(126、130、140、146、148、158)和包括金属氮化物材料的金属蚀刻掩模部分159；在金属蚀刻掩模部分159上方依次形成第一介电蚀刻停止层172、第二介电蚀刻停止层174、通孔级介电层176和通孔级金属蚀刻掩模层178；通过使用第一干蚀刻工艺去除通孔级金属蚀刻掩模层178和通孔级介电层176的部分来形成通孔腔179；通过使用第一湿蚀刻工艺去除第二介电蚀刻停止层的部分来垂直延伸通孔腔179；通过使用第二干蚀刻工艺去除第一介电蚀刻停止层172的部分来垂直延伸通孔腔179；以及使用第二湿蚀刻工艺去除金属蚀刻掩模部分159。
参考所有附图并且根据本发明的各个实施例，提供了磁性隧道结存储器器件，该磁性隧道结存储器器件包括：磁性隧道结(MTJ)存储器单元(126、130、140、146、148、158)阵列，位于衬底9上方，其中MTJ存储器单元(126、130、140、146、148、158)的每个包括底部电极126、合成反铁磁体结构140、非磁性隧道阻挡层146、自由磁化层148和顶部电极158；介电间隔件(162、164)阵列，其中选自介电间隔件(162、164)阵列的每个介电间隔件(162、164)横向围绕并且接触MTJ存储器单元(126、130、140、146、148、158)中的相应一个的侧壁，并且在包括MTJ存储器单元(126、130、140、146、148、158)的最顶面的水平面之上突出(即，顶部电极158的顶面之上)；存储器级介电层170，嵌入介电间隔件(162、164)阵列和MTJ存储器单元(126、130、140、146、148、158)阵列；通孔级介电层176，位于存储器级介电层170上面；以及接触通孔结构180阵列，嵌入在通孔级介电层176内，其中接触通孔结构180的每个包括嵌入在通孔级介电层176内的上部以及接触介电间隔件(162、164)中的相应一个的侧壁和MTJ存储器单元(126、130、140、146、148、158)中的相应一个的顶部电极158的向下突出部分。在一个实施例中，接触通孔结构180的每个可以形成为整体结构，即，单个连续延伸结构。每个接触通孔结构180可以由具有第一金属成分(诸如金属氮化物的成分)的金属阻挡层182和具有第二金属成分(诸如元素金属或金属间合金的成分)的金属填充材料部分184组成。
在一个实施例中，接触通孔结构180阵列内的每个接触通孔结构180包括水平表面，该水平表面连接接触通孔结构180的上部的垂直或锥形侧壁以及接触通孔结构180的向下突出部分的垂直或锥形侧壁。在一个实施例中，上部具有比向下突出部分大的横向范围，并且水平表面包括相应的接触通孔结构180的上部的环形底面，如图16、图17A和图17B所示。在一个实施例中，上部具有比向下突出部分小的横向范围，并且水平表面包括相应的接触通孔结构180的向下突出部分的环形顶面，如图20所示。
在一个实施例中，至少一个介电蚀刻停止层(172、174)可以位于存储器级介电层170和通孔级介电层176之间。每个接触通孔结构180的上部接触至少一个介电蚀刻停止层(172、174)的相应侧壁。
本发明的各个实施例可以用于减小顶部电极158和接触通孔结构180之间的接触电阻。接触通孔结构180直接接触顶部电极158的顶面。因此，通过将本发明的结构结合至包括顶部电极158和下面的存储器材料层的任何存储器单元，可以最小化顶部电极158和接触通孔结构180之间的接触电阻。至少一个介电蚀刻停止层(172、174)提供金属蚀刻停止材料部分159的可控的选择性蚀刻，同时使介电间隔件(162、164)和存储器级介电层170的并行蚀刻最小化。
本申请的一些实施例提供了一种形成磁性隧道结存储器器件的方法，包括：在衬底上方形成磁性隧道结(MTJ)存储器单元和金属蚀刻掩模部分，其中，所述磁性隧道结存储器单元包括底部电极、磁性隧道结结构和顶部电极，并且所述金属蚀刻掩模部分位于所述顶部电极上面；在所述金属蚀刻掩模部分上方形成至少一个介电蚀刻停止层；在所述至少一个介电蚀刻停止层上方形成通孔级介电层；穿过所述通孔级介电层形成通孔腔，其中，所述至少一个介电蚀刻停止层的顶面物理暴露；通过去除所述至少一个介电蚀刻停止层和金属蚀刻掩模部分的部分来垂直延伸所述通孔腔；以及直接在所述通孔腔中的所述顶部电极的顶面上形成接触通孔结构。
在一些实施例中，该方法还包括：在所述磁性隧道结存储器单元和所述金属蚀刻掩模部分周围形成介电间隔件；以及在所述介电间隔件周围形成存储器级介电层，其中，在所述存储器级介电层上方形成所述通孔级介电层。在一些实施例中，直接在所述金属蚀刻掩模部分的侧壁上和周围形成所述介电间隔件；以及实施所述金属蚀刻掩模部分的去除，所述去除对所述介电间隔件和所述存储器级介电层具有选择性。在一些实施例中，所述金属蚀刻掩模部分包括导电金属氮化物材料；以及使用去除所述导电金属氮化物材料的湿蚀刻工艺实施所述金属蚀刻掩模部分的去除。在一些实施例中，形成所述磁性隧道结(MTJ)存储器单元和所述金属蚀刻掩模部分还包括：在衬底上方沉积包括底部电极材料层、磁性隧道结层、顶部电极材料层和金属蚀刻掩模材料层的层堆叠件；在所述层堆叠件上方施加并且图案化光刻胶层；以及通过实施使用所述光刻胶层作为蚀刻掩模的第一各向异性蚀刻工艺来蚀刻所述金属蚀刻掩模材料层，其中，所述金属蚀刻掩模材料层的图案化部分包括所述金属蚀刻掩模部分。在一些实施例中，形成所述磁性隧道结(MTJ)存储器单元和所述金属蚀刻掩模部分还包括实施第二各向异性蚀刻工艺，所述第二各向异性蚀刻工艺蚀刻所述层堆叠件的未由所述金属蚀刻掩模部分掩蔽的部分，其中，至少在图案化所述底部电极材料层期间，将所述金属蚀刻掩模部分用作所述第二各向异性蚀刻工艺的蚀刻掩模。在一些实施例中，所述方法包括在所述磁性隧道结存储器单元和所述金属蚀刻掩模部分周围形成存储器级介电层，其中，在所述存储器级介电层之上形成所述通孔级介电层；穿过所述通孔级介电层形成的所述通孔腔具有比所述金属蚀刻掩模部分的横向范围大的横向范围；以及通过实施选择性蚀刻工艺来去除所述金属蚀刻掩模部分，所述选择性蚀刻工艺蚀刻所述金属蚀刻掩模部分而对所述通孔级介电层和所述存储器级介电层具有选择性。在一些实施例中，穿过所述通孔级介电层形成的通孔腔具有比所述金属蚀刻掩模部分的横向范围小的横向范围；通过实施选择性蚀刻工艺来去除所述金属蚀刻掩模部分，所述选择性蚀刻工艺蚀刻所述金属蚀刻掩模部分而对所述通孔级介电层具有选择性；以及所述接触通孔结构通过在所述通孔腔中沉积至少一种导电材料来形成。在一些实施例中，该方法还包括：在所述通孔级介电层上方形成通孔级金属蚀刻掩模层；通过所述通孔级金属蚀刻掩模层图案化开口；通过所述通孔级金属蚀刻掩模层蚀刻所述通孔级介电层的位于所述开口内的部分，其中，通过所述通孔级金属蚀刻掩模层在开口下面形成所述通孔腔；以及同时去除所述通孔级金属蚀刻掩模层和所述金属蚀刻掩模部分。在一些实施例中，所述至少一个介电蚀刻停止层包括：包括氮化硅的第一介电蚀刻停止层和包括介电金属氧化物材料的第二介电蚀刻停止层；所述通孔级介电层包括未掺杂的硅酸盐玻璃、掺杂的硅酸盐玻璃或有机硅酸盐玻璃；实施第一各向异性蚀刻工艺以穿过所述通孔级介电层蚀刻通孔腔；实施湿蚀刻工艺以蚀刻所述第二介电蚀刻停止层的部分；以及实施第二各向异性蚀刻工艺以蚀刻所述第一介电蚀刻停止层的部分。
本申请的另一些实施例提供了一种形成存储器器件的方法，包括：在衬底上方沉积包括底部电极材料层、存储器材料层、顶部电极材料层和金属蚀刻掩模材料层的层堆叠件；将所述层堆叠件图案化为存储器单元阵列和金属蚀刻掩模部分阵列，其中，所述存储器单元的每个包括底部电极、存储器材料堆叠件和顶部电极，并且所述金属蚀刻掩模部分的每个是所述金属蚀刻掩模材料层的位于所述存储器单元的相应一个上面的图案化部分；在所述金属蚀刻掩模部分阵列上方沉积通孔级介电层；通过所述通孔级介电层蚀刻通孔腔阵列，其中，所述金属蚀刻掩模部分的顶面在所述通孔腔阵列下面物理暴露；去除所述金属蚀刻掩模部分阵列，其中，所述顶部电极的顶面在所述通孔腔阵列下面物理暴露；以及在所述顶部电极的位于所述通孔腔阵列中的顶面上形成接触通孔结构阵列。在一些实施例中，该方法还包括：在所述通孔级介电层上方沉积并且图案化通孔级金属蚀刻掩模层；实施各向异性蚀刻工艺，所述各向异性蚀刻工艺通过所述通孔级介电层转移所述通孔级金属蚀刻掩模层中的图案，由此穿过所述通孔级介电层形成所述通孔腔阵列；以及通过实施湿蚀刻工艺同时去除所述金属蚀刻掩模部分阵列和所述通孔级金属蚀刻掩模层。在一些实施例中，所述金属蚀刻掩模部分阵列和所述通孔级金属蚀刻掩模层包括相同的导电金属氮化物材料。在一些实施例中，该方法还包括：在所述金属蚀刻掩模部分阵列的每个金属蚀刻掩模部分周围形成介电间隔件；在所述介电间隔件和所述金属蚀刻掩模部分阵列之上形成至少一个介电蚀刻停止层，其中，在所述至少一个介电蚀刻停止层之上形成所述通孔级介电层；以及通过实施至少一种蚀刻工艺将所述通孔腔阵列延伸穿过所述至少一个介电蚀刻停止层，其中，在去除所述金属蚀刻掩模部分阵列时，相应的介电间隔件的内侧壁物理暴露。在一些实施例中，所述存储器材料层包括层堆叠件，所述层堆叠件包括合成反铁磁体层、非磁性隧道阻挡层和自由磁化层；以及所述存储器单元的每个包括垂直堆叠件，所述垂直堆叠件包括合成反铁磁体结构、非磁性隧道阻挡层和自由磁化层。
本申请的又一些实施例提供了一种磁性隧道结存储器器件，包括：磁性隧道结(MTJ)存储器单元阵列，位于衬底上方；介电间隔件阵列，其中，选自所述介电间隔件阵列的每个介电间隔件横向围绕并且接触所述磁性隧道结存储器单元的相应一个磁性隧道结存储器单元的侧壁，并且在包括所述磁性隧道结存储器单元的最顶面的水平面之上突出；存储器级介电层，嵌入所述介电间隔件阵列和所述磁性隧道结存储器单元阵列；通孔级介电层，位于所述存储器级介电层上面；以及接触通孔结构阵列，嵌入在所述通孔级介电层内，其中，所述接触通孔结构的每个包括嵌入在所述通孔级介电层内的上部以及接触所述介电间隔件的相应一个介电间隔件的侧壁和所述磁性隧道结存储器单元的相应一个磁性隧道结存储器单元的顶部电极的向下突出部分。在一些实施例中，所述接触通孔结构阵列内的每个接触通孔结构包括水平表面，所述水平表面连接所述上部的垂直或锥形侧壁和所述向下突出部分的垂直或锥形侧壁。在一些实施例中，所述上部具有比所述向下突出部分大的横向范围；以及所述水平表面包括相应的接触通孔结构的所述上部的环形底面。在一些实施例中，所述上部具有比所述向下突出部分小的横向范围；以及所述水平表面包括相应的接触通孔结构的所述向下突出部分的环形顶面。在一些实施例中，该磁性隧道结存储器器件还包括：至少一个介电蚀刻停止层，位于所述存储器级介电层和所述通孔级介电层之间，其中，每个接触通孔结构的所述上部接触所述至少一个介电蚀刻停止层的相应侧壁。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (10)

1.一种形成磁性隧道结存储器器件的方法，包括：
在衬底上方形成磁性隧道结(MTJ)存储器单元和金属蚀刻掩模部分，其中，所述磁性隧道结存储器单元包括底部电极、磁性隧道结结构和顶部电极，并且所述金属蚀刻掩模部分位于所述顶部电极上面；
在所述金属蚀刻掩模部分上方形成至少一个介电蚀刻停止层；
在所述至少一个介电蚀刻停止层上方形成通孔级介电层；
穿过所述通孔级介电层形成通孔腔，其中，所述至少一个介电蚀刻停止层的顶面物理暴露；
通过去除所述至少一个介电蚀刻停止层和金属蚀刻掩模部分的部分来垂直延伸所述通孔腔；以及
直接在所述通孔腔中的所述顶部电极的顶面上形成接触通孔结构。
2.根据权利要求1所述的方法，还包括：
在所述磁性隧道结存储器单元和所述金属蚀刻掩模部分周围形成介电间隔件；以及
在所述介电间隔件周围形成存储器级介电层，其中，在所述存储器级介电层上方形成所述通孔级介电层。
3.根据权利要求2所述的方法，其中：
直接在所述金属蚀刻掩模部分的侧壁上和周围形成所述介电间隔件；以及
实施所述金属蚀刻掩模部分的去除，所述去除对所述介电间隔件和所述存储器级介电层具有选择性。
4.根据权利要求1所述的方法，其中：
所述金属蚀刻掩模部分包括导电金属氮化物材料；以及
使用去除所述导电金属氮化物材料的湿蚀刻工艺实施所述金属蚀刻掩模部分的去除。
5.根据权利要求1所述的方法，其中，形成所述磁性隧道结(MTJ)存储器单元和所述金属蚀刻掩模部分还包括：
在衬底上方沉积包括底部电极材料层、磁性隧道结层、顶部电极材料层和金属蚀刻掩模材料层的层堆叠件；
在所述层堆叠件上方施加并且图案化光刻胶层；以及
通过实施使用所述光刻胶层作为蚀刻掩模的第一各向异性蚀刻工艺来蚀刻所述金属蚀刻掩模材料层，其中，所述金属蚀刻掩模材料层的图案化部分包括所述金属蚀刻掩模部分。
6.根据权利要求5所述的方法，其中，形成所述磁性隧道结(MTJ)存储器单元和所述金属蚀刻掩模部分还包括实施第二各向异性蚀刻工艺，所述第二各向异性蚀刻工艺蚀刻所述层堆叠件的未由所述金属蚀刻掩模部分掩蔽的部分，其中，至少在图案化所述底部电极材料层期间，将所述金属蚀刻掩模部分用作所述第二各向异性蚀刻工艺的蚀刻掩模。
7.根据权利要求1所述的方法，其中：
所述方法包括在所述磁性隧道结存储器单元和所述金属蚀刻掩模部分周围形成存储器级介电层，其中，在所述存储器级介电层之上形成所述通孔级介电层；
穿过所述通孔级介电层形成的所述通孔腔具有比所述金属蚀刻掩模部分的横向范围大的横向范围；以及
通过实施选择性蚀刻工艺来去除所述金属蚀刻掩模部分，所述选择性蚀刻工艺蚀刻所述金属蚀刻掩模部分而对所述通孔级介电层和所述存储器级介电层具有选择性。
8.根据权利要求1所述的方法，其中：
穿过所述通孔级介电层形成的通孔腔具有比所述金属蚀刻掩模部分的横向范围小的横向范围；
通过实施选择性蚀刻工艺来去除所述金属蚀刻掩模部分，所述选择性蚀刻工艺蚀刻所述金属蚀刻掩模部分而对所述通孔级介电层具有选择性；以及
所述接触通孔结构通过在所述通孔腔中沉积至少一种导电材料来形成。
9.一种形成存储器器件的方法，包括：
在衬底上方沉积包括底部电极材料层、存储器材料层、顶部电极材料层和金属蚀刻掩模材料层的层堆叠件；
将所述层堆叠件图案化为存储器单元阵列和金属蚀刻掩模部分阵列，其中，所述存储器单元的每个包括底部电极、存储器材料堆叠件和顶部电极，并且所述金属蚀刻掩模部分的每个是所述金属蚀刻掩模材料层的位于所述存储器单元的相应一个上面的图案化部分；
在所述金属蚀刻掩模部分阵列上方沉积通孔级介电层；
通过所述通孔级介电层蚀刻通孔腔阵列，其中，所述金属蚀刻掩模部分的顶面在所述通孔腔阵列下面物理暴露；
去除所述金属蚀刻掩模部分阵列，其中，所述顶部电极的顶面在所述通孔腔阵列下面物理暴露；以及
在所述顶部电极的位于所述通孔腔阵列中的顶面上形成接触通孔结构阵列。
10.一种磁性隧道结存储器器件，包括：
磁性隧道结(MTJ)存储器单元阵列，位于衬底上方；
介电间隔件阵列，其中，选自所述介电间隔件阵列的每个介电间隔件横向围绕并且接触所述磁性隧道结存储器单元的相应一个磁性隧道结存储器单元的侧壁，并且在包括所述磁性隧道结存储器单元的最顶面的水平面之上突出；
存储器级介电层，嵌入所述介电间隔件阵列和所述磁性隧道结存储器单元阵列；
通孔级介电层，位于所述存储器级介电层上面；以及
接触通孔结构阵列，嵌入在所述通孔级介电层内，其中，所述接触通孔结构的每个包括嵌入在所述通孔级介电层内的上部以及接触所述介电间隔件的相应一个介电间隔件的侧壁和所述磁性隧道结存储器单元的相应一个磁性隧道结存储器单元的顶部电极的向下突出部分。
CN202110594773.7A 2020-05-29 2021-05-28 Mtj存储器器件及其形成方法和形成存储器器件的方法 Pending CN113380851A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063031711P 2020-05-29 2020-05-29
US63/031,711 2020-05-29
US17/199,626 US11985906B2 (en) 2020-05-29 2021-03-12 Low-resistance contact to top electrodes for memory cells and methods for forming the same
US17/199,626 2021-03-12

Publications (1)

Publication Number Publication Date
CN113380851A true CN113380851A (zh) 2021-09-10

Family

ID=78705480

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110594773.7A Pending CN113380851A (zh) 2020-05-29 2021-05-28 Mtj存储器器件及其形成方法和形成存储器器件的方法

Country Status (5)

Country Link
US (1) US11985906B2 (zh)
KR (2) KR20210148902A (zh)
CN (1) CN113380851A (zh)
DE (1) DE102021106821A1 (zh)
TW (1) TWI793612B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1656580A (zh) * 2002-04-30 2005-08-17 微米技术有限公司 磁性随机存储器器件的成形方法
JP2013065755A (ja) * 2011-09-20 2013-04-11 Toshiba Corp 半導体記憶装置およびその製造方法
CN106298831A (zh) * 2015-06-25 2017-01-04 台湾积体电路制造股份有限公司 用于mram mtj顶部电极连接的技术
CN106409814A (zh) * 2015-07-28 2017-02-15 台湾积体电路制造股份有限公司 互连件中的用于减少cmp凹陷的伪底部电极
US20190088864A1 (en) * 2017-09-20 2019-03-21 Samsung Electronics Co., Ltd. Method of manufacturing a magnetoresistive random access memory device
CN110970553A (zh) * 2018-09-28 2020-04-07 台湾积体电路制造股份有限公司 集成电路和形成集成电路的方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100327248A1 (en) 2009-06-29 2010-12-30 Seagate Technology Llc Cell patterning with multiple hard masks
US8981502B2 (en) 2010-03-29 2015-03-17 Qualcomm Incorporated Fabricating a magnetic tunnel junction storage element
US8866242B2 (en) * 2011-11-10 2014-10-21 Qualcomm Incorporated MTJ structure and integration scheme
KR102025256B1 (ko) * 2013-07-25 2019-09-26 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9070869B2 (en) 2013-10-10 2015-06-30 Avalanche Technology, Inc. Fabrication method for high-density MRAM using thin hard mask
US9318696B2 (en) 2014-03-03 2016-04-19 Qualcomm Incorporated Self-aligned top contact for MRAM fabrication
US9431609B2 (en) 2014-08-14 2016-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Oxide film scheme for RRAM structure
US9647207B2 (en) 2015-01-26 2017-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory (RRAM) structure
US10008662B2 (en) 2015-03-12 2018-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Perpendicular magnetic tunneling junction (MTJ) for improved magnetoresistive random-access memory (MRAM) process
KR200486961Y1 (ko) 2015-10-26 2018-07-18 주식회사 서연전자 차량의 스티어링 핸들의 푸쉬 텀블러 스위치 어셈블리
US10276779B2 (en) * 2017-08-28 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Top electrode cap structure for embedded memory
US11289651B2 (en) * 2017-09-01 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device having via landing protection
US11189658B2 (en) * 2017-11-22 2021-11-30 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory and manufacturing method thereof
US10680169B2 (en) * 2018-06-13 2020-06-09 International Business Machines Corporation Multilayer hardmask for high performance MRAM devices
JP6985220B2 (ja) 2018-07-19 2021-12-22 株式会社日立ハイテク 磁気トンネル接合素子、それを用いた磁気メモリおよび磁気トンネル接合素子の製造方法
DE102019115296A1 (de) 2018-08-29 2020-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. Techniken für eine verbindung zwischen einer oberen elektrode und durchkontaktierung bei mram-mtj
CN117396058A (zh) * 2019-07-15 2024-01-12 联华电子股份有限公司 磁阻式随机存取存储器及其制作方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1656580A (zh) * 2002-04-30 2005-08-17 微米技术有限公司 磁性随机存储器器件的成形方法
JP2013065755A (ja) * 2011-09-20 2013-04-11 Toshiba Corp 半導体記憶装置およびその製造方法
CN106298831A (zh) * 2015-06-25 2017-01-04 台湾积体电路制造股份有限公司 用于mram mtj顶部电极连接的技术
CN106409814A (zh) * 2015-07-28 2017-02-15 台湾积体电路制造股份有限公司 互连件中的用于减少cmp凹陷的伪底部电极
US20190088864A1 (en) * 2017-09-20 2019-03-21 Samsung Electronics Co., Ltd. Method of manufacturing a magnetoresistive random access memory device
CN109524542A (zh) * 2017-09-20 2019-03-26 三星电子株式会社 制造磁阻随机存取存储器件的方法
CN110970553A (zh) * 2018-09-28 2020-04-07 台湾积体电路制造股份有限公司 集成电路和形成集成电路的方法

Also Published As

Publication number Publication date
US20210376231A1 (en) 2021-12-02
DE102021106821A1 (de) 2021-12-02
KR20240016399A (ko) 2024-02-06
US11985906B2 (en) 2024-05-14
TW202213825A (zh) 2022-04-01
KR20210148902A (ko) 2021-12-08
TWI793612B (zh) 2023-02-21

Similar Documents

Publication Publication Date Title
US10971682B2 (en) Method for fabricating memory device
CN110875352B (zh) 集成电路、mram单元和用于制造存储器件的方法
CN112054115B (zh) 磁性存储器装置及其制作方法
TWI781406B (zh) 記憶體裝置、磁性穿隧接面記憶體裝置及其形成方法
CN112750856B (zh) 半导体器件及其形成方法
US11646069B2 (en) MRAM semiconductor structure and method of forming the same
US9490423B2 (en) Integrated circuit structures with spin torque transfer magnetic random access memory ultilizing aluminum metallization layers and methods for fabricating the same
US11189791B2 (en) Integrated circuit and fabrication method thereof
CN111564468A (zh) 半导体元件及其制作方法
US20230329123A1 (en) Top-interconnection metal lines for a memory array device and methods for forming the same
CN108376690B (zh) 一种用于制造高密度mram的自对准互联方法
US20210399207A1 (en) Memory cell with low resistance top electrode contact and methods for forming the same
US11985906B2 (en) Low-resistance contact to top electrodes for memory cells and methods for forming the same
TWI778495B (zh) 具有緩衝層的磁性穿隧接面記憶體單元及其形成方法
US20230371400A1 (en) Memory cell, memory device and manufacturing method thereof
CN116709891A (zh) 一种制作半导体元件的方法
CN113130531A (zh) 具有平顶底部电极的存储器装置及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination