CN105977376A - 用于改进型磁阻式随机存取存储器工艺的垂直磁性隧道结 - Google Patents

用于改进型磁阻式随机存取存储器工艺的垂直磁性隧道结 Download PDF

Info

Publication number
CN105977376A
CN105977376A CN201510831564.4A CN201510831564A CN105977376A CN 105977376 A CN105977376 A CN 105977376A CN 201510831564 A CN201510831564 A CN 201510831564A CN 105977376 A CN105977376 A CN 105977376A
Authority
CN
China
Prior art keywords
layer
mtj
bottom electrode
hard mask
sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510831564.4A
Other languages
English (en)
Other versions
CN105977376B (zh
Inventor
游文俊
凃国基
张至扬
陈侠威
杨晋杰
石昇弘
朱文定
廖钰文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN105977376A publication Critical patent/CN105977376A/zh
Application granted granted Critical
Publication of CN105977376B publication Critical patent/CN105977376B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明提供一种形成包括垂直MTJ(磁性隧道结)的磁阻式随机存取存储器(MRAM)器件的方法。该方法包括在底部电极层上方形成磁性隧道结(MTJ)。顶部电极层形成在MTJ的上表面的上方，并且硬掩模形成在顶部电极层的上表面的上方。执行第一蚀刻穿过未被硬掩模掩蔽的顶部电极层和MTJ的未被硬掩模掩蔽的区域，以形成顶部电极和蚀刻的MTJ。形成侧壁间隔件，侧壁间隔件从硬掩模或顶部电极的上表面、沿着顶部电极和蚀刻的MTJ的侧壁延伸，到达底部电极的上表面之下的位置处或与底部电极的上表面大致齐平的位置处。还提供生成的MRAM器件结构。本发明提供了用于改进型磁阻式随机存取存储器工艺的垂直磁性隧道结。

Description

用于改进型磁阻式随机存取存储器工艺的垂直磁性隧道结
技术领域
本发明一般地涉及半导体技术领域，更具体地，涉及磁阻式随机存取存储器及其制造方法。
背景技术
现在的许多电子器件都包含电子存储器。电子存储器可以是易失性存储器或非易失性存储器。非易失性存储器能够在失电时储存数据，然而易失性存储器不能在失电时储存数据。由于磁阻式随机存取存储器(MRAM)优于目前的电子存储器的优势，所以该MRAM是下一代电子存储器的一种有前景的候选者。与目前的诸如闪速随机存取存储器的非易失性存储器相比，MRAM通常更快并且具有更好的耐用性。与目前的诸如动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)的易失性存储器相比，MRAM通常具有类似的性能和密度，但是MRAM具有更低的功耗。
发明内容
为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种用于制造磁阻式随机存取存储器(MRAM)单元的方法，所述方法包括：在底部电极层上方形成磁性隧道结(MTJ)；在所述MTJ的上表面的上方形成顶部电极层；在所述顶部电极层的上表面的上方形成硬掩模；执行第一蚀刻，穿过未被所述硬掩模掩蔽的所述顶部电极层和未被所述硬掩模掩蔽的所述MTJ的区域，以形成顶部电极和蚀刻的MTJ；以及形成侧壁间隔件，所述侧壁间隔件从所述硬掩模或所述顶部电极的上表面沿着所述顶部电极和所述蚀刻的MTJ的侧壁延伸，到达所述底部电极层的上表面之下的位置处或与所述底部电极层的上表面齐平的位置处。
在该方法中，所述MTJ包括：第一铁磁层；绝缘阻挡层，设置在所述第一铁磁层上方；以及第二铁磁层，设置在所述绝缘阻挡层上方，其中，所述第一铁磁层和所述第二铁磁层的磁极性垂直于介于所述绝缘阻挡层与所述第一铁磁层或所述第二铁磁层之间的界面。
在该方法中，将所述第一铁磁层配置为在至少两种磁极性之间切换，并且所述第二铁磁层具有固定磁极性。
在该方法中，形成所述侧壁间隔件包括：在所述硬掩模上方形成所述侧壁间隔层，并且加衬里于所述硬掩模的上表面和侧壁以及所述蚀刻的MTJ的侧壁；以及在所述侧壁间隔层中执行第二蚀刻，以形成所述侧壁间隔件。
在该方法中，所述第二蚀刻还蚀刻所述底部电极层的横向延伸件，以形成底部电极。
该方法还包括：形成第一覆盖层，所述第一覆盖层沿着所述侧壁间隔件、所述底部电极的侧壁以及所述硬掩模的侧壁和上表面延伸；形成第二覆盖层，所述第二覆盖层沿着所述第一覆盖层的侧壁和上表面延伸；以及在所述第二覆盖层的上表面和侧壁上方沉积层间介电(ILD)层。
该方法还包括：光图案化并且蚀刻所述ILD层，以形成通孔开口和沟槽；以及利用金属层来分别填充所述通孔开口和所述沟槽，以形成TEVA(顶部电极通孔)和金属沟槽。
在该方法中，所述TEVA延伸穿过所述第一覆盖层、所述第二覆盖层和所述硬掩模，以邻接所述顶部电极。
该方法还包括：执行CMP(化学机械抛光)工艺以暴露所述顶部电极的上表面，并且形成平坦的顶面；以及在所述平坦的顶面上方沉积顶部金属，并且所述顶部金属邻接所述顶部电极。
根据本发明的另一方面，提供了一种磁阻式随机存取存储器(MRAM)单元，包括：磁性隧道结(MTJ)，设置在底部电极上方；顶部电极，设置在所述MTJ的上表面的上方；侧壁间隔件，设置在所述底部电极的上表面的上方，邻接所述MTJ的外部侧壁，并且邻接所述顶部电极的外部侧壁，其中，所述侧壁间隔件通过基本均匀的宽度从所述底部电极的上表面向上延伸至所述顶部电极的上表面；以及第一覆盖层，邻接所述侧壁间隔件和所述底部电极的外部侧壁。
在该MRAM单元中，所述MTJ包括：第一铁磁层；绝缘阻挡层，设置在所述第一铁磁层上方；以及第二铁磁层，设置在所述绝缘阻挡层上方，其中，所述第一铁磁层和所述第二铁磁层的磁极性垂直于介于所述绝缘阻挡层与所述第一铁磁层或所述第二铁磁层之间的界面。
在该MRAM单元中，所述第一铁磁层具有可变磁极性，并且所述第二铁磁层具有固定磁极性。
该MRAM单元还包括：硬掩模，设置在所述顶部电极上方，其中，所述第一覆盖层沿着所述硬掩模的上表面和侧壁延伸；第二覆盖层，沿着所述第一覆盖层的上表面和侧壁延伸；层间介电(ILD)层，设置在所述第二覆盖层上方；金属沟槽，设置在所述ILD层中；以及顶部电极通孔(TEVA)，从所述金属沟槽延伸穿过所述第二覆盖层、所述第一覆盖层和所述硬掩模中的每一个，以邻接所述顶部电极。
该MRAM单元，还包括：第二覆盖层，邻接所述MTJ的相对侧上的所述第一覆盖层的外部侧壁；层间介电(ILD)层，设置在所述第二覆盖层上方，其中，所述顶部电极、所述侧壁间隔件、所述第一覆盖层、所述第二覆盖层和所述ILD层的上表面构成基本平坦的顶面；以及顶部金属，设置在所述平坦的顶面上方，并且邻接所述顶部电极的整个表面区域。
在该MRAM单元中，所述第一铁磁层包括厚度在大约和大约之间的范围内的FePt(铁-铂)或CoFeB(钴、铁和硼的合金)；所述第二铁磁层包括Co(钴)、Ni(镍)、Ru(钌)的单层或多层；以及所述第二覆盖层包括TEOS(正硅酸乙酯)。
该MRAM单元还包括：底部电极通孔(BEVA)，设置在介电层中；以及介电保护层，设置在所述介电层上方，并且具有所述BEVA上面的开口。
在该MRAM单元中，所述底部电极位于所述介电保护层上方，并且邻接穿过所述开口的所述BEVA。
在该MRAM单元中，所述MTJ和所述顶部电极一起构成具有基本对齐的垂直侧壁的垂直堆叠件；以及所述垂直堆叠件的占位面积小于所述底部电极的占位面积。
根据本发明的又一方面，提供了一种磁阻式随机存取存储器(MRAM)单元，包括：底部电极，设置在具有开口的介电保护层上方；自由层，被配置为在至少两种不同的磁极性之间切换，并且设置在所述底部电极上方；绝缘阻挡层，设置在所述自由层上方；固定层，具有固定磁极性，并且设置在所述绝缘阻挡层上方，其中，所述自由层和所述固定层的磁极性垂直于介于所述绝缘阻挡层与所述固定层或所述自由层之间的界面；顶部电极，设置在所述固定层上方；硬掩模，设置在所述顶部电极的上表面的上方；侧壁间隔件，通过基本均匀的宽度从所述底部电极的上表面延伸至所述顶部电极的上表面或所述硬掩模的上表面；第一覆盖层，在所述侧壁间隔件、所述底部电极的侧壁和所述硬掩模上方延伸；以及后道工序(BEOL)金属化堆叠件，包括：第一金属化层和第二金属化层，堆叠在所述MRAM单元的相对侧上；第一通孔，从所述底部电极延伸至所述第一金属化层，其中，所述第一通孔设置在第一介电层中，并且所述底部电极延伸穿过所述开口，以邻接所述第一通孔；和第二通孔，从所述顶部电极延伸至所述第二金属化层，其中，所述第二通孔设置在第二介电层中。
在该MRAM单元中，所述第二金属化层设置在所述MRAM单元的整个上表面的上方，以邻接所述顶部电极。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的各个方面。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。
图1A示出了根据本发明的包括垂直磁性隧道结(MTJ)的MRAM单元的一些实施例的截面图。
图1B示出了根据本发明的包括垂直MTJ的MRAM单元的一些实施例的截面图。
图2示出了包括具有垂直MTJ的MRAM单元的集成电路的一些实施例的截面图。
图3示出了根据本发明的用于制造MRAM单元的方法的一些实施例的流程图。
图4至图14A、图14B示出了根据图3的方法的一系列渐进式制造步骤的一系列截面图。
具体实施方式
本发明提供了许多不同实施例或实例，用于实现本发明的不同特征。以下将描述组件和布置的特定实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括以直接接触的方式形成第一部件和第二部件的实施例，也可以包括附加部件形成在第一部件和第二部件之间使得第一部件和第二部件不直接接触的实施例。另外，本发明可以在多个实例中重复参考标号和/或字符。这种重复是为了简化和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等空间关系术语，以便描述如图所示的一个元件或部件与另一元件(多个元件)或部件(多个部件)的关系。除图中所示的方位之外，空间关系术语意欲包括使用或操作过程中的器件的不同方位。装置可以以其它方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可同样地作相应地解释。
而且，为了易于描述，本文可以使用“第一”、“第二”、“第三”等，以区分附图或一系列附图中的不同元件。“第一”、“第二”、“第三”等并不意欲描述对应的元件。因此，结合第一附图所描述的“第一介电层”没有必要对应于结合另一附图所描述的“第一介电层”。
磁阻式随机存取存储器(MRAM)单元包括上部和下部电极以及布置在上部和下部电极之间的磁性隧道结(MTJ)。MTJ包括上部和下部铁磁层以及布置在上部和下部铁磁层之间的阻挡层，其中上部和下部铁磁层示出为自由铁磁层和固定铁磁层。固定铁磁层具有恒定的或固定磁极性，固定铁磁层通常被布置在电极层之一与固定层之间的反铁磁层固定。自由层可以在两种或多种不同的磁极性之间切换，这些磁极性中的每一种都代表数据单元，诸如数据的比特位。
在一些MRAM单元中，自由层和固定层的磁极性位于彼此相同的水平面中，使自由层与固定层关于水平面平行或反向平行(取决于数据比特位的值)，这被称为“面内”MTJ结构。在传统的面内MTJ结构中，蚀刻后检查的关键尺寸(AEICD)小。因此，在面内MTJ单元中，存在上部电极上方的有限空间以将顶部电极通孔(TEVA)接合在上部电极上。因此，为了提供接合TEVA的足够空间，上部电极包括具有较大面积的上部和具有较小面积的基底部，该上部保留在该基底部上。这种MRAM单元的缺点在于，上部电极很厚，以包含基底部和上部，并且该厚度导致MRAM单元具有大的阶梯高度。因为该大的阶梯高度，MRAM单元需要相对较厚的介电层(通常是超低k介电(ELK)层)，以覆盖MTJ结构。在最初沉积之后，低k介电材料通常需要固化工艺，以增加其多孔性、降低其k值并且改善其机械强度。较厚的ELK层将引起差的固化。此外，当ELK层较厚时，还需要化学机械抛光(CMP)工艺，以平坦化ELK层。然而，差的固化和厚的ELK层将导致差的CMP均匀性，从而导致制造工艺中导致很多问题。
鉴于以上所述，本申请涉及用于制造包括垂直MTJ(p-MTJ)结构的MRAM单元的结构和方法。P-MTJ具有比面内MTJ更大的AEICD，因此有足够空间以用于接合TEVA。在垂直MTJ结构中，自由层和固定层的磁极性被定向为垂直于形成该自由层和固定层的水平面。因此，垂直MTJ结构中的自由层和固定层关于竖直/垂直平面平行或反向平行(取决于存储的二进制值)。此外，由于较小的切换电流和较快的切换速度，所以P-MTJ具有优势。
有利地，通过形成具有p-MTJ的MRAM，在MRAM单元上方有足够的空间来接合TEVA，因此可以避免与形成具有较窄的基底部和较宽的顶部的上部电极相关联的处理步骤。此外，省略了较厚的ELK层的需要，因此还省略了ELK层CMP工艺。这有助于减少制造MRAM单元的总成本。而且，较薄的ELK和较小的顶部电极还有助于使MRAM单元具有减小的阶梯高度。这种处理方法还与逻辑后道工序高度兼容。
参考图1A，提供了具有垂直MTJ的MRAM单元102a的一些实施例的截面图100a。例如，MRAM单元102a位于设置在介电层106中的底部电极通孔(BEVA)104上方，将该介电层106用作蚀刻停止层。在一些实施例中，介电层106包括超低k(ELK)介电层。横向间隔开的介电保护层108a和108b设置在半导体衬底202的上表面的上方。将MRAM单元102a的底部电极110布置在介电保护层108a和108b上方，并且通过BEVA 104将底部电极110电耦合至BEOL金属化堆叠件的第一金属化层(未示出)。例如，底部电极110可以是导电材料，诸如氮化钛、氮化钽、钛、钽或上述材料的两种或多种的组合。此外，例如，底部电极110的厚度可以为约10nm至100nm。例如，BEVA 104可以是金属，诸如铜、金、铝、钨或它们的组合。在一些实施例中，介电保护层108a和108b包括碳化硅(SiC)。
MTJ 112堆叠在底部电极110上方。MTJ 112具有比底部电极110更小的占位面积。由于占位面积的不同，MTJ 112和底部电极110共同限定平台(ledge)111。MTJ 112包括：第一铁磁层114；绝缘阻挡层116，设置在第一铁磁层114上方；以及第二铁磁层118，设置在绝缘阻挡层116上方。在一些实施例中，第一铁磁层114是具有代表数据单元的可变磁极性的自由层。例如，可变磁极性在第一状态和第二状态之间切换，第一状态和第二状态分别代表二进制“0”和二进制“1”。在一些实施例中，第二铁磁层118是具有固定磁极性的固定层。在一些实施例中，反铁磁层(未示出)布置在固定层(118)的下面，并且反铁磁层通常邻接固定层(118)的下表面和绝缘阻挡层116的上表面。反铁磁层将固定层固定为恒定的或固定磁极性。在一些实施例中，第一铁磁层114包括FePt(铁-铂)或CoFeB(钴、铁和硼的合金)，第一铁磁层114具有的厚度在大约和大约之间的范围内，并且第二铁磁层包括Co(钴)、Ni(镍)、Ru(钌)的单层或多层。绝缘阻挡层116在第一铁磁层114和第二铁磁层118之间提供电隔离，同时在适当的条件下仍允许电子隧穿通过绝缘阻挡层116。例如，绝缘阻挡层116可以是氧化镁或氧化铝(如，Al2O3)。此外，例如，绝缘阻挡层116的厚度可以约为0.5nm至2nm。
在工作中，通常通过测量MTJ 112的电阻来读取第一铁磁层114的可变磁极性。由于磁性隧道效应，所以MTJ 112的电阻随着可变磁极性而变化。此外，在工作中，通常使用自旋转移力矩(STT)效应来改变或切换可变磁极性。根据STT效应，电流流经MTJ 112，以感应自固定层(118)至自由层(114)的电子流。随着电子穿过固定层(118)，电子的自旋被极化。当自旋极化的电子到达自由层(114)时，自旋极化的电子将力矩施加于可变磁极性并且切换可变磁极性的状态。用于读取或改变可变磁极性的其他的方法也是经得起检验的(amenable)。此外，第一铁磁层114和第二铁磁层118的磁化极性垂直于介于制造MTJ 112(即，垂直MTJ)绝缘阻挡层116与第一铁磁层114或第二铁磁层118之间的界面。
MRAM单元102a的顶部电极120布置在第二铁磁层118上方。例如，顶部电极120可以是导电材料，诸如氮化钛、氮化钽、钛、钽或上述材料的一种或多种的组合。此外，例如，顶部电极120的厚度可以是大约10nm至100nm。顶部电极120具有与MTJ 112相同的占位面积。顶部电极120和MTJ 112一起形成具有基本对齐的垂直侧壁的垂直堆叠件121。垂直堆叠件121的占位面积小于底部电极110的占位面积。
还存在侧壁间隔件124a和124b，并且侧壁间隔件124a和124b从顶部电极120的上表面，沿着顶部电极120和MTJ 112的侧壁延伸，到达平台111的上表面以下的位置处或与平台111的上表面大致齐平的位置处。在一些实施例中，侧壁间隔件124a和124b包括SiN(氮化硅)。第一覆盖层126a和126b沿着侧壁间隔件124a和124b的外部侧壁、底部电极110的侧壁以及介电保护层108a和108b的上表面延伸。在一些实施例中，第一覆盖层126a和126b包括SiC。第二覆盖层128a和128b沿着第一覆盖层126a和126b的暴露的外部侧壁(沿着长度)延伸。在一些实施例中，第二覆盖层128a和128b包括TEOS(正硅酸乙酯)。层间介电(ILD)层130a和130b分别设置在第二覆盖层128a和128b上方。在一些实施例中，ILD层130a和130b包括ELK介电层(即，介电常数k小于3.9的电介质)，诸如未掺杂的硅酸盐玻璃、掺氟的二氧化硅、掺碳的二氧化硅、多孔二氧化硅或旋涂聚合物电介质(诸如，聚降冰片烯、苯并环丁烯、氢基硅氧烷(HSQ)或甲基硅倍半氧烷(MSQ))。顶部金属132是第二金属化层(未示出)的一部分，并且顶部金属132设置在MRAM单元102a的整个上表面的上方。在一些实施例中，顶部金属132包括铜、金、铝、钨或它们的组合。
参考图1B，提供了具有p-MTJ的MRAM单元102b的一些实施例的截面图100b。这里，与附图1不同，硬掩模122设置在顶部电极120上方。硬掩模122限定顶部电极120和下面的MTJ 112的占位面积。在一些实施例中，硬掩模包括USG(未掺杂的硅玻璃)。这里，侧壁间隔件124a和124b沿着硬掩模122的上表面开始延伸。第一覆盖层126邻接侧壁间隔件124a和124b的外部侧壁和上表面、硬掩模122的上表面、底部电极110的外部侧壁，并且进一步延伸至第一介电保护层108a和第二介电保护层108b的上表面的上方。顶部电极通孔(TEVA)134从顶部电极层120延伸穿过硬掩模122、第一覆盖层126、第二覆盖层128和ILD层130，到达金属沟槽136。金属沟槽136是第二金属化层(未示出)的一部分。TEVA 134将MRAM单元102b电耦合至第二金属化层。例如，TEVA 134和金属沟槽136可以是金属，诸如铜、铝、钨或它们的组合。
有利地，垂直堆叠件121的占位面积足以在MRAM单元102b上方形成TEVA。如之后更详细的描述的，与传统的方法相比，MTJ 112的铁磁层的垂直的各向异性有利地允许较薄的MRAM单元(102a和102b)，这允许有较薄的ILD层130，以在之后的BEOL金属化处理步骤中保护MTJ112。较薄的ILD层130也不需要CMP工艺。因此，分别如图1A和图1B所示，MRAM单元102a和102b的形成提供了具有降低的制造成本的更好的MRAM操作。
参考图2，提供了集成电路的一些实施例的截面图200。集成电路包括衬底202。例如，衬底202可以是块状衬底(如，块状硅衬底)或绝缘体上硅(SOI)衬底。一个或多个浅沟槽隔离(STI)区204设置在衬底202中，并且两个字线晶体管206、208设置在STI区204之间。STI区204可以是或者还包括衬底202中的填充氧化物的沟槽。
字线晶体管206、208彼此平行延伸，并且字线晶体管206、208包括字线栅极210、字线介电层212、字线侧壁间隔件层214和源极/漏极区216。字线栅极210布置在对应的字线介电层212上方，并且通过对应的字线侧壁间隔件层214加衬里于字线栅极210。源极/漏极区216嵌入衬底202的介于字线栅极210与STI区204之间的表面内。例如，字线栅极210可以是掺杂多晶硅或金属，诸如氮化钛或氮化钽。例如，字线介电层212可以是氧化物，诸如二氧化硅。例如，字线侧壁间隔件层214可以是SiN。例如，源极/漏极区216对应于衬底202的掺杂区。
BEOL金属化堆叠件218布置在衬底202上方。BEOL金属化堆叠件218包括：多个ILD层130、220；一对MRAM单元102b；以及多个金属化层222、224。根据图1B描述了MRAM单元102b，并且MRAM单元102b布置在ILD层130、220内。金属化层222、224包括金属线226、228，并且还布置在ILD层130、220内。金属线226、228包括源极线226，被布置为平行于字线晶体管208，并且被布置在字线晶体管208之间。此外，金属线226、228包括位线228，对应于MRAM单元102b的该位线228彼此平行延伸并且横向垂直于字线晶体管208。例如，ILD层130、220可以是低k电介质，诸如未掺杂的硅酸盐玻璃或氧化物(诸如，二氧化硅)。在一些实施例中，最底部的ILD层220是氧化物，并且另一个ILD层130是低k电介质。例如，金属化层222、224可以是金属，诸如铜或铝。
接触件230从金属化层222延伸至源极/漏极区216，并且通孔104、134、232在金属化层222、224与MRAM单元102b之间延伸。接触件230和通孔104、134、232延伸穿过布置在ILD层130、220与金属化层222、224之间的介电层106、234(蚀刻停止层)。在一些实施例中，接触件230和通孔104、134、232具有不同的形状。例如，接触件230和通孔134、232可以具有逐渐变小的宽度，然而通孔104具有均匀的宽度。例如，介电层106、234(蚀刻停止层)可以是ELK电介质。例如，接触件230和通孔104、134、232可以是金属，诸如铜、金或钨。
参考图3，流程图300示出了根据本发明的一些实施例的用于制造包括具有p-MTJ的MRAM单元的半导体结构的方法的一些实施例的流程图。应该理解，示出的方法并非解释为限制的意思，并且用于形成具有p-MTJ的MRAM单元的替换方法也可以在本发明所考虑的范围内。
在框302中，在半导体衬底上方形成介电保护层。
在框304中，在底部电极上方形成MTJ。MTJ包括夹置在第一铁磁层和第二铁磁层之间的绝缘阻挡层，其中第一和第二铁磁层的磁极性垂直于介于绝缘阻挡层与第一铁磁层或第二铁磁层之间的界面。在一些实施例中，第一铁磁层是自由层，并且第二铁磁层是固定层。
在框306中，在MTJ的上表面的上方形成顶部电极层。
在框308中，在顶部电极层上方形成硬掩模。
在框310中，执行第一蚀刻穿过顶部电极层、穿过MTJ的未被硬掩模掩蔽的区域，以形成顶部电极和蚀刻的MTJ。
在框312中，形成侧壁间隔件，该侧壁间隔件从硬掩模上方、沿着顶部电极和蚀刻的MTJ的侧壁延伸，到达底部电极的上表面的下面的位置处或与底部电极的上表面大致齐平的位置处。
在框314中，形成第一覆盖层，该第一覆盖层沿着侧壁间隔件的上表面和侧壁、底部电极的侧壁以及硬掩模的上表面延伸，之后形成第二覆盖层，该第二覆盖层沿着第一覆盖层的侧壁和上表面延伸。
在框316中，在第二覆盖层上方形成ILD层。
框318a和320a示出了如何将电接触件形成为到达顶部电极的一个实例。在框318a中，在ILD层上方执行CMP，以暴露顶部电极的上表面，并且形成平坦的顶面。在框320a中，在平坦的顶面上方沉积顶部金属。
框318b和320b示出了如何将电接触件形成为到达顶部电极的替代的实例。在框318b中，执行第二蚀刻，以形成通孔开口和沟槽。在框320b中，在通孔开口和沟槽中沉积金属，以分别形成邻接顶部电极的TEVA(顶部电极通孔)和金属沟槽。
有利地，由于方法300不包括扩大的或较大的顶部电极的形成，所以方法300包括数量减少的处理步骤。上述方法还有助于使ILD层以及整个MRAM单元具有减小的厚度，从而省略了附加的CMP步骤。该方法导致了简单并且节省成本的结构。
虽然本文将所公开的方法(如，通过流程图300所描述的方法)示出并描述为一系列的操作或行为，但是应该理解，所示出的这些操作或行为的顺序并非解释为限制的意思。例如，一些操作可以与脱离本文所示和/或所描述的其他的操作或行为以不同的顺序和/或同时进行。此外，可以不要求所有示出的操作都用于实施本文所描述的一个或多个方面或实施例，并且可以在一个或多个单独的操作和/或阶段中进行本文所描述的一个或多个操作。
参考图4至图14A、图14B，提供了在制造的多个阶段中的具有MRAM单元的半导体结构的一些实施例的截面图，以说明图3的方法。尽管结合该方法描述了图4至图14A、图14B，但是应该理解，图4至图14A、图14B所公开的结构并不限于该方法，而是图4至图14A、图14B所公开的结构可以作为独立于该方法的结构而单独存在。类似地，尽管结合图4至图14A、14B描述了该方法，但是应该理解，该方法并不限于图4至图14A、图14B所公开的结构，而是该方法可以独立于图4至图14A、图14B所公开的结构而单独存在。
图4示出了对应于操作302的一些实施例的截面图400。
如图4所示，介电保护层108形成在设置于介电层106中的底部电极通孔(BEVA)104上方。在一些实施例中，介电层106用作蚀刻停止层，并且例如，介电层106由ELK或氧化物形成。在一些实施例中，介电保护层108包括SiC，该介电保护层的厚度约为在一些实施例中，BEVA104包括金属，诸如铜、金或钨。
图5示出了对应于操作302的一些实施例的截面图500。
如图5所示，在介电保护层108上方执行第一蚀刻，以形成开口502。在一些实施例中，用于执行第一蚀刻的工艺包括：形成掩蔽介电保护层108围绕开口502的区域的第一光刻胶层504。然后，根据第一光刻胶层504，将蚀刻剂506(如，湿蚀刻剂或等离子体蚀刻剂)应用于介电保护层108，以形成开口502。蚀刻之后去除第一光刻胶层504。
图6示出了对应于操作304和306的一些实施例的截面图600。
如图6所示，底部电极层110’形成在介电保护层108上方，磁性隧道结(MTJ)112’形成在底部电极层110’的上表面的上方，并且顶部电极层120’形成在MTJ 112’的上表面的上方。例如，底部电极层110’可以是导电材料，诸如氮化钛、氮化钽、钛、钽或上述材料的一种或多种的组合，并且底部电极层110’邻接BEVA 104。此外，例如，底部电极层110’的厚度可以为约10nm至100nm。MTJ 112’包括第一铁磁层114’、绝缘阻挡层116’和第二铁磁层118’。在一些实施例中，将第一铁磁层114’配置为在至少两种磁极性之间切换，并且第二铁磁层118’具有固定磁极性。在一些实施例中，第一铁磁层114’包括厚度在介于大约和大约之间的范围内的FePt或CoFeB，并且第二铁磁层118’包括Co、Ni或Ru的单层或多层。在一些实施例中，例如，顶部电极层120’可以是导电材料，诸如氮化钛、氮化钽、钛、钽或上述材料的一种或多种的组合。此外，例如，顶部电极层120’的厚度可以为约10nm至大约100nm。底部电极层110’、MTJ 112’和顶部电极层120’一起形成MRAM堆叠件602。
图案化的硬掩模堆叠件604也设置在顶部电极层120’的上表面的上方。图案化的硬掩模堆叠件604包括按照这个顺序堆叠的硬掩模层122’、先进图膜(APF)606和介电膜608。根据与光刻工艺相适合的折射率来选择图案化的硬掩模堆叠件604的这三层。在一些实施例中，硬掩模层122’包括厚度约为的USG，APF 606具有约为的厚度，并且介电膜608包括厚度约为的SiON(氮氧化硅)。可以使用诸如化学汽相沉积(CVD)或物理汽相沉积(PVD)的合适的沉积技术来形成底部电极层110’、MTJ 112’、顶部电极层120’和图案化的硬掩模堆叠件604。
图7示出了对应于操作308的一些实施例的截面图700。
如图7所示，图案化硬掩模堆叠件604，通过在适当位置处的图案化的硬掩模堆叠件来执行第二蚀刻。第二蚀刻进行至穿过硬掩模层122’的区域。在一些实施例中，第二蚀刻包括在预定的持续时间段内应用湿蚀刻剂或等离子体蚀刻剂702。
图8示出了对应于操作310的一些实施例的截面图800。
如图8所示，穿过未被硬掩模122掩蔽的顶部电极层120’和未被硬掩模122掩蔽的MTJ 112’的区域执行第三蚀刻，到达底部电极层110’，以形成顶部电极120和蚀刻的MTJ 112。在一些实施例中，用于执行第二蚀刻的工艺包括：在足够的持续时间段内将蚀刻剂802(如，湿蚀刻剂或等离子体蚀刻剂)应用于MRAM堆叠件602，以蚀刻到底部电极层110’。蚀刻剂802通常选择性地蚀刻顶部电极层120’和MTJ 112’，而将硬掩模122和底部电极层110’基本保留在适当位置处。在一些实施例中，蚀刻剂802可以腐蚀剩余的硬掩模122。
图9和图10示出了对应于操作312的一些实施例的截面图900和1000。
如图9所示，侧壁间隔层124形成在硬掩模122和底部电极层110’上方，并且加衬里于硬掩模122的上表面和侧壁以及蚀刻的MTJ 112的侧壁。在一些实施例中，可以通过任何合适的沉积技术来形成侧壁间隔层124，并且通常共形地形成侧壁间隔层124。此外，例如，侧壁间隔层124可以由氮化硅、碳化硅或上述材料的一种或多种的组合形成。甚至更具体地，例如，侧壁间隔层124可以形成为具有大约的厚度。
如图10所示，在侧壁间隔层124中执行第四蚀刻，以将侧壁间隔层124回蚀刻至硬掩模122的顶面之下或与硬掩模122的顶面大致齐平，以去除侧壁间隔层124的横向伸展件。第四蚀刻还蚀刻底部电极层110’的横向伸展件，以形成底部电极110。在一些实施例中，用于执行第四蚀刻的工艺包括：在足以蚀刻穿过侧壁间隔层124和底部电极层110’的厚度的预定时间段内，将侧壁间隔层124暴露于蚀刻剂1002。通常相对于硬掩模122与介电保护层108a和108b，蚀刻剂1002优先选择侧壁间隔层124和底部电极层110’。在一些实施例中，蚀刻剂1002可以腐蚀硬掩模122。在一些实施例中，间隔件124a、124b的上部的外部拐角可以是圆形的，而不是图10所示的方形。
有利地，垂直MTJ 112具有足够的空间以在顶部电极120上方接合TEVA。因此，不需要用于形成较大的顶部电极的附加处理步骤。硬掩模122保留在顶部电极120上方，以沿着垂直平面提供隔离。
图11示出了对应于操作314的一些实施例的截面图1100。
如图11所示，第一覆盖层126形成在介电保护层108a和108b上方，并且加衬里于对底部电极110的侧壁、硬掩模122的上表面以及侧壁间隔件124a和124b的外部侧壁和上表面。在一些实施例中，第一覆盖层126包括SiC。第二覆盖层128形成在第一覆盖层126上方，并且加衬里于第一覆盖层126的外部侧壁和上表面。在一些实施例中，第二覆盖层128包括TEOS。在一些实施例中，可以通过任何合适的沉积技术来形成第一覆盖层126和第二覆盖层128，并且通常共形地形成该第一覆盖层126和第二覆盖层128。
图12示出了对应于操作316的一些实施例的截面图1200。
如图12所示，ILD层130形成在第二覆盖层128上方。在一些实施例中，可以通过任何合适的沉积技术来形成ILD层130，并且通常共形地形成该ILD层。此外，例如，ILD层130可以由ELK介电层形成，并且该ILD层的厚度为约通常跟随在沉积ELK介电层之后的是固化工艺，以增加其多孔性、降低其k值并且改善其机械强度。
有利地，由于顶部电极120比面内MTJ结构薄，所以较薄的ILD层130形成在第二覆盖层128上方。这消除了用于平坦化厚的ILD层的CMP工艺的需要。
图13A和图14A示出了一个实施例的形成期间的截面图，并且图13B和图14B示出了本发明的不同实施例的形成期间的截面图。
图13A示出了对应于操作318a的一些实施例的截面图1300a。
如图13A所示，在ILD层130上方执行CMP工艺1302，直到暴露顶部电极120的上表面，这导致了平坦的顶面1304的形成。CMP工艺1302抛光去除ILD层130、第一覆盖层126和第二覆盖层128的上部，这分别将它们划分为ILD层130a和130b、第一覆盖层126a和126b以及第二覆盖层128a和128b。
图14A示出了对应于操作320a的一些实施例的截面图1400a。
如图14A所示，顶部金属132形成在平坦的顶面1304上方。顶部金属是第二金属化层(未示出)的一部分，并且该顶部金属邻接顶部电极120的整个表面区域，以提供与MRAM单元102a的电连接。在一些实施例中，顶部金属包括钨或铜。
图13B示出了对应于操作318b的一些实施例的截面图1300b。
如图13B所示，通过一种或多种光刻工艺来形成通孔开口134’和沟槽136’。可以通过第五蚀刻来形成通孔开口134’，该第五蚀刻延伸穿过ILD层130、第二覆盖层128、第一覆盖层126和硬掩模122，并且停止在顶部电极120中。形成沟槽136’的工艺可以包括：利用ILD层130上面的适当位置中的图案化的光刻胶(未示出)对ILD层130上执行第六蚀刻。第五和第六蚀刻可以包括干蚀刻(如，等离子体蚀刻剂、RIE蚀刻剂等)或湿蚀刻(如，氢氟酸作为蚀刻剂)。
图14B示出了对应于操作320b的一些实施例的截面图1400b。
如图14B所示，在一些实施例中，金属层沉积在通孔开口134’和沟槽136’上方，随后，通过CMP工艺来形成TEVA 134和金属沟槽136。在一些实施例中，TEVA 134和金属沟槽136包括钨或铜。金属沟槽136是第二金属化层(未示出)的一部分，并且TEVA 134将MRAM单元102b电连接至第二金属化层。在一些实施例中，可以通过镶嵌或双镶嵌工艺来形成TEVA 134。
因此，通过以上所述可以理解，本发明提供了用于制造磁阻式随机存取存储器(MRAM)单元的一种方法，该方法包括：在底部电极层上方形成磁性隧道结(MTJ)。顶部电极层形成在MTJ的上表面的上方，并且硬掩模形成在顶部电极层的上表面的上方。执行第一蚀刻，穿过未被硬掩模掩蔽的顶部电极层和未被硬掩模掩蔽的MTJ的区域，以形成顶部电极和蚀刻的MTJ。形成侧壁间隔件，侧壁间隔件从硬掩模或顶部电极的上表面沿着顶部电极和蚀刻的MTJ的侧壁延伸，到达底部电极层的上表面之下的位置处或与底部电极层的上表面大致齐平的位置处。
在其他实施例中，本发明提供了一种磁阻式随机存取存储器(MRAM)单元，包括：设置在底部电极上方的磁性隧道结(MTJ)。顶部电极设置在MTJ的上表面的上方。侧壁间隔件设置在底部电极的上表面的上方，并且侧壁间隔件邻接MTJ的外部侧壁和顶部电极的外部侧壁。侧壁间隔件通过基本均匀的宽度从底部电极的上表面向上延伸至顶部电极的上表面。设置第一覆盖层，第一覆盖层邻接侧壁间隔件和底部电极的外部侧壁。
在又一个实施例中，本发明提供一种磁阻式随机存取存储器(MRAM)单元，包括：底部电极，设置在具有开口的介电保护层上方。自由层配置为在至少两种不同的磁极性之间切换并设置在底部电极上方。绝缘阻挡层设置在自由层上方，并且具有固定磁极性的固定层设置在绝缘阻挡层上方。自由层和固定层的磁极性垂直于介于绝缘阻挡层与固定层或自由层之间的界面。顶部电极设置在固定层上方，并且硬掩膜设置在顶部电极的上表面的上方。侧壁间隔件被布置为通过基本均匀的宽度从底部电极的上表面延伸至顶部电极的上表面或硬掩模的上表面。第一覆盖层被设置为在侧壁间隔件的上方延伸，并且沿着底部电极和硬掩模的侧壁延伸。金属化堆叠件的后道工序(BEOL)包括堆叠在MRAM单元的相对侧上的第一金属化层和第二金属化层。从底部电极延伸至第一金属化层的第一通孔设置在第一介电层中。底部电极延伸穿过开口以邻接第一通孔，并且从顶部电极延伸至第二金属化层的第二通孔设置在第二介电层中。
上面论述了若干实施例的部件，使得本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的处理和结构。本领域普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims (10)

1.一种用于制造磁阻式随机存取存储器(MRAM)单元的方法，所述方法包括：
在底部电极层上方形成磁性隧道结(MTJ)；
在所述MTJ的上表面的上方形成顶部电极层；
在所述顶部电极层的上表面的上方形成硬掩模；
执行第一蚀刻，穿过未被所述硬掩模掩蔽的所述顶部电极层和未被所述硬掩模掩蔽的所述MTJ的区域，以形成顶部电极和蚀刻的MTJ；以及
形成侧壁间隔件，所述侧壁间隔件从所述硬掩模或所述顶部电极的上表面沿着所述顶部电极和所述蚀刻的MTJ的侧壁延伸，到达所述底部电极层的上表面之下的位置处或与所述底部电极层的上表面齐平的位置处。
2.根据权利要求1所述的方法，其中，所述MTJ包括：
第一铁磁层；
绝缘阻挡层，设置在所述第一铁磁层上方；以及
第二铁磁层，设置在所述绝缘阻挡层上方，其中，所述第一铁磁层和所述第二铁磁层的磁极性垂直于介于所述绝缘阻挡层与所述第一铁磁层或所述第二铁磁层之间的界面。
3.根据权利要求2所述的方法，其中，将所述第一铁磁层配置为在至少两种磁极性之间切换，并且所述第二铁磁层具有固定磁极性。
4.根据权利要求1所述的方法，其中，形成所述侧壁间隔件包括：
在所述硬掩模上方形成所述侧壁间隔层，并且加衬里于所述硬掩模的上表面和侧壁以及所述蚀刻的MTJ的侧壁；以及
在所述侧壁间隔层中执行第二蚀刻，以形成所述侧壁间隔件。
5.根据权利要求4所述的方法，其中，所述第二蚀刻还蚀刻所述底部电极层的横向延伸件，以形成底部电极。
6.根据权利要求5所述的方法，还包括：
形成第一覆盖层，所述第一覆盖层沿着所述侧壁间隔件、所述底部电极的侧壁以及所述硬掩模的侧壁和上表面延伸；
形成第二覆盖层，所述第二覆盖层沿着所述第一覆盖层的侧壁和上表面延伸；以及
在所述第二覆盖层的上表面和侧壁上方沉积层间介电(ILD)层。
7.根据权利要求6所述的方法，还包括：
光图案化并且蚀刻所述ILD层，以形成通孔开口和沟槽；以及
利用金属层来分别填充所述通孔开口和所述沟槽，以形成TEVA(顶部电极通孔)和金属沟槽。
8.根据权利要求7所述的方法，其中，所述TEVA延伸穿过所述第一覆盖层、所述第二覆盖层和所述硬掩模，以邻接所述顶部电极。
9.一种磁阻式随机存取存储器(MRAM)单元，包括：
磁性隧道结(MTJ)，设置在底部电极上方；
顶部电极，设置在所述MTJ的上表面的上方；
侧壁间隔件，设置在所述底部电极的上表面的上方，邻接所述MTJ的外部侧壁，并且邻接所述顶部电极的外部侧壁，
其中，所述侧壁间隔件通过基本均匀的宽度从所述底部电极的上表面向上延伸至所述顶部电极的上表面；以及
第一覆盖层，邻接所述侧壁间隔件和所述底部电极的外部侧壁。
10.一种磁阻式随机存取存储器(MRAM)单元，包括：
底部电极，设置在具有开口的介电保护层上方；
自由层，被配置为在至少两种不同的磁极性之间切换，并且设置在所述底部电极上方；
绝缘阻挡层，设置在所述自由层上方；
固定层，具有固定磁极性，并且设置在所述绝缘阻挡层上方，其中，所述自由层和所述固定层的磁极性垂直于介于所述绝缘阻挡层与所述固定层或所述自由层之间的界面；
顶部电极，设置在所述固定层上方；
硬掩模，设置在所述顶部电极的上表面的上方；
侧壁间隔件，通过基本均匀的宽度从所述底部电极的上表面延伸至所述顶部电极的上表面或所述硬掩模的上表面；
第一覆盖层，在所述侧壁间隔件、所述底部电极的侧壁和所述硬掩模上方延伸；以及
后道工序(BEOL)金属化堆叠件，包括：
第一金属化层和第二金属化层，堆叠在所述MRAM单元的相对侧上；
第一通孔，从所述底部电极延伸至所述第一金属化层，其中，所述第一通孔设置在第一介电层中，并且所述底部电极延伸穿过所述开口，以邻接所述第一通孔；和
第二通孔，从所述顶部电极延伸至所述第二金属化层，其中，所述第二通孔设置在第二介电层中。
CN201510831564.4A 2015-03-12 2015-11-25 用于改进型磁阻式随机存取存储器工艺的垂直磁性隧道结 Active CN105977376B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/645,683 US10008662B2 (en) 2015-03-12 2015-03-12 Perpendicular magnetic tunneling junction (MTJ) for improved magnetoresistive random-access memory (MRAM) process
US14/645,683 2015-03-12

Publications (2)

Publication Number Publication Date
CN105977376A true CN105977376A (zh) 2016-09-28
CN105977376B CN105977376B (zh) 2019-07-19

Family

ID=56886919

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510831564.4A Active CN105977376B (zh) 2015-03-12 2015-11-25 用于改进型磁阻式随机存取存储器工艺的垂直磁性隧道结

Country Status (2)

Country Link
US (1) US10008662B2 (zh)
CN (1) CN105977376B (zh)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107017338A (zh) * 2015-12-31 2017-08-04 台湾积体电路制造股份有限公司 半导体结构和其形成方法
CN108288670A (zh) * 2017-01-10 2018-07-17 三星电子株式会社 磁存储器装置
CN108878471A (zh) * 2017-05-09 2018-11-23 中电海康集团有限公司 集成电路及其制备方法
CN109390465A (zh) * 2017-08-02 2019-02-26 台湾积体电路制造股份有限公司 集成电路和形成集成电路的方法
CN109524542A (zh) * 2017-09-20 2019-03-26 三星电子株式会社 制造磁阻随机存取存储器件的方法
CN109979961A (zh) * 2017-11-30 2019-07-05 台湾积体电路制造股份有限公司 磁阻式随机存取存储器结构及其制造方法
CN110660902A (zh) * 2018-06-28 2020-01-07 台湾积体电路制造股份有限公司 存储器装置、集成电路及制造存储器装置的方法
CN111092152A (zh) * 2018-10-23 2020-05-01 台湾积体电路制造股份有限公司 存储单元和用于制造存储单元的方法
CN111211109A (zh) * 2018-11-21 2020-05-29 格芯公司 顶电极互连结构
CN112740431A (zh) * 2018-09-25 2021-04-30 应用材料公司 形成磁隧道结的顶部接触的方法
CN113594353A (zh) * 2020-07-17 2021-11-02 台湾积体电路制造股份有限公司 磁隧道结器件及其形成方法
CN113745401A (zh) * 2020-05-27 2021-12-03 中芯国际集成电路制造(上海)有限公司 半导体结构及半导体结构的形成方法
CN113764577A (zh) * 2020-06-04 2021-12-07 格芯新加坡私人有限公司 磁隧道结结构及集成方案
CN113809230A (zh) * 2020-08-31 2021-12-17 台湾积体电路制造股份有限公司 形成存储器单元的方法以及集成电路
TWI754432B (zh) * 2019-10-31 2022-02-01 台灣積體電路製造股份有限公司 記憶體裝置及其形成方法與記憶胞
CN111092152B (zh) * 2018-10-23 2024-05-28 台湾积体电路制造股份有限公司 存储单元和用于制造存储单元的方法

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9818935B2 (en) * 2015-06-25 2017-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques for MRAM MTJ top electrode connection
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US9905751B2 (en) * 2015-10-20 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic tunnel junction with reduced damage
US9660179B1 (en) * 2015-12-16 2017-05-23 International Business Machines Corporation Enhanced coercivity in MTJ devices by contact depth control
US9780301B1 (en) * 2016-04-15 2017-10-03 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing mixed-dimension and void-free MRAM structure
US10388852B2 (en) * 2016-06-08 2019-08-20 Globalfoundries Singapore Pte. Ltd. Magnetic tunnel junction element
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
KR102648392B1 (ko) * 2017-01-26 2024-03-18 삼성전자주식회사 반도체 소자
US10283700B2 (en) 2017-06-20 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structure with magnetic tunnel junction (MTJ) cell
US10276634B2 (en) * 2017-06-20 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structure with magnetic tunnel junction (MTJ) cell
US10446741B2 (en) 2017-10-23 2019-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple hard mask patterning to fabricate 20nm and below MRAM devices
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10573687B2 (en) * 2017-10-31 2020-02-25 International Business Machines Corporation Magnetic random access memory with permanent photo-patternable low-K dielectric
US10312238B2 (en) 2017-11-06 2019-06-04 United Microelectronics Corp. Manufacturing method of magnetic random access memory cell
US10535816B2 (en) 2017-11-22 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Via structure, MRAM device using the via structure and method for fabricating the MRAM device
US10756258B2 (en) 2017-11-27 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication method thereof
US10644231B2 (en) * 2017-11-30 2020-05-05 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication method thereof
DE102018108545B4 (de) * 2017-11-30 2021-05-20 Taiwan Semiconductor Manufacturing Co. Ltd. Magnetischer direktzugriffsspeicher und herstellungsverfahren dafür
US10541361B2 (en) * 2017-11-30 2020-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory and manufacturing method thereof
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10367139B2 (en) * 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10840440B2 (en) 2018-02-22 2020-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Metal/dielectric/metal hybrid hard mask to define ultra-large height top electrode for sub 60nm MRAM devices
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US20190296220A1 (en) 2018-03-23 2019-09-26 Spin Transfer Technologies, Inc. Magnetic Tunnel Junction Devices Including an Annular Free Magnetic Layer and a Planar Reference Magnetic Layer
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
KR20190122421A (ko) * 2018-04-20 2019-10-30 삼성전자주식회사 반도체 소자
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10593866B2 (en) * 2018-06-27 2020-03-17 Globalfoundries Singapore Pte. Ltd. Magnetic field assisted MRAM structures, integrated circuits, and methods for fabricating the same
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
TWI678820B (zh) * 2018-08-02 2019-12-01 世界先進積體電路股份有限公司 磁阻裝置及其形成方法
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US11189659B2 (en) * 2018-08-29 2021-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques for MRAM MTJ top electrode to via interface
CN110890461B (zh) * 2018-09-07 2023-05-02 联华电子股份有限公司 嵌入式磁阻式随机存取存储器的制造方法
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US11563167B2 (en) * 2018-09-26 2023-01-24 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for an MRAM device with a multi-layer top electrode
US11075335B2 (en) * 2018-09-26 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques for MRAM MTJ top electrode connection
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US10727274B2 (en) 2018-10-23 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques for MRAM top electrode via connection
US11127788B2 (en) * 2018-10-31 2021-09-21 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device having magnetic tunnel junction (MTJ) stack
CN111146332B (zh) * 2018-11-05 2023-06-16 联华电子股份有限公司 半导体装置以及其制作方法
US11069853B2 (en) 2018-11-19 2021-07-20 Applied Materials, Inc. Methods for forming structures for MRAM applications
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
US10985312B2 (en) * 2019-06-13 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of fabricating magneto-resistive random-access memory (MRAM) devices with self-aligned top electrode via and structures formed thereby
US11227892B2 (en) 2019-06-18 2022-01-18 International Business Machines Corporation MRAM integration with BEOL interconnect including top via
US10944044B2 (en) * 2019-08-07 2021-03-09 International Business Machines Corporation MRAM structure with T-shaped bottom electrode to overcome galvanic effect
CY2004010I2 (el) * 2019-08-29 2009-11-04 Novartis Ag Phenyl carbamate
US11088202B2 (en) 2019-09-23 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming memory cell
US20210313395A1 (en) * 2020-04-03 2021-10-07 Nanya Technology Corporation Semiconductor device with embedded magnetic storage structure and method for fabricating the same
US11985906B2 (en) 2020-05-29 2024-05-14 Taiwan Semiconductor Manufacturing Company Limited Low-resistance contact to top electrodes for memory cells and methods for forming the same
US20210399207A1 (en) * 2020-06-23 2021-12-23 Taiwan Semiconductor Manufacturing Company Limited Memory cell with low resistance top electrode contact and methods for forming the same
US11729996B2 (en) * 2021-07-30 2023-08-15 International Business Machines Corporation High retention eMRAM using VCMA-assisted writing
US20230060906A1 (en) * 2021-09-01 2023-03-02 International Business Machines Corporation Mram stack with reduced height
CN117425391A (zh) * 2022-07-06 2024-01-19 浙江驰拓科技有限公司 Sot-mram器件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102741934A (zh) * 2009-11-25 2012-10-17 高通股份有限公司 磁性隧道结装置及制造
CN102881821A (zh) * 2011-07-11 2013-01-16 株式会社东芝 半导体存储装置及其制造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6897532B1 (en) 2002-04-15 2005-05-24 Cypress Semiconductor Corp. Magnetic tunneling junction configuration and a method for making the same
US6911156B2 (en) * 2003-04-16 2005-06-28 Freescale Semiconductor, Inc. Methods for fabricating MRAM device structures
US7932189B2 (en) 2007-01-26 2011-04-26 Freescale Semiconductor, Inc. Process of forming an electronic device including a layer of discontinuous storage elements
US7416945B1 (en) 2007-02-19 2008-08-26 Freescale Semiconductor, Inc. Method for forming a split gate memory device
US9136463B2 (en) * 2007-11-20 2015-09-15 Qualcomm Incorporated Method of forming a magnetic tunnel junction structure
US7723128B2 (en) * 2008-02-18 2010-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ formed capping layer in MTJ devices
US7727778B2 (en) 2008-08-28 2010-06-01 Kabushiki Kaisha Toshiba Magnetoresistive element and method of manufacturing the same
US7939188B2 (en) 2008-10-27 2011-05-10 Seagate Technology Llc Magnetic stack design
US8043732B2 (en) 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
US8048795B2 (en) 2009-07-10 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Self-assembly pattern for semiconductor integrated circuit
US8735179B2 (en) * 2009-08-27 2014-05-27 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
EP2479787B1 (en) 2009-09-17 2020-04-29 III Holdings 3, LLC Magnetoresistive element and non-volatile semiconductor memory device using same
US20110076784A1 (en) * 2009-09-29 2011-03-31 Grandis Inc. Fabrication of Magnetic Element Arrays
US8168449B2 (en) 2009-11-04 2012-05-01 International Business Machines Corporation Template-registered diblock copolymer mask for MRAM device formation
US8981502B2 (en) 2010-03-29 2015-03-17 Qualcomm Incorporated Fabricating a magnetic tunnel junction storage element
JP6043478B2 (ja) 2010-12-07 2016-12-14 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 磁気異方性物質の自由磁性層を含むストレージノード、これを含む磁気メモリ素子及びその製造方法
US8557610B2 (en) * 2011-02-14 2013-10-15 Qualcomm Incorporated Methods of integrated shielding into MTJ device for MRAM
JP2012182217A (ja) * 2011-02-28 2012-09-20 Toshiba Corp 半導体記憶装置
JP2013012546A (ja) * 2011-06-28 2013-01-17 Toshiba Corp 不揮発性記憶装置の製造方法
US8546871B2 (en) 2011-07-06 2013-10-01 United Microelectronics Corp. Non-volatile memory cell and fabricating method thereof
KR101870873B1 (ko) * 2011-08-04 2018-07-20 에스케이하이닉스 주식회사 반도체 소자의 제조방법
US8536063B2 (en) * 2011-08-30 2013-09-17 Avalanche Technology Inc. MRAM etching processes
US8704320B2 (en) * 2011-09-12 2014-04-22 Qualcomm Incorporated Strain induced reduction of switching current in spin-transfer torque switching devices
JP5665707B2 (ja) * 2011-09-21 2015-02-04 株式会社東芝 磁気抵抗効果素子、磁気メモリ及び磁気抵抗効果素子の製造方法
US8747680B1 (en) 2012-08-14 2014-06-10 Everspin Technologies, Inc. Method of manufacturing a magnetoresistive-based device
US8923044B2 (en) 2012-08-20 2014-12-30 Qualcomm Incorporated MTP MTJ device
JP2014056941A (ja) 2012-09-12 2014-03-27 Toshiba Corp 抵抗変化型メモリ
US9595661B2 (en) 2013-07-18 2017-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive random access memory structure and method of forming the same
US9269894B2 (en) 2013-10-15 2016-02-23 Everspin Technologies, Inc. Isolation of magnetic layers during etch in a magnetoresistive device
US9406875B2 (en) 2013-12-17 2016-08-02 Qualcomm Incorporated MRAM integration techniques for technology scaling
US9564582B2 (en) * 2014-03-07 2017-02-07 Applied Materials, Inc. Method of forming magnetic tunneling junctions
US9269893B2 (en) 2014-04-02 2016-02-23 Qualcomm Incorporated Replacement conductive hard mask for multi-step magnetic tunnel junction (MTJ) etch
KR102175471B1 (ko) * 2014-04-04 2020-11-06 삼성전자주식회사 자기 저항 메모리 장치 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102741934A (zh) * 2009-11-25 2012-10-17 高通股份有限公司 磁性隧道结装置及制造
CN102881821A (zh) * 2011-07-11 2013-01-16 株式会社东芝 半导体存储装置及其制造方法

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107017338B (zh) * 2015-12-31 2020-03-06 台湾积体电路制造股份有限公司 半导体结构和其形成方法
CN107017338A (zh) * 2015-12-31 2017-08-04 台湾积体电路制造股份有限公司 半导体结构和其形成方法
CN108288670B (zh) * 2017-01-10 2022-03-15 三星电子株式会社 磁存储器装置
CN108288670A (zh) * 2017-01-10 2018-07-17 三星电子株式会社 磁存储器装置
CN108878471A (zh) * 2017-05-09 2018-11-23 中电海康集团有限公司 集成电路及其制备方法
CN108878471B (zh) * 2017-05-09 2021-10-01 中电海康集团有限公司 集成电路及其制备方法
CN109390465A (zh) * 2017-08-02 2019-02-26 台湾积体电路制造股份有限公司 集成电路和形成集成电路的方法
CN109524542A (zh) * 2017-09-20 2019-03-26 三星电子株式会社 制造磁阻随机存取存储器件的方法
CN109524542B (zh) * 2017-09-20 2023-10-24 三星电子株式会社 制造磁阻随机存取存储器件的方法
CN109979961A (zh) * 2017-11-30 2019-07-05 台湾积体电路制造股份有限公司 磁阻式随机存取存储器结构及其制造方法
US10825499B2 (en) 2017-11-30 2020-11-03 Taiwan Semiconductor Manufacturing Company Ltd. Magnetic random access memory structure and manufacturing method of the same
US10825498B2 (en) 2017-11-30 2020-11-03 Taiwan Semiconductor Manufacturing Company Ltd. Magnetic random access memory structure and manufacturing method of the same
US10991408B2 (en) 2017-11-30 2021-04-27 Taiwan Semiconductor Manufacturing Company Ltd. Magnetic random access memory structure and manufacturing method of the same
CN109979961B (zh) * 2017-11-30 2021-12-28 台湾积体电路制造股份有限公司 磁阻式随机存取存储器结构及其制造方法
CN110660902B (zh) * 2018-06-28 2022-11-18 台湾积体电路制造股份有限公司 存储器装置、集成电路及制造存储器装置的方法
CN110660902A (zh) * 2018-06-28 2020-01-07 台湾积体电路制造股份有限公司 存储器装置、集成电路及制造存储器装置的方法
CN112740431A (zh) * 2018-09-25 2021-04-30 应用材料公司 形成磁隧道结的顶部接触的方法
CN111092152B (zh) * 2018-10-23 2024-05-28 台湾积体电路制造股份有限公司 存储单元和用于制造存储单元的方法
CN111092152A (zh) * 2018-10-23 2020-05-01 台湾积体电路制造股份有限公司 存储单元和用于制造存储单元的方法
CN111211109A (zh) * 2018-11-21 2020-05-29 格芯公司 顶电极互连结构
CN111211109B (zh) * 2018-11-21 2024-03-15 格芯美国公司 顶电极互连结构
TWI754432B (zh) * 2019-10-31 2022-02-01 台灣積體電路製造股份有限公司 記憶體裝置及其形成方法與記憶胞
US11910723B2 (en) 2019-10-31 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device with electrically parallel source lines
CN113745401A (zh) * 2020-05-27 2021-12-03 中芯国际集成电路制造(上海)有限公司 半导体结构及半导体结构的形成方法
CN113764577A (zh) * 2020-06-04 2021-12-07 格芯新加坡私人有限公司 磁隧道结结构及集成方案
CN113594353A (zh) * 2020-07-17 2021-11-02 台湾积体电路制造股份有限公司 磁隧道结器件及其形成方法
CN113809230A (zh) * 2020-08-31 2021-12-17 台湾积体电路制造股份有限公司 形成存储器单元的方法以及集成电路
CN113809230B (zh) * 2020-08-31 2024-03-08 台湾积体电路制造股份有限公司 形成存储器单元的方法以及集成电路

Also Published As

Publication number Publication date
CN105977376B (zh) 2019-07-19
US20160268499A1 (en) 2016-09-15
US10008662B2 (en) 2018-06-26

Similar Documents

Publication Publication Date Title
CN105977376A (zh) 用于改进型磁阻式随机存取存储器工艺的垂直磁性隧道结
US11653572B2 (en) Manufacturing techniques and corresponding devices for magnetic tunnel junction devices
US9299745B2 (en) Integrated circuits having magnetic tunnel junctions (MTJ) and methods for fabricating the same
KR102297452B1 (ko) Ｍｒａｍ ｍｔｊ 상부 전극 대 비아 계면을 위한 기술
CN106298831B (zh) 用于mram mtj顶部电极连接的技术
US10002904B2 (en) Encapsulation of magnetic tunnel junction structures in organic photopatternable dielectric material
KR20190135903A (ko) 스페이서를 포함한 mram mtj 최상부 전극과 금속층간 계면을 위한 기술들
US11665911B2 (en) Method of forming memory cell
CN107230742A (zh) Mram器件及其形成方法
US9673388B2 (en) Integrated circuit structures with spin torque transfer magnetic random access memory and methods for fabricating the same
KR20180133278A (ko) 반도체 장치 및 그 제조 방법
TW202119665A (zh) 半導體元件及其製作方法
JP2024518876A (ja) 低抵抗率スピンホール効果（ｓｈｅ）書き込みラインを有するスピン軌道トルク（ｓｏｔ）磁気抵抗ランダムアクセスメモリ（ｍｒａｍ）
TW202205281A (zh) 磁性隧道接面裝置及其形成方法
TW202123501A (zh) 半導體元件及其製作方法
TW202105598A (zh) 半導體元件及其製作方法
TWI779656B (zh) 記憶體裝置、記憶體裝置結構及其形成方法
US11121307B2 (en) Semiconductor device and method for fabricating the same
TW202118105A (zh) 半導體裝置的形成方法
TWI760119B (zh) 積體電路與其形成方法
JP2023086085A (ja) 磁気トンネル接合装置及びその形成方法
TW202107583A (zh) 半導體元件及其製作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant