CN112740431A - 形成磁隧道结的顶部接触的方法 - Google Patents

形成磁隧道结的顶部接触的方法 Download PDF

Info

Publication number
CN112740431A
CN112740431A CN201980060105.7A CN201980060105A CN112740431A CN 112740431 A CN112740431 A CN 112740431A CN 201980060105 A CN201980060105 A CN 201980060105A CN 112740431 A CN112740431 A CN 112740431A
Authority
CN
China
Prior art keywords
layer
tunnel junction
magnetic
magnetic tunnel
junction structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980060105.7A
Other languages
English (en)
Inventor
薛林
安在洙
曾信伟
马亨德拉·帕卡拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN112740431A publication Critical patent/CN112740431A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本公开内容的实施方式关于用于制造在存储器装置中使用的结构的方法。更具体地,本公开内容的实施方式关于用于在存储器装置中制造MTJ结构的方法。在一个实施方式中,方法包括以下步骤:形成MTJ结构;在MTJ结构的顶部和侧部上沉积封装层;在封装层上沉积介电材料;通过化学机械平坦化(CMP)处理来移除设置在MTJ结构的顶部上的介电材料和封装层,以暴露MTJ结构的顶部;及在MTJ结构上沉积接触层。方法利用CMP处理而不利用蚀刻处理来暴露MTJ结构的顶部,这避免损坏MTJ结构并导致在MTJ结构与接触层之间的改善的电接触。

Description

形成磁隧道结的顶部接触的方法
技术领域
本公开内容的实施方式关于用于制造在存储器装置中使用的结构的方法。更具体地,本公开内容的实施方式关于用于在存储器装置中制造磁隧道结结构的方法。
背景技术
磁阻式随机存取存储器(MRAM)是一种含有MRAM单元阵列的存储器装置,MRAM单元使用其电阻值而非电荷来储存数据。通常,每个MRAM单元包括磁隧道结(magnetic tunneljunction,MTJ)结构。MTJ结构可具有可调节的电阻来表示逻辑状态“0”或“1”。MTJ结构通常包括由薄的非磁性层(如,隧道阻挡层)分隔开的两个铁磁层。顶部接触层和底部接触层用以夹设MTJ结构,从而电流可流过MTJ结构。
MTJ结构的层通常作为覆盖的覆盖膜而顺序地沉积。层通过各种蚀刻处理随后被图案化,以形成所述MTJ结构,在蚀刻处理中一个或多个层被部分地或全部地移除。但是,蚀刻处理可能会损坏MTJ结构,并可能导致与顶部电极的不良电接触。
因此,需要用于形成MTJ结构的改进方法。
发明内容
本公开内容的实施方式关于一种用于制造在存储器装置中使用的结构的方法。更具体地,本公开内容的实施方式关于用于在存储器装置中制造MTJ结构的方法。在一个实施方式中,方法包括以下步骤:在第一接触层上形成磁隧道结结构;在磁隧道结结构的顶部和侧部上沉积封装层;通过化学机械平坦化处理来移除设置在磁隧道结的顶部上的封装层,以暴露磁隧道结结构的顶部;及在磁隧道结结构上沉积第二接触层。
在另一个实施方式中,一种方法包括以下步骤:在第一接触层上形成磁隧道结结构;在磁隧道结结构的顶部和侧部上沉积封装层;在封装层上沉积介电材料;通过化学机械平坦化处理来移除设置在磁隧道结的顶部上的介电材料和封装层,以暴露磁隧道结结构的顶部;及在磁隧道结结构上沉积第二接触层。
在另一个实施方式中,一种方法包括以下步骤:在第一接触层上形成磁隧道结结构;在磁隧道结结构的顶部和侧部上沉积封装层,封装层包含氮化硅碳;在封装层上沉积介电材料;移除介电材料的一部分和封装层的一部分,以形成通孔和在通孔的顶部上的沟槽,磁隧道结结构的顶部被暴露;及在沟槽和通孔中沉积第二接触层。
附图说明
为了可详细地理解本公开内容的上述特征的方式,可通过参考实施方式来获得简要地概述于上的本公开内容的更详细的描述,一些实施方式显示在附随的附图中。然而,应注意附随的附图仅显示了示例性实施方式,且因此不应被认为是对其范围的限制,且可允许其他等效实施方式。
图1是用于形成结构的方法的流程图。
图2A-图2E显示了在图1的方法的不同阶段期间的结构的示意性横截面图。
图3是用于形成结构的方法的流程图。
图4A-图4E显示了在图3的方法的不同阶段期间的结构的示意性横截面图。
为促进理解,在可能的情况下使用了相同的附图标记来表示附图中共有的相同元件。可预期的是,一个实施方式的元件和特征可有益地并入其他实施方式中而无需进一步叙述。
具体实施方式
本公开内容的实施方式关于用于制造在存储器装置中使用的结构的方法。更具体地,本公开内容的实施方式关于用于在存储器装置中制造MTJ结构的方法。在一个实施方式中,方法包括以下步骤:形成MTJ结构;在MTJ结构的顶部和侧部上沉积封装层;在封装层上沉积介电材料;通过化学机械平坦化(CMP)处理来移除设置在MTJ结构的顶部上的介电材料和封装层,以暴露MTJ结构的顶部;及在该MTJ结构上沉积接触层。方法利用CMP处理而非蚀刻处理来暴露MTJ结构的顶部,这避免损坏MTJ结构并导致在MTJ结构与接触层之间的改善的电接触。
图1是用于形成结构200的方法100的流程图。图2A-图2E显示了在图1的方法100的不同阶段期间的结构200的示意性横截面图。方法100通过形成如图2A所示的MTJ结构204的操作102而开始。MTJ结构204形成在接触层202上。接触层202由导电材料(诸如金属)制成。例如,接触层202由铜、钴、钨、钽、氮化钽、钛、氮化钛、氮化钨或其他合适的材料制成。MTJ结构204包括第一磁性层206、布置在第一磁性层206上方的非磁性层208、布置在非磁性层208上方的第二磁性层210及布置在第二磁性层210上方的盖层212。第一磁性层206和第二磁性层210由铁磁性材料(诸如具有掺杂剂(诸如硼掺杂剂、氧掺杂剂或其他合适的材料)的金属合金)制成。金属合金可为含镍材料、含铂材料、含钌材料、含钴材料、含钽材料和含钯材料。铁磁性材料的合适示例包括Ru、Ta、Co、Pt、TaN、NiFeOx、NiFeB、CoFeOxB、CoFeB、CoFe、NiOxB、CoBOx、FeBOx、CoFeNiB、CoPt、CoPd、TaOx及类似者。非磁性层208可由用于隧道结磁阻(tunnel junction magnetoresistive,TMR)传感器的介电材料或由用于巨磁阻(giantmagnetoresistive,GMR)传感器的导电材料制成。若MTJ结构204是TMR传感器,则非磁性层208由MgO、HfO2、TiO2、Ta2O5、Al2O3或其他合适的材料制成。如果MTJ结构204是GMR传感器,则非磁性层208由铜、银、钼、钽、钨或其他合适的材料制成。盖层212可由钌、铱、钽、钨、钛、氮化钽、氮化钨、氮化钛、氧化镁或其他合适的材料制成。
MTJ结构204的层206、208、210、212可顺序地毯式沉积在接触层202上,并且随后通过一个或多个蚀刻处理来图案化。沉积处理可为任何合适的处理,诸如化学气相沉积(CVD)处理、等离子体增强化学气相沉积处理(PECVD)处理及/或物理气相沉积(PVD)处理。蚀刻处理可为任何合适的蚀刻处理,诸如反应离子蚀刻(RIE)处理。
接下来,在操作104处,封装层214沉积在MTJ结构204的顶部213和侧部215上,如图2B所示。封装层214由介电材料制成。封装层214可由含氮材料、含碳材料或含氧化物的材料制成。用于形成封装层214的合适的示例性材料包括氮化硅(SiN)、氮化硅碳(SiCN)、二氧化硅(SiO2)、氮氧化硅(SiON)、碳化硅(SiC)、非晶碳、碳氧化硅(SiOC)、氧化铝(Al2O3)、氮化铝(AlN)及类似者。可通过原子层沉积(ALD)处理形成封装层214,且封装层214可为保形层。
接下来,在操作106处,将介电材料216沉积在封装层214上,如图2C所示。介电材料216可为层间电介质(inter-layer dielectric,ILD),且可由诸如氧化硅的氧化物制成。在操作108处,通过CMP处理移除设置在MTJ结构204的顶部213上方的介电材料216的一部分和设置在MTJ结构204的顶部213上的封装层214的一部分,以暴露MTJ结构204的顶部213,如图2D所示。MTJ结构204的侧部215保持被封装层214覆盖。与用以暴露MTJ结构204的传统蚀刻处理不同,CMP处理避免损坏MTJ结构204并导致在MTJ结构204和接触层218之间的改善的电接触(见图2E)。
接下来,在操作110处,在MTJ结构204的顶部213上沉积接触层218,如图2E所示。接触层218可由与接触层202相同的材料制成。接触层218可设置在封装层214和介电材料216上。接触层218可首先被毯式沉积,且随后通过蚀刻处理而图案化。
图3是用于形成结构400的方法300的流程图。图4A-图4E显示了在图3的方法300的不同阶段期间的结构400的示意性横截面图。方法300通过形成如图4A所示的MTJ结构404的操作302而开始。MTJ结构404形成在接触层402上。接触层402由导电材料(诸如金属)制成。接触层402可由与如图2A所示的接触层202相同的材料制成。MTJ结构404包括第一磁性层406、布置在第一磁性层406上方的非磁性层408、布置在非磁性层408上方的第二磁性层410及布置在第二磁性层410上方的盖层412。第一磁性层406和第二磁性层410由铁磁性材料(诸如具有掺杂剂(诸如硼掺杂剂、氧掺杂剂或其他合适的材料)的金属合金)制成。金属合金可为含镍材料、含铂材料、含钌材料、含钴材料、含钽材料和含钯材料。铁磁性材料的合适示例包括Ru、Ta、Co、Pt、TaN、NiFeOx、NiFeB、CoFeOxB、CoFeB、CoFe、NiOxB、CoBOx、FeBOx、CoFeNiB、CoPt、CoPd、TaOx及类似者。非磁性层408可由用于TMR传感器的介电材料或由用于GMR传感器的导电材料制成。若MTJ结构404是TMR传感器,则非磁性层408由MgO、HfO2、TiO2、Ta2O5、Al2O3或其他合适的材料制成。若MTJ结构404是GMR传感器,则非磁性层408由铜、银、钼、钽、钨或其他合适的材料制成。盖层412可由钌、铱、钽、钨、钛、氮化钽、氮化钨、氮化钛、氧化镁或其他合适的材料制成。
MTJ结构404的层406、408、410、412可顺序地毯式沉积在接触层402上,并且随后通过一个或多个蚀刻处理来图案化。沉积处理可为任何合适的处理,诸如CVD处理、PECVD处理及/或PVD处理。蚀刻处理可为任何合适的蚀刻处理,诸如RIE处理。
接下来,在操作304处,在MTJ结构404的顶部413和侧部415上沉积封装层414,如图4B所示。封装层414由对介电材料416具有良好蚀刻选择性的介电材料制成(图4C)。在一个实施方式中,封装层414由SiCN制成。可通过原子层沉积(ALD)处理形成封装层414,且封装层414可为保形层。
接下来,在操作306处,将介电材料416沉积在封装层414上,如图4C所示。介电材料416可为ILD,且可由氧化物(诸如氧化硅)制成。可通过CMP处理来平坦化介电材料416。在操作308处,通过一个或多个蚀刻处理来移除设置在MTJ结构404的顶部413上方及围绕MTJ结构404的侧部415的介电材料416的一部分,如图4D所示。一个或多个蚀刻处理还移除了设置在MTJ结构404的顶部413上的封装层414的一部分,且MTJ结构404的顶部413被暴露。在一个实施方式中,执行单次蚀刻处理以移除介电材料416的一部分和封装层414的一部分,并且形成开口418。在另一实施方式中,执行双镶嵌(dual damascene)处理,其包括第一蚀刻处理以形成通孔420和第二蚀刻处理以在通孔420上方形成沟槽422,如图4D所示。MTJ结构404的侧部415仍然被封装层414覆盖。因为封装层414是由对介电材料416具有良好的蚀刻选择性(即,具有比蚀刻介电材料416慢得多的蚀刻速率)的介电材料制成,在蚀刻介电材料416的期间不会损坏MTJ结构404。
接下来,在操作310处,在开口418(或通孔420和沟槽422)中以及MTJ结构404的顶部413上沉积接触层424,如图4E所示。接触层424可由与接触层402相同的材料制成。接触层424可通过电化学镀覆(ECP)处理形成。接触层424可通过CMP处理而平坦化,以与介电材料416共面。
通过使用CMP处理来暴露MTJ结构,不会损坏MTJ结构。替代地,通过使用对层间介电质具有良好的蚀刻选择性的材料作为封装层,通过蚀刻处理移除层间介电质以暴露MTJ结构不会损坏MTJ结构。
尽管前述内容涉及本公开内容的实施方式,但是在不背离本公开内容的基本范围的情况下,可设计本公开内容的其他和进一步的实施方式,且本公开内容的范围由随附的权利要求书确定。

Claims (15)

1.一种方法,包含以下步骤:
在第一接触层上形成磁隧道结结构;
在所述磁隧道结结构的顶部和侧部上沉积封装层;
通过化学机械平坦化处理来移除设置在所述磁隧道结的所述顶部上的所述封装层,以暴露所述磁隧道结结构的所述顶部;及
在所述磁隧道结结构上沉积第二接触层。
2.根据权利要求1所述的方法,其中所述磁隧道结结构包含第一磁性层、第二磁性层以及设置在所述第一磁性层和所述第二磁性层之间的非磁性层。
3.根据权利要求2所述的方法,其中所述磁隧道结进一步包含设置在所述第二磁性层上的盖层。
4.根据权利要求1所述的方法,其中所述封装层包含氮化硅、氮化硅碳、二氧化硅、氮氧化硅、碳化硅、非晶碳、碳氧化硅、氧化铝或氮化铝(AlN)。
5.根据权利要求1所述的方法,其中所述第二接触层包含铜、钴、钨、钽、氮化钽、钛、氮化钛或氮化钨。
6.一种方法,包含以下步骤:
在第一接触层上形成磁隧道结结构;
在所述磁隧道结结构的顶部和侧部上沉积封装层;
在所述封装层上沉积介电材料;
通过化学机械平坦化处理来移除设置在所述磁隧道结的所述顶部上的所述介电材料和所述封装层,以暴露所述磁隧道结结构的所述顶部;及
在所述磁隧道结结构上沉积第二接触层。
7.根据权利要求6所述的方法,其中所述磁隧道结结构包含第一磁性层、第二磁性层和设置在所述第一磁性层和所述第二磁性层之间的非磁性层。
8.根据权利要求7所述的方法,其中所述非磁性层包含MgO、HfO2、TiO2、Ta2O5或Al2O3
9.根据权利要求7所述的方法,其中所述非磁性层包含铜、银、钼、钽或钨。
10.根据权利要求7所述的方法,其中所述磁隧道结进一步包含设置在所述第二磁性层上的盖层。
11.根据权利要求10所述的方法,其中所述盖层包含钌、铱、钽、钨、钛、氮化钽、氮化钨、氮化钛或氧化镁。
12.根据权利要求6所述的方法,其中所述封装层包含氮化硅、氮化硅碳、二氧化硅、氮氧化硅、碳化硅、非晶碳、碳氧化硅、氧化铝或氮化铝(AlN)。
13.根据权利要求6所述的方法,其中所述介电材料包括氧化物。
14.一种方法,包含以下步骤:
在第一接触层上形成磁隧道结结构;
在所述磁隧道结结构的顶部和侧部上沉积封装层,所述封装层包括氮化硅碳;
在所述封装层上沉积介电材料;
移除所述介电材料的部分和所述封装层的部分,以形成通孔和在所述通孔的顶部上的沟槽,所述磁隧道结结构的所述顶部被暴露;及
在所述沟槽和所述通孔中沉积第二接触层。
15.根据权利要求14所述的方法,其中所述磁隧道结结构包含第一磁性层、第二磁性层和设置在所述第一磁性层和所述第二磁性层之间的非磁性层。
CN201980060105.7A 2018-09-25 2019-08-26 形成磁隧道结的顶部接触的方法 Pending CN112740431A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/141,470 2018-09-25
US16/141,470 US11374170B2 (en) 2018-09-25 2018-09-25 Methods to form top contact to a magnetic tunnel junction
PCT/US2019/048134 WO2020068327A1 (en) 2018-09-25 2019-08-26 Methods to form top contact to a magnetic tunnel junction

Publications (1)

Publication Number Publication Date
CN112740431A true CN112740431A (zh) 2021-04-30

Family

ID=69883711

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980060105.7A Pending CN112740431A (zh) 2018-09-25 2019-08-26 形成磁隧道结的顶部接触的方法

Country Status (5)

Country Link
US (1) US11374170B2 (zh)
JP (1) JP7196289B2 (zh)
KR (1) KR102512245B1 (zh)
CN (1) CN112740431A (zh)
WO (1) WO2020068327A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10923652B2 (en) 2019-06-21 2021-02-16 Applied Materials, Inc. Top buffer layer for magnetic tunnel junction application

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI252559B (en) * 2004-12-31 2006-04-01 Ind Tech Res Inst Method for connecting magnetoelectronic element with conductive line
CN1820375A (zh) * 2003-06-24 2006-08-16 国际商业机器公司 用于磁性随机存取存储装置的自对准导电线及其形成方法
US20070120210A1 (en) * 2005-11-30 2007-05-31 Magic Technologies, Inc. Spacer structure in MRAM cell and method of its fabrication
US20090130779A1 (en) * 2007-11-20 2009-05-21 Qualcomm Incorporated Method of Forming a Magnetic Tunnel Junction Structure
US20090261434A1 (en) * 2008-04-21 2009-10-22 Qualcomm Incorporated STT MRAM Magnetic Tunnel Junction Architecture and Integration
US20130029431A1 (en) * 2011-06-28 2013-01-31 Kabushiki Kaisha Toshiba Method for manufacturing nonvolatile memory device
US20130032907A1 (en) * 2011-08-01 2013-02-07 Kimihiro Satoh MRAM with sidewall protection and method of fabrication
US20140252519A1 (en) * 2013-03-11 2014-09-11 Kee-Won Kim Magnetoresistive structures, magnetic random-access memory devices including the same and methods of manufacturing the magnetoresistive structure
CN105977376A (zh) * 2015-03-12 2016-09-28 台湾积体电路制造股份有限公司 用于改进型磁阻式随机存取存储器工艺的垂直磁性隧道结
US20170018704A1 (en) * 2015-07-17 2017-01-19 Taiwan Semiconductor Manufacturing Co., Ltd. Manufacturing techniques and corresponding devices for magnetic tunnel junction devices
US20170054070A1 (en) * 2015-08-19 2017-02-23 Jung-Hoon Bak Magnetoresistive Random Access Memory Device and Method of Manufacturing the Same
CN107527994A (zh) * 2016-06-20 2017-12-29 上海磁宇信息科技有限公司 一种磁性隧道结双层侧墙及其形成方法
US20180040808A1 (en) * 2016-08-08 2018-02-08 SK Hynix Inc. Electronic device and method for fabricating the same
CN108232008A (zh) * 2016-12-21 2018-06-29 上海磁宇信息科技有限公司 一种磁性随机存储器底电极接触及其制备方法
CN108232007A (zh) * 2016-12-21 2018-06-29 上海磁宇信息科技有限公司 一种气体团簇离子束修剪被刻蚀后的磁性隧道结的方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990035958A (ko) * 1995-07-28 1999-05-25 미가꾸 다까하시 자기저항소자 및 그 제조방법
US6153443A (en) 1998-12-21 2000-11-28 Motorola, Inc. Method of fabricating a magnetic random access memory
KR100356473B1 (ko) 1999-12-29 2002-10-18 주식회사 하이닉스반도체 반도체 소자의 알루미늄 옥사이드 박막 형성 방법
JP2001222803A (ja) * 2000-02-03 2001-08-17 Tdk Corp 磁気変換素子および薄膜磁気ヘッド
US6780652B2 (en) 2001-03-15 2004-08-24 Micron Technology, Inc. Self-aligned MRAM contact and method of fabrication
JP2003133527A (ja) 2001-10-24 2003-05-09 Sony Corp 磁気メモリ装置、その書き込み方法およびその製造方法
US6627932B1 (en) 2002-04-11 2003-09-30 Micron Technology, Inc. Magnetoresistive memory device
US6734079B2 (en) 2002-06-13 2004-05-11 Taiwan Semiconductor Manufacturing Co., Ltd Microelectronic fabrication having sidewall passivated microelectronic capacitor structure fabricated therein
US6806096B1 (en) * 2003-06-18 2004-10-19 Infineon Technologies Ag Integration scheme for avoiding plasma damage in MRAM technology
US6713802B1 (en) 2003-06-20 2004-03-30 Infineon Technologies Ag Magnetic tunnel junction patterning using SiC or SiN
US7259062B2 (en) * 2003-10-24 2007-08-21 Hewlett-Packard Development Company, Lp. Method of making a magnetic tunnel junction device
US6984530B2 (en) * 2004-03-29 2006-01-10 Hewlett-Packard Development Company, L.P. Method of fabricating a MRAM device
US7635884B2 (en) 2005-07-29 2009-12-22 International Business Machines Corporation Method and structure for forming slot via bitline for MRAM devices
US7399646B2 (en) * 2005-08-23 2008-07-15 International Business Machines Corporation Magnetic devices and techniques for formation thereof
US8535952B2 (en) * 2006-02-25 2013-09-17 Avalanche Technology, Inc. Method for manufacturing non-volatile magnetic memory
US8450119B2 (en) * 2006-03-17 2013-05-28 Magic Technologies, Inc. Magnetic tunnel junction patterning using Ta/TaN as hard mask
US7772663B2 (en) * 2007-02-21 2010-08-10 International Business Machines Corporation Method and apparatus for bitline and contact via integration in magnetic random access memory arrays
US8563225B2 (en) 2008-05-23 2013-10-22 International Business Machines Corporation Forming a self-aligned hard mask for contact to a tunnel junction
JP4952725B2 (ja) * 2009-01-14 2012-06-13 ソニー株式会社 不揮発性磁気メモリ装置
US8912012B2 (en) * 2009-11-25 2014-12-16 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
JP5214691B2 (ja) * 2010-09-17 2013-06-19 株式会社東芝 磁気メモリ及びその製造方法
KR20120108297A (ko) * 2011-03-23 2012-10-05 에스케이하이닉스 주식회사 저항 메모리 소자 제조 방법
US9082695B2 (en) 2011-06-06 2015-07-14 Avalanche Technology, Inc. Vialess memory structure and method of manufacturing same
US8709956B2 (en) * 2011-08-01 2014-04-29 Avalanche Technology Inc. MRAM with sidewall protection and method of fabrication
US8313959B1 (en) 2011-08-17 2012-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. Hole first hardmask definition
US8574928B2 (en) 2012-04-10 2013-11-05 Avalanche Technology Inc. MRAM fabrication method with sidewall cleaning
US8841739B2 (en) 2012-09-08 2014-09-23 The Regents Of The University Of California Systems and methods for implementing magnetoelectric junctions
JP5636081B2 (ja) * 2012-09-26 2014-12-03 パナソニック株式会社 不揮発性記憶装置およびその製造方法
US9564582B2 (en) 2014-03-07 2017-02-07 Applied Materials, Inc. Method of forming magnetic tunneling junctions
US20150263267A1 (en) * 2014-03-13 2015-09-17 Hiroyuki Kanaya Magnetic memory and method for manufacturing the same
US9472749B2 (en) * 2014-03-20 2016-10-18 International Business Machines Corporation Armature-clad MRAM device
US10003014B2 (en) * 2014-06-20 2018-06-19 International Business Machines Corporation Method of forming an on-pitch self-aligned hard mask for contact to a tunnel junction using ion beam etching
US9343659B1 (en) * 2014-11-07 2016-05-17 Qualcomm Incorporated Embedded magnetoresistive random access memory (MRAM) integration with top contacts
US20160351799A1 (en) 2015-05-30 2016-12-01 Applied Materials, Inc. Hard mask for patterning magnetic tunnel junctions
US9490164B1 (en) * 2015-06-23 2016-11-08 International Business Machines Corporation Techniques for forming contacts for active BEOL
US11245069B2 (en) 2015-07-14 2022-02-08 Applied Materials, Inc. Methods for forming structures with desired crystallinity for MRAM applications
US9502640B1 (en) * 2015-11-03 2016-11-22 International Business Machines Corporation Structure and method to reduce shorting in STT-MRAM device
US9660179B1 (en) * 2015-12-16 2017-05-23 International Business Machines Corporation Enhanced coercivity in MTJ devices by contact depth control
KR102520682B1 (ko) * 2016-05-27 2023-04-12 삼성전자주식회사 정보 저장 소자 및 그 제조방법
US20180033957A1 (en) * 2016-07-26 2018-02-01 Shanghai CiYu Information Technologies Co., LTD Method to make magnetic ramdom accesss memroy array with small footprint
US10043851B1 (en) 2017-08-03 2018-08-07 Headway Technologies, Inc. Etch selectivity by introducing oxidants to noble gas during physical magnetic tunnel junction (MTJ) etching
US10283246B1 (en) * 2017-10-20 2019-05-07 Globalfoundries Singapore Pte. Ltd. MTJ structures, STT MRAM structures, and methods for fabricating integrated circuits including the same
US11346899B2 (en) * 2018-07-06 2022-05-31 Infineon Technologies Ag Magnetoresistive sensor with reduced stress sensitivity

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1820375A (zh) * 2003-06-24 2006-08-16 国际商业机器公司 用于磁性随机存取存储装置的自对准导电线及其形成方法
TWI252559B (en) * 2004-12-31 2006-04-01 Ind Tech Res Inst Method for connecting magnetoelectronic element with conductive line
US20070120210A1 (en) * 2005-11-30 2007-05-31 Magic Technologies, Inc. Spacer structure in MRAM cell and method of its fabrication
US20090130779A1 (en) * 2007-11-20 2009-05-21 Qualcomm Incorporated Method of Forming a Magnetic Tunnel Junction Structure
CN101911327A (zh) * 2007-11-20 2010-12-08 高通股份有限公司 形成磁性隧道结结构的方法
US20090261434A1 (en) * 2008-04-21 2009-10-22 Qualcomm Incorporated STT MRAM Magnetic Tunnel Junction Architecture and Integration
US20130029431A1 (en) * 2011-06-28 2013-01-31 Kabushiki Kaisha Toshiba Method for manufacturing nonvolatile memory device
US20130032907A1 (en) * 2011-08-01 2013-02-07 Kimihiro Satoh MRAM with sidewall protection and method of fabrication
US20140252519A1 (en) * 2013-03-11 2014-09-11 Kee-Won Kim Magnetoresistive structures, magnetic random-access memory devices including the same and methods of manufacturing the magnetoresistive structure
CN105977376A (zh) * 2015-03-12 2016-09-28 台湾积体电路制造股份有限公司 用于改进型磁阻式随机存取存储器工艺的垂直磁性隧道结
US20170018704A1 (en) * 2015-07-17 2017-01-19 Taiwan Semiconductor Manufacturing Co., Ltd. Manufacturing techniques and corresponding devices for magnetic tunnel junction devices
US20170054070A1 (en) * 2015-08-19 2017-02-23 Jung-Hoon Bak Magnetoresistive Random Access Memory Device and Method of Manufacturing the Same
CN107527994A (zh) * 2016-06-20 2017-12-29 上海磁宇信息科技有限公司 一种磁性隧道结双层侧墙及其形成方法
US20180040808A1 (en) * 2016-08-08 2018-02-08 SK Hynix Inc. Electronic device and method for fabricating the same
CN108232008A (zh) * 2016-12-21 2018-06-29 上海磁宇信息科技有限公司 一种磁性随机存储器底电极接触及其制备方法
CN108232007A (zh) * 2016-12-21 2018-06-29 上海磁宇信息科技有限公司 一种气体团簇离子束修剪被刻蚀后的磁性隧道结的方法

Also Published As

Publication number Publication date
WO2020068327A1 (en) 2020-04-02
JP2022502844A (ja) 2022-01-11
JP7196289B2 (ja) 2022-12-26
US11374170B2 (en) 2022-06-28
KR20210052558A (ko) 2021-05-10
US20200098981A1 (en) 2020-03-26
KR102512245B1 (ko) 2023-03-22
TW202025526A (zh) 2020-07-01

Similar Documents

Publication Publication Date Title
US11063217B2 (en) Semiconductor device
US10181558B2 (en) Magnetoresistive random access memory structure and method of forming the same
US10957738B2 (en) Magnetic random access memory (MRAM) structure with small bottom electrode
US20230371394A1 (en) Magneto-resistive random access memory with laterally-recessed free layer
US10622406B2 (en) Dual metal nitride landing pad for MRAM devices
US10446745B1 (en) Method of manufacturing magnetoresistive random access memory cell
CN109545744B (zh) 一种磁性随机存储器单元阵列及周边电路连线的制造方法
KR102512245B1 (ko) 자기 터널 접합에 대한 최상부 접촉부를 형성하기 위한 방법들
CN109545745A (zh) 一种磁性随机存储器单元阵列及周边电路连线的制造方法
US11887641B2 (en) Simultaneous electrodes for magneto-resistive random access memory devices
CN111146332A (zh) 半导体装置以及其制作方法
TWI835859B (zh) 形成磁性穿隧接合面之頂部接觸之方法
US20210249053A1 (en) Landing pad in interconnect and memory stacks: structure and formation of the same
US11121311B2 (en) MTJ containing device encapsulation to prevent shorting
CN107968150B (zh) 制造磁存储器件的方法
US20230189535A1 (en) Magneto-resistive random access memory with segmented bottom electrode
US20230200086A1 (en) Magneto-resistive random access memory with substitutional bottom electrode
US20220367788A1 (en) Mram structure with multilayer encapsulation
US20240107894A1 (en) Mram device with annular electrodes
US20230389434A1 (en) Magneto-resistive random access memory with hemispherical top electrode
US20230403947A1 (en) Damascene mram device
US20230031478A1 (en) In-array magnetic shield for spin-transfer torque magneto-resistive random access memory
US20230144157A1 (en) Etching of magnetic tunnel junction (mtj) stack for magnetoresistive random-access memory (mram)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination