KR102512245B1 - 자기 터널 접합에 대한 최상부 접촉부를 형성하기 위한 방법들 - Google Patents

자기 터널 접합에 대한 최상부 접촉부를 형성하기 위한 방법들 Download PDF

Info

Publication number
KR102512245B1
KR102512245B1 KR1020217011802A KR20217011802A KR102512245B1 KR 102512245 B1 KR102512245 B1 KR 102512245B1 KR 1020217011802 A KR1020217011802 A KR 1020217011802A KR 20217011802 A KR20217011802 A KR 20217011802A KR 102512245 B1 KR102512245 B1 KR 102512245B1
Authority
KR
South Korea
Prior art keywords
layer
tunnel junction
junction structure
magnetic
magnetic tunnel
Prior art date
Application number
KR1020217011802A
Other languages
English (en)
Other versions
KR20210052558A (ko
Inventor
린 수
재수 안
신-웨이 쳉
마헨드라 파칼라
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20210052558A publication Critical patent/KR20210052558A/ko
Application granted granted Critical
Publication of KR102512245B1 publication Critical patent/KR102512245B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

본 개시내용의 실시예들은, 메모리 디바이스들에서 사용되는 구조들을 제조하기 위한 방법들에 관한 것이다. 더 구체적으로, 본 개시내용의 실시예들은, 메모리 디바이스들에 MTJ 구조들을 제조하기 위한 방법들에 관한 것이다. 일 실시예에서, 방법은, MTJ 구조를 형성하는 단계, MTJ 구조의 최상부 및 측부들 상에 캡슐화 층을 증착하는 단계, 캡슐화 층 상에 유전체 물질을 증착하는 단계, MTJ 구조의 최상부를 노출시키기 위해, 화학적 기계적 평탄화(CMP) 공정에 의해, MTJ 구조의 최상부 상에 배치된 유전체 물질 및 캡슐화 층을 제거하는 단계, 및 MTJ 구조 상에 접촉 층을 증착하는 단계를 포함한다. 방법은, 식각 공정 대신 CMP 공정을 활용하여 MTJ 구조의 최상부를 노출시키며, 이는, MTJ 구조를 손상시키는 것을 피하고, MTJ 구조와 접촉 층 사이의 개선된 전기 접촉으로 이어진다.

Description

자기 터널 접합에 대한 최상부 접촉부를 형성하기 위한 방법들
본 개시내용의 실시예들은, 메모리 디바이스들에서 사용되는 구조들을 제조하기 위한 방법들에 관한 것이다. 더 구체적으로, 본 개시내용의 실시예들은, 메모리 디바이스들에 자기 터널 접합 구조들을 제조하기 위한 방법들에 관한 것이다.
자기저항 랜덤 액세스 메모리(MRAM)는, 전자 전하들 대신 MRAM 셀들의 저항 값들을 사용하여 데이터를 저장하는 MRAM 셀들의 어레이를 포함하는 유형의 메모리 디바이스이다. 일반적으로, 각각의 MRAM 셀은 자기 터널 접합(MTJ) 구조를 포함한다. MTJ 구조는 논리 상태 "0" 또는 "1"을 표현하기 위해 조정가능한 저항을 가질 수 있다. MTJ 구조는 전형적으로, 얇은 비-자성 층, 예컨대, 터널 장벽 층에 의해 분리되는 2개의 강자성 층을 포함한다. 최상부 접촉 층 및 최하부 접촉 층이 활용되어 MTJ 구조를 샌드위치함으로써 MTJ 구조를 통해 전류가 흐를 수 있다.
MTJ 구조의 층들은 전형적으로, 위에 놓이는 블랭킷 막들로서 순차적으로 증착된다. 층들은 후속하여, MTJ 구조를 형성하기 위해, 부분적으로든 완전히든 하나 이상의 층이 제거되는 다양한 식각 공정들에 의해 패터닝된다. 그러나, 식각 공정들은 MTJ 구조를 손상시킬 수 있고, 최상부 전극에 대한 불량한 전기 접촉으로 이어질 수 있다.
그에 따라서, MTJ 구조를 형성하기 위한 개선된 방법이 필요하다.
본 개시내용의 실시예들은, 메모리 디바이스들에서 사용되는 구조들을 제조하기 위한 방법들에 관한 것이다. 더 구체적으로, 본 개시내용의 실시예들은, 메모리 디바이스들에 MTJ 구조들을 제조하기 위한 방법들에 관한 것이다. 일 실시예에서, 방법은, 제1 접촉 층 상에 자기 터널 접합 구조를 형성하는 단계; 자기 터널 접합 구조의 최상부 및 측부들 상에 캡슐화 층을 증착하는 단계; 자기 터널 접합 구조의 최상부를 노출시키기 위해, 화학적 기계적 평탄화 공정에 의해, 자기 터널 접합의 최상부 상에 배치된 캡슐화 층을 제거하는 단계; 및 자기 터널 접합 구조 상에 제2 접촉 층을 증착하는 단계를 포함한다.
다른 실시예에서, 방법은, 제1 접촉 층 상에 자기 터널 접합 구조를 형성하는 단계; 자기 터널 접합 구조의 최상부 및 측부들 상에 캡슐화 층을 증착하는 단계; 캡슐화 층 상에 유전체 물질을 증착하는 단계; 자기 터널 접합 구조의 최상부를 노출시키기 위해, 화학적 기계적 평탄화 공정에 의해, 자기 터널 접합의 최상부 상에 배치된 유전체 물질 및 캡슐화 층을 제거하는 단계; 및 자기 터널 접합 구조 상에 제2 접촉 층을 증착하는 단계를 포함한다.
또 다른 실시예에서, 방법은, 제1 접촉 층 상에 자기 터널 접합 구조를 형성하는 단계; 자기 터널 접합 구조의 최상부 및 측부들 상에 캡슐화 층을 증착하는 단계 ― 캡슐화 층은 탄질화규소를 포함함 ―; 캡슐화 층 상에 유전체 물질을 증착하는 단계; 비아, 및 비아의 최상부 상의 트렌치를 형성하기 위해 유전체 물질의 부분 및 캡슐화 층의 부분을 제거하는 단계 ― 상기 자기 터널 접합 구조의 최상부가 노출됨 ―; 및 트렌치 및 비아에 제2 접촉 층을 증착하는 단계를 포함한다.
본 개시내용의 상기 언급된 특징들이 상세하게 이해될 수 있는 방식으로, 위에서 간략하게 요약된 본 개시내용의 보다 구체적인 설명이 실시예들을 참조하여 이루어질 수 있으며, 이러한 실시예들 중 일부가 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 단지 예시적인 실시예들을 예시하는 것이므로 본 개시내용의 범위를 제한하는 것으로 간주되지 않아야 하며, 다른 균등하게 유효한 실시예들을 허용할 수 있다는 것이 유의되어야 한다.
도 1은 구조를 형성하기 위한 방법의 흐름도이다.
도 2a 내지 도 2e는, 도 1의 방법의 상이한 스테이지들 동안의 구조의 개략적인 단면도들을 예시한다.
도 3은 구조를 형성하기 위한 방법의 흐름도이다.
도 4a 내지 도 4e는, 도 3의 방법의 상이한 스테이지들 동안의 구조의 개략적인 단면도들을 예시한다.
이해를 용이하게 하기 위해서, 도면들에 공통된 동일한 요소들을 지정하기 위해 가능한 경우 동일한 참조 번호들이 사용되었다. 일 실시예의 요소들 및 특징들은 추가적인 언급이 없이도 다른 실시예들에 유익하게 포함될 수 있는 것으로 고려된다.
본 개시내용의 실시예들은, 메모리 디바이스들에서 사용되는 구조들을 제조하기 위한 방법들에 관한 것이다. 더 구체적으로, 본 개시내용의 실시예들은, 메모리 디바이스들에 MTJ 구조들을 제조하기 위한 방법들에 관한 것이다. 일 실시예에서, 방법은, MTJ 구조를 형성하는 단계, MTJ 구조의 최상부 및 측부들 상에 캡슐화 층을 증착하는 단계, 캡슐화 층 상에 유전체 물질을 증착하는 단계, MTJ 구조의 최상부를 노출시키기 위해, 화학적 기계적 평탄화(CMP) 공정에 의해, MTJ 구조의 최상부 상에 배치된 유전체 물질 및 캡슐화 층을 제거하는 단계, 및 MTJ 구조 상에 접촉 층을 증착하는 단계를 포함한다. 방법은, 식각 공정 대신 CMP 공정을 활용하여 MTJ 구조의 최상부를 노출시키며, 이는, MTJ 구조를 손상시키는 것을 피하고, MTJ 구조와 접촉 층 사이의 개선된 전기 접촉으로 이어진다.
도 1은 구조(200)를 형성하기 위한 방법(100)의 흐름도이다. 도 2a 내지 도 2e는, 도 1의 방법(100)의 상이한 스테이지들 동안의 구조(200)의 개략적인 단면도들을 예시한다. 방법(100)은, 동작(102)에서, 도 2a에 도시된 바와 같은 MTJ 구조(204)를 형성함으로써 시작된다. MTJ 구조(204)는 접촉 층(202) 상에 형성된다. 접촉 층(202)은, 전기 전도성 물질, 이를테면 금속으로 제조된다. 예컨대, 접촉 층(202)은, 구리, 코발트, 텅스텐, 탄탈럼, 질화탄탈럼, 티타늄, 질화티타늄, 질화텅스텐, 또는 다른 적합한 물질로 제조된다. MTJ 구조(204)는, 제1 자성 층(206), 제1 자성 층(206) 위에 배치되는 비-자성 층(208), 비-자성 층(208) 위에 배치되는 제2 자성 층(210), 및 제2 자성 층(210) 위에 배치되는 캡 층(212)을 포함한다. 제1 자성 층(206) 및 제2 자성 층(210)은, 강자성 물질, 이를테면, 붕소 도펀트들, 산소 도펀트들, 또는 다른 적합한 물질들과 같은 도펀트들을 갖는 금속 합금으로 제조된다. 금속 합금들은, 니켈 함유 물질, 백금 함유 물질, Ru 함유 물질, 코발트 함유 물질, 탄탈럼 함유 물질들, 및 팔라듐 함유 물질들일 수 있다. 강자성 물질들의 적합한 예들은, Ru, Ta, Co, Pt, TaN, NiFeOx, NiFeB, CoFeOxB, CoFeB, CoFe, NiOxB, CoBOx, FeBOx, CoFeNiB, CoPt, CoPd, TaOx 등을 포함한다. 비-자성 층(208)은, 터널 접합 자기저항(TMR) 센서에 대한 유전체 물질 또는 거대 자기저항(GMR) 센서에 대한 전도성 물질로 제조될 수 있다. MTJ 구조(204)가 TMR 센서인 경우, 비-자성 층(208)은 MgO, HfO2, TiO2, Ta2O5, Al2O3, 또는 다른 적합한 물질로 제조된다. MTJ 구조(204)가 GMR 센서인 경우, 비-자성 층(208)은 구리, 은, 몰리브데넘, 탄탈럼, 텅스텐, 또는 다른 적합한 물질로 제조된다. 캡 층(212)은, 루테늄, 이리듐, 탄탈럼, 텅스텐, 티타늄, 질화탄탈럼, 질화텅스텐, 질화티타늄, 산화마그네슘, 또는 다른 적합한 물질로 제조될 수 있다.
MTJ 구조(204)의 층들(206, 208, 210, 212)은, 접촉 층(202) 상에 순차적으로 블랭킷 증착될 수 있고, 후속하여, 하나 이상의 식각 공정에 의해 패터닝될 수 있다. 증착 공정들은, 임의의 적합한 공정들, 이를테면, 화학 기상 증착(CVD) 공정, 플라즈마 강화 화학 기상 증착(PECVD) 공정, 및/또는 물리 기상 증착(PVD) 공정일 수 있다. 식각 공정들은, 임의의 적합한 식각 공정들, 이를테면 반응성 이온 식각(RIE) 공정들일 수 있다.
다음으로, 동작(104)에서, 도 2b에 도시된 바와 같이, 캡슐화 층(214)이 MTJ 구조(204)의 최상부(213) 및 측부들(215) 상에 증착된다. 캡슐화 층(214)은 유전체 물질로 제조된다. 캡슐화 층(214)은, 질소 함유 물질, 탄소 함유 물질, 또는 산화물 함유 물질로 제조될 수 있다. 캡슐화 층(214)을 형성하기 위한 적합한 예시적인 물질들은, 질화규소(SiN), 탄질화규소(SiCN), 이산화규소(SiO2), 산질화규소(SiON), 탄화규소(SiC), 비정질 탄소, 산탄화규소(SiOC), 산화알루미늄(Al2O3), 질화알루미늄(AlN) 등을 포함한다. 캡슐화 층(214)은 원자 층 증착(ALD) 공정에 의해 형성될 수 있고, 캡슐화 층(214)은 형상추종적 층일 수 있다.
다음으로, 동작(106)에서, 도 2c에 도시된 바와 같이, 유전체 물질(216)이 캡슐화 층(214) 상에 증착된다. 유전체 물질(216)은 층간 유전체(ILD)일 수 있고, 산화물, 이를테면 산화규소로 제조될 수 있다. 동작(108)에서, 도 2d에 도시된 바와 같이, MTJ 구조(204)의 최상부(213)를 노출시키기 위해, MTJ 구조(204)의 최상부(213) 위에 배치된 유전체 물질(216)의 부분, 및 MTJ 구조(204)의 최상부(213) 상에 배치된 캡슐화 층(214)의 부분이 CMP 공정에 의해 제거된다. MTJ 구조(204)의 측부들(215)은 캡슐화 층(214)에 의해 덮인 채로 남아 있다. MTJ 구조(204)를 노출시키는 데 활용되는 종래의 식각 공정과 달리, CMP 공정은 MTJ 구조(204)를 손상시키는 것을 피하며, MTJ 구조(204)와 접촉 층(218)(도 2e 참조) 사이의 개선된 전기 접촉으로 이어진다.
다음으로, 동작(110)에서, 도 2e에 도시된 바와 같이, 접촉 층(218)이 MTJ 구조(204)의 최상부(213) 상에 증착된다. 접촉 층(218)은 접촉 층(202)과 동일한 물질로 제조될 수 있다. 접촉 층(218)은 캡슐화 층(214) 및 유전체 물질(216) 상에 배치될 수 있다. 접촉 층(218)은 먼저 블랭킷 증착될 수 있고, 후속하여, 식각 공정에 의해 패터닝될 수 있다.
도 3은 구조(400)를 형성하기 위한 방법(300)의 흐름도이다. 도 4a 내지 도 4e는, 도 3의 방법(300)의 상이한 스테이지들 동안의 구조(400)의 개략적인 단면도들을 예시한다. 방법(300)은, 동작(302)에서, 도 4a에 도시된 바와 같은 MTJ 구조(404)를 형성함으로써 시작된다. MTJ 구조(404)는 접촉 층(402) 상에 형성된다. 접촉 층(402)은, 전기 전도성 물질, 이를테면 금속으로 제조된다. 접촉 층(402)은, 도 2a에 도시된 바와 같은 접촉 층(202)과 동일한 물질로 제조될 수 있다. MTJ 구조(404)는, 제1 자성 층(406), 제1 자성 층(406) 위에 배치되는 비-자성 층(408), 비-자성 층(408) 위에 배치되는 제2 자성 층(410), 및 제2 자성 층(410) 위에 배치되는 캡 층(412)을 포함한다. 제1 자성 층(406) 및 제2 자성 층(410)은, 강자성 물질, 이를테면, 붕소 도펀트들, 산소 도펀트들, 또는 다른 적합한 물질들과 같은 도펀트들을 갖는 금속 합금으로 제조된다. 금속 합금들은, 니켈 함유 물질, 백금 함유 물질, Ru 함유 물질, 코발트 함유 물질, 탄탈럼 함유 물질들, 및 팔라듐 함유 물질들일 수 있다. 강자성 물질들의 적합한 예들은, Ru, Ta, Co, Pt, TaN, NiFeOx, NiFeB, CoFeOxB, CoFeB, CoFe, NiOxB, CoBOx, FeBOx, CoFeNiB, CoPt, CoPd, TaOx 등을 포함한다. 비-자성 층(408)은, TMR 센서에 대한 유전체 물질 또는 GMR 센서에 대한 전도성 물질로 제조될 수 있다. MTJ 구조(404)가 TMR 센서인 경우, 비-자성 층(408)은 MgO, HfO2, TiO2, Ta2O5, Al2O3, 또는 다른 적합한 물질로 제조된다. MTJ 구조(404)가 GMR 센서인 경우, 비-자성 층(408)은 구리, 은, 몰리브데넘, 탄탈럼, 텅스텐, 또는 다른 적합한 물질로 제조된다. 캡 층(412)은, 루테늄, 이리듐, 탄탈럼, 텅스텐, 티타늄, 질화탄탈럼, 질화텅스텐, 질화티타늄, 산화마그네슘, 또는 다른 적합한 물질로 제조될 수 있다.
MTJ 구조(404)의 층들(406, 408, 410, 412)은, 접촉 층(402) 상에 순차적으로 블랭킷 증착될 수 있고, 후속하여, 하나 이상의 식각 공정에 의해 패터닝될 수 있다. 증착 공정들은, 임의의 적합한 공정들, 이를테면, CVD 공정, PECVD 공정, 및/또는 PVD 공정일 수 있다. 식각 공정들은, 임의의 적합한 식각 공정들, 이를테면 RIE 공정들일 수 있다.
다음으로, 동작(304)에서, 도 4b에 도시된 바와 같이, 캡슐화 층(414)이 MTJ 구조(404)의 최상부(413) 및 측부들(415) 상에 증착된다. 캡슐화 층(414)은, 유전체 물질(416)(도 4c)에 대해 양호한 식각 선택도를 갖는 유전체 물질로 제조된다. 일 실시예에서, 캡슐화 층(414)은 SiCN으로 제조된다. 캡슐화 층(414)은 원자 층 증착(ALD) 공정에 의해 형성될 수 있고, 캡슐화 층(414)은 형상추종적 층일 수 있다.
다음으로, 동작(306)에서, 도 4c에 도시된 바와 같이, 유전체 물질(416)이 캡슐화 층(414) 상에 증착된다. 유전체 물질(416)은 ILD일 수 있고, 산화물, 이를테면 산화규소로 제조될 수 있다. 유전체 물질(416)은 CMP 공정에 의해 평탄화될 수 있다. 동작(308)에서, 도 4d에 도시된 바와 같이, MTJ 구조(404)의 최상부(413) 위에 배치되고 MTJ 구조(404)의 측부들(415)을 둘러싸는 유전체 물질(416)의 부분이 하나 이상의 식각 공정에 의해 제거된다. 하나 이상의 식각 공정은 또한 MTJ 구조(404)의 최상부(413) 상에 배치되는 캡슐화 층(414)의 부분을 제거하고, MTJ 구조(404)의 최상부(413)가 노출된다. 일 실시예에서, 단일 식각 공정이 수행되어 유전체 물질(416)의 부분 및 캡슐화 층(414)의 부분을 제거하고, 개구(418)가 형성된다. 다른 실시예에서, 도 4d에 도시된 바와 같이, 비아(420)를 형성하기 위한 제1 식각 공정 및 비아(420) 위에 트렌치(422)를 형성하기 위한 제2 식각 공정을 포함하는 이중 상감 공정이 수행된다. MTJ 구조(404)의 측부들(415)은 캡슐화 층(414)에 의해 덮인 채로 남아 있다. 캡슐화 층(414)이 유전체 물질(416)에 대해 양호한 식각 선택도를 갖는(즉, 유전체 물질(416)과 비교하여 훨씬 더 느린 식각률을 가짐) 유전체 물질로 제조되기 때문에, MTJ 구조(404)는 유전체 물질(416)의 식각 동안 손상되지 않는다.
다음으로, 동작(310)에서, 도 4e에 도시된 바와 같이, 접촉 층(424)이 개구(418)(또는 비아(420) 및 트렌치(422))에 그리고 MTJ 구조(404)의 최상부(413) 상에 증착된다. 접촉 층(424)은 접촉 층(402)과 동일한 물질로 제조될 수 있다. 접촉 층(424)은 전기화학적 도금(ECP) 공정에 의해 형성될 수 있다. 접촉 층(424)은 유전체 물질(416)과 동일 평면 상에 있도록 CMP 공정에 의해 평탄화될 수 있다.
MTJ 구조를 노출시키기 위해 CMP 공정을 사용함으로써, MTJ 구조가 손상되지 않는다. 대안적으로, 층간 유전체에 대해 양호한 식각 선택도를 갖는 물질을 캡슐화 층으로서 사용함으로써, 식각 공정에 의한 MTJ 구조를 노출시키기 위한 층간 유전체의 제거가 MTJ 구조를 손상시키지 않는다.
전술한 내용이 본 개시내용의 실시예들에 관한 것이지만, 본 개시내용의 다른 그리고 추가적인 실시예들이 본 개시내용의 기본적인 범위로부터 벗어나지 않으면서 고안될 수 있으며, 본 개시내용의 범위는 하기의 청구항들에 의해 결정된다.

Claims (15)

  1. 방법으로서,
    제1 접촉 층 상에 자기 터널 접합 구조를 형성하는 단계 - 상기 자기 터널 접합 구조는 제1 자성 층, 제2 자성 층, 상기 제1 자성 층과 상기 제2 자성 층 사이에 배치되는 비-자성 층 및 상기 제2 자성 층 상에 배치되는 캡 층을 포함하고, 상기 제1 자성 층은 질화탄탈럼을 포함하고 상기 캡 층은 산화마그네슘을 포함하고, 상기 제1 자성 층, 상기 비-자성 층 및 상기 제2 자성 층은 순차적으로 증착되고 복수의 반응성 이온 식각 공정들에 의해 패터닝되고, 상기 자기 터널 접합 구조는 테이퍼형(tapered)임 -;
    상기 자기 터널 접합 구조의 최상부 및 측부들 상에 단일 원자 층 증착 공정에서 캡슐화 층을 증착하는 단계 - 상기 캡슐화 층은 탄질화규소를 포함하고, 상기 캡슐화 층은 상기 자기 터널 접합 구조의 상기 제1 자성 층, 상기 제2 자성 층 또는 상기 비-자성 층 중 적어도 하나의 측부와 직접 접촉하고, 상기 캡슐화 층은 상기 자기 터널 접합 구조의 최상층과 직접 접촉함 -;
    상기 캡슐화 층 상에 유전체 물질을 증착하는 단계 - 상기 유전체 물질은 상기 자기 터널 접합 구조의 상기 최상부 및 측부들 상의 상기 캡슐화 층과 접촉함 -;
    이중 상감 공정(dual damascene process)에서, 상기 자기 터널 접합 구조의 최상부 위에서부터 상기 캡슐화 층과 접촉하고 상기 자기 터널 접합 구조의 상기 측부들을 둘러싸는 상기 유전체 물질의 부분을 제거하는 단계 및 상기 자기 터널 접합 구조의 상기 최상부로부터만 상기 캡슐화 층의 부분을 제거하는 단계 - 상기 자기 터널 접합 구조의 상기 최상부는 노출되고 비아 및 상기 비아 위의 트렌치가 형성되고, 상기 캡슐화 층은 상기 유전체 물질과 비교하여 더 느린 식각률을 가지고, 상기 이중 상감 공정은 순차적으로,
    상기 자기 터널 접합 구조의 상기 측부들을 둘러싸는 상기 유전체 물질의 상기 부분을 식각함으로써 상기 비아를 형성하기 위해 제1 식각 공정을 수행하는 단계; 및
    상기 자기 터널 접합 구조의 상기 최상부로부터의 상기 유전체 물질의 상기 부분을 식각함으로써 상기 비아 위의 상기 트렌치를 형성하기 위해 제2 식각 공정을 수행하는 단계를 포함함 -; 및
    상기 자기 터널 접합 구조 상에 제2 접촉 층을 증착하는 단계 - 상기 제2 접촉 층은 Ta, TaN 또는 TiN을 포함함 -를 포함하는, 방법.
  2. 제1항에 있어서,
    상기 비-자성 층은, MgO, HfO2, TiO2, Ta2O5, 또는 Al2O3를 포함하는, 방법.
  3. 제1항에 있어서,
    상기 비-자성 층은, 구리, 은, 몰리브데넘, 탄탈럼, 또는 텅스텐을 포함하는, 방법.
  4. 제1항에 있어서,
    상기 유전체 물질은 산화물을 포함하는, 방법.
  5. 방법으로서, 순차적으로,
    구리를 포함하는 제1 접촉 층 상에 자기 터널 접합 구조를 형성하는 단계 - 상기 자기 터널 접합 구조는 산화마그네슘 캡 층을 포함함 -;
    상기 자기 터널 접합 구조의 최상부 및 측부들 상에 캡슐화 층을 증착하는 단계 - 상기 캡슐화 층은 상기 자기 터널 접합 구조와 직접 물리적으로 접촉하여 탄질화규소를 포함함 -;
    상기 캡슐화 층 상에 유전체 물질을 증착하는 단계 - 상기 유전체 물질은 상기 자기 터널 접합 구조의 상기 최상부 및 측부들 상의 상기 캡슐화 층과 접촉함 -;
    이중 상감 공정에서, 상기 자기 터널 접합 구조의 최상부 위에서부터 상기 캡슐화 층과 접촉하고 상기 자기 터널 접합 구조의 상기 측부들을 둘러싸는 상기 유전체 물질의 부분을 제거하는 단계 및 상기 자기 터널 접합 구조의 상기 최상부로부터만 상기 캡슐화 층의 부분을 제거하는 단계 - 상기 자기 터널 접합 구조의 상기 최상부는 노출되고 비아 및 상기 비아 위의 트렌치가 형성되고, 상기 캡슐화 층은 상기 유전체 물질과 비교하여 더 느린 식각률을 가지고, 상기 이중 상감 공정은 순차적으로,
    상기 자기 터널 접합 구조의 상기 측부들을 둘러싸는 상기 유전체 물질의 상기 부분을 식각함으로써 상기 비아를 형성하기 위해 제1 식각 공정을 수행하는 단계; 및
    상기 자기 터널 접합 구조의 상기 최상부로부터의 상기 유전체 물질의 상기 부분을 식각함으로써 상기 비아 위의 상기 트렌치를 형성하기 위해 제2 식각 공정을 수행하는 단계를 포함함 -; 및
    상기 트렌치 및 상기 비아에 구리를 포함하는 제2 접촉 층을 증착하는 단계를 포함하는, 방법.
  6. 제5항에 있어서,
    상기 자기 터널 접합 구조는, 제1 자성 층, 제2 자성 층, 및 상기 제1 자성 층과 상기 제2 자성 층 사이에 배치되는 비-자성 층을 포함하는, 방법.
  7. 제6항에 있어서,
    상기 비-자성 층은, MgO, HfO2, TiO2, Ta2O5, 또는 Al2O3를 포함하는, 방법.
  8. 제6항에 있어서,
    상기 비-자성 층은, 구리, 은, 몰리브데넘, 탄탈럼, 또는 텅스텐을 포함하는, 방법.
  9. 제1항에 있어서,
    상기 비-자성 층은 몰리브데넘 또는 텅스텐을 포함하는, 방법.
  10. 방법으로서, 순차적으로,
    제1 접촉 층 상에 자기 터널 접합 구조를 형성하는 단계 - 상기 자기 터널 접합 구조는 캡 층을 포함함 -;
    상기 자기 터널 접합 구조의 최상부 및 측부들 상에 캡슐화 층을 증착하는 단계 - 상기 캡슐화 층은 상기 자기 터널 접합 구조와 직접 물리적으로 접촉함 -;
    상기 캡슐화 층 상에 유전체 물질을 증착하는 단계 - 상기 유전체 물질은 상기 자기 터널 접합 구조의 상기 최상부 및 측부들 상의 상기 캡슐화 층과 접촉함 -;
    이중 상감 공정에서, 상기 자기 터널 접합 구조의 최상부 위에서부터 상기 캡슐화 층과 접촉하고 상기 자기 터널 접합 구조의 상기 측부들을 둘러싸는 상기 유전체 물질의 부분을 제거하는 단계 및 상기 자기 터널 접합 구조의 상기 최상부로부터만 상기 캡슐화 층의 부분을 제거하는 단계 - 상기 자기 터널 접합 구조의 상기 최상부는 노출되고 비아 및 상기 비아 위의 트렌치가 형성되고, 상기 캡슐화 층은 상기 유전체 물질과 비교하여 더 느린 식각률을 가지고, 상기 이중 상감 공정은 순차적으로,
    상기 자기 터널 접합 구조의 상기 측부들을 둘러싸는 상기 유전체 물질의 상기 부분을 식각함으로써 상기 비아를 형성하기 위해 제1 식각 공정을 수행하는 단계; 및
    상기 자기 터널 접합 구조의 상기 최상부로부터의 상기 유전체 물질의 상기 부분을 식각함으로써 상기 비아 위의 상기 트렌치를 형성하기 위해 제2 식각 공정을 수행하는 단계를 포함함 -; 및
    상기 트렌치 및 상기 비아에 제2 접촉 층을 증착하는 단계를 포함하는, 방법.
  11. 제10항에 있어서,
    상기 자기 터널 접합 구조는, 제1 자성 층, 제2 자성 층, 및 상기 제1 자성 층과 상기 제2 자성 층 사이에 배치되는 비-자성 층을 포함하는, 방법.
  12. 제11항에 있어서,
    상기 비-자성 층은 구리, 은, 몰리브데넘, 탄탈럼, 텅스텐, MgO, HfO2, TiO2, 또는 Al2O3를 포함하는, 방법.
  13. 삭제
  14. 삭제
  15. 삭제
KR1020217011802A 2018-09-25 2019-08-26 자기 터널 접합에 대한 최상부 접촉부를 형성하기 위한 방법들 KR102512245B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/141,470 US11374170B2 (en) 2018-09-25 2018-09-25 Methods to form top contact to a magnetic tunnel junction
US16/141,470 2018-09-25
PCT/US2019/048134 WO2020068327A1 (en) 2018-09-25 2019-08-26 Methods to form top contact to a magnetic tunnel junction

Publications (2)

Publication Number Publication Date
KR20210052558A KR20210052558A (ko) 2021-05-10
KR102512245B1 true KR102512245B1 (ko) 2023-03-22

Family

ID=69883711

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217011802A KR102512245B1 (ko) 2018-09-25 2019-08-26 자기 터널 접합에 대한 최상부 접촉부를 형성하기 위한 방법들

Country Status (6)

Country Link
US (1) US11374170B2 (ko)
JP (1) JP7196289B2 (ko)
KR (1) KR102512245B1 (ko)
CN (1) CN112740431A (ko)
TW (1) TWI835859B (ko)
WO (1) WO2020068327A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10923652B2 (en) 2019-06-21 2021-02-16 Applied Materials, Inc. Top buffer layer for magnetic tunnel junction application

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050090056A1 (en) * 2003-10-24 2005-04-28 Heon Lee A method of making a magnetic tunnel junction device

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6051304A (en) * 1995-07-28 2000-04-18 Takahashi; Migaku Magnetoresistance element and its manufacture
US6153443A (en) 1998-12-21 2000-11-28 Motorola, Inc. Method of fabricating a magnetic random access memory
KR100356473B1 (ko) 1999-12-29 2002-10-18 주식회사 하이닉스반도체 반도체 소자의 알루미늄 옥사이드 박막 형성 방법
JP2001222803A (ja) * 2000-02-03 2001-08-17 Tdk Corp 磁気変換素子および薄膜磁気ヘッド
US6780652B2 (en) 2001-03-15 2004-08-24 Micron Technology, Inc. Self-aligned MRAM contact and method of fabrication
JP2003133527A (ja) 2001-10-24 2003-05-09 Sony Corp 磁気メモリ装置、その書き込み方法およびその製造方法
US6627932B1 (en) 2002-04-11 2003-09-30 Micron Technology, Inc. Magnetoresistive memory device
US6734079B2 (en) 2002-06-13 2004-05-11 Taiwan Semiconductor Manufacturing Co., Ltd Microelectronic fabrication having sidewall passivated microelectronic capacitor structure fabricated therein
US6806096B1 (en) * 2003-06-18 2004-10-19 Infineon Technologies Ag Integration scheme for avoiding plasma damage in MRAM technology
US6713802B1 (en) 2003-06-20 2004-03-30 Infineon Technologies Ag Magnetic tunnel junction patterning using SiC or SiN
ATE405950T1 (de) * 2003-06-24 2008-09-15 Ibm Selbstausgerichtete leitfähige linien für magnetische direktzugriffsspeicherbausteine auf fet-basis und herstellungsverfahren dafür
US6984530B2 (en) * 2004-03-29 2006-01-10 Hewlett-Packard Development Company, L.P. Method of fabricating a MRAM device
TWI252559B (en) * 2004-12-31 2006-04-01 Ind Tech Res Inst Method for connecting magnetoelectronic element with conductive line
US7635884B2 (en) 2005-07-29 2009-12-22 International Business Machines Corporation Method and structure for forming slot via bitline for MRAM devices
US7399646B2 (en) * 2005-08-23 2008-07-15 International Business Machines Corporation Magnetic devices and techniques for formation thereof
US7880249B2 (en) * 2005-11-30 2011-02-01 Magic Technologies, Inc. Spacer structure in MRAM cell and method of its fabrication
US8535952B2 (en) * 2006-02-25 2013-09-17 Avalanche Technology, Inc. Method for manufacturing non-volatile magnetic memory
US8450119B2 (en) * 2006-03-17 2013-05-28 Magic Technologies, Inc. Magnetic tunnel junction patterning using Ta/TaN as hard mask
US7772663B2 (en) * 2007-02-21 2010-08-10 International Business Machines Corporation Method and apparatus for bitline and contact via integration in magnetic random access memory arrays
US9136463B2 (en) * 2007-11-20 2015-09-15 Qualcomm Incorporated Method of forming a magnetic tunnel junction structure
US8564079B2 (en) 2008-04-21 2013-10-22 Qualcomm Incorporated STT MRAM magnetic tunnel junction architecture and integration
US8563225B2 (en) 2008-05-23 2013-10-22 International Business Machines Corporation Forming a self-aligned hard mask for contact to a tunnel junction
JP4952725B2 (ja) * 2009-01-14 2012-06-13 ソニー株式会社 不揮発性磁気メモリ装置
US8912012B2 (en) * 2009-11-25 2014-12-16 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
JP5214691B2 (ja) * 2010-09-17 2013-06-19 株式会社東芝 磁気メモリ及びその製造方法
KR20120108297A (ko) * 2011-03-23 2012-10-05 에스케이하이닉스 주식회사 저항 메모리 소자 제조 방법
US9082695B2 (en) 2011-06-06 2015-07-14 Avalanche Technology, Inc. Vialess memory structure and method of manufacturing same
JP2013012546A (ja) * 2011-06-28 2013-01-17 Toshiba Corp 不揮発性記憶装置の製造方法
US8796795B2 (en) * 2011-08-01 2014-08-05 Avalanche Technology Inc. MRAM with sidewall protection and method of fabrication
US8709956B2 (en) * 2011-08-01 2014-04-29 Avalanche Technology Inc. MRAM with sidewall protection and method of fabrication
US8313959B1 (en) 2011-08-17 2012-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. Hole first hardmask definition
US8574928B2 (en) 2012-04-10 2013-11-05 Avalanche Technology Inc. MRAM fabrication method with sidewall cleaning
US8841739B2 (en) 2012-09-08 2014-09-23 The Regents Of The University Of California Systems and methods for implementing magnetoelectric junctions
JP5636081B2 (ja) * 2012-09-26 2014-12-03 パナソニック株式会社 不揮発性記憶装置およびその製造方法
KR102078849B1 (ko) * 2013-03-11 2020-02-18 삼성전자 주식회사 자기저항 구조체, 이를 포함하는 자기 메모리 소자 및 자기저항 구조체의 제조 방법
US9564582B2 (en) 2014-03-07 2017-02-07 Applied Materials, Inc. Method of forming magnetic tunneling junctions
US20150263267A1 (en) * 2014-03-13 2015-09-17 Hiroyuki Kanaya Magnetic memory and method for manufacturing the same
US9472749B2 (en) * 2014-03-20 2016-10-18 International Business Machines Corporation Armature-clad MRAM device
US10003014B2 (en) * 2014-06-20 2018-06-19 International Business Machines Corporation Method of forming an on-pitch self-aligned hard mask for contact to a tunnel junction using ion beam etching
US9343659B1 (en) * 2014-11-07 2016-05-17 Qualcomm Incorporated Embedded magnetoresistive random access memory (MRAM) integration with top contacts
US10008662B2 (en) * 2015-03-12 2018-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Perpendicular magnetic tunneling junction (MTJ) for improved magnetoresistive random-access memory (MRAM) process
US20160351799A1 (en) 2015-05-30 2016-12-01 Applied Materials, Inc. Hard mask for patterning magnetic tunnel junctions
US9490164B1 (en) * 2015-06-23 2016-11-08 International Business Machines Corporation Techniques for forming contacts for active BEOL
US11245069B2 (en) 2015-07-14 2022-02-08 Applied Materials, Inc. Methods for forming structures with desired crystallinity for MRAM applications
US9666790B2 (en) * 2015-07-17 2017-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Manufacturing techniques and corresponding devices for magnetic tunnel junction devices
KR102326547B1 (ko) * 2015-08-19 2021-11-15 삼성전자주식회사 자기 저항 메모리 장치 및 그 제조 방법
US9502640B1 (en) * 2015-11-03 2016-11-22 International Business Machines Corporation Structure and method to reduce shorting in STT-MRAM device
US9660179B1 (en) * 2015-12-16 2017-05-23 International Business Machines Corporation Enhanced coercivity in MTJ devices by contact depth control
KR102520682B1 (ko) * 2016-05-27 2023-04-12 삼성전자주식회사 정보 저장 소자 및 그 제조방법
CN107527994B (zh) * 2016-06-20 2020-10-23 上海磁宇信息科技有限公司 一种磁性隧道结双层侧墙及其形成方法
US20180033957A1 (en) * 2016-07-26 2018-02-01 Shanghai CiYu Information Technologies Co., LTD Method to make magnetic ramdom accesss memroy array with small footprint
KR102468257B1 (ko) * 2016-08-08 2022-11-18 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
CN108232007A (zh) * 2016-12-21 2018-06-29 上海磁宇信息科技有限公司 一种气体团簇离子束修剪被刻蚀后的磁性隧道结的方法
CN108232008B (zh) * 2016-12-21 2021-06-29 上海磁宇信息科技有限公司 一种磁性随机存储器底电极接触及其制备方法
US10043851B1 (en) 2017-08-03 2018-08-07 Headway Technologies, Inc. Etch selectivity by introducing oxidants to noble gas during physical magnetic tunnel junction (MTJ) etching
US10283246B1 (en) * 2017-10-20 2019-05-07 Globalfoundries Singapore Pte. Ltd. MTJ structures, STT MRAM structures, and methods for fabricating integrated circuits including the same
US11346899B2 (en) * 2018-07-06 2022-05-31 Infineon Technologies Ag Magnetoresistive sensor with reduced stress sensitivity

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050090056A1 (en) * 2003-10-24 2005-04-28 Heon Lee A method of making a magnetic tunnel junction device

Also Published As

Publication number Publication date
US20200098981A1 (en) 2020-03-26
KR20210052558A (ko) 2021-05-10
CN112740431A (zh) 2021-04-30
TW202025526A (zh) 2020-07-01
JP7196289B2 (ja) 2022-12-26
JP2022502844A (ja) 2022-01-11
WO2020068327A1 (en) 2020-04-02
TWI835859B (zh) 2024-03-21
US11374170B2 (en) 2022-06-28

Similar Documents

Publication Publication Date Title
US10181558B2 (en) Magnetoresistive random access memory structure and method of forming the same
US11063217B2 (en) Semiconductor device
US10957738B2 (en) Magnetic random access memory (MRAM) structure with small bottom electrode
US10622406B2 (en) Dual metal nitride landing pad for MRAM devices
US20230371394A1 (en) Magneto-resistive random access memory with laterally-recessed free layer
US10446745B1 (en) Method of manufacturing magnetoresistive random access memory cell
US11522127B2 (en) Semiconductor device and manufacturing method thereof
US20240032434A1 (en) Manufacturing method of memory device
KR102512245B1 (ko) 자기 터널 접합에 대한 최상부 접촉부를 형성하기 위한 방법들
US11887641B2 (en) Simultaneous electrodes for magneto-resistive random access memory devices
US11569443B2 (en) Semiconductor device and method for fabricating the same
CN107968150B (zh) 制造磁存储器件的方法
US20230189535A1 (en) Magneto-resistive random access memory with segmented bottom electrode
US20240107894A1 (en) Mram device with annular electrodes
US20230200086A1 (en) Magneto-resistive random access memory with substitutional bottom electrode
US20220367788A1 (en) Mram structure with multilayer encapsulation
US20230389434A1 (en) Magneto-resistive random access memory with hemispherical top electrode
US20230031478A1 (en) In-array magnetic shield for spin-transfer torque magneto-resistive random access memory
US20230422630A1 (en) Beveled magneto-resistive random access memory pillar structure
US20240188446A1 (en) Mram device with wrap-around top electrode
US20230422629A1 (en) Mram device with self-aligned bottom electrodes

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right