CN115377285A - 形成半导体存储器元件的方法 - Google Patents

形成半导体存储器元件的方法 Download PDF

Info

Publication number
CN115377285A
CN115377285A CN202110538653.5A CN202110538653A CN115377285A CN 115377285 A CN115377285 A CN 115377285A CN 202110538653 A CN202110538653 A CN 202110538653A CN 115377285 A CN115377285 A CN 115377285A
Authority
CN
China
Prior art keywords
layer
upper electrode
interlayer dielectric
forming
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110538653.5A
Other languages
English (en)
Inventor
王慧琳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN202110538653.5A priority Critical patent/CN115377285A/zh
Priority to US17/343,768 priority patent/US11856863B2/en
Publication of CN115377285A publication Critical patent/CN115377285A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开一种形成半导体存储器元件的方法，包含在磁穿隧结堆叠层上形成上电极层；形成仅覆盖逻辑电路区的图案化缓冲层；在上电极层和图案化缓冲层上形成硬掩模层；在硬掩模层上形成图案化光致抗蚀剂层；以及进行第一蚀刻制作工艺以蚀刻存储器区中未被图案化光致抗蚀剂层覆盖的硬掩模层和上电极层，以及蚀刻逻辑电路区中的硬掩模层、图案化缓冲层和上电极层，从而形成在存储器区中的磁穿隧结堆叠层上的上电极和位于磁穿隧结堆叠层上且仅覆盖逻辑电路区的剩余上电极层。

Description

形成半导体存储器元件的方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种半导体存储器元件及其制作方法。
背景技术
磁阻(MR)效应是通过改变外部磁场来改变材料的电阻而引起的一种效应，其物理定义为通过将无磁干扰下的电阻差除以原始电阻而获得的电阻变化。利用巨磁阻(GMR)材料在不同磁化状态下产生不同电阻的特征可用于制造磁阻式随机存取存储器(MRAM)元件，其具有即使不将元件连接到电源也能保持存储数据的优点。
前述的MR效应也已被用于磁场传感器领域，所述磁场传感器领域包括但不限于例如在移动电话的全球定位系统(GPS)中使用的电子罗盘组件，用于向用户提供关于移动位置的信息。当前，市场上已经广泛开发了各种磁场传感器技术，例如各向异性磁阻(AMR)传感器、GMR传感器、磁穿隧结(MTJ)传感器。然而，这些产品中的大多数仍然存在许多缺点，例如高芯片面积、高成本、高功耗、灵敏度有限以及容易受温度变化的影响。因此，该技术领域里仍需要一种改进的装置以解决现有技术的问题。
发明内容
本发明的主要目的在于提供一种半导体元件及其制作方法，以解决上述现有技术的不足和缺点。
本发明一方面提供一种形成半导体存储器元件的方法，包含：提供一基底，所述基底包含一存储器区和一逻辑电路区；在所述基底上形成一第一层间介电层；在所述第一层间介电层上形成一第二层间介电层；在所述存储器区内的所述第二层间介电层中形成至少一通孔；在所述至少一通孔和所述第二层间介电层上形成一磁穿隧结堆叠层；在所述磁穿隧结堆叠层上形成一上电极层；形成仅覆盖所述逻辑电路区的一图案化缓冲层；在所述上电极层和所述图案化缓冲层上形成一硬掩模层；在所述硬掩模层上形成一图案化光致抗蚀剂层；以及进行一第一蚀刻制作工艺以蚀刻所述存储器区中未被所述图案化光致抗蚀剂层覆盖的所述硬掩模层和所述上电极层，以及蚀刻所述逻辑电路区中的所述硬掩模层、所述图案化缓冲层和所述上电极层，从而形成在所述存储器区中的磁穿隧结堆叠层上的上电极和位于所述磁穿隧结堆叠层上且仅覆盖所述逻辑电路区的一剩余上电极层。
根据本发明实施例，所述第一层间介电层包含一超低介电常数介电层。
根据本发明实施例，所述方法另包含：形成一蚀刻停止层，位于所述第一层间介电层和所述第二层间介电层之间。
根据本发明实施例，所述蚀刻停止层包含一氮掺杂碳化硅层。
根据本发明实施例，所述第二层间介电层与所述蚀刻停止层直接接触。
根据本发明实施例，所述第二层间介电层包含四乙氧基硅烷氧化层。
根据本发明实施例，所述至少一通孔是钨通孔。
根据本发明实施例，所述上电极的厚度大于位于所述磁穿隧结堆叠层上且仅覆盖所述逻辑电路区的所述剩余上电极层的厚度。
根据本发明实施例，所述上电极层包含氮化钛，所述图案化缓冲层是氮化硅层，所述硬掩模层是氧化硅层。
根据本发明实施例，在进行所述第一蚀刻制作工艺之后，所述方法另包含：
进行一第二蚀刻制作工艺，以蚀刻所述存储器区中未被所述上电极覆盖的所述磁穿隧结堆叠层和所述第二层间介电层，同时蚀刻所述逻辑电路区内的所述剩余上电极层、所述磁穿隧结堆叠层和所述第二层间介电层。
本发明另一方面提供一种形成半导体存储器元件的方法，包含：提供一基底，所述基底包含一存储器区和一逻辑电路区；在所述基底上形成一第一层间介电层；在所述第一层间介电层上形成一第二层间介电层；在所述存储器区内的所述第二层间介电层中形成至少一通孔；在所述至少一通孔和所述第二层间介电层上形成一磁穿隧结堆叠层；在所述磁穿隧结堆叠层上形成一上电极层，其中，所述上电极层具有第一厚度；从所述存储器区中部分去除所述上电极层，其中所述上电极层在所述存储器区中具有第二厚度，其中所述第二厚度小于所述第一厚度，从而在所述存储器区与所述逻辑电路区之间的界面处形成一台阶高度；形成覆盖所述上电极层的一硬掩模层；在所述硬掩模层上形成一图案化光致抗蚀剂层；以及进行一第一蚀刻制作工艺，以蚀刻未被所述存储器区中的所述图案化光致抗蚀剂层覆盖的所述硬掩模层和所述上电极层，以及蚀刻所述逻辑电路区中的所述硬掩模层和所述上电极层，从而在所述存储器区中的所述磁穿隧结堆叠层上形成上电极以及在所述磁穿隧结堆叠层上且仅覆盖所述逻辑电路区的一剩余上电极层。
根据本发明实施例，所述第一层间介电层包含一超低介电常数介电层。
根据本发明实施例，所述方法另包含：形成一蚀刻停止层，位于所述第一层间介电层和所述第二层间介电层之间。
根据本发明实施例，所述蚀刻停止层包含一氮掺杂碳化硅层。
根据本发明实施例，所述第二层间介电层与所述蚀刻停止层直接接触。
根据本发明实施例，所述第二层间介电层包含四乙氧基硅烷氧化层。
根据本发明实施例，所述至少一通孔是钨通孔。
根据本发明实施例，所述第一厚度介于
Figure BDA0003070854830000031
埃，并且所述第二厚度介于
Figure BDA0003070854830000032
埃。
根据本发明实施例，所述上电极层包含氮化钛，并且所述硬掩模层是氧化硅层。
根据本发明实施例，在进行所述第一蚀刻制作工艺之后，所述方法另包含：
进行一第二蚀刻制作工艺，以蚀刻所述存储器区中未被所述上电极覆盖的所述磁穿隧结堆叠层和所述第二层间介电层，同时蚀刻所述逻辑电路区内的所述剩余上电极层、所述磁穿隧结堆叠层和所述第二层间介电层。
附图说明
图1至图7为本发明一实施例所绘示的一种形成半导体存储器元件的方法的示意图；
图8至图14为本发明另一实施例所绘示的一种形成半导体存储器元件的方法的示意图。
主要元件符号说明
100 基底
110 第一层间介电层
112、114 金属内连层
120 第二层间介电层
122 通孔
130 蚀刻停止层
140 磁穿隧结堆叠层
141 下电极层
142 参考层
143 隧穿层
144 自由层
145 上盖层
150 上电极层
150a 上电极
150b 剩余上电极层
160 图案化缓冲层
170 硬掩模层
180 保护层
LA 逻辑电路区
MA 存储器区
PR 图案化光致抗蚀剂层
ST 存储单元
t1 第一厚度
t2 第二厚度
t3 第三厚度
具体实施方式
在下文中，将参照附图说明细节，该些附图中的内容也构成说明书细节描述的一部分，并且以可实行该实施例的特例描述方式来绘示。下文实施例已描述足够的细节使该领域的一般技术人员得以具以实施。
当然，也可采行其他的实施例，或是在不悖离文中所述实施例的前提下作出任何结构性、逻辑性、及电性上的改变。因此，下文的细节描述不应被视为是限制，反之，其中所包含的实施例将由随附的权利要求来加以界定。
请参阅图1至图7，其为依据本发明一实施例所绘示的一种形成半导体存储器元件的方法的示意图。如图1所示，首先提供一基底100，例如，硅基底，但不限于此。根据本发明实施例，基底100包含一存储器区MA和一逻辑电路区LA。接着在基底100上形成一第一层间介电层110。根据本发明实施例，第一层间介电层110可以包含一超低介电常数(ULK)介电层，例如，所述ULK介电层的介电常数可以小于2.5，但不限于此。根据本发明实施例，在第一层间介电层110可以形成有金属内连层112和114，其中，金属内连层112位于存储器区MA中，金属内连层114位于逻辑电路区LA中。
接着，可以利用化学气相沉积(CVD)法，在第一层间介电层110上沉积一第二层间介电层120。根据本发明实施例，例如，第二层间介电层120可以包含四乙氧基硅烷(TEOS)氧化层，但不限于此。根据本发明实施例，在所述第一层间介电层和所述第二层间介电层之间，可以另形成一蚀刻停止层130。根据本发明实施例，例如，蚀刻停止层130可以包含一氮掺杂碳化硅(nitrogen-doped silicon carbide，NDC)层。根据本发明实施例，第二层间介电层120与蚀刻停止层130直接接触。
然后，在存储器区MA内的第二层间介电层120中形成至少一通孔122。根据本发明实施例，通孔122可以是钨通孔。根据本发明实施例，通孔122电连接至下方的金属内连层112。形成通孔122为周知技术，故其细节不另赘述。例如，可以利用光刻制作工艺和蚀刻制作工艺，先在第二层间介电层120和蚀刻停止层130中形成孔洞，再将孔洞填满钨金属层，之后再以化学机械研磨(CMP)制作工艺研磨掉孔洞外的多余钨金属层。
如图2所示，接着在通孔122和第二层间介电层120上形成一磁穿隧结(magnetictunnel junction，MTJ)堆叠层140。根据本发明实施例，例如，磁穿隧结堆叠层140可以包含下电极层141、参考层(reference layer)142、隧穿层(tunnel barrier)143、自由层(freelayer)144和上盖层145，其中，参考层142和自由层144可以是由铁磁性材料所构成的，隧穿层143可以是由绝缘材料所构成的，但不限于此。接着，在磁穿隧结堆叠层140上形成一上电极层150。根据本发明实施例，上电极层150可以包含氮化钛，但不限于此。
如图3所示，接着形成仅覆盖逻辑电路区LA的图案化缓冲层160。根据本发明实施例，图案化缓冲层160可以是氮化硅层，但不限于此。此时，在存储器区MA内的上电极层150是被显露出来的。
如图4所示，接着在上电极层150和图案化缓冲层160上形成一硬掩模层170。根据本发明实施例，硬掩模层170可是氧化硅层，但不限于此。
如图5所示，接着在硬掩模层170上形成图案化光致抗蚀剂层PR。根据本发明实施例，图案化光致抗蚀剂层PR仅形成在存储器区MA内的硬掩模层170上。根据本发明实施例，图案化光致抗蚀剂层PR定义出预定形成在通孔122上的存储单元的位置和图案。
如图6所示，进行第一蚀刻制作工艺，例如，各向异性干蚀刻制作工艺，以蚀刻存储器区MA中未被图案化光致抗蚀剂层PR覆盖的硬掩模层170和上电极层150，同时蚀刻逻辑电路区LA中的硬掩模层170、图案化缓冲层160和上电极层150，从而形成在存储器区MA中的磁穿隧结堆叠层140上的上电极150a和位于磁穿隧结堆叠层140上且仅覆盖逻辑电路区的剩余上电极层150b。
根据本发明实施例，上电极150a的厚度大于位于磁穿隧结堆叠层140上且仅覆盖逻辑电路区LA的剩余上电极层150b的厚度。根据本发明实施例，例如，剩余上电极层150b的厚度约为600埃。
如图7所示，在进行第一蚀刻制作工艺之后，随后进行一第二蚀刻制作工艺，例如，离子束蚀刻(ion beam etching)，以蚀刻存储器区MA中未被上电极150a覆盖的磁穿隧结堆叠层140和第二层间介电层120，同时蚀刻逻辑电路区LA内的剩余上电极层150b、磁穿隧结堆叠层140和第二层间介电层120，从而在存储器区MA中形成存储单元ST。接着，可以在存储单元ST上顺形的沉积一保护层180，例如，保护层180可以是氮化硅层。
本发明利用形成在磁穿隧结堆叠层140上且仅覆盖逻辑电路区的剩余上电极层150b，降低第二蚀刻制作工艺对于第二层间介电层120消耗量，因此，可以避免第二蚀刻制作工艺结束后，逻辑电路区LA内的第二层间介电层120和存储器区MA内的第二层间介电层120的厚度差异过大。
请参阅图8至图14，其为依据本发明另一实施例所绘示的一种形成半导体存储器元件的方法的示意图。如图8所示，同样提供一基底100，例如，硅基底，但不限于此。根据本发明实施例，基底100包含一存储器区MA和一逻辑电路区LA。接着在基底100上形成一第一层间介电层110。根据本发明实施例，第一层间介电层110可以包含一超低介电常数(ULK)介电层，例如，所述ULK介电层的介电常数可以小于2.5，但不限于此。根据本发明实施例，在第一层间介电层110可以形成有金属内连层112和114，其中，金属内连层112位于存储器区MA中，金属内连层114位于逻辑电路区LA中。
接着，可以利用化学气相沉积法，在第一层间介电层110上沉积一第二层间介电层120。根据本发明实施例，例如，第二层间介电层120可以包含四乙氧基硅烷(TEOS)氧化层，但不限于此。根据本发明实施例，在所述第一层间介电层和所述第二层间介电层之间，可以另形成一蚀刻停止层130。根据本发明实施例，例如，蚀刻停止层130可以包含一氮掺杂碳化硅(nitrogen-doped silicon carbide，NDC)层。根据本发明实施例，第二层间介电层120与蚀刻停止层130直接接触。
然后，在存储器区MA内的第二层间介电层120中形成至少一通孔122。根据本发明实施例，通孔122可以是钨通孔。根据本发明实施例，通孔122电连接至下方的金属内连层112。形成通孔122为周知技术，故其细节不另赘述。例如，可以利用光刻制作工艺和蚀刻制作工艺，先在第二层间介电层120和蚀刻停止层130中形成孔洞，再将孔洞填满钨金属层，之后再以化学机械研磨(CMP)制作工艺研磨掉孔洞外的多余钨金属层。
如图9所示，接着在通孔122和第二层间介电层120上形成一磁穿隧结(MTJ)堆叠层140。根据本发明实施例，例如，磁穿隧结堆叠层140可以包含下电极层141、参考层142、隧穿层143、自由层144和上盖层145，其中，参考层142和自由层144可以是由铁磁性材料所构成的，隧穿层143可以是由绝缘材料所构成的，但不限于此。接着，在磁穿隧结堆叠层140上形成一上电极层150。根据本发明实施例，上电极层150可以包含氮化钛，但不限于此。然后，在磁穿隧结堆叠层140上形成一上电极层150，其中，上电极层150具有第一厚度t1。例如，第一厚度t1介于
Figure BDA0003070854830000071
埃，例如，约为1000埃，但不限于此。
如图10所示，接着进行光刻制作工艺和蚀刻制作工艺，从存储器区MA中部分去除上电极层150，其中上电极层150在存储器区MA中具有第二厚度t2，其中第二厚度t2小于第一厚度t1，从而在存储器区MA与逻辑电路区LA之间的界面处形成台阶高度H。例如，第二厚度t1介于
Figure BDA0003070854830000072
埃，例如，约为600埃，但不限于此。
如图11所示，接着形成覆盖上电极层150的硬掩模层170。根据本发明实施例，硬掩模层170可是氧化硅层，但不限于此。
如图12所示，在硬掩模层170上形成图案化光致抗蚀剂层PR。根据本发明实施例，图案化光致抗蚀剂层PR仅形成在存储器区MA内的硬掩模层170上。根据本发明实施例，图案化光致抗蚀剂层PR定义出预定形成在通孔122上的存储单元的位置和图案。
如图13所示，进行一第一蚀刻制作工艺，例如，各向异性干蚀刻制作工艺，以蚀刻未被存储器区MA中的图案化光致抗蚀剂层PR覆盖的硬掩模层170和上电极层150，同时蚀刻逻辑电路区LA中的硬掩模层170和上电极层150，从而在存储器区MA中的磁穿隧结堆叠层140上形成上电极150a以及在磁穿隧结堆叠层140上且仅覆盖逻辑电路区LA的剩余上电极层150b。根据本发明实施例，剩余上电极层150b具有第三厚度t3，其中，第三厚度t3小于或等于第一厚度t1。
如图14所示，在进行第一蚀刻制作工艺之后，随后进行一第二蚀刻制作工艺，例如，离子束蚀刻，以蚀刻存储器区MA中未被上电极150a覆盖的磁穿隧结堆叠层140和第二层间介电层120，同时蚀刻逻辑电路区LA内的剩余上电极层150b、磁穿隧结堆叠层140和第二层间介电层120，从而在存储器区MA中形成存储单元ST。接着，可以在存储单元ST上顺形的沉积一保护层180，例如，保护层180可以是氮化硅层。
本发明利用形成逻辑电路区上且厚度较厚的剩余上电极层150b，降低第二蚀刻制作工艺对于第二层间介电层120消耗量，因此，可以避免第二蚀刻制作工艺结束后，逻辑电路区LA内的第二层间介电层120和存储器区MA内的第二层间介电层120的厚度差异过大。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (20)

1.一种形成半导体存储器元件的方法，包含：
提供基底，所述基底包含存储器区和逻辑电路区；
在所述基底上形成第一层间介电层；
在所述第一层间介电层上形成第二层间介电层；
在所述存储器区内的所述第二层间介电层中形成至少一通孔；
在所述至少一通孔和所述第二层间介电层上形成磁穿隧结堆叠层；
在所述磁穿隧结堆叠层上形成上电极层；
形成仅覆盖所述逻辑电路区的图案化缓冲层；
在所述上电极层和所述图案化缓冲层上形成硬掩模层；
在所述硬掩模层上形成图案化光致抗蚀剂层；以及
进行第一蚀刻制作工艺以蚀刻所述存储器区中未被所述图案化光致抗蚀剂层覆盖的所述硬掩模层和所述上电极层，以及蚀刻所述逻辑电路区中的所述硬掩模层、所述图案化缓冲层和所述上电极层，从而形成在所述存储器区中的磁穿隧结堆叠层上的上电极和位于所述磁穿隧结堆叠层上且仅覆盖所述逻辑电路区的剩余上电极层。
2.根据权利要求1所述的方法，其中，所述第一层间介电层包含超低介电常数介电层。
3.根据权利要求1所述的方法，其中，另包含：
形成蚀刻停止层，位于所述第一层间介电层和所述第二层间介电层之间。
4.根据权利要求3所述的方法，其中，所述蚀刻停止层包含氮掺杂碳化硅层。
5.根据权利要求4所述的方法，其中，所述第二层间介电层与所述蚀刻停止层直接接触。
6.根据权利要求1所述的方法，其中，所述第二层间介电层包含四乙氧基硅烷氧化层。
7.根据权利要求1所述的方法，其中，所述至少一通孔是钨通孔。
8.根据权利要求1所述的方法，其中，所述上电极的厚度大于位于所述磁穿隧结堆叠层上且仅覆盖所述逻辑电路区的所述剩余上电极层的厚度。
9.根据权利要求1所述的方法，其中，所述上电极层包含氮化钛，所述图案化缓冲层是氮化硅层，所述硬掩模层是氧化硅层。
10.根据权利要求1所述的方法，其中，在进行所述第一蚀刻制作工艺之后，所述方法另包含：
进行第二蚀刻制作工艺，以蚀刻所述存储器区中未被所述上电极覆盖的所述磁穿隧结堆叠层和所述第二层间介电层，同时蚀刻所述逻辑电路区内的所述剩余上电极层、所述磁穿隧结堆叠层和所述第二层间介电层。
11.一种形成半导体存储器元件的方法，包含：
提供基底，所述基底包含存储器区和逻辑电路区；
在所述基底上形成第一层间介电层；
在所述第一层间介电层上形成第二层间介电层；
在所述存储器区内的所述第二层间介电层中形成至少一通孔；
在所述至少一通孔和所述第二层间介电层上形成磁穿隧结堆叠层；
在所述磁穿隧结堆叠层上形成上电极层，其中，所述上电极层具有第一厚度；
从所述存储器区中部分去除所述上电极层，其中所述上电极层在所述存储器区中具有第二厚度，其中所述第二厚度小于所述第一厚度，从而在所述存储器区与所述逻辑电路区之间的界面处形成台阶高度；
形成覆盖所述上电极层的硬掩模层；
在所述硬掩模层上形成图案化光致抗蚀剂层；以及
进行第一蚀刻制作工艺，以蚀刻未被所述存储器区中的所述图案化光致抗蚀剂层覆盖的所述硬掩模层和所述上电极层，以及蚀刻所述逻辑电路区中的所述硬掩模层和所述上电极层，从而在所述存储器区中的所述磁穿隧结堆叠层上形成上电极以及在所述磁穿隧结堆叠层上且仅覆盖所述逻辑电路区的剩余上电极层。
12.根据权利要求11所述的方法，其中，所述第一层间介电层包含超低介电常数介电层。
13.根据权利要求11所述的方法，其中，另包含：
蚀刻停止层，位于所述第一层间介电层和所述第二层间介电层之间。
14.根据权利要求13所述的方法，其中，所述蚀刻停止层包含氮掺杂碳化硅层。
15.根据权利要求14所述的方法，其中，所述第二层间介电层与所述蚀刻停止层直接接触。
16.根据权利要求11所述的方法，其中，所述第二层间介电层包含四乙氧基硅烷氧化层。
17.根据权利要求11所述的方法，其中，所述至少一通孔是钨通孔。
18.根据权利要求11所述的方法，其中，所述第一厚度介于900
Figure FDA0003070854820000031
1200埃，并且所述第二厚度介于500
Figure FDA0003070854820000032
700埃。
19.根据权利要求11所述的方法，其中，所述上电极层包含氮化钛，并且所述硬掩模层是氧化硅层。
20.根据权利要求1所述的方法，其中，在进行所述第一蚀刻制作工艺之后，所述方法另包含：
进行第二蚀刻制作工艺，以蚀刻所述存储器区中未被所述上电极覆盖的所述磁穿隧结堆叠层和所述第二层间介电层，同时蚀刻所述逻辑电路区内的所述剩余上电极层、所述磁穿隧结堆叠层和所述第二层间介电层。
CN202110538653.5A 2021-05-18 2021-05-18 形成半导体存储器元件的方法 Pending CN115377285A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110538653.5A CN115377285A (zh) 2021-05-18 2021-05-18 形成半导体存储器元件的方法
US17/343,768 US11856863B2 (en) 2021-05-18 2021-06-10 Method of forming a semiconductor memory device with remaining upper electrode layer covering only logic circuit region on magnetic tunneling junction stack layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110538653.5A CN115377285A (zh) 2021-05-18 2021-05-18 形成半导体存储器元件的方法

Publications (1)

Publication Number Publication Date
CN115377285A true CN115377285A (zh) 2022-11-22

Family

ID=84058410

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110538653.5A Pending CN115377285A (zh) 2021-05-18 2021-05-18 形成半导体存储器元件的方法

Country Status (2)

Country Link
US (1) US11856863B2 (zh)
CN (1) CN115377285A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170082732A (ko) * 2016-01-07 2017-07-17 삼성전자주식회사 반도체 장치 및 이의 제조 방법
WO2017171840A1 (en) * 2016-04-01 2017-10-05 Intel Corporation Techniques for forming logic including integrated spin-transfer torque magnetoresistive random-access memory
KR20180082709A (ko) * 2017-01-10 2018-07-19 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US11037981B2 (en) * 2018-10-31 2021-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with magnetic tunnel junctions
CN112054115B (zh) * 2019-06-05 2024-05-28 联华电子股份有限公司 磁性存储器装置及其制作方法

Also Published As

Publication number Publication date
US20220376173A1 (en) 2022-11-24
US11856863B2 (en) 2023-12-26

Similar Documents

Publication Publication Date Title
CN110707122B (zh) 半导体元件及其制作方法
CN111969103A (zh) 半导体元件及其制作方法
CN111564468B (zh) 半导体元件及其制作方法
CN117295388A (zh) 磁阻式随机存取存储器
CN111106235B (zh) 半导体元件及其制作方法
CN110890460A (zh) 半导体元件及其制作方法
CN112466901A (zh) 半导体元件及其制作方法
CN111916472A (zh) 磁阻式随机存取存储器
CN114447023A (zh) 半导体元件及其制作方法
CN115440881A (zh) 半导体元件及其制作方法
TW202123501A (zh) 半導體元件及其製作方法
CN111969104A (zh) 半导体元件及其制作方法
CN113809117B (zh) 半导体元件及其制作方法
CN112420918B (zh) 半导体元件及其制作方法
CN111477738B (zh) 一种制作半导体元件的方法
CN116249357A (zh) 半导体元件及其制作方法
CN115377285A (zh) 形成半导体存储器元件的方法
CN113903764A (zh) 半导体元件及其制作方法
CN113471244A (zh) 半导体元件及其制作方法
TWI814856B (zh) 半導體元件及其製作方法
US20240016062A1 (en) Method of fabricating magnetic tunneling junction device
TW202339314A (zh) 半導體元件及其製作方法
CN116133510A (zh) 一种制作半导体元件的方法
CN116981340A (zh) 半导体元件及其制作方法
CN113571465A (zh) 半导体元件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination