CN108694978A - 具有直接耦合到本体区域的源极线的存储器装置 - Google Patents

具有直接耦合到本体区域的源极线的存储器装置 Download PDF

Info

Publication number
CN108694978A
CN108694978A CN201810252573.1A CN201810252573A CN108694978A CN 108694978 A CN108694978 A CN 108694978A CN 201810252573 A CN201810252573 A CN 201810252573A CN 108694978 A CN108694978 A CN 108694978A
Authority
CN
China
Prior art keywords
memory device
region
body region
slender body
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810252573.1A
Other languages
English (en)
Other versions
CN108694978B (zh
Inventor
合田晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North Star Franchise Group Co ltd
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN108694978A publication Critical patent/CN108694978A/zh
Application granted granted Critical
Publication of CN108694978B publication Critical patent/CN108694978B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及具有直接耦合到本体区域的源极线的存储器装置。本发明展示存储器装置、存储器单元串及操作存储器装置的方法。所描述的配置包含将细长本体区域直接耦合到源极线。所展示的配置及方法应提供可靠偏压给本体区域以实现存储器操作，如擦除。

Description

具有直接耦合到本体区域的源极线的存储器装置
分案申请的相关信息
本案是分案申请。该分案的母案是申请日为2012年01月19日、申请号为201280006100.4、发明名称为“具有直接耦合到本体区域的源极线的存储器装置”的发明专利申请案。
优先申请案
本申请案主张2011年1月21日申请的第13/011,223号美国申请案的优先权权益，所述申请案以引用的方式并入本文中。
技术领域
本发明是关于一种具有直接耦合到本体区域的源极线的存储器装置。
背景技术
提供具有较高存储器容量的较小装置始终需要较高存储器密度。在半导体芯片的表面上横向形成存储器装置使用大量芯片面积。改进式存储器装置需要新配置来进一步增加存储器密度使之超出传统横向形成的存储器装置。
发明内容
在一个实例中，一种存储器装置包含细长本体区域，其具有耦合到第一端部的源极区域及耦合到第二端部的漏极区域。所述存储器装置包含多个栅极，其沿着所述细长本体区域的长度，所述多个栅极的各者是通过至少一电荷存储结构而与所述细长本体区域分离；以及源极线，其直接耦合到所述本体区域。
在另一实例中，一种存储器装置包含p型细长本体区域，其具有耦合到第一端部的n型源极区域及耦合到第二端部的n型漏极区域。所述存储器装置包含多个栅极，其沿着所述p型细长本体区域的长度，所述多个栅极的各者是通过至少一相应电荷存储结构而与所述p型本体区域分离。所述存储器装置包含第一选择栅极，其与所述本体区域的第一端部相邻；以及第二选择栅极，其与所述本体区域的第二端部相邻。所述存储器装置包含源极线，其在所述本体区域的端部处直接耦合到所述p型细长本体区域，其中所述n型源极区域实质上围绕所述p型细长本体区域的端部的截面且还耦合到所述源极线。
在另一实例中，一种存储器装置包含U形存储器单元串。所述U形存储器单元串包含细长本体区域，其具有第一面向上的端部及第二面向上的端部。所述U形存储器单元串包含漏极区域，其耦合到所述第一面向上的端部；源极区域，其耦合到所述第二面向上的端部；以及多个栅极，其沿着所述细长本体区域的长度。所述存储器装置包含数据线，其耦合到所述漏极区域；以及源极线，其直接耦合到所述细长本体区域的所述第二面向上的端部并耦合到所述源极区域。
在另一实例中，一种用于擦除存储器单元串的方法包含：将多个栅极加偏压到第一电压；以及将源极线加偏压到第二电压，其中所述源极线是直接耦合到所述串的细长本体区域，所述第二电压不同于所述第一电压。
在另一实例中，一种用于编程存储器单元串的方法包含：将多个栅极加偏压到第一电压；将用于编程的选定栅极加偏压到第二电压；以及将源极线加偏压到第三电压，其中所述源极线是直接耦合到所述串的细长本体区域，所述第二电压不同于所述第一电压。
附图说明
图1展示根据本发明的实施例的存储器装置。
图1A展示根据本发明的实施例的沿着来自图1的线1A-1A的截面。
图1B展示根据本发明的实施例的沿着来自图1的线1B-1B的截面。
图2A展示根据本发明的实施例的擦除操作期间的存储器装置。
图2B展示根据本发明的实施例的擦除操作期间来自图2A的存储器装置的一部分的框图。
图3展示根据本发明的实施例的编程操作期间的存储器装置。
图4展示根据本发明的实施例的读取操作期间的存储器装置。
图5展示形成根据本发明的实施例的存储器装置的选定阶段。
图6展示使用根据本发明的实施例的存储器装置的信息处置系统。
具体实施方式
在本发明的下列实施方式中参考随附图式，所述随附图式形成本发明的一部分且其中通过图解说明展示其中可实践本发明的特定实施例。这些实施例经足够详细描述以使所属领域的技术人员能够实践本发明。可利用其它实施例且可作出逻辑改变、电改变等等。
本申请案中使用的术语“水平”被定义为平行于衬底(比如晶片或裸片)的常规平面或表面的平面，无论所述衬底的定向为何。术语“垂直”指代垂直于如上文定义的水平的方向。关于所述衬底的顶表面上的常规平面或表面定义比如“上”、“侧”(如在“侧壁”中)、“较高”、“较低”、“上方”及“下方”的前置词，无论所述衬底的定向为何。因此，不应将下列实施方式视为限制意义，且仅通过随附权利要求书以及此些权利要求书所授予的等效物的全部范围来定义本发明的范围。
图1、1A及1B展示形成于衬底102上的存储器装置100。(若干)电荷存储层112(例如，隧道电介层、多晶硅层及电荷阻断层的组合；氮化物层、氧化物层及氮化物层的组合；或可提供电荷存储功能的其它任何其它层或层组合，无论是当前已知或未来开发)实质上围绕细长本体区域110以形成对应于多个栅极114的各者(其也可实质上围绕细长本体区域110及电荷存储层112的相应截面)的相应电荷结构。图中展示第一选择栅极120及第二选择栅极122用以分别将细长本体区域110选择性地耦合到漏极区域132及源极区域130。电介质104可填入如上文所述的组件之间的间隔。
图1A展示其中细长本体区域110形成具有一对面向上的端部111、113的“U”形的实施例。另一实例配置(未展示)包含线性、垂直、细长本体区域110，本体区域110的一个端部面向上且另一端部面向下。另一实例配置(未展示)包含水平、线性、细长本体区域110，本体区域110的端部在任一侧上。相较于其中在结构较深处形成组件的实施例，具有两个面向上的端部111、113(比如“U”形配置)的实施例可使一些组件在制造期间更容易形成于细长本体区域110的端部111、113处。
在一个实例中，细长本体区域110是由p型半导体材料形成，如p型多晶硅。可通过多个工艺步骤形成细长本体区域110，比如其中第一端部111是形成于不同于用以形成细长本体区域110的其它部分(比如第二端部113)的步骤的多晶硅沉积步骤中。因此，在至少一些实施例中，第一端部111可高于第二端部113。图中展示源极区域130及漏极区域132分别耦合到细长本体区域110的第一端部111及第二端部113。在一个实例中，源极区域130及漏极区域包含n型半导体材料，如n+多晶硅。在操作中，源极区域130到细长本体区域110到漏极区域132的路径充当n-p-n晶体管，其中选择栅极120、122与栅极114经操作以容许或禁止沿着路线传输信号。
图中展示源极线126及数据线(比如位线128)分别耦合到源极区域130及漏极区域132。在一个实施例中，使用插塞124以将位线128直接耦合(例如，直接物理连接以形成电连接，或以其它方式形成电连接但无用于n-p或p-n结击穿的电位)到漏极区域132。源极线126、位线128及插塞124的各者可包括比如铝、铜或钨等金属或这些或其它导体金属的合金，可由或基本上由比如铝、铜或钨等金属或这些或其它导体金属的合金组成。在本发明中，术语“金属”进一步包含金属氮化物或主要作为导体而操作的其它材料。
如上所述，图1展示直接耦合到插塞124的漏极区域132，插塞124将漏极区域132有效地耦合到位线128。图中展示源极区域130直接耦合到源极线126。细长本体区域110也直接耦合到源极线126。
沿着线1B-1B的截面展示选择栅极120及122。如在所述截面中可见，在一个实施例中，选择栅极120及122实质上沿着一行连续。在此配置中，选择栅极120或122的致动每次致动多个细长本体区域。
沿着线1A-1A展示的截面展示若干个漏极区域132及源极区域130。如在所述截面中可见，在一个实施例中，漏极区域132是分离的，而源极区域130实质上连续，其中单一源极区域130用于多个细长本体区域110。在一个实例中，源极区域130实质上围绕多个细长本体区域110的各者的第一端部111的截面。
通过将细长本体区域110直接耦合到源极线126，细长本体区域110具有被加偏压的能力，且较少作为浮体元件而操作。经由直接耦合加偏压于细长本体区域110可提供(特定来说)比如擦除操作的可靠存储器操作。
关于图2A及2B图解说明根据本发明的实施例的实例擦除操作。类似于上文描述的实施例，图中展示存储器装置200具有所述图式中所圈出的实例存储器单元串202。根据一个此擦除操作实施例，在位线228及串202的选择栅极220、222浮动的情况下，源极线226及因此串202的细长本体区域210被加偏压到擦除电压(例如，约20伏特)，且串202的栅极214被加偏压到选定电压(例如，约0伏特)。鉴于所提供的实例偏压电压，串202的选择栅极220、222因此耦合到约15伏特，而位线228(及插塞124)耦合到约20伏特。使用本体区域110与栅极214之间的电位差(例如，20伏特到零伏特)以从与存储器单元串202中的每一个别栅极214相邻的电荷存储结构擦除所存储电荷。
因为细长本体区域210是直接耦合到源极线226，所以当施加偏压到源极线226时加偏压于细长本体区域210。细长本体区域210与源极线226之间的直接耦合在细长本体区域210与源极线226之间提供避免n型区域与p型区域之间的结击穿的电荷路径。
在图2B中，在细长本体区域210的第一端部211处可见细长本体区域210直接耦合到源极线226。相比之下，细长本体区域210的第二端部213是通过漏极区域232间接耦合到位线228。
图3展示根据本发明的实施例的经历实例编程操作的存储器装置200。来自先前图式的存储器装置200是用作为实例。如在图2A中，圈出实例存储器单元串202。
参考图3，位线228、源极线226及源极选择栅极222被加偏压到相应编程启用电压(例如，各约零伏特)。选定栅极314是用编程电压(例如，约20伏特)加偏压，而选定串202的漏极选择栅极220被加偏压到(例如)约2伏特。使用选定栅极314与选定串202的本体区域之间的电位差(例如，20伏特到零伏特)以将电荷转移到与选定存储器单元串202中的选定栅极314相邻的电荷存储结构。为避免编程相邻未选定串中对应于选定栅极314的存储器单元，所述串的漏极选择栅极可加偏压到(例如)约零伏特。用禁止电压(例如，约10伏特)加偏压于未选定栅极214以使未选定串的本体区域耦合到禁止电压。
图4展示根据本发明的实施例经历实例读取操作的存储器装置200。来自先前图式的存储器装置200是用作实例。如在先前图式中，圈出实例存储器单元串202。
参考图4，位线228被加偏压到(例如)约0.5伏特且源极线226被加偏压到(例如)约零伏特。选定栅极414是用读取电压(例如，介于约0伏特与约4伏特之间，比如取决于所读取的程序状态为何)加偏压，而选定串202的漏极选择栅极220被加偏压到(例如)约2伏特。将未选定栅极214加偏压到通过电压(例如，约6伏特)以允许沿着所述选定串的细长本体区域传递信号。如果擦除栅极414，那么所述信号将经过所述选定串的细长本体区域并被侦测到。为避免读取相邻未选定串中对应于选定栅极414的存储器单元，可将所述串的漏极选择栅极加偏压到(例如)约零伏特。
图5图解说明用以形成根据本发明的实施例的存储器装置的选定部分的实例工艺流程。特定来说，图5的实例工艺流程图解说明将细长本体区域直接耦合到源极线的一种方法。操作510图解说明平坦化及蚀刻停止操作。在一个实施例中，蚀刻停止层512是氮化硅(SiN)层。操作520图解说明介电层522沉积及图案化步骤。图中展示若干开口524是通过蚀刻或其它合适工艺形成于介电层522中。操作530图解说明通过用n掺杂半导体填充若干开口524形成源极区域及漏极区域。在一个实施例中，用n+多晶硅材料填充若干开口524。
操作540图解说明在将成为源极区域的填充部分内形成第二若干开口542。在操作550中，填充第二若干开口542以形成细长本体区域的延伸部。在一个实例中，用与所述细长本体区域相同的材料填充第二若干开口542。在一个实例中，用p+多晶硅填充第二若干开口542。操作560图解说明路由层形成。源极线562、插塞564及位线566可形成为所述路由层形成的部分。
图6中包含比如计算机的信息处置系统的实施例以展示应用于本发明的高级装置的实施例。图6是并有根据如上所述的本发明的实施例的存储器装置的信息处置系统600的框图。信息处置系统600仅为其中可使用本发明的去耦合系统的电子系统的一个实施例。其它实例包含(但不限于)平板型计算机、相机、个人数字助理(PDA)、蜂窝式电话、MP3播放器、航空器、卫星、军用车辆等等。
在此实例中，信息处置系统600包括数据处理系统，所述数据处理系统包含耦合所述系统的各种组件的系统总线602。系统总线602在信息处置系统600的各种组件之间提供通信链路，且可实施为单一总线、总线的组合或可以任何其它合适方式实施。
芯片组合件604是耦合到系统总线602。芯片组合件604可包含任何电路或可操作兼容电路组合。在一个实施例中，芯片组合件604包含可为任何类型的处理器606。如本文使用，“处理器”意指任何类型的计算电路，比如(但不限于)微处理器、微控制器、图形处理器、数字信号处理器(DSP)或任何其它类型的处理器或处理电路。
在一个实施例中，芯片组合件604中包含存储器装置607。在一个实施例中，存储器装置607包含根据上文描述的实施例的NAND存储器装置。
在一个实施例中，除处理器芯片外，芯片组合件604中还包含额外逻辑芯片608。除处理器外，逻辑芯片608的实例还包含模/数转换器。本发明的一个实施例中还包含逻辑芯片608上的其它电路，比如定制电路、专用集成电路(ASIC)等等。
信息处置系统600还可包含外部存储器611，外部存储器611继而可包含适合于特定应用的一个或一个以上存储器元件，比如一个或一个以上硬盘驱动器612及/或处置可装卸式媒体613的一个或一个以上驱动器(比如光盘(CD)、快闪驱动器、数字视频光盘(DVD)及类似物)。信息处置系统600中包含如上述实例中描述的建构的半导体存储器裸片。
信息处置系统600还可包含显示装置609(比如监视器)、额外外围组件610(比如扬声器等等)及键盘及/或控制器614，键盘及/或控制器614可包含鼠标、轨迹球、游戏控制器、语音辨识装置或允许系统用户输入信息到信息处置系统600中或从信息处置系统600接收信息的任何其它装置。
虽然已描述本发明的若干实施例，但是上文列表并不希望为详尽的。尽管本文已图解说明并描述特定实施例，然而所属领域的一般技术人员应了解经设计以实现相同目的的任何布置可替代所展示的特定实施例。本申请案希望涵盖本发明的任何调适或变动。应了解，上文描述希望为图解说明性而非限制性。所属领域的技术人员在研究上文描述后应明白上文实施例的组合及其它实施例。

Claims (10)

1.一种存储器装置，其包括：
细长本体区域，其具有耦合到第一端部的源极区域及耦合到第二端部的漏极区域；
多个栅极，其沿着所述细长本体区域的长度，所述多个栅极的各者是通过至少一电荷存储结构而与所述细长本体区域分离；以及
源极线，其直接耦合到所述本体区域。
2.根据权利要求1所述的存储器装置，其中所述细长本体区域是垂直定向。
3.根据权利要求1所述的存储器装置，其中所述细长本体区域是水平定向。
4.根据权利要求1所述的存储器装置，其中所述细长本体区域形成“U”形。
5.根据权利要求1所述的存储器装置，其进一步包含与所述细长本体区域的第一端部相邻的第一选择栅极及与所述细长本体区域的第二端部相邻的第二选择栅极。
6.一种存储器装置，其包括：
p型细长本体区域，其具有耦合到第一端部的n型源极区域及耦合到第二端部的n型漏极区域；
多个栅极，其沿着所述p型细长本体区域的长度，所述多个栅极的各者是通过至少一相应电荷存储结构而与所述p型本体区域分离；
第一选择栅极，其与所述本体区域的第一端部相邻；
第二选择栅极，其与所述本体区域的第二端部相邻；
源极线，其在所述本体区域的端部处直接耦合到所述p型细长本体区域；
其中所述n型源极区域实质上围绕所述p型细长本体区域的端部的截面且还耦合到所述源极线。
7.根据权利要求6所述的存储器装置，其中所述p型细长本体区域的至少所述端部是由p+掺杂多晶硅形成。
8.根据权利要求6所述的存储器装置，其中所述n型源极区域是由n+多晶硅形成。
9.根据权利要求6所述的存储器装置，其中所述n型漏极区域是由n+多晶硅形成。
10.根据权利要求6所述的存储器装置，其中所述p型细长本体区域形成“U”形。
CN201810252573.1A 2011-01-21 2012-01-19 用于操作存储器装置的方法 Active CN108694978B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US13/011,223 2011-01-21
US13/011,223 US8750040B2 (en) 2011-01-21 2011-01-21 Memory devices having source lines directly coupled to body regions and methods
PCT/US2012/021873 WO2012100056A2 (en) 2011-01-21 2012-01-19 Memory devices having source lines directly coupled to body regions and methods
CN201280006100.4A CN103329270B (zh) 2011-01-21 2012-01-19 具有直接耦合到本体区域的源极线的存储器装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201280006100.4A Division CN103329270B (zh) 2011-01-21 2012-01-19 具有直接耦合到本体区域的源极线的存储器装置

Publications (2)

Publication Number Publication Date
CN108694978A true CN108694978A (zh) 2018-10-23
CN108694978B CN108694978B (zh) 2022-05-10

Family

ID=46516370

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810252573.1A Active CN108694978B (zh) 2011-01-21 2012-01-19 用于操作存储器装置的方法
CN201280006100.4A Active CN103329270B (zh) 2011-01-21 2012-01-19 具有直接耦合到本体区域的源极线的存储器装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201280006100.4A Active CN103329270B (zh) 2011-01-21 2012-01-19 具有直接耦合到本体区域的源极线的存储器装置

Country Status (5)

Country Link
US (7) US8750040B2 (zh)
JP (1) JP5923114B2 (zh)
CN (2) CN108694978B (zh)
TW (1) TWI525623B (zh)
WO (1) WO2012100056A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10825528B2 (en) 2011-01-21 2020-11-03 Micron Technology, Inc. Memory devices having source lines directly coupled to body regions and methods

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8431961B2 (en) * 2011-02-03 2013-04-30 Micron Technology, Inc. Memory devices with a connecting region having a band gap lower than a band gap of a body region
US8742481B2 (en) * 2011-08-16 2014-06-03 Micron Technology, Inc. Apparatuses and methods comprising a channel region having different minority carrier lifetimes
US9251907B2 (en) 2012-04-03 2016-02-02 Micron Technology, Inc. Memory devices and methods of operating memory devices including applying a potential to a source and a select gate between the source and a string of memory cells while performing a program operation on a memory cell in the string
US10074438B2 (en) * 2016-06-10 2018-09-11 Cypress Semiconductor Corporation Methods and devices for reducing program disturb in non-volatile memory cell arrays
KR102395563B1 (ko) * 2016-07-25 2022-05-06 에스케이하이닉스 주식회사 비휘발성 메모리 소자 및 이의 제조 방법
US10854578B2 (en) * 2019-03-29 2020-12-01 Invensas Corporation Diffused bitline replacement in stacked wafer memory

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4827448A (en) * 1976-09-13 1989-05-02 Texas Instruments Incorporated Random access memory cell with implanted capacitor region
US5721871A (en) * 1996-02-09 1998-02-24 Motorola, Inc. Memory system ensuring coherency for memory buffers in a data communication system
US5802555A (en) * 1995-03-15 1998-09-01 Texas Instruments Incorporated Computer system including a refresh controller circuit having a row address strobe multiplexer and associated method
JP2005260014A (ja) * 2004-03-12 2005-09-22 Hitachi Ltd 半導体装置
KR20090029248A (ko) * 2009-03-02 2009-03-20 주식회사 신한은행 기업 인트라넷을 이용한 온라인 계좌 간 자금이체 시스템
JP2010166055A (ja) * 2009-01-14 2010-07-29 Samsung Electronics Co Ltd 積層構造の不揮発性メモリ装置、メモリカード及び電子システム
US20100207190A1 (en) * 2009-02-16 2010-08-19 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for manufacturing the same
US20100207194A1 (en) * 2009-02-17 2010-08-19 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and method for manufacturing same
JP2010199235A (ja) * 2009-02-24 2010-09-09 Toshiba Corp 不揮発性半導体記憶装置
JP2010212518A (ja) * 2009-03-11 2010-09-24 Toshiba Corp 不揮発性半導体記憶装置
JP2010225946A (ja) * 2009-03-24 2010-10-07 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1551935A (en) * 1976-08-19 1979-09-05 Philips Nv Imaging devices
DE19808182C1 (de) * 1998-02-26 1999-08-12 Siemens Ag Elektrisch programmierbare Speicherzellenanordnung und ein Verfahren zu deren Herstellung
US6718432B1 (en) * 2001-03-22 2004-04-06 Netlogic Microsystems, Inc. Method and apparatus for transparent cascading of multiple content addressable memory devices
US6744094B2 (en) 2001-08-24 2004-06-01 Micron Technology Inc. Floating gate transistor with horizontal gate layers stacked next to vertical body
US6882562B2 (en) * 2001-11-01 2005-04-19 Agilent Technologies, Inc. Method and apparatus for providing pseudo 2-port RAM functionality using a 1-port memory cell
CN101515478B (zh) * 2002-09-30 2011-12-21 张国飙 改进的三维只读存储器
US20040130942A1 (en) * 2003-01-02 2004-07-08 Macronix International Co., Ltd. Data retention for a localized trapping non-volatile memory
US7093062B2 (en) * 2003-04-10 2006-08-15 Micron Technology, Inc. Flash memory data bus for synchronous burst read page
US7053447B2 (en) * 2004-09-14 2006-05-30 Infineon Technologies Ag Charge-trapping semiconductor memory device
US7369438B2 (en) * 2004-12-28 2008-05-06 Aplus Flash Technology, Inc. Combo memory design and technology for multiple-function java card, sim-card, bio-passport and bio-id card applications
US7528447B2 (en) * 2005-04-06 2009-05-05 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory and method for controlling a non-volatile semiconductor memory
US7696567B2 (en) * 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US7403417B2 (en) * 2005-11-23 2008-07-22 Infineon Technologies Flash Gmbh & Co. Kg Non-volatile semiconductor memory device and method for operating a non-volatile memory device
JP4822841B2 (ja) * 2005-12-28 2011-11-24 株式会社東芝 半導体記憶装置及びその製造方法
WO2007099623A1 (ja) * 2006-03-01 2007-09-07 Renesas Technology Corp. 半導体記憶装置
JP5016832B2 (ja) * 2006-03-27 2012-09-05 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US7450422B2 (en) 2006-05-11 2008-11-11 Micron Technology, Inc. NAND architecture memory devices and operation
US7977190B2 (en) 2006-06-21 2011-07-12 Micron Technology, Inc. Memory devices having reduced interference between floating gates and methods of fabricating such devices
KR100801078B1 (ko) 2006-06-29 2008-02-11 삼성전자주식회사 수직 채널을 갖는 비휘발성 메모리 집적 회로 장치 및 그제조 방법
US7773403B2 (en) * 2007-01-15 2010-08-10 Sandisk Corporation Spacer patterns using assist layer for high density semiconductor devices
US7656731B2 (en) * 2007-03-30 2010-02-02 Qualcomm, Incorporated Semi-shared sense amplifier and global read line architecture
US7582529B2 (en) * 2007-04-02 2009-09-01 Sandisk Corporation Methods of fabricating non-volatile memory with integrated peripheral circuitry and pre-isolation memory cell formation
US8546152B2 (en) * 2007-12-19 2013-10-01 Sandisk Technologies Inc. Enhanced endpoint detection in non-volatile memory fabrication processes
US7736973B2 (en) * 2008-01-25 2010-06-15 Sandisk Corporation Non-volatile memory arrays having dual control gate cell structures and a thick control gate dielectric and methods of forming
JP5194302B2 (ja) * 2008-02-20 2013-05-08 ルネサスエレクトロニクス株式会社 半導体信号処理装置
JP5086933B2 (ja) 2008-08-06 2012-11-28 株式会社東芝 不揮発性半導体記憶装置の駆動方法
US8134868B2 (en) * 2008-11-06 2012-03-13 Micron Technology, Inc. Memory device biasing method and apparatus
US20100155818A1 (en) * 2008-12-24 2010-06-24 Heung-Jae Cho Vertical channel type nonvolatile memory device and method for fabricating the same
KR101532366B1 (ko) 2009-02-25 2015-07-01 삼성전자주식회사 반도체 기억 소자
US8164958B2 (en) * 2009-04-07 2012-04-24 Macronix International Co., Ltd. Memory apparatus and method for operating the same
JP2010278233A (ja) * 2009-05-28 2010-12-09 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US8174893B2 (en) * 2009-10-20 2012-05-08 Micron Technology, Inc. Independent well bias management in a memory device
JP5259552B2 (ja) * 2009-11-02 2013-08-07 株式会社東芝 不揮発性半導体記憶装置及びその駆動方法
US8514620B2 (en) * 2010-11-29 2013-08-20 Micron Technology, Inc. Memory devices having select gates with P type bodies, memory strings having separate source lines and methods
US8750040B2 (en) 2011-01-21 2014-06-10 Micron Technology, Inc. Memory devices having source lines directly coupled to body regions and methods
US8431961B2 (en) * 2011-02-03 2013-04-30 Micron Technology, Inc. Memory devices with a connecting region having a band gap lower than a band gap of a body region
US8929139B2 (en) * 2011-04-13 2015-01-06 Macronix International Co., Ltd. Method and apparatus for leakage suppression in flash memory
US8742481B2 (en) * 2011-08-16 2014-06-03 Micron Technology, Inc. Apparatuses and methods comprising a channel region having different minority carrier lifetimes
JP2013161803A (ja) * 2012-02-01 2013-08-19 Toshiba Corp 半導体記憶装置
US9379246B2 (en) * 2014-03-05 2016-06-28 Sandisk Technologies Inc. Vertical thin film transistor selection devices and methods of fabrication
WO2016028717A1 (en) * 2014-08-17 2016-02-25 Aplus Flash Technology, Inc Vsl-based vt-compensation and analog program scheme for nand array without csl
US9893076B2 (en) * 2015-02-05 2018-02-13 Conversant Intellectual Property Management Inc. Access transistor of a nonvolatile memory device and method for fabricating same

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4827448A (en) * 1976-09-13 1989-05-02 Texas Instruments Incorporated Random access memory cell with implanted capacitor region
US5802555A (en) * 1995-03-15 1998-09-01 Texas Instruments Incorporated Computer system including a refresh controller circuit having a row address strobe multiplexer and associated method
US5721871A (en) * 1996-02-09 1998-02-24 Motorola, Inc. Memory system ensuring coherency for memory buffers in a data communication system
JP2005260014A (ja) * 2004-03-12 2005-09-22 Hitachi Ltd 半導体装置
JP2010166055A (ja) * 2009-01-14 2010-07-29 Samsung Electronics Co Ltd 積層構造の不揮発性メモリ装置、メモリカード及び電子システム
US20100207190A1 (en) * 2009-02-16 2010-08-19 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for manufacturing the same
US20100207194A1 (en) * 2009-02-17 2010-08-19 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and method for manufacturing same
JP2010199235A (ja) * 2009-02-24 2010-09-09 Toshiba Corp 不揮発性半導体記憶装置
KR20090029248A (ko) * 2009-03-02 2009-03-20 주식회사 신한은행 기업 인트라넷을 이용한 온라인 계좌 간 자금이체 시스템
JP2010212518A (ja) * 2009-03-11 2010-09-24 Toshiba Corp 不揮発性半導体記憶装置
JP2010225946A (ja) * 2009-03-24 2010-10-07 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10825528B2 (en) 2011-01-21 2020-11-03 Micron Technology, Inc. Memory devices having source lines directly coupled to body regions and methods
US11361827B2 (en) 2011-01-21 2022-06-14 Micron Technology, Inc. Memory devices having source lines directly coupled to body regions and methods
US11705205B2 (en) 2011-01-21 2023-07-18 Micron Technology, Inc. Memory devices having source lines directly coupled to body regions and methods
US12062396B2 (en) 2011-01-21 2024-08-13 Lodestar Licensing Group, Llc Memory devices having source lines directly coupled to body regions and methods

Also Published As

Publication number Publication date
CN103329270A (zh) 2013-09-25
JP2014507802A (ja) 2014-03-27
US9484100B2 (en) 2016-11-01
US9997247B2 (en) 2018-06-12
WO2012100056A2 (en) 2012-07-26
US12062396B2 (en) 2024-08-13
US20120188825A1 (en) 2012-07-26
US20180268909A1 (en) 2018-09-20
JP5923114B2 (ja) 2016-05-24
US11361827B2 (en) 2022-06-14
US20230317172A1 (en) 2023-10-05
CN103329270B (zh) 2018-04-24
US8750040B2 (en) 2014-06-10
CN108694978B (zh) 2022-05-10
US20220246215A1 (en) 2022-08-04
WO2012100056A3 (en) 2012-11-15
TW201237874A (en) 2012-09-16
US20170047120A1 (en) 2017-02-16
US20210043259A1 (en) 2021-02-11
US10825528B2 (en) 2020-11-03
US20140286106A1 (en) 2014-09-25
TWI525623B (zh) 2016-03-11
US11705205B2 (en) 2023-07-18

Similar Documents

Publication Publication Date Title
CN103329270B (zh) 具有直接耦合到本体区域的源极线的存储器装置
CN103339728B (zh) 具有拥有低于主体区域的带隙的带隙的连接区域的存储器装置
JP5877246B2 (ja) 異なった少数キャリア寿命を有するチャネル領域を含む装置および方法
US6800895B2 (en) Vertical split gate flash memory cell and method for fabricating the same
US20220344510A1 (en) Transistor including an active region and methods for forming the same
CN102037518A (zh) 包括非易失性存储单元的电路及电子器件和电子器件形成工艺
CN105575944A (zh) 一种混合互连结构及其制造方法、电子装置
CN105575884A (zh) 一种混合互连结构及其制造方法、电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231008

Address after: Illinois, America

Patentee after: North Star Franchise Group Co.,Ltd.

Address before: Idaho

Patentee before: MICRON TECHNOLOGY, Inc.