JP7260487B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP7260487B2 JP7260487B2 JP2019564607A JP2019564607A JP7260487B2 JP 7260487 B2 JP7260487 B2 JP 7260487B2 JP 2019564607 A JP2019564607 A JP 2019564607A JP 2019564607 A JP2019564607 A JP 2019564607A JP 7260487 B2 JP7260487 B2 JP 7260487B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- sub
- terminal
- memory element
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 97
- 239000000758 substrate Substances 0.000 claims description 30
- 238000007667 floating Methods 0.000 claims description 19
- 230000005291 magnetic effect Effects 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 100
- 238000009792 diffusion process Methods 0.000 description 22
- 238000010586 diagram Methods 0.000 description 19
- 230000005415 magnetization Effects 0.000 description 14
- 230000004048 modification Effects 0.000 description 11
- 238000012986 modification Methods 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 101100018847 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) IME2 gene Proteins 0.000 description 6
- 101150004219 MCR1 gene Proteins 0.000 description 5
- 101100018846 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) IME1 gene Proteins 0.000 description 5
- 101100206347 Schizosaccharomyces pombe (strain 972 / ATCC 24843) pmh1 gene Proteins 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 239000003302 ferromagnetic material Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000000638 solvent extraction Methods 0.000 description 2
- 240000001973 Ficus microcarpa Species 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
- G11C11/1657—Word-line or row circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/003—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/74—Array wherein each memory cell has more than one access device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/78—Array wherein the memory cells of a group share an access device, all the memory cells of the group having a common electrode and the access device being not part of a word line or a bit line driver
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
Description
[構成例]
図1は、一実施の形態に係る半導体装置(半導体装置1)の一構成例を表すものである。半導体装置1は、制御部11と、メモリセルアレイ20と、駆動部12,13とを備えている。
続いて、本実施の形態の半導体装置1の動作および作用について説明する。
まず、図1を参照して、半導体装置1の全体動作概要を説明する。制御部11は、メモリセルアレイ20の動作を制御する。具体的には、制御部11は、外部から供給された書込コマンドおよび書込データに基づいて、メモリセルアレイ20のメモリセルMCに情報を書き込むように駆動部12,13の動作を制御する。また、制御部11は、外部から供給された読出コマンドに基づいて、メモリセルMCから情報を読み出すように駆動部12,13の動作を制御する。駆動部12は、制御部11から供給される制御信号に基づいて、ソース線SLに電圧VSLを印加し、ワード線WLに電圧VWLを印加する。駆動部13は、制御部11から供給される制御信号に基づいて、ビット線BL1,BL2に電圧VBL1,VBL2をそれぞれ印加し、またはビット線BL1,BL2をフローティングにする。また、駆動部13のセンスアンプ14は、読出動作において、ビット線BL1,BL2に流れる電流に基づいて、メモリセルMCに記憶された情報を読み出す。そして、駆動部13は、読み出した情報を制御部11に供給する。
次に、スタンバイ状態、書込動作、および読出動作について、詳細に説明する。
図9は、スタンバイ状態の一例を表すものである。図9では、トランジスタTR1,TR2,TR3を、これらのトランジスタのオンオフ状態を示すスイッチとして描いている。
次に、複数のメモリセルMCのうちのあるメモリセルMC(メモリセルMC1)の記憶素子ME1に情報を書き込む動作について、記憶素子ME1の抵抗状態を高抵抗状態RHに設定する例を説明し、その後に記憶素子ME1の抵抗状態を低抵抗状態RLに設定する例を説明する。
次に、複数のメモリセルMCのうちのあるメモリセルMC(メモリセルMC1)の記憶素子ME2に情報を書き込む動作について、記憶素子ME2の抵抗状態を高抵抗状態RHに設定する例を説明し、その後に記憶素子ME2の抵抗状態を低抵抗状態RLに設定する例を説明する。
次に、複数のメモリセルMCのうちのあるメモリセルMC(メモリセルMC1)の記憶素子ME1から情報を読み出す動作について説明する。
次に、複数のメモリセルMCのうちのあるメモリセルMC(メモリセルMC1)の記憶素子ME2から情報を読み出す動作について説明する。
次に、比較例に係る半導体装置1Rについて説明する。本比較例は、メモリセルの構成が、本実施の形態とは異なるものである。その他の構成は、本実施の形態(図1)と同様である。半導体装置1Rは、メモリセルアレイ20Rを備えている。メモリセルアレイ20Rは、メモリセルMCRがマトリクス状に配置されたものである。
以上のように本実施の形態では、ワード線の副線部によりアクティブ領域を区分することによりトランジスタTR3を形成するようにしたので、例えば、情報を書き込むべき記憶素子以外の記憶素子に情報が誤って書き込まれるおそれを低減することができるとともに、消費電力を低減することができる。
上記実施の形態では、図5に示したように、横方向に隣り合うメモリユニットMUを、縦方向において同じ位置に配置したが、これに限定されるものではない。これに代えて、例えば、図20に示すメモリセルアレイ20Bのように、横方向に隣り合うメモリユニットMUを、縦方向において互いにずらした位置に配置してもよい。これにより、例えば、横方向に隣り合うメモリユニットMUにおける副線部W2の位置を互いにずらすことができるので、半導体製造工程において製造不良が生じるおそれを低減することができる。
上記実施の形態では、図2に示したように、1つのメモリセルMCに2つの記憶素子ME1,ME2を設けたが、これに限定されるものではなく、これに代えて、3以上の記憶素子を設けてもよい。以下に、1つのメモリセルMCに3つの記憶素子を設けた半導体装置1Cを例に挙げて詳細に説明する。半導体装置1Cは、メモリセルアレイ20Cと、駆動部13Cとを備えている。
上記実施の形態では、磁気トンネル接合素子を用いて記憶素子ME1,ME2を構成したが、これに限定されるものではなく、例えば、2つの端子間に流れる電流の向きに応じて抵抗状態が変化する様々な素子を用いることができる。具体的には、記憶素子ME1,ME2は、例えば、抵抗変化型記憶素子、相変化型記憶素子などを使用することができる。
また、これらの変形例のうちの2以上を組み合わせてもよい。
第1の端子と、前記半導体基板の前記第1のサブ領域に接続された第2の端子とを有し、第1の抵抗状態または第2の抵抗状態をとりうる第1の記憶素子と、
第1の端子と、前記半導体基板の前記第2のサブ領域に接続された第2の端子とを有し、前記第1の抵抗状態または前記第2の抵抗状態をとりうる第2の記憶素子と
を備えた半導体装置。
(2)前記第1のゲート電極に電圧を印加可能な駆動部をさらに備え、
前記駆動部は、
前記第1のゲート電極に第1の電圧を印加することにより、前記第1のサブ領域、前記第2のサブ領域、および前記第2の領域を互いに導通させ、
前記第1のゲート電極に第2の電圧を印加することにより、前記第1のサブ領域、前記第2のサブ領域、および前記第2の領域を互いに電気的に分離させる
ことが可能な
前記(1)に記載の半導体装置。
(3)前記半導体基板の第2のアクティブ領域において前記第1の方向に延伸し、前記第2のアクティブ領域を第3の領域および第4の領域に区分する第2の主線部と、前記第3の領域において前記第2の主線部から前記第2の方向と反対の方向に延伸し、前記第3の領域を第3のサブ領域および第4のサブ領域を含む複数のサブ領域に区分する1または複数の第2の副線部とを有する第2のゲート電極と、
第1の端子と、前記半導体基板の前記第3のサブ領域に接続された第2の端子とを有する第3の記憶素子と、
第1の端子と、前記半導体基板の前記第4のサブ領域に接続された第2の端子とを有する第4の記憶素子と
を備え、
前記第2のアクティブ領域は、前記第1のアクティブ領域の前記第2の方向に、前記第2のアクティブ領域と隣り合うように配置され、
前記第1の方向における前記第1のアクティブ領域の配置位置および前記第2のアクティブ領域の配置位置は、互いにずれている
前記(1)または(2)に記載の半導体装置。
(4)前記第1の記憶素子の前記第1の端子に接続された第1の配線と、
前記第2の記憶素子の前記第1の端子および前記第3の記憶素子の前記第1の端子に接続された第2の配線と、
前記第4の記憶素子の前記第1の端子に接続された第3の配線と
をさらに備えた
前記(3)に記載の半導体装置。
(5)前記半導体基板の第3のアクティブ領域において前記第1の方向に延伸し、前記第3のアクティブ領域を第5の領域および第6の領域に区分する第3の主線部と、前記第5の領域において前記第3の主線部から前記第2の方向または前記第2の方向と反対の方向に延伸し、前記第5の領域を第5のサブ領域および第6のサブ領域を含む複数のサブ領域に区分する1または複数の第3の副線部とを有する第3のゲート電極と、
第1の端子と、前記半導体基板の前記第5のサブ領域に接続された第2の端子とを有する第5の記憶素子と、
第1の端子と、前記半導体基板の前記第6のサブ領域に接続された第2の端子とを有する第6の記憶素子と
前記第1の記憶素子の前記第1の端子および前記第5の記憶素子の前記第1の端子に接続された第1の配線と、
前記第2の記憶素子の前記第1の端子および前記第6の記憶素子の前記第1の端子に接続された第2の配線と
をさらに備えた
前記(1)から(4)のいずれかに記載の半導体装置。
(6)前記1または複数の第3の副線部は、前記第2の方向と反対の方向に延伸し、
前記第1のアクティブ領域における前記第2の領域と、前記第3のアクティブ領域における前記第6の領域は、同一の領域である
前記(5)に記載の半導体装置。
(7)前記第1の記憶素子の前記第1の端子に接続された第1の配線と、
前記第2の記憶素子の前記第1の端子に接続された第2の配線と、
前記半導体基板の前記第2の領域に接続された第3の配線と
前記第1のゲート電極、前記第1の配線、前記第2の配線、および前記第3の配線に電圧を印加可能な駆動部をさらに備え、
前記駆動部は、前記第1のゲート電極に第1の電圧を印加することにより、前記第1のサブ領域、前記第2のサブ領域、および前記第2の領域を互いに導通させ、前記第1の配線および前記第3の配線に互いに異なる電圧を印加し、前記第2の配線をフローティング状態にする駆動動作を行うことが可能な
前記(1)から(6)のいずれかに記載の半導体装置。
(8)前記第1の記憶素子の前記第1の端子に接続され、前記第2の方向に延伸する第1の配線と、
前記第2の記憶素子の前記第1の端子に接続され、前記第2の方向に延伸する第2の配線と、
前記半導体基板の前記第2の領域に接続され、前記第1の方向に延伸する第3の配線と
をさらに備えた
前記(1)から(7)のいずれかに記載の半導体装置。
(9)前記第1の方向および前記第2の方向は、互いに直交する方向である
前記(1)から(8)のいずれかに記載の半導体装置。
(10)前記第1の記憶素子および前記第2の記憶素子のそれぞれは、前記第1の端子および前記第2の端子の間に流れる電流の向きに応じて可逆的に抵抗状態が変化することを利用して情報を記憶することが可能な
前記(1)から(9)のいずれかに記載の半導体装置。
(11)前記第1の記憶素子および前記第2の記憶素子のそれぞれは、磁気トンネル接合記憶素子である
前記(1)から(10)のいずれかに記載の半導体装置。
Claims (10)
- 半導体基板の第1のアクティブ領域において第1の方向に延伸し、前記第1のアクティブ領域を第1の領域および第2の領域に区分する第1の主線部と、前記第1の領域において前記第1の主線部から前記第1の方向と交差する第2の方向に延伸し、前記第1の領域を第1のサブ領域および第2のサブ領域を含む複数のサブ領域に区分する1または複数の第1の副線部とを有する第1のゲート電極と、
第1の端子と、前記半導体基板の前記第1のサブ領域に接続された第2の端子とを有し、第1の抵抗状態または第2の抵抗状態をとりうる第1の記憶素子と、
第1の端子と、前記半導体基板の前記第2のサブ領域に接続された第2の端子とを有し、前記第1の抵抗状態または前記第2の抵抗状態をとりうる第2の記憶素子と、
前記第1のゲート電極に電圧を印加可能な駆動部と
を備え、
前記駆動部は、
前記第1のゲート電極に第1の電圧を印加することにより、前記第1のサブ領域、前記第2のサブ領域、および前記第2の領域を互いに導通させ、
前記第1のゲート電極に第2の電圧を印加することにより、前記第1のサブ領域、前記第2のサブ領域、および前記第2の領域を互いに電気的に分離させる
ことが可能な
半導体装置。 - 前記半導体基板の第2のアクティブ領域において前記第1の方向に延伸し、前記第2のアクティブ領域を第3の領域および第4の領域に区分する第2の主線部と、前記第3の領域において前記第2の主線部から前記第2の方向と反対の方向に延伸し、前記第3の領域を第3のサブ領域および第4のサブ領域を含む複数のサブ領域に区分する1または複数の第2の副線部とを有する第2のゲート電極と、
第1の端子と、前記半導体基板の前記第3のサブ領域に接続された第2の端子とを有する第3の記憶素子と、
第1の端子と、前記半導体基板の前記第4のサブ領域に接続された第2の端子とを有する第4の記憶素子と
を備え、
前記第2のアクティブ領域は、前記第1のアクティブ領域の前記第2の方向に、前記第2のアクティブ領域と隣り合うように配置され、
前記第1の方向における前記第1のアクティブ領域の配置位置および前記第2のアクティブ領域の配置位置は、互いにずれている
請求項1に記載の半導体装置。 - 前記第1の記憶素子の前記第1の端子に接続された第1の配線と、
前記第2の記憶素子の前記第1の端子および前記第3の記憶素子の前記第1の端子に接続された第2の配線と、
前記第4の記憶素子の前記第1の端子に接続された第3の配線と
をさらに備えた
請求項2に記載の半導体装置。 - 前記半導体基板の第3のアクティブ領域において前記第1の方向に延伸し、前記第3のアクティブ領域を第5の領域および第6の領域に区分する第3の主線部と、前記第5の領域において前記第3の主線部から前記第2の方向または前記第2の方向と反対の方向に延伸し、前記第5の領域を第5のサブ領域および第6のサブ領域を含む複数のサブ領域に区分する1または複数の第3の副線部とを有する第3のゲート電極と、
第1の端子と、前記半導体基板の前記第5のサブ領域に接続された第2の端子とを有する第5の記憶素子と、
第1の端子と、前記半導体基板の前記第6のサブ領域に接続された第2の端子とを有する第6の記憶素子と
前記第1の記憶素子の前記第1の端子および前記第5の記憶素子の前記第1の端子に接続された第1の配線と、
前記第2の記憶素子の前記第1の端子および前記第6の記憶素子の前記第1の端子に接続された第2の配線と
をさらに備えた
請求項1に記載の半導体装置。 - 前記1または複数の第3の副線部は、前記第2の方向と反対の方向に延伸し、
前記第1のアクティブ領域における前記第2の領域と、前記第3のアクティブ領域における前記第6の領域は、同一の領域である
請求項4に記載の半導体装置。 - 前記第1の記憶素子の前記第1の端子に接続された第1の配線と、
前記第2の記憶素子の前記第1の端子に接続された第2の配線と、
前記半導体基板の前記第2の領域に接続された第3の配線と
を備え、
前記駆動部は、
前記第1のゲート電極に加え、さらに前記第1の配線、前記第2の配線、および前記第3の配線に電圧を印加可能であり、
前記第1のゲート電極に第1の電圧を印加することにより、前記第1のサブ領域、前記第2のサブ領域、および前記第2の領域を互いに導通させ、前記第1の配線および前記第3の配線に互いに異なる電圧を印加し、前記第2の配線をフローティング状態にする駆動動作を行うことが可能な
請求項1に記載の半導体装置。 - 前記第1の記憶素子の前記第1の端子に接続され、前記第2の方向に延伸する第1の配線と、
前記第2の記憶素子の前記第1の端子に接続され、前記第2の方向に延伸する第2の配線と、
前記半導体基板の前記第2の領域に接続され、前記第1の方向に延伸する第3の配線と
をさらに備えた
請求項1に記載の半導体装置。 - 前記第1の方向および前記第2の方向は、互いに直交する方向である
請求項1から請求項7のいずれか一項に記載の半導体装置。 - 前記第1の記憶素子および前記第2の記憶素子のそれぞれは、前記第1の端子および前記第2の端子の間に流れる電流の向きに応じて可逆的に抵抗状態が変化することを利用して情報を記憶することが可能な
請求項1から請求項8のいずれか一項に記載の半導体装置。 - 前記第1の記憶素子および前記第2の記憶素子のそれぞれは、磁気トンネル接合記憶素子である
請求項1から請求項9のいずれか一項に記載の半導体装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018002844 | 2018-01-11 | ||
JP2018002844 | 2018-01-11 | ||
PCT/JP2018/046922 WO2019138828A1 (ja) | 2018-01-11 | 2018-12-20 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2019138828A1 JPWO2019138828A1 (ja) | 2021-01-14 |
JP7260487B2 true JP7260487B2 (ja) | 2023-04-18 |
Family
ID=67218964
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019564607A Active JP7260487B2 (ja) | 2018-01-11 | 2018-12-20 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11217290B2 (ja) |
JP (1) | JP7260487B2 (ja) |
WO (1) | WO2019138828A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4002471A1 (en) * | 2020-11-12 | 2022-05-25 | Commissariat à l'Energie Atomique et aux Energies Alternatives | Hybrid resistive memory |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004220759A (ja) | 2002-12-27 | 2004-08-05 | Toshiba Corp | 半導体記憶装置 |
JP2009187631A (ja) | 2008-02-07 | 2009-08-20 | Toshiba Corp | 抵抗変化メモリ |
JP2009260083A (ja) | 2008-04-17 | 2009-11-05 | Renesas Technology Corp | 半導体記憶装置 |
US20110267874A1 (en) | 2010-04-29 | 2011-11-03 | Industry-Academic Cooperation Foundation, Yonsei University | Invalid Write Prevention for STT-MRAM Array |
WO2013005364A1 (ja) | 2011-07-06 | 2013-01-10 | パナソニック株式会社 | 半導体記憶装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6914808B2 (en) | 2002-12-27 | 2005-07-05 | Kabushiki Kaisha Toshiba | Magnetoresistive random access memory device |
JP2012256690A (ja) | 2011-06-08 | 2012-12-27 | Toshiba Corp | 半導体記憶装置 |
-
2018
- 2018-12-20 US US16/959,716 patent/US11217290B2/en active Active
- 2018-12-20 WO PCT/JP2018/046922 patent/WO2019138828A1/ja active Application Filing
- 2018-12-20 JP JP2019564607A patent/JP7260487B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004220759A (ja) | 2002-12-27 | 2004-08-05 | Toshiba Corp | 半導体記憶装置 |
JP2009187631A (ja) | 2008-02-07 | 2009-08-20 | Toshiba Corp | 抵抗変化メモリ |
JP2009260083A (ja) | 2008-04-17 | 2009-11-05 | Renesas Technology Corp | 半導体記憶装置 |
US20110267874A1 (en) | 2010-04-29 | 2011-11-03 | Industry-Academic Cooperation Foundation, Yonsei University | Invalid Write Prevention for STT-MRAM Array |
WO2013005364A1 (ja) | 2011-07-06 | 2013-01-10 | パナソニック株式会社 | 半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
US11217290B2 (en) | 2022-01-04 |
WO2019138828A1 (ja) | 2019-07-18 |
JPWO2019138828A1 (ja) | 2021-01-14 |
US20200349993A1 (en) | 2020-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9385160B2 (en) | Semiconductor storage device | |
US7755077B2 (en) | Semiconductor memory device | |
US9165628B2 (en) | Semiconductor memory device | |
JP5077732B2 (ja) | 磁気メモリセル、磁気ランダムアクセスメモリ、半導体装置及び半導体装置の製造方法 | |
US8213216B2 (en) | Shared bit line and source line resistive sense memory structure | |
TWI549126B (zh) | 半導體儲存裝置 | |
JP2001217398A (ja) | 強磁性トンネル接合素子を用いた記憶装置 | |
JP5677186B2 (ja) | 半導体記憶装置 | |
JP6121961B2 (ja) | 抵抗変化メモリ | |
JP2013026600A (ja) | 半導体装置及び磁気ランダムアクセスメモリ | |
US20140063891A1 (en) | Semiconductor memory device | |
JP7260487B2 (ja) | 半導体装置 | |
JP2007213639A (ja) | 不揮発性半導体記憶装置 | |
US7505306B2 (en) | Magnetic memory device | |
JP2009289343A (ja) | 半導体メモリ | |
US11929105B2 (en) | Method of fabricating a semiconductor device | |
US20240049475A1 (en) | Magnetic memory | |
CN117321975A (zh) | 一种磁性随机存储器及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211109 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220927 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230307 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230406 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7260487 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |