CN111406326A - 磁性存储结构和器件 - Google Patents

磁性存储结构和器件 Download PDF

Info

Publication number
CN111406326A
CN111406326A CN202080000484.3A CN202080000484A CN111406326A CN 111406326 A CN111406326 A CN 111406326A CN 202080000484 A CN202080000484 A CN 202080000484A CN 111406326 A CN111406326 A CN 111406326A
Authority
CN
China
Prior art keywords
layer
region
metal layer
free
free layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080000484.3A
Other languages
English (en)
Other versions
CN111406326B (zh
Inventor
喻丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Publication of CN111406326A publication Critical patent/CN111406326A/zh
Application granted granted Critical
Publication of CN111406326B publication Critical patent/CN111406326B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Abstract

提供了磁性存储器件和方法。在一个方面中，一种存储器件可以包括控制电路和至少一个存储结构阵列。每个存储结构可以包括金属层和被安排在所述金属层上的第一磁性隧道结(MTJ)。所述金属层可以包括第一区域和第二区域。所述第一区域的至少一个第一部分的电阻率与所述第二区域的电阻率不同。所述第一磁性隧道结(MTJ)可以包括与所述金属层相邻的第一自由层、与所述第一自由层相邻的第一阻隔层和与所述第一阻隔层相邻的第一参考层。所述第一自由层与所述金属层的所述第一区域接触。所述第一自由层的磁化方向是可以在沿所述金属层流动的电流的影响下在第一方向和第二方向之间切换的。所述第一阻隔层包括电绝缘材料。所述第一自由层被安排在所述金属层和所述第一阻隔层之间。所述第一参考层的磁化方向保持是沿所述第一方向或者所述第二方向的。所述第一阻隔层被安排在所述第一自由层和所述第一参考层之间。

Description

磁性存储结构和器件
技术领域
本申请涉及存储器技术领域，具体地说，本申请涉及自旋轨道转矩磁阻随机存取存储器(SOT-MRAM)的方法和装置。
背景技术
自旋轨道转矩磁阻随机存取存储器(SOT-MRAM)是一种具有低写入功率、快读取速度、零泄漏和与CMOS过程的兼容性的类型的非易失性存储器。SOT-MRAM包括被安排在重金属层上的磁性隧道结(MTJ)。MTJ包括参考层、隧道阻隔层和自由层，其中，隧道阻隔层被参考和自由层夹在中间。隧道阻隔层由薄绝缘层组成。参考和自由层是铁磁体。参考层的磁化方向是固定，而自由层的磁化方向是可切换的。
MTJ的隧道阻隔层被设计为使得电流由于量子隧穿而可以流过它。隧道磁阻效应被用于SOT-MRAM器件的读操作。可以存在MTJ的两个完全不同的电阻级别。在参考层和自由层的磁化状态是平行的时，电阻是相对低的。在参考和自由层的磁化状态是反平行的时，电阻是相对高的。两个完全不同的电阻级别允许数据被存储。例如，相对低的电阻级别可以与数据“1”相对应，并且相对高的电阻级别可以与数据“0”相对应。
SOT-MRAM器件的写入操作是通过改变自由层的磁化方向来执行的。由于自旋霍尔效应(SHE)，电流包括位于携带电流的导体的横向边界处的自旋累积。在SOT-MRAM器件处，自由层被安排在重金属层上。在电流沿重金属层流动时，产生横断方向上的自旋电流。然后，感应出转矩或者自旋轨道转矩(SOT)，并且基于SHE和/或拉什巴效应将SOT施加在自由层中的磁化上。因此，可以切换自由层的磁化方向，这表示可以通过贯穿重金属层地注入电流来将信息写入自由层中。常规SOT-MRAM是单级存储器件。例如，其仅被用于存储数据“0”或者“1”，这不是多级存储器件，并且对于高密度存储器应用是较不实用的。
所公开的方法和系统涉及解决上面阐述的一个或多个问题和其它的问题。
发明内容
在本公开内容的一个方面中，一种存储器件可以包括控制电路和存储结构的至少一个阵列。所述控制电路可以控制所述存储器件。每个存储结构可以包括金属层和被安排在所述金属层上的第一磁性隧道结(MTJ)。所述金属层可以包括第一区域和第二区域。所述第一区域的至少一个第一部分的电阻率与所述第二区域的电阻率不同。第一磁性隧道结(MTJ)可以包括与所述金属层相邻的第一自由层、与所述第一自由层相邻的第一阻隔层和与所述第一阻隔层相邻的第一参考层。所述第一自由层与所述金属层的所述第一区域接触。所述第一自由层的磁化方向是可以在沿所述金属层流动的电流的影响下在第一方向和第二方向之间切换的。所述第一阻隔层包括电绝缘材料。所述第一自由层被安排在所述金属层和所述第一阻隔层之间。所述第一参考层的磁化方向保持是沿所述第一方向或者所述第二方向的。所述第一阻隔层被安排在所述第一自由层和所述第一参考层之间。
在本公开内容的另一个方面中，一种方法可以包括：在衬底上沉积金属层；执行离子注入过程；沉积自由层；沉积阻隔层；沉积参考层；在所述金属层上形成多个第一磁性隧道结(MTJ)和多个第二磁性隧道结(MTJ)；以及形成存储结构的阵列。所述金属层可以包括多个第一接触区域和多个第二接触区域。每个第一接触区域可以是与所述第二接触区域中的一个第二接触区域相邻的。每个第一接触区域的至少一个部分可以通过所述离子注入过程被处理。每个第一磁性隧道结(MTJ)可以是与所述第一接触区域中的一个第一接触区域相邻的。每个第二磁性隧道结(MTJ)可以是与所述第二接触区域中的一个第二接触区域相邻的。每个存储结构可以包括所述第一磁性隧道结(MTJ)中的一个第一磁性隧道结和所述第二磁性隧道结(MTJ)中的一个第二磁性隧道结。
在本公开内容的另一个方面中，一种电子设备可以包括微处理器、存储器件、控制器、输出模块和输入模块。所述控制器可以控制所述存储器件。所述存储器件可以包括存储结构的至少一个阵列。每个存储结构可以包括被安排在金属层上的至少一个第一磁性隧道结(MTJ)。所述金属层可以包括第一区域和第二区域。所述第一区域的至少一个第一部分的电阻率与所述第二区域的电阻率不同。所述第一磁性隧道结(MTJ)可以包括第一自由层、第一阻隔层和第一参考层。所述第一自由层可以是与所述金属层的所述第一接触区域接触的。所述第一自由层可以被安排在所述金属层和所述第一阻隔层之间。所述第一阻隔层可以包括电绝缘材料，并且被安排在所述第一自由层和所述第一参考层之间。所述第一自由层的磁化方向可以是可以在沿所述金属层流动的电流的影响下在第一方向和第二方向之间切换的。所述第一参考层的磁化方向可以保持是沿所述第一方向或者所述第二方向的。
根据本公开内容的描述内容、权利要求书和附图，本公开内容的其它方面可以被本领域的技术人员理解。
附图说明
图1A说明了根据本公开内容的实施例的存储器件的示意性方框图；
图1B和1C说明了自旋轨道转矩磁阻随机存取存储器(SOT-MRAM)结构的示意性结构图；
图2A、2B和2C示意性地说明了根据本公开内容的实施例的离子注入的效果；
图3A和3B说明了根据本公开内容的另一个实施例的多级SOT-MRAM结构的示意性结构图；
图3C说明了根据本公开内容的实施例的制造多级SOT-MRAM结构的示意性流程图；
图4A和4B说明了根据本公开内容的另一个实施例的另一个多级SOT-MRAM结构的示意性结构图；
图5A和5B说明了根据本公开内容的另一个实施例的另一个多级SOT-MRAM结构的示意性结构图；
图6A和6B说明了根据本公开内容的另一个实施例的另一个多级SOT-MRAM结构的示意性结构图；
图7A和7B说明了根据本公开内容的另一个实施例的另一个多级SOT-MRAM结构的示意性结构图；以及
图8说明了根据本公开内容的另一个实施例的电子设备的示意性方框图。
具体实施方式
以下内容参考附图描述了本公开内容的实施例中的技术解决方案。尽可能地，相同的附图标记将贯穿附图被用于指相同的或者相似的部分。显而易见，所描述的实施例仅是本公开内容的一些而非全部实施例。可以交换和/或合并各种实施例中的特征。由本领域的技术人员基于本公开内容的实施例在不具有创造性劳动的情况下获得的其它实施例应当落在本公开内容的保护范围内。
图1A是说明与本公开内容的实施例一致的存储器件10的示意性方框图。器件10可以包括存储区域12和控制电路14。存储区域12可以包括存储结构16的阵列。存储器件10可以在控制电路14的控制下执行包括读操作、写入操作和/或擦除操作的操作。存储区域可以包括存储结构16(例如，存储单元)的多于一个阵列。在一些实施例中，器件10可以包括多个存储区域，其中，每个存储区域可以包括存储结构16的一个或多个阵列。将在下面详细讨论存储结构。可选地，器件10可以包括不同类型的存储器，诸如将被讨论的磁性存储器、DRAM、SRAM和闪存等。
控制电路14可以包括命令/地址/时钟输入电路、解码器、电压和时序发生器、输入/输出电路等。在一些实施例中，可以在与存储区域12相同的模具上提供控制电路14。在一些其它的实施例中，可以在单独的模具上提供控制电路14。在一些实施例中，控制电路14可以包括微控制器、专用逻辑电路或者另一个合适的处理器。在一些其它的实施例中，控制电路14可以包括用于存储数据和取回数据的嵌入式存储器。替换地，存储器件10可以不包括控制电路14，并且可以作为代替依赖于外部的控制。例如，可以由主机电子设备或者由与存储器件10分离的处理器或者控制器提供外部的控制。
存储结构16可以是基于自旋轨道转矩磁阻随机存取存储器(SOT-MRAM)的存储结构。图1B和1C说明了单级SOT-MRAM结构100的示意性结构图。图1B和1C是结构100的横截面图，其可以包括参考层101、阻隔层102、自由层103和金属层104。端子1、2和3可以分别被电耦合到金属层104和参考层101的两个末端。参考层101可以包括铁磁材料。其磁化方向可以由于高能量阻隔而是稳定的，并且在结构100的操作期间是固定的。自由层103可以也包括铁磁材料。其磁化方向可以也由于高能量阻隔而是稳定的。然而，与参考层101相反，自由层103的磁化方向可以在操作期间在特定的外部影响下被切换。自由层103的磁化方向的改变可以被用于存储信息。阻隔层102可以包括电绝缘材料，该电绝缘材料可以是非磁性的或者弱磁性的。参考层101、阻隔层102和自由层103可以形成磁性隧道结(MTJ)，并且MTJ的电阻可以被用于读所存储的信息。
可以通过参考层101和自由层103的磁化确定MTJ的电阻。在参考层101和自由层103的磁化状态是平行的时，电阻是相对低的。在磁化状态是反平行的时，电阻是相对高的。由于参考层101的磁化方向是固定的，所以自由层103的磁化方向的改变可以被用于存储信息。可以使用被施加于金属层104的电流来切换自由层103的磁化状态。电流可以充当结构100的写入电流。
参考图1B，假设参考层101的磁化状态是沿离开页的方向布置的。在电流从端子1流向端子2时，在金属层104的边界处产生横断方向上的相对应的自旋电流。由于自由层103与金属层104接触，所以其磁化状态可以被所感应出的自旋轨道转矩(SOT)改变。因此，如果原始方向是进入页的，则自由层103的磁化状态可以被切换到离开页的方向。因此，参考层101和自由层103的磁化状态可以变成平行的。在经由端子1和3或者2和3测量MTJ的电阻时，电阻级别由于平行的磁化状态而是相对低的。
在电流改变方向(诸如，如图1C中示出的从端子2流向端子1)时，自旋电流在金属层104的边界处改变。在SOT的影响下，自由层103的磁化状态可以被切换到进入页的方向。于是，参考层101和自由层103的磁化状态可以变成反平行的。在经由端子1和3或者2和3测量MTJ的电阻时，其从相对低的电阻改变为相对高的电阻。
因此，可以通过向金属层104施加电流来执行SOT-MRAM器件100的写入过程，以及可以通过测量MTJ的电阻来执行读过程。
图2A、2B和2C图形化地在俯视图中说明了离子注入的效果。通过离子注入过程对如图2A中示出的金属层200进行处理。非金属材料的离子可以被加速或者注入到金属层200中。进一步地，金属层200可以经过热处理过程或者退火过程。可以如图2B中示出的那样形成离子注入区域201。由于在区域201引入非金属元素，所以区域201的电阻可以变得比金属层200的其它区域大。
如在图2B中示出的，在离子注入过程之后产生三个区域201、202和203，假设电流在金属层200的左侧和右侧之间流动，则这三个区域是沿垂直于电流的路径的方向配置的。在这些区域中，区域201的电阻分别由于离子注入而大于区域202和203的电阻。
由于金属层200的一段沿垂直于电流的路径的方向被划分成区域201、202和203，所以这三个区域是并联地电连接的。在如图2C中示出的那样向金属层200施加电流1时，该电流可以被拆分成分别经过区域202、201和203的三个子电流1’、2’和3’。因为区域201的电阻由于离子注入的效应而大于区域202和203的电阻，所以区域201中的电流密度可以是小于区域202和203中的电流密度的。因此，离子注入过程可以增大区域201的电阻，这接着可以降低那里的电流密度。尽管可以在离子注入区域(诸如区域201)中降低电流密度，但如果电流1保持不变，则可以提高离子注入区域之外(诸如区域202和203)的电流密度。
图3A和3B示出了与本公开内容的实施例一致的一个示例性多级SOT-MRAM结构300的示意性结构图。图3A是结构300的透视图，以及图3B是用结构300的俯视图作出的图形化说明。如在图3A和3B中示出的，结构300可以包括并联地电连接的MTJ 301和302。MTJ 301可以包括参考层303、与参考层303相邻的阻隔层304和与阻隔层304相邻的自由层305。MTJ302可以包括参考层306、与参考层306相邻的阻隔层307和与阻隔层307相邻的自由层308。MTJ 301和302可以被安排在金属层309上，并且被隔开预定的距离。在MTJ 301处，阻隔层304可以被参考层303和自由层305夹在中间。自由层305可以是与金属层309接触的，并且被阻隔层304和金属层309夹在中间。在MTJ 302处，阻隔层307可以被参考层306和自由层308夹在中间。自由层308可以是与金属层309接触的，并且被阻隔层307和金属层309夹在中间。可以将端子1和2分别与金属层309的两个末端电耦合在一起。可以将端子3与参考层303和306电耦合在一起。可以将端子1或者2电耦合到位线。可以将端子3电耦合到字线。
参考层303和306可以包括铁磁材料(诸如Co2Fe6B2)。参考层303和306的磁化方向可以由于高能量阻隔而是稳定的，并且在结构300的操作期间是固定的。自由层305可以被布置得比参考层303薄，并且包括铁磁材料(诸如Co2Fe6B2)。自由层308可以被布置得比参考层306薄，并且包括铁磁材料(诸如Co2Fe6B2)。自由层305和308的磁化方向可以也由于高能量阻隔而是稳定的。然而，与参考层相反，自由层305和308的磁化方向可以是在结构300的操作期间可以在特定的外部影响下单个地在两个方向之间切换的。自由层305和308的磁化方向的改变可以被用于存储多级信息。阻隔层304和307可以各自充当隧道阻隔层。它们可以包括电绝缘材料，所述电绝缘材料是非磁性的或者弱磁性的。例如，阻隔层304和307可以包括MgO。金属层309可以是由非磁性重金属(诸如钨(W))制成的。重金属可以产生相对强的自旋轨道耦合。
MTJ 301和302的电阻可以被用于读被存储在结构300处的信息。假设MTJ 301和302包括相同的结构和相同的材料。例如，阻隔层304和307可以包括相同的材料和相同的厚度。MTJ中的一个MTJ(诸如MTJ 301)在下面的讨论中可以被用作一个示例，下面的讨论也适用于MTJ 302。可以通过参考层303和自由层305的磁化朝向确定MTJ 301的电阻。在参考层303和自由层305的磁化状态是平行的时，MTJ 301的电阻是相对低的。在参考层303和自由层305的磁化状态是非平行的时，MTJ 301的电阻是相对高的。由于参考层303的磁化方向是固定的，所以自由层305的磁化方向的改变可以被用于存储信息。可以使用经由端子1和2施加于金属层309的电流来切换自由层305的磁化状态。该电流可以充当结构300的写入电流。
假设参考层303和306的磁化状态被安排为是沿X轴的正方向的。如前面提到的，在电流从端子1流向端子2时，可以在金属层309的边界处产生横断方向上的相对应的自旋电流。由于自由层305和308是与金属层309接触的，所以可以通过SOT切换它们的磁化状态。因此，自由层305和308的磁化状态可以被切换到X轴的正方向。因而，参考层303和自由层305的磁化状态可以变得平行。类似地，参考层306和自由层308的磁化状态也可以变得平行。在经由端子1和3或者2和3测量MTJ 301和302的电阻时，由于平行的磁化状态，电阻级别可以是相对低的。
在电流改变方向(诸如从端子2流向端子1)时，自旋电流在金属层309的边界处改变。在SOT的影响下，自由层305和308的磁化状态可以被切换到X轴的负方向。结果，参考层303和自由层305的磁化状态可以变得反平行。类似地，参考层306和自由层308的磁化状态也可以变得反平行。在MTJ 301和302的电阻是经由端子1和3或者2和3被测量时，其可以从相对低的电阻改变为相对高的电阻。
相应地，可以通过对金属层309施加电流来执行结构300的写入过程，以及可以通过测量被并联地电连接的MTJ 301和302的电阻来执行读过程。
以上对结构300的描述可以反映单级SOT-MRAM器件的操作，其中，可以存储和读仅诸如是“1”或者“0”这样的数据。
图3B是对SOT-MRAM结构300的图形化的说明，并且代表俯视图，其中，为了简单起见，省略了MTJ 301和302。如上面提到的，自由层305和308与金属层309接触。假设自由层305和308分别接触金属层309的接触区域310和311的表面。如在图3B中示出的，使用虚线绘制的矩形说明了接触区域310和311。接触区域310和311的形状可以匹配并且因此反映自由层305和308的形状或者MTJ 301和302的形状。在一些实施例中，自由层305和308或者MTJ301和302可以具有矩形的形状、正方形的形状或者圆形的形状。在一些其它的实施例中，自由层305和308或者MTJ 301和302可以具有不规则的形状。在下面的讨论中，使用了矩形的形状。进一步地，可以在接触区域中的一个接触区域(诸如，接触区域311)中诸如离子。可以将非金属材料(诸如硅、磷或者氮)的离子用于注入。退火步骤可以跟随在注入过程之后。
在离子注入之后，接触区域311的电阻可以增大。接触区域311的电阻可以变得比金属层309的剩余部分(包括接触区域310以及区域312和313)的电阻大。如在图3B中示出的，金属层309的一段可以被划分成区域312、311和313，这些区域被布置为是沿X轴(即，垂直于电流的路径的方向)的。由于区域312、311和313是并联地电耦合在一起的，所以被施加于金属层309的电流可以被拆分成三个子电流。由于区域311中的比区域312和313中大的电阻，区域310中的电流密度可以大于区域311中的电流密度。更大的电流密度可以感应出更大的可以被注入到自由层305中的自旋电流密度。
在一些实施例中，MTJ 301和302可以包括相同的结构和相同的材料。因此，自由层305和308可以具有相同的用于切换磁化朝向的电流密度的门限。由于区域310中的电流密度大于区域311中的电流密度，在写入电流被注入金属层309时，存在三种场景。在写入电流被布置为使得区域310和311两者中的电流密度大于电流密度的门限时，可以同时切换自由层305和308的磁化。在区域310中的电流密度大于门限，而区域311中的电流密度低于门限时，可以切换仅一个自由层(自由层305)的磁化。在区域310中的电流密度低于门限时，不可以切换自由层305和308中的任一个的磁化。
因此，结构300可以提供四种可区分的电阻状态，这可以代表四种存储器状态或者四种存储器级别。四种电阻状态可以与MTJ 301和302的电阻R1、R2、R3和R4相对应，其中，其被布置为使得R1<R2<R3<R4。
可以使用在区域311中产生大于门限的电流密度的电流来写入伴随电阻R1的第一电阻状态。由于自由层305和308具有相同的门限，并且区域310中的电流密度大于区域311中的，所以该电流密度同时在区域310和311两者中大于门限。因此，可以一起切换自由层305和308的磁化。MTJ 301和302两者可以具有参考和自由层的平行的磁化状态。MTJ 301和302电阻是最小的。
可以顺序地使用两个电流来写入伴随电阻R2的第二电阻状态。第一电流在区域310和311两者中产生大于门限的电流密度。第二电流仅在区域310中产生大于门限的电流密度。可以施加第一电流以对于MTJ 301和302两者的参考和自由层产生反平行的磁化状态。由于第二电流可以仅切换自由层305的磁化状态，所以其可以被用于对于MTJ 301的参考和自由层产生平行的磁化状态。MTJ 301和302的电阻R2是第二小的。
也可以使用两个顺序的电流来写入伴随电阻R3的第三电阻状态。第一电流可以在区域310和311两者中产生大于门限的电流密度。第二电流可以仅在区域310中产生大于门限的电流密度。第一电流被用于对于MTJ 301和302两者的参考和自由层产生平行的磁化状态。由于第二电流可以仅切换自由层305的磁化状态，所以其可以被用于对于MTJ 301的参考和自由层产生反平行的磁化状态。MTJ 301和302的电阻R3是第二大的。
可以使用可以在区域310和311两者中产生大于门限的电流密度的电流来写入伴随电阻R4的第四电阻状态。可以将MTJ 301和302两者切换到参考和自由层的反平行的磁化状态。MTJ 301和302的电阻R4是最大的。
图3C是说明与本公开内容的实施例一致的结构300的示意性制造过程的流程图320。制造过程320适用于结构300以及结构300的阵列的批量制造。在步骤321处，可以在衬底上沉积一层重金属。在步骤322处，可以执行离子注入过程。例如，可以在区域311中注入非金属材料的离子。进一步地，执行退火过程。然后在步骤323处，可以在金属层上沉积一层铁磁材料作为MTJ的自由层。在步骤324处，可以沉积一层电绝缘材料作为阻隔层。然后在步骤325处，可以沉积另一层铁磁材料作为参考层。接下来，执行蚀刻步骤——步骤326。可以有选择地蚀刻被堆叠的层的部分以形成MTJ 301和302。可以在干式蚀刻过程中使用光阻层和掩模。MTJ 301可以被布置得位于金属层的区域310之上并且与之相邻。MTJ 302可以被布置得位于区域311之上并且与之相邻。因此，自由层305和308可以分别与区域310和311接触。在步骤326之后，可以沉积触点金属(诸如铜)以形成端子1、2和3。
在批量制造过程中，可以在步骤325或者步骤326之后执行另一个蚀刻步骤。该蚀刻步骤可以被用于对金属层进行剪切以形成结构300的阵列。在结构300的阵列中，每个结构300可以包括一对接触区域310和311和一对MTJ 301和302。相应地，在阵列中，每个接触区域310可以是与相对应的接触区域311相邻的，并且每个MTJ 301可以是与相对应的MTJ302相邻的。
图4A和4B示出了与本公开内容的实施例一致的另一个示例性多级SOT-MRAM结构400的示意性结构图。图4A是结构400的透视图，以及图4B是用结构400的俯视图作出的图形化说明。除了具有离子注入区域的不同配置之外，结构400与图3A和3B中示出的结构300类似。结构400可以包括并联地电连接在一起的MTJ 401和402。MTJ 401可以包括参考层403、阻隔层404和自由层405。MTJ 402可以包括参考层406、阻隔层407和自由层408。MTJ 401和402可以被沉积在金属层409上，并且被隔开预定的距离。在MTJ 401处，阻隔层404可以被参考层403和自由层405夹在中间。自由层405可以与金属层409接触。在MTJ 402处，阻隔层407可以被参考层406和自由层408夹在中间。自由层408可以与金属层409接触。可以将端子1和2分别与金属层409的两个末端电耦合在一起。可以将端子3以及参考层403和406电耦合在一起。
参考层403和406可以包括铁磁材料。参考层403和406的磁化方向可以是在结构400的操作期间固定的。自由层405和408可以也包括铁磁材料。自由层405和408的磁化方向可以是可以在特定的外部影响下在两个方向之间切换的。自由层405和408的磁化方向的改变可以被用于存储多级信息。阻隔层404和407可以包括电绝缘材料。金属层409可以由非磁性重金属制成。
与在图3A和3B中说明的结构300类似，假设MTJ 401和402包括相同的结构和相同的材料。MTJ 401和402的电阻可以被用于读取被存储在结构400处的信息。
可以使用经由端子1和2被施加于金属层409的电流来切换自由层405和408的磁化状态。该电流可以充当结构400的写入电流。在写入电流从端子1流向端子2时，自由层405和408的磁化状态可以被切换到X轴的正方向。在写入电流从端子2流向端子1时，自由层405和408的磁化状态可以被切换到X轴的负方向。
因此，可以通过对金属层409施加电流来执行结构400的写入过程，以及可以通过测量被并联地电连接的MTJ 401和402的电阻来执行读取过程。
上面对器件400的描述可以反映单级存储器件的操作，其中，可以存储和读取仅诸如是“1”或者“0”这样的数据。
图4B是对结构400的图形化的说明，并且可以代表俯视图，其中，省略了MTJ 401和402。如之前提到的，自由层405和408与金属层409接触。假设自由层405和408分别接触金属层409的接触区域410和411的表面。如在图4B中示出的，用虚线绘制的矩形可以说明接触区域410和411。进一步地，可以在区域412和413中执行离子注入过程，区域412和413是与沿X轴的方向的接触区域411的两个相对的侧面相邻的。可以在注入过程中使用非金属材料的离子。退火步骤可以跟随在注入之后。
因此，区域412和413的电阻可以增大，并且变得比金属层409的剩余区域(包括接触区域410和411)的电阻大。如在图4B中示出的，金属层409的一段可以被划分成区域412、411和413，这些区域被布置为是沿X轴的。由于区域412、411和413是并联地电耦合在一起的，所以被施加于金属层409的电流被拆分成三个子电流。由于区域412和413中的比区域411中大的电阻，区域411中的电流密度大于区域410中的电流密度。更大的电流密度可以感应出更大的可以被注入到自由层405中的自旋电流密度。
如前面提到的，MTJ 401和402可以包括相同的结构和相同的材料。因此，自由层405和408可以具有相同的用于切换磁化朝向的电流密度的门限。由于区域411中的电流密度大于区域410中的电流密度，所以在写入电流被注入金属层409时，可以存在三种场景。在写入电流被布置为使得区域410和411两者中的电流密度大于门限时，可以一起切换自由层405和408的磁化状态。在区域411中的电流密度大于门限，而区域410中的电流密度低于门限时，可以切换仅一个自由层——自由层408的磁化状态。在区域411中的电流密度低于门限时，不可以切换自由层405和408中的任一个的磁化状态。
因此，结构400可以提供三种可区分的电阻状态，这可以代表三种存储器状态或者三种存储器级别。
可以使用在区域410中产生大于门限的电流密度的电流来写入第一电阻状态。由于区域411中的电流密度大于区域410中的电流密度，所以电流密度在区域410和411两者中大于门限。因此，可以一起切换自由层405和408的磁化状态。并且MTJ 401和402两者可以具有参考和自由层的平行的磁化状态。MTJ 401和402的电阻是最小的。
类似地，可以使用在区域410和411两者中产生大于门限的电流密度的电流来写入第二电阻状态。MTJ 401和402两者可以被切换到参考和自由层的反平行的磁化状态。MTJ401和402的电阻是最大的。
可以顺序地使用两个电流来写入第三电阻状态。第一电流可以在区域410和411两者中产生大于门限的电流密度。第二电流可以在仅区域411中产生大于门限的电流密度。可以施加第一电流以对于MTJ 401和402两者处的参考和自由层产生平行的或者反平行的磁化状态。由于第二电流可以仅切换自由层408的磁化状态，所以其被用于对于MTJ 402处的参考和自由层产生平行的或者反平行的磁化状态。在第三电阻状态下，MTJ 401和402可以被切换到不同的磁化状态，其中，对于参考和自由层，一个MTJ可以具有平行的磁化状态，以及另一个MTJ可以具有反平行的磁化状态。MTJ 401和402的电阻处在最小和最大值之间。
图5A和5B示出了与本公开内容的实施例一致的另一个示例性多级SOT-MRAM结构500的示意性结构图。图5A是结构500的透视图，以及图5B是用结构500的俯视图作出的图形化的说明。除了具有离子注入区域的不同配置之外，结构500是与图3A和3B中示出的结构300类似的。结构500可以包括被并联地电连接在一起的MTJ 501和502。MTJ 501可以包括参考层503、阻隔层504和自由层505。MTJ 502可以包括参考层506、阻隔层507和自由层508。MTJ 501和502可以被沉积在金属层509上，并且被隔开预定的距离。在MTJ 501处，阻隔层504可以被参考层503和自由层505夹在中间。自由层505可以与金属层509接触。在MTJ 502处，阻隔层507可以被参考层506和自由层508夹在中间。自由层508也可以与金属层509接触。可以将端子1和2分别与金属层509的两个末端电耦合在一起。可以将端子3以及参考层503和506电耦合在一起。
参考层503和506可以包括铁磁材料，并且具有固定的磁化方向。自由层505和508可以也包括铁磁材料。自由层505和508的磁化方向可以是可以在两个方向之间切换的。自由层505和508的磁化方向的改变可以被用于存储多级信息。阻隔层504和507可以包括电绝缘材料。金属层509可以由非磁性重金属制成。
与在图3A和3B中说明的结构300类似，假设MTJ 501和502包括相同的结构和相同的材料。MTJ 501和502的电阻可以被用于读被存储在结构500处的信息。
可以使用经由端子1和2被施加于金属层509的电流来切换自由层505和508的磁化状态。该电流可以充当结构500的写入电流。在电流从端子1流向端子2时，自由层505和508的磁化状态可以被切换到X轴的正方向。在电流从端子2流向端子1时，自由层505和508的磁化状态可以被切换到X轴的负方向。
因此，可以通过对金属层509施加电流来执行结构500的写入过程，以及可以通过测量被并联地电连接的MTJ 501和502的电阻来执行读取过程。
上面对结构500的描述反映单级存储器件的操作，其中，可以存储和读仅诸如是“1”或者“0”这样的数据。
图5B是对结构500的图形化的说明。该图可以代表俯视图，其中，省略了MTJ 501和502。如已提到的，自由层505和508可以分别与金属层509接触。MTJ 501或者自由层505可以是与区域510相邻的。MTJ 502或者自由层508可以是与包括区域511、512和513的接触区域相邻的。区域512和513被区域511隔开，即，沿X轴被隔开预定的距离。区域514和515可以分别是与区域512和513相邻的。如在图5B中示出的，用虚线描绘区域510-515。进一步地，可以对区域512、513、514和515施加离子注入。可以在注入过程中使用非金属材料的离子。退火步骤可以跟随在注入之后。
因此，区域512-515的电阻可以增大，并且变得比金属层509的剩余区域(包括区域510和511)的电阻大。如在图5B中示出的，金属层509的一段可以被划分成区域511-515，这些区域被布置为是沿X轴的。由于区域511-515是并联地电耦合在一起的，并且区域512和514、513和515可以代表两个组合区域，所以被施加于金属层509的电流可以被拆分成三个子电流。一个子电流经过区域511，而另外两个子电流分别经过所述组合区域。由于组合区域中的更大的电阻，区域511中的电流密度大于区域512-515中的电流密度。区域511中的电流密度还大于区域510中的电流密度。另外，区域510中的电流密度大于区域512-515中的电流密度。
由于自由层505和508可以具有相同的用于切换磁化朝向的电流密度的门限，所以可以存在四种场景。第一，在区域512和513中的电流密度大于门限时，区域510和511中的电流密度也大于门限。因而，可以一起切换自由层505和508的全部部分的磁化状态。第二，在电流密度在区域512和513中在门限以下，并且在区域510和511中在门限以上时，可以完全地切换自由层505的磁化状态，而仅可以部分地切换自由层508的磁化状态。自由层508的被部分地切换的部分位于区域511之上并且与之相邻。第三，在电流密度仅在区域511中在门限以上时，不可以切换自由层505的磁化状态，而可以部分地切换自由层508的磁化状态。自由层508的被部分地切换的部分位于区域511之上并且与之相邻。第四，在电流密度在区域511中在门限以下时，不可以切换自由层505和508中的任一个的磁化状态。
因此，结构500可以提供八种可区分的电阻状态，这可以代表八种存储器状态或者八种存储器级别。
可以使用在区域512和513中产生大于门限的电流密度(这表示电流密度在区域510-513中大于门限)的写入电流来写入第一和第二电阻状态。因此，可以一起切换自由层505和508的全部部分的磁化状态。第一电阻状态具有最低的电阻值，与具有参考和自由层的平行的磁化状态的MTJ 501和502相对应。第二电阻状态具有最大的电阻值，与具有参考和自由层的反平行的磁化状态的MTJ 501和502相对应。
可以顺序地使用两个电流来写入第三和第四电阻状态。第一电流在区域510-513中产生大于门限的电流密度。第二电流在区域510中产生大于门限的电流密度，但在区域512和513中产生在门限以下的电流密度，这表示电流密度在区域511中也大于门限。在施加第一电流时，可以一起切换自由层505和508的磁化状态。对于第三电阻状态，可以施加第一电流以对于MTJ 501和502处的参考和自由层产生平行的磁化状态。然后，施加第二电流以对于MTJ 501处的参考和自由层完全地以及对于MTJ 502处的参考和自由层部分地产生反磁化状态。因此，MTJ 501的全部部分可以具有反平行的磁化状态，与区域511相匹配的MTJ502的一个部分可以具有反平行的磁化状态，以及与区域512和513相匹配的MTJ 502的剩余部分可以具有平行的磁化状态，这代表第三电阻状态。类似地，第一和第二电流可以被布置为使得MTJ 501的全部部分和与区域511相匹配的MTJ 502的一个部分具有平行的磁化状态，以及与区域512和513相匹配的MTJ 502的剩余两个部分可以具有反平行的磁化状态，这代表第四电阻状态。与区域511、512和513相匹配的MTJ 502的三个部分被并联地电耦合在一起。因此，MTJ 502的电阻与被并联地电连接的三个电阻器相对应。
可以顺序地使用三个电流来写入第五到第八电阻状态。第一电流可以在区域510-513中产生大于门限的电流密度。第二电流可以在区域510和511中产生大于门限的电流密度，但在区域512和513中产生在门限以下的电流密度。第三电流可以在区域511中产生大于门限的电流密度，但在区域510、512和513中产生在门限以下的电流密度。第一、第二和第三电流可以被用于顺序地写入信息。在自由层或者自由层的部分的磁化状态被切换多次时，计算最后一次。
第五到第八电阻状态可以被定义如下。与第五到第八电阻状态相对应的结构500的电阻值可以取决于区域510-513的设计和MTJ 501和502的设计。
在MTJ 501的全部部分具有平行的磁化状态并且MTJ 502的全部部分具有反平行的磁化状态时，其代表第五电阻状态。
在MTJ 501的全部部分具有反平行的磁化状态并且MTJ 502的全部部分具有平行的磁化状态时，其代表第六电状态。
在MTJ 501的全部部分和MTJ 502的与区域512和513相匹配的两个部分具有平行的磁化状态，并且MTJ 502的与区域511相匹配的剩余部分具有反平行的磁化状态时，其代表第七电状态。
在MTJ 501的全部部分和MTJ 502的与区域512和513相匹配的两个部分具有反平行的磁化状态，并且MTJ 502的与区域511相匹配的剩余部分具有平行的磁化状态时，其代表第八电阻状态。
图6A和6B示出了与本公开内容的实施例一致的另一个示例性多级SOT-MRAM结构600的示意性结构图。图6A是结构600的透视图，以及图6B是用结构600的俯视图作出的图形化的说明。除了具有离子注入区域的不同配置之外，结构600是与上面示出的结构300、400和500类似的。结构600可以包括被并联地电连接在一起的MTJ 601和602。MTJ 601可以包括参考层603、阻隔层604和自由层605。MTJ 602可以包括参考层606、阻隔层607和自由层608。MTJ 601和602可以被安排在金属层609上，并且被隔开预定的距离。在MTJ 601处，阻隔层604可以被参考层603和自由层605夹在中间。自由层605可以与金属层609接触。在MTJ 602处，阻隔层607可以被参考层606和自由层608夹在中间。自由层608也可以与金属层609接触。可以将端子1和2分别与金属层609的两个末端电耦合在一起。可以将端子3以及参考层603和606电耦合在一起。
参考层603和606可以包括铁磁材料，并且具有固定的磁化方向。自由层605和608可以也包括铁磁材料。自由层605和608的磁化方向可以是可以在两个方向之间切换的。自由层605和608的磁化方向的改变可以被用于存储多级信息。阻隔层604和607可以包括电绝缘材料。金属层609可以由非磁性重金属制成。
与在图3A和3B中说明的结构300类似，假设MTJ 601和602包括相同的结构和相同的材料。MTJ 601和602的电阻可以被用于读被存储在结构600处的信息。
可以使用经由端子1和2被施加于金属层609的电流来切换自由层605和608的磁化状态。该电流可以充当结构600的写入电流。在电流从端子1流向端子2时，自由层605和608的磁化状态可以被切换到X轴的正方向。在电流从端子2流向端子1时，自由层605和608的磁化状态可以被切换到X轴的负方向。
因此，可以通过对金属层609施加电流来执行结构600的写入过程，以及可以通过测量被并联地电连接的MTJ 601和602的电阻来执行读过程。
上面对结构600的描述反映单级存储器件的操作，其中，可以存储和读仅诸如是“1”或者“0”这样的数据。
图6B是对结构600的图形化的说明。该图代表俯视图，其中，省略了MTJ 601和602。自由层605和608可以分别接触金属层609的两个接触区域的表面。一个接触区域可以包括区域610，而另一个接触区域可以包括区域611和612。区域613和614可以是分别与区域612和611相邻的。如在图6B中示出的，用虚线描绘区域610-614。进一步地，可以对区域612施加离子注入。可以在注入过程中使用非金属材料的离子。退火步骤可以跟随在注入之后。
相应地，区域612的电阻可以增大，并且变得比金属层609的剩余区域(包括区域610、611、613和614)的电阻大。如在图6B中示出的，金属层609的一段可以被划分成区域611-614，这些区域被布置为是沿X轴的。区域611-614是并联地电耦合在一起的。区域611和614可以代表组合区域。因此，被施加于金属层609的电流可以被拆分成三个子电流。一个子电流经过区域612，而另外两个子电流经过区域613和组合区域。由于区域612中的更大的电阻，区域610和611中的电流密度大于区域612中的电流密度，并且区域611中的电流密度大于区域610中的电流密度。
与上面提到的实施例类似，由于自由层605和608可以具有相同的用于切换磁化朝向的电流密度的门限。由于区域610、611和612中存在三种电流密度，所以在向金属层609注入写入电流时，可以存在四种场景。第一，在电流密度在区域610、611和612中大于门限时，可以一起切换自由层605和608的磁化状态。第二，在电流密度仅在区域610和611中大于门限时，可以完全地切换自由层605的磁化状态，而可以部分地切换自由层608的磁化状态。自由层608的被部分地切换的部分与区域611相对应。第三，在电流密度仅在区域611中大于门限时，可以部分地切换自由层608的磁化状态。自由层608的被部分地切换的部分与区域611相对应。第四，在电流密度在区域610、611和612中在门限以下时，不可以切换自由层605和608中的任一个的磁化状态。
因此，结构600可以提供如下面说明的八种可区分的电阻状态，这可以代表八种存储器状态或者八种存储器级别。
可以使用在区域610、611和612中产生大于门限的电流密度的写入电流来写入第一和第二电阻状态。因此，可以一起切换自由层605和608的全部部分的磁化状态。第一电阻状态具有最低的电阻值，与具有参考和自由层的平行的磁化状态的MTJ 601和602相对应。第二电阻状态具有最大的电阻值，与具有参考和自由层的反平行的磁化状态的MTJ 601和602相对应。
可以顺序地使用两个电流来写入第三和第四电阻状态。第一电流在区域610、611和612中产生大于门限的电流密度。第二电流在区域610和611中产生大于门限的电流密度，但在区域612中产生在门限以下的电流密度。在施加第一电流时，可以一起切换自由层605和608的全部部分的磁化状态。对于第三电阻状态，可以施加第一电流以对于MTJ 601和602处的参考和自由层产生平行的磁化状态。然后，施加第二电流以对于MTJ 601处的参考和自由层完全地以及对于MTJ 602处的参考和自由层部分地产生反磁化状态。因此，MTJ 601的全部部分可以具有反平行的磁化状态，与区域611相匹配的MTJ 602的一个部分可以具有反平行的磁化状态，以及与区域612相匹配的MTJ 602的另一个部分可以具有平行的磁化状态，这代表第三电阻状态。类似地，第一和第二电流可以被布置为使得MTJ 601的全部部分和与区域611相匹配的MTJ 602的一个部分具有平行的磁化状态，以及与区域612相匹配的MTJ 602的另一个部分具有反平行的磁化状态，这代表第四电阻状态。与区域611和612相匹配的MTJ 602的两个部分被并联地电耦合在一起。因此，MTJ 602的电阻与被并联地电连接的两个电阻器相对应。
可以顺序地使用三个电流来写入第五到第八电阻状态。第一电流可以在区域610-612中产生大于门限的电流密度。第二电流可以在区域610和611中产生大于门限的电流密度，但在区域612中产生在门限以下的电流密度。第三电流可以在区域611中产生大于门限的电流密度，但在区域610和612中产生在门限以下的电流密度。第一、第二和第三电流可以被用于顺序地写入信息。
第五到第八电阻状态可以被定义如下。与第五到第八电阻状态相对应的结构600的电阻值可以取决于区域610-612的设计和MTJ 601和602的设计。
在MTJ 601的全部部分具有平行的磁化状态并且MTJ 602的全部部分具有反平行的磁化状态时，其代表第五电阻状态。
在MTJ 601的全部部分具有反平行的磁化状态并且MTJ 602的全部部分具有平行的磁化状态时，其代表第六电状态。
在MTJ 601的全部部分和与区域612相匹配的MTJ 602的部分具有平行的磁化状态，并且与区域611相匹配的MTJ 602的另一个部分具有反平行的磁化状态时，其代表第七电状态。
在MTJ 601的全部部分和与区域612相匹配的MTJ 602的部分具有反平行的磁化状态，并且与区域611相匹配的MTJ 602的另一个部分具有平行的磁化状态时，其代表第八电阻状态。
图7A和7B示出了与本公开内容的实施例一致的另一个示例性多级SOT-MRAM结构700的示意性结构图。图7A是结构700的透视图，以及图7B是用结构700的俯视图作出的图形化的说明。结构700具有仅一个MTJ——MTJ 701，MTJ 701是与图6A和6B中示出的结构600的部分类似的。MTJ 701可以包括参考层702、阻隔层703和自由层704。MTJ 701可以被沉积在金属层705上。在MTJ 701处，阻隔层703被参考层702和自由层704夹在中间。自由层704可以与金属层705接触，并且被阻隔层703和金属层705夹在中间。可以将端子1和2分别与金属层705的两个末端电耦合在一起。可以将端子3和参考层702电耦合在一起。
参考层702可以包括铁磁材料，并且具有固定的磁化方向。自由层704可以也包括铁磁材料。自由层704的磁化方向可以是可以在两个方向之间切换的。自由层704的磁化方向的改变可以被用于存储多级信息。阻隔层703可以包括电绝缘材料。金属层705可以由非磁性重金属制成。MTJ 701的电阻可以被用于读被存储在结构700处的信息。
可以使用经由端子1和2被施加于金属层705的电流来切换自由层704的磁化状态。该电流可以充当结构700的写入电流。在电流从端子1流向端子2时，自由层704的磁化状态可以被切换到X轴的正方向。在电流从端子2流向端子1时，自由层704的磁化状态可以被切换到X轴的负方向。
因此，可以通过对金属层705施加电流来执行结构700的写入过程，以及可以通过测量MTJ 701的电阻来执行读过程。
图7B是对结构700的图形化的说明。该图代表俯视图，其中，省略了MTJ 701。假设自由层704接触金属层705的接触区域的表面。该接触区域可以包括区域706和707，区域706和707是分别与区域709和708相邻的。如在图7B中示出的，用虚线描绘区域706-709。进一步地，可以对区域707施加离子注入。可以在注入过程中使用非金属材料的离子。退火步骤可以跟随在注入之后。
因此，区域707的电阻可以增大，并且变得比金属层705的剩余区域(包括区域706、708和709)的电阻大。如在图7B中示出的，金属层705的一段可以被划分成区域706-709，这些区域被布置为是沿X轴的。区域706-709是并联地电耦合在一起的。区域706和709可以代表组合区域。因此，被施加于金属层705的电流可以被拆分成三个子电流。一个子电流经过区域707，而另外两个子电流经过区域708和组合区域。由于区域707中的更大的电阻，区域706中的电流密度大于区域707中的电流密度。区域706和707与自由层704的两个部分相对应。
由于存在两种电流密度，所以在向金属层705注入写入电流时，可以存在三种场景。第一，在区域706和707两者中的电流密度大于用于切换磁化朝向的电流密度的门限时，可以切换整个自由层704的磁化状态。第二，在电流密度在区域706中大于门限，但在区域707中在门限以下时，可以部分地切换自由层704的磁化状态。自由层704的被部分地切换的部分可以与区域706相对应。第三，在电流密度在区域706和707中在门限以下时，不可以切换自由层704的磁化状态。
因此，结构700可以提供如下面说明的四种可区分的电阻状态，这可以代表四种存储器状态或者四种存储器级别。
可以使用在区域706和707中产生大于门限的电流密度的写入电流来写入第一和第二电阻状态。因此，可以切换自由层704的全部部分的磁化状态。第一电阻状态具有最低的电阻值，与具有参考和自由层的平行的磁化状态的MTJ 701相对应。第二电阻状态具有最大的电阻值，与具有参考和自由层的反平行的磁化状态的MTJ 701相对应。
可以顺序地使用两个电流来写入第三和第四电阻状态。第一电流在区域706和707中产生大于门限的电流密度。第二电流在区域706中产生大于门限的电流密度，但在区域707中产生在门限以下的电流密度。在施加第一电流时，可以一起切换自由层704的全部部分的磁化状态。对于第三电阻状态，可以施加第一电流以对于MTJ 701处的参考和自由层产生平行的磁化状态。然后，施加第二电流以对于MTJ 701处的参考和自由层部分地产生反磁化状态。因此，MTJ 701的与区域706相匹配的一个部分可以具有反平行的磁化状态，以及MTJ 701的与区域707相匹配的另一个部分可以具有平行的磁化状态，这代表第三电阻状态。类似地，第一和第二电流可以被布置为使得，MTJ 701的与区域706相匹配的一个部分具有平行的磁化状态，以及MTJ 701的与区域707相匹配的另一个部分具有反平行的磁化状态，这代表第四电阻状态。MTJ 701的与区域706和707相匹配的两个部分被并联地电耦合在一起。因此，MTJ 701的电阻与被并联地电连接的两个电阻器相对应。
图8是说明与本公开内容的实施例一致的电子设备800的示意性方框图。设备800可以包括计算设备(诸如桌面型或者便携式计算机、服务器、智能电话、智能手表等)。设备800还可以包括网络设备(诸如交换机或者路由器)、数字图像、音频和/或视频的记录器、车辆、家电和玩具等。如所示的，设备800可以包括微处理器801、存储器控制器802、存储器件803、输出模块804和输入模块805。
微处理器801(例如，中央处理单元(CPU))可以控制电子设备800的总体操作，包括存储器控制器802和输出模块804的操作。输出模块804可以包括显示器和/或扬声器。输入模块805可以包括键盘、键区、计算机鼠标或者触摸屏。在一些实施例中，可以使用触摸屏合并输出和输入模块804和805。微处理器801可以根据由输入模块805(例如，键盘)生成的输入信号通过输出模块804(例如，显示器)显示被存储在存储器件803处的信息。
存储器件803可以包括一个或多个存储区域。在一些实施例中，每个存储区域可以包括上面描述的磁性存储结构的一个或多个阵列。在一些其它的实施例中，每个存储区域可以包括上面描述的磁性存储结构的一个或多个阵列和其它类型的存储器的一个或多个阵列。存储器控制器802控制存储器件803的操作。被存储器件803执行的操作包括擦除、写入和读。在一些实施例中，存储器件803可以包括控制电路。存储器控制器802可以经由控制电路控制存储器件803。在一些其它的实施例中，存储器件803可以不包括任何控制电路。因而，存储器控制器802可以直接控制存储器件803。
尽管通过使用本说明书中的具体的实施例描述了本公开内容的原理和实现，但前述对实施例作出的描述仅旨在帮助理解本公开内容的方法的和该方法的核心观点。另外，可以组合前述的不同实施例的特征以形成另外的实施例。同时，本领域的技术人员可以根据本公开内容的观点对具体的实现和应用范围作出修改。因此，本说明书的内容不应当解释为对本公开内容的限制。

Claims (20)

1.一种存储器件，包括：
控制所述存储器件的控制电路；以及
存储结构的至少一个阵列，每个存储结构包括：
包括第一区域和第二区域的金属层，其中，所述第一区域的至少一个第一部分的电阻率与所述第二区域的电阻率不同；以及
被安排在所述金属层上的第一磁性隧道结(MTJ)；
所述第一磁性隧道结(MTJ)包括：
与所述金属层相邻的第一自由层，所述第一自由层与所述金属层的所述第一区域接触，所述第一自由层的磁化方向是能够在沿所述金属层流动的电流的影响下在第一方向和第二方向之间切换的；
与所述自由层相邻并且包括电绝缘材料的第一阻隔层，所述第一自由层被安排在所述金属层和所述第一阻隔层之间；以及
与所述第一阻隔层相邻的第一参考层，所述第一参考层的磁化方向保持是沿所述第一方向或者所述第二方向的，所述第一阻隔层被安排在所述第一自由层和所述第一参考层之间。
2.根据权利要求1所述的器件，其中，每个存储结构还包括：
被安排在所述金属层上的第二磁性隧道结(MTJ)；
所述第二磁性隧道结构(MTJ)包括：
与所述金属层相邻的第二自由层，所述第二自由层与所述金属层的所述第二区域接触，所述第二自由层的磁化方向是能够在沿所述金属层流动的所述电流的所述影响下在所述第一方向和所述第二方向之间切换的；
与所述第二自由层相邻并且包括电绝缘材料的第二阻隔层，所述第二自由层被安排在所述金属层和所述第二阻隔层之间；以及
与所述第二阻隔层相邻的第二参考层，所述第二参考层的磁化方向保持是沿所述第一方向或者所述第二方向的，所述第二阻隔层被安排在所述第二自由层和所述第二参考层之间。
3.根据权利要求1所述的器件，其中，所述金属层和所述第一阻隔层是非磁性的，所述第一自由层包括第一铁磁层，并且所述第一参考层包括第二铁磁层。
4.根据权利要求2所述的器件，其中，所述第一区域的所述第一部分和第二部分的电阻率与所述第二区域的电阻率不同，所述第一区域的所述第一部分和所述第二部分沿所述第一方向或者所述第二方向被隔开预定的距离，所述第一区域的所述第一部分和所述第二部分的电阻率相同。
5.根据权利要求2所述的器件，其中，所述金属层还包括：
与所述第一区域的沿所述第一方向或者所述第二方向的两个相对的侧面相邻的第三区域和第四区域，其中，所述第一区域和所述第二区域的电阻率相同，所述第三区域和所述第四区域的电阻率相同，所述第一区域和所述第三区域的电阻率不同。
6.根据权利要求2所述的器件，其中，所述第一参考层和所述第二参考层被电耦合在一起。
7.根据权利要求1所述的器件，其中，所述第一区域的所述第一部分是通过离子注入过程来处理的。
8.根据权利要求2所述的器件，其中，所述第一区域的每个部分的电阻率与所述第二区域的电阻率不同。
9.根据权利要求2所述的器件，其中，所述第一磁性隧道结(MTJ)和所述第二磁性隧道结(MTJ)具有相同的配置。
10.一种用于制造存储结构的阵列的方法，包括：
在衬底上沉积金属层，所述金属层包括多个第一接触区域和多个第二接触区域，每个第一接触区域是与所述多个第二接触区域中的一个第二接触区域相邻的；
在所述多个第一接触区域中执行离子注入过程，每个第一接触区域的至少一部分是通过所述离子注入过程来处理的；
沉积自由层，所述自由层包括第一磁性材料；
沉积阻隔层，所述阻隔层包括电绝缘材料；
沉积参考层，所述参考层包括第二磁性材料；
在所述金属层上形成多个第一磁性隧道结(MTJ)和多个第二磁性隧道结(MTJ)，每个第一磁性隧道结(MTJ)是与所述多个第一接触区域中的一个第一接触区域相邻的，每个第二磁性隧道结(MTJ)是与所述多个第二接触区域中的一个第二接触区域相邻的；以及
形成存储结构的所述阵列，每个存储结构包括所述多个第一磁性隧道结(MTJ)中的一个第一磁性隧道结和所述多个第二磁性隧道结(MTJ)中的一个第二磁性隧道结。
11.根据权利要求10所述的方法，其中，每个第一接触区域的所述至少一部分的电阻率与所述多个第二接触区域的电阻率不同。
12.根据权利要求10所述的方法，其中，每个第一接触区域的全部部分是通过所述离子注入过程来处理的。
13.一种存储器件，包括：
金属层；
与所述金属层相邻的第一自由层，所述第一自由层与所述金属层接触，所述第一自由层的磁化方向是能够在沿所述金属层流动的电流的影响下在第一方向和第二方向之间切换的；
与所述自由层相邻并且包括电绝缘材料的第一阻隔层，所述第一自由层被安排在所述金属层和所述第一阻隔层之间；以及
与所述第一阻隔层相邻的第一参考层，所述第一参考层的磁化方向保持是沿所述第一方向或者所述第二方向的，所述第一阻隔层被安排在所述第一自由层和所述第一参考层之间。
14.根据权利要求13所述的器件，其中，所述金属层包括第一区域和第二区域，所述第一区域的至少一个第一部分的电阻率与所述第二区域的电阻率不同，并且所述第一自由层与所述第一区域接触。
15.根据权利要求13所述的器件，还包括：
与所述金属层相邻的第二自由层，所述第二自由层与所述金属层接触，所述第二自由层的磁化方向是能够在沿所述金属层流动的所述电流的所述影响下在所述第一方向和所述第二方向之间切换的；
与所述第二自由层相邻并且包括电绝缘材料的第二阻隔层，所述第二自由层被安排在所述金属层和所述第二阻隔层之间；以及
与所述第二阻隔层相邻的第二参考层，所述第二参考层的磁化方向保持是沿所述第一方向或者所述第二方向的，所述第二阻隔层被安排在所述第二自由层和所述第二参考层之间。
16.根据权利要求14所述的器件，其中，所述第一区域的每个部分的电阻率与所述第二区域的电阻率不同。
17.根据权利要求15所述的器件，其中，所述第一参考层和所述第二参考层被电耦合在一起。
18.根据权利要求13所述的器件，其中，所述第一金属层和所述第一阻隔层是非磁性的，所述第一自由层包括第一铁磁层，并且所述第一参考层包括第二铁磁层。
19.根据权利要求14所述的器件，其中，所述第一区域的所述第一部分和第二部分的电阻率与所述第二区域的电阻率不同，所述第一区域的所述第一部分和所述第二部分沿所述第一方向或者所述第二方向被隔开预定的距离，并且所述第一区域的所述第一部分和所述第二部分的电阻率相同。
20.根据权利要求14所述的器件，其中，所述第一区域的所述第一部分是通过离子注入过程来处理的。
CN202080000484.3A 2020-02-19 2020-02-19 磁性存储结构和器件 Active CN111406326B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/075794 WO2021163908A1 (en) 2020-02-19 2020-02-19 Magnetic memory structure and device

Publications (2)

Publication Number Publication Date
CN111406326A true CN111406326A (zh) 2020-07-10
CN111406326B CN111406326B (zh) 2021-03-23

Family

ID=71414909

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080000484.3A Active CN111406326B (zh) 2020-02-19 2020-02-19 磁性存储结构和器件

Country Status (6)

Country Link
US (2) US11201282B2 (zh)
JP (1) JP7330360B2 (zh)
KR (1) KR102608134B1 (zh)
CN (1) CN111406326B (zh)
TW (1) TWI731680B (zh)
WO (1) WO2021163908A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021163908A1 (en) * 2020-02-19 2021-08-26 Yangtze Memory Technologies Co., Ltd. Magnetic memory structure and device
US11514962B2 (en) * 2020-11-12 2022-11-29 International Business Machines Corporation Two-bit magnetoresistive random-access memory cell

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1747060A (zh) * 2004-08-12 2006-03-15 三星电子株式会社 操作自旋注入操作磁随机存取存储器件的方法及相关器件
CN101452990A (zh) * 2007-12-04 2009-06-10 旺宏电子股份有限公司 磁性存储器及其制造方法与写入方法
CN102468425A (zh) * 2010-11-08 2012-05-23 三星电子株式会社 磁存储器件
CN102479919A (zh) * 2010-11-23 2012-05-30 希捷科技有限公司 通量编程的多位磁存储器
CN105308683A (zh) * 2013-03-28 2016-02-03 英特尔公司 高稳定性电子自旋存储器
CN105895799A (zh) * 2016-03-30 2016-08-24 中国科学院物理研究所 可编程自旋逻辑器件和包括其的电子设备
CN106025063A (zh) * 2016-05-19 2016-10-12 华为技术有限公司 磁隧道结以及磁存储器
CN110660899A (zh) * 2018-06-29 2020-01-07 英特尔公司 垂直磁随机存取存储器的多层自旋轨道矩电极

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3082230B2 (ja) * 1990-09-17 2000-08-28 ソニー株式会社 配線の形成方法
JP2737764B2 (ja) * 1995-03-03 1998-04-08 日本電気株式会社 半導体装置及びその製造方法
JP3839958B2 (ja) * 1998-06-01 2006-11-01 株式会社東芝 磁気記憶装置
JP2000216452A (ja) * 1999-01-20 2000-08-04 Sharp Corp 磁気抵抗効果膜及びそれを用いた磁気ヘッド
US6865105B1 (en) * 2003-09-22 2005-03-08 Hewlett-Packard Development Company, L.P. Thermal-assisted switching array configuration for MRAM
KR100707170B1 (ko) * 2004-08-23 2007-04-13 삼성전자주식회사 균일한 스위칭 특성을 가지며 저 전류 스위칭이 가능한자기 메모리 소자 및 그 동작방법
US7859069B2 (en) * 2007-03-16 2010-12-28 Seagate Technology Llc Magnetic storage element with storage layer magnetization directed for increased responsiveness to spin polarized current
KR100990143B1 (ko) * 2008-07-03 2010-10-29 주식회사 하이닉스반도체 자기터널접합 장치, 이를 구비하는 메모리 셀 및 그제조방법
US8270208B2 (en) * 2010-02-08 2012-09-18 International Business Machines Corporation Spin-torque based memory device with read and write current paths modulated with a non-linear shunt resistor
JP2012038884A (ja) * 2010-08-06 2012-02-23 Sony Corp 磁気メモリ素子、磁気メモリ素子の製造方法
CN103890855B (zh) * 2011-08-18 2016-09-21 康奈尔大学 自旋霍尔效应磁性设备、方法及应用
JP5553917B2 (ja) * 2012-01-30 2014-07-23 株式会社ＱｕａｎｔｕＭａｇ Ｃｏｎｓｕｌｔａｎｃｙ Ｍｔｊ素子及びその製法、並びにｍｒａｍデバイス
JP6200471B2 (ja) * 2015-09-14 2017-09-20 株式会社東芝 磁気メモリ
US9768229B2 (en) * 2015-10-22 2017-09-19 Western Digital Technologies, Inc. Bottom pinned SOT-MRAM bit structure and method of fabrication
JPWO2017090728A1 (ja) * 2015-11-27 2018-09-13 Tdk株式会社 スピン流磁化反転素子、磁気抵抗効果素子、および磁気メモリ
JPWO2018052062A1 (ja) * 2016-09-14 2019-07-04 Tdk株式会社 磁気抵抗効果デバイスおよび磁気抵抗効果モジュール
EP3319134B1 (en) * 2016-11-02 2021-06-09 IMEC vzw An sot-stt mram device and a method of forming an mtj
JP6291608B1 (ja) * 2017-03-17 2018-03-14 株式会社東芝 磁気記憶装置
JP2019046976A (ja) * 2017-09-01 2019-03-22 Tdk株式会社 スピン流磁化反転素子、磁気メモリ
US10475991B2 (en) * 2018-02-22 2019-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication of large height top metal electrode for sub-60nm magnetoresistive random access memory (MRAM) devices
CN110197682B (zh) * 2018-02-27 2021-04-13 中电海康集团有限公司 存储单元、存储器以及数据写入方法
JP6526860B1 (ja) * 2018-03-15 2019-06-05 株式会社東芝 磁気記憶装置
CN109873076A (zh) * 2019-01-28 2019-06-11 北京航空航天大学 一种提高sot-mram集成度的方法
WO2021163908A1 (en) * 2020-02-19 2021-08-26 Yangtze Memory Technologies Co., Ltd. Magnetic memory structure and device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1747060A (zh) * 2004-08-12 2006-03-15 三星电子株式会社 操作自旋注入操作磁随机存取存储器件的方法及相关器件
CN101452990A (zh) * 2007-12-04 2009-06-10 旺宏电子股份有限公司 磁性存储器及其制造方法与写入方法
CN102468425A (zh) * 2010-11-08 2012-05-23 三星电子株式会社 磁存储器件
CN102479919A (zh) * 2010-11-23 2012-05-30 希捷科技有限公司 通量编程的多位磁存储器
CN105308683A (zh) * 2013-03-28 2016-02-03 英特尔公司 高稳定性电子自旋存储器
CN105895799A (zh) * 2016-03-30 2016-08-24 中国科学院物理研究所 可编程自旋逻辑器件和包括其的电子设备
CN106025063A (zh) * 2016-05-19 2016-10-12 华为技术有限公司 磁隧道结以及磁存储器
CN110660899A (zh) * 2018-06-29 2020-01-07 英特尔公司 垂直磁随机存取存储器的多层自旋轨道矩电极

Also Published As

Publication number Publication date
JP7330360B2 (ja) 2023-08-21
CN111406326B (zh) 2021-03-23
WO2021163908A1 (en) 2021-08-26
JP2022542154A (ja) 2022-09-29
US20220059756A1 (en) 2022-02-24
KR20220018028A (ko) 2022-02-14
KR102608134B1 (ko) 2023-12-01
TWI731680B (zh) 2021-06-21
US11201282B2 (en) 2021-12-14
TW202133389A (zh) 2021-09-01
US11690298B2 (en) 2023-06-27
US20210257545A1 (en) 2021-08-19

Similar Documents

Publication Publication Date Title
US10276783B2 (en) Gate voltage controlled perpendicular spin orbit torque MRAM memory cell
US9620562B2 (en) Voltage-controlled magnetic anisotropy switching device using an external ferromagnetic biasing film
JP5437355B2 (ja) マルチレベルセル（ｍｌｃ）磁気メモリセルを有する装置およびマルチレベルセル磁気メモリにデータを記憶させる方法
US20150213867A1 (en) Multi-level cell designs for high density low power gshe-stt mram
US11690298B2 (en) Magnetic memory structure and device
US7064970B2 (en) Serial transistor-cell array architecture
CN110383461B (zh) 磁存储器、磁存储器记录方法以及磁存储器读取方法
JP2005526351A (ja) 読み出し信号が最大で且つ電磁妨害を低減するｍｒａｍセルおよびアレイ構造
CN111613635B (zh) 垂直自旋转移矩mram存储器单元
US7193285B2 (en) Tilted array geometry for improved MRAM switching
EP1486983A1 (en) Magnetic storage device using ferromagnetic tunnel junction element
US6803616B2 (en) Magnetic memory element having controlled nucleation site in data layer
US20060278908A1 (en) Write line design in MRAM
US20200099379A1 (en) Circuits based on magnetoelectric transistor devices
JP4386158B2 (ja) Ｍｒａｍ及びｍｒａｍの書き込み方法
CN112837723A (zh) 错层式金属位线走线的磁性随机存储器存储阵列
CN113451355B (zh) 基于自旋轨道矩的磁性存储器件
US20040052104A1 (en) MRAM parallel conductor orientation for improved write performance
CN117545281A (zh) 磁存储阵列及其制备方法、数据访问方法
CN117063233A (zh) 磁性随机存储器及其数据写入和读取方法、电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant