CN110660899A - 垂直磁随机存取存储器的多层自旋轨道矩电极 - Google Patents

垂直磁随机存取存储器的多层自旋轨道矩电极 Download PDF

Info

Publication number
CN110660899A
CN110660899A CN201910456880.6A CN201910456880A CN110660899A CN 110660899 A CN110660899 A CN 110660899A CN 201910456880 A CN201910456880 A CN 201910456880A CN 110660899 A CN110660899 A CN 110660899A
Authority
CN
China
Prior art keywords
layer
sot
electrode
face
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910456880.6A
Other languages
English (en)
Inventor
T.戈萨维
S.马尼帕特鲁尼
林家庆
K.奥古斯
C.维根
A.史密斯
佐藤德之
K.奥布里恩
B.布福德
I.杨
M.D.T.拉曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN110660899A publication Critical patent/CN110660899A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本文中的实施例涉及用于制造自旋轨道矩（SOT）电极的系统、设备和/或过程，SOT电极包含：具有与磁性隧道结（MTJ）的自由层耦合的第一面的第一层；以及与第一层的与第一面相对的第二面耦合的第二层，其中第一SOT层中的电阻的值低于第二SOT层中的电阻的值，并且其中施加到SOT电极的电流将使得电流优先在第一SOT层中流动，以使得自由层的磁极化改变方向。在SOT电极的制造期间，第二层可充当蚀刻停止处。

Description

垂直磁随机存取存储器的多层自旋轨道矩电极
技术领域
本公开的实施例一般涉及磁随机存取存储器（MRAM）的领域，并且尤其涉及自旋轨道矩（SOT）电极的组成。
背景技术
本文中提供的背景技术描述是为了概括地介绍本公开的上下文的目的。除非本文中另外指示，否则本部分中描述的材料不是本申请中的权利要求的现有技术，并且并不因为包含在本部分中而认为是现有技术。
对于平面内极化磁性薄膜，由重金属内的自旋霍尔效应（SHE）引起的电子自旋电流已经证明会对磁体施加自旋转移矩。可使用SHE来改变可用于实现MRAM的磁性隧道结（MTJ）的自由层的磁极性。
附图说明
通过以下详细描述结合附图，将容易地理解实施例。为了利于本描述，相似参考数字指定相似结构元件。在附图的图中，作为举例而不是作为限制的方式示出实施例。
图1示出根据本发明的一个实现在制造具有MTJ的MRAM堆叠期间的阶段，MRAM堆叠包含SOT电极的多个层。
图2示出根据本发明的一个实现在制造具有MTJ的MRAM堆叠期间的阶段，MRAM堆叠包含作为蚀刻停止处的SOT电极的一层。
图3示出根据本发明的一个实现在制造MRAM堆叠期间使用高电阻率SOT层作为蚀刻停止处的示例过程。
图4示出根据各种实施例集成MRAM的互补金属-氧化物-半导体（CMOS）堆叠。
图5示出根据本发明的一个实现的计算装置500。
图6示出包含本发明的一个或多个实施例的插入器600。
具体实施方式
本公开的实施例一般涉及用于制造或使用MRAM的设备、过程或系统。在传统实现中，MRAM可包含SOT电极，所述SOT电极可包含重金属、2D材料、反铁磁体（AFM）或拓扑绝缘体（TI）。SOT电极可利于在磁耦合到SOT电极的MTJ的自由层内切换磁场。SOT可使得能够利用以合成反铁磁体（SAF）开发的复杂磁堆叠来通过改变MTJ的磁性自由层中的磁场的极性方向来实现自旋转移矩存储器。
在实施例中，SOT电极可实现为具有带有不同电阻率值的不同层的多层SOT电极。在实施例中，可具有高自旋电导率的低电阻率SOT材料作为可连接到MTJ的磁性自由层的顶部SOT层，而底部SOT层可以是可具有低自旋电导率的高电阻性。在实施例中，可构成底部SOT层的金属一般可较厚，并且可在制造期间用作蚀刻停止处。
在传统实现中，对SOT电极进行图形化可能具有挑战。首先，SOT电极通常仅几纳米厚，例如介于0.5纳米和20纳米之间厚，并且位于大的磁堆叠的底部。在此类配置中，在准确的薄膜层上停止蚀刻过程可能不精确，并且可能会导致对该层过蚀刻。过蚀刻可不利地影响制造产量，并且可能会增加SOT电极互连电阻。例如，传统SOT电极可以是位于连接到晶体管的两个通孔之间的MTJ下方的局部互连。如果传统SOT层超过电阻阈值，那么可能需要施加更高的电压以便获得足以切换MTJ中的自由层磁体的电流密度，这可能会影响MRAM器件的运行效率。
本文中描述的实施例可通过放宽关于蚀刻MRAM的约束并允许蚀刻到SOT电极中而利于MRAM制造过程。在实施例中，蚀刻过程可继续到具有较低层的SOT电极中，并且SOT电极中的较高电阻充当蚀刻停止处。当对SOT电极施加电流时，顶部SOT电极层的高自旋电导率可允许更多的电流在与磁性自由层相邻的该顶部层中流动，并生成自旋电流以用于对与SOT电极相邻的磁性自由层进行SOT切换。尽管可能会蚀刻掉SOT电极的部分，但是从SOT到MTJ的磁性自由层的低阻抗互连仍然可用。
在以下详细描述中，对形成其部分的附图进行参考，其中通篇中相似数字指定相似部分，并且其中作为图示方式示出可在其中实践本公开的主题的实施例。要理解，在不脱离本公开的范围的情况下，可利用其它实施例，并且可进行结构或逻辑改变。因此，以下详细描述并非视为是限制意义，并且实施例的范围由随附权利要求及其等效物定义。
出于本公开的目的，短语“A和/或B”表示(A)、(B)或(A和B)。出于本公开的目的，短语“A、B和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。
本描述可利用诸如顶部/底部、进入/外出、上方/下方等的基于视角的描述。此类描述只用于利于论述，而不是要将本文中描述的实施例的应用局限于任何特定方位。
本描述可使用短语“在实施例中（in an embodiment）”或“在实施例中（inembodiments）”，它们均可指相同或不同实施例中的一个或多个实施例。此外，关于本公开的实施例一起使用的术语“包括”、“包含”、“具有”等是同义的。
本文中可使用术语“与…耦合”及及其衍生词。“耦合”可表示以下一种或多种。“耦合”可表示两个或更多个元件直接物理或电接触。但是，“耦合”也可表示两个或更多个元件彼此间接接触，但还仍然彼此协作或交互，并且可表示一个或多个其它元件耦合或连接在据描述是彼此耦合的元件之间。术语“直接耦合”可表示两个或更多个元件直接接触。
各种操作可以采用最有助于理解要求保护的主题的方式被依次描述为多个离散操作。但是，描述的顺序不应解释为意指这些操作必定是顺序相关的。
如本文中所使用那样，术语“模块”可以指以下组件、作为以下组件的一部分或者包含以下组件：执行一个或多个软件或固件程序的专用集成电路（ASIC）、电子电路、处理器（共享、专用或群组）和/或存储器（共享、专用或群组）、组合逻辑电路，和/或提供描述的功能性的其它合适的组件。
图1示出根据本发明的一个实现在制造具有MTJ的MRAM堆叠期间的阶段，MRAM堆叠包含SOT电极的多个层。图解100是可包含多层SOT电极102的MRAM堆叠的实施例。在实施例中，SOT电极102可包含低电阻率SOT层102a和高电阻率SOT层102b。低电阻率SOT层102a可与磁性自由层104耦合，而磁性自由层104又可耦合到耦合层106。在实施例中，耦合层106可耦合到MTJ 108，MTJ 108可包含磁性自由层110、隧穿势垒112和磁性固定层114。在实施例中，磁性自由层110可具有高隧道磁阻（TMR）特性，并且磁性固定层114可具有高TMR特性。在实施例中，高TMR层可由一个或多个铁磁层实现。
在实施例中，磁性固定层114可以是具有固定极性的固定磁体。在实施例中，其极性可垂直于SOT电极102。隧穿势垒112可以是氧化镁（MgO）隧穿氧化物。
在实施例中，MTJ 108的磁性固定层114可与耦合层116耦合，耦合层116可耦合到合成反铁磁体（SAF）层118。SAF层118可具有可垂直于SOT电极102的平面的极性方向118a。SAF层118可利于维持磁性固定层114的极性方向114a。在实施例中，可对SAF层118施加一种或多种封盖金属120，由此可完成MRAM堆叠100的层。MRAM堆叠100处于部分蚀刻过程中，其中该堆叠朝向磁性自由层104被蚀刻100a、100b。
在实施例中，SOT电极102的组成可包含一种或多种重金属、AFM或拓扑绝缘体（TI）。在实施例中，SOT电极102可包含自旋轨道TI、2D或3D材料，它们可包含但不限于以下一种或多种：石墨烯、TiSe2、WSe2、MoS2、WSe2、MoSe2、B2S3、Sb2S3、Ta2S、Re2S7、LaCPS2、LaOAsS2、ScOBiS2、GaOBiS2、AlOBiS2、LaOSbS2、BiOBiS2、YOBiS2、InOBiS2、LaOBiSe2、TiOBiS2、CeOBiS2、PrOBiS2、NdOBiS2、LaOBiS2、或SrFBiS2。在实施例中，SOT电极462可包含可以以ROCh2形式展现出Rashba-Bychkov效应的自旋轨道材料，其中‘R’包含但不限于La、Ce、Pr、Nd、Sr、Sc、Ga、Al或In中的一种或多种，并且其中“Ch”可以是可包含但不限于S、Se或Te中的一种或多种的硫属化物。
AFM可包含但不限于Co/反铁磁体、Fe/反铁磁体、Ni/反铁磁体、MnGa/反铁磁体、MnGeGa/反铁磁体或Bct-Ru/反铁磁体。TI也可包含但不限于Bi2Se3、BixTeySe1-x-y、BixSb1-x、WSe2、WTe2、PtSe2、PtTe2、MoSe2、MoS2或MoTe2、TiS2、WS2、TiSe2、B2S3、Sb2S3、Ta2S、Re2S7、LaCPS2、LaOAsS2、ScOBiS2、GaOBiS2、AlOBiS2、LaOSbS2、BiOBiS2、YOBiS2、InOBiS2、LaOBiSe2、TiOBiS2、CeOBiS2、PrOBiS2、NdOBiS2、LaOBiS2或SrFBiS2。
在实施例中，SOT材料可组合，以使得低电阻率SOT层102a中的材料可具有与高电阻率SOT层102b相比更低的电阻，从而获得切换磁性自由层104的极性的更高效率。在实施例中，也可通过用Cu、Al或类似的高导电材料来混合这些材料和/或掺杂而获得更低电阻。
在实施例中，可使用磁性材料（未示出）来磁性掺杂SOT电极102以及SOT层102a、102b，磁性材料可包含诸如钴（Co）、铁（Fe）、镍（Ni）、MnGa、MnGeGa、Bct-Ru、Gd或Tb的铁磁体。磁性材料（未示出）可包含具有垂直磁各向异性（PMA）的材料，其中各向异性轴垂直于SOT电极102的平面。
因此，SOT电极102可具有可与诸如磁性自由层114的相邻磁性自由层交互的净磁矩，磁性自由层可与图1的磁性自由层110类似。因此，这可沿与内部磁矩相反的方向在自由层磁体上施加有效场。然后，该有效场可打破自由层的自旋轨道切换的对称性，从而能够实现可重复的双向电流切换。掺杂的SOT层可创建平面内交换偏置或偶极场。该所得的有效场可在MTJ的垂直磁性自由层上生成平面内磁场。然后，这可通过取决于流过SOT元件102的电流的方向翻转磁性自由层110的极性而利于MRAM的确定性双向切换。这可能够实现在MRAM内的诸如磁性自由层110的磁性自由层内进行垂直磁极性的可重复双向切换。
在实施例中，可在例如面100a、100b上蚀刻部分MRAM堆叠100以形成纳米级柱。在实施例中，蚀刻过程可包含离子束蚀刻（IBE）或反应式离子蚀刻（RIE）。
图2示出根据本发明的一个实现在制造具有MTJ的MRAM堆叠期间的阶段，MRAM堆叠包含作为蚀刻停止处的SOT电极的一层。图解200是可向下蚀刻至高电阻率SOT层202b的MRAM堆叠的实施例，高电阻率SOT层202b可与图1的高电阻率SOT层102b类似。
在实施例中，当对SOT电极202施加电流224时，电流224可首先沿电流路径224a流过第二层202b，直到电流到达低电阻率SOT层202a。此时，大多数电流224可优先沿较低电阻率电流路径224b流过低电阻率SOT层202a。因此，这可经由低电阻率SOT层202a的高自旋电导率而生成电子自旋。因此，这些自旋可撞击在磁性自由层204上，并且因此切换磁性自由层204的极性。例如，取决于电流224的方向，极性可从204a切换到204b，或从204b切换到204a。
在实施例中，电流224还可切换高TMR磁性自由层210的极性。例如，取决于电流224的方向，极性可从210a切换到210b，或从210b切换到210a。
图3示出根据本发明的一个实现在制造MRAM堆叠期间使用高电阻率SOT层作为蚀刻停止处的示例过程。过程300由在图1-2中描述的技术和材料实现。
在方框302，过程可包含将SOT电极的第一层的第一面耦合到SOT电极的第二层的第一面，其中第二层中的电阻的值低于第一层中的电阻的值。在实施例中，SOT电极的第一层可对应于图1的高电阻率SOT层102b，并且SOT电极的第二层可对应于低电阻率SOT层102a。因此，当可对SOT电极102施加电流时，电流将优先在低电阻率SOT层102a中流动。
另外，过程可包含将磁性隧道结（MTJ）的自由层的第一面耦合到第二层的与第一面相对的第二面。在实施例中，自由层可与图1的磁性自由层104类似，其可与MTJ 108耦合。在其它实施例中，自由层可与磁性自由层110类似，其中没有磁性自由层104或耦合层106。在实施例中，磁性自由层104、耦合层106可与低电阻率SOT层102a耦合。
过程可包含蚀刻封装。在实施例中，蚀刻可与图1的面100a、100b的蚀刻类似。在实施例中，蚀刻可向下继续到作为蚀刻停止处的SOT电极的第二层，如可在图2中示出那样。蚀刻可继续穿过低电阻率SOT层202a，从而使高电阻率SOT层202b暴露。
本发明的实施例的实现可在诸如半导体衬底的衬底上形成或实行。在一个实现中，半导体衬底可以是使用块体硅或绝缘体上硅子结构而形成的晶体衬底。在其它实现中，可使用可以或者可以不与硅组合的备选材料来形成半导体衬底，备选材料包含但不限于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓、砷化铟镓、锑化镓、或III-V族或IV族材料的其它组合。尽管这里描述了可从其中形成衬底的材料的若干示例，但是可充当可在其上构建半导体器件的基础的任何材料都落在本发明的精神和范围内。
可在衬底上制造多个晶体管，诸如金属-氧化物-半导体场效应晶体管（MOSFET或简称MOS晶体管）。在本发明的各种实现中，MOS晶体管可以是平面晶体管、非平面晶体管或两者的组合。非平面晶体管包含诸如双栅晶体管和三栅晶体管的FinFET晶体管以及诸如纳米带和纳米线晶体管的环绕或围栅晶体管。尽管本文中描述的实现可能仅示出平面晶体管，但是应注意，也可使用非平面晶体管来实行本发明。
每个MOS晶体管包含由至少两个层（栅极电介质层和栅极电极层）形成的栅极堆叠。栅极电介质层可包含一个层或层堆叠。所述一个或多个层可包含氧化硅、二氧化硅（SiO2）和/或高-k电介质材料。高-k电介质材料可包含诸如铪、硅、氧、钛、钽、镧、铝、锆、钡、锶、钇、铅、钪、铌和锌的元素。可在栅极电介质层中使用的高-k电介质材料的示例包含但不限于氧化铪、硅酸铪、氧化镧、铝酸镧、氧化锆、硅酸锆、氧化钽、氧化钛、钛酸锶钡、钛酸钡、钛酸锶、氧化钇、氧化铝、钽钪酸铅和铌锌酸铅。在一些实施例中，可在栅极电介质层上实行退火过程以当使用高-k材料时提高它的质量。
栅极电极层形成在栅极电介质层上，并且取决于晶体管是PMOS还是NMOS晶体管，可由至少一种P-型功函数金属或N-型功函数金属组成。在一些实现中，栅极电极层可由两个或更多个金属层的堆叠组成，其中一个或多个金属层是功函数金属层，并且至少一个金属层是填充金属层。
对于PMOS晶体管，可用于栅极电极的金属包含但不限于钌、钯、铂、钴、镍和导电金属氧化物（例如，氧化钌）。P-型金属层将能够形成具有介于约4.9 eV和约5.2 eV之间的功函数的PMOS栅极电极。对于NMOS晶体管，可用于栅极电极的金属包含但不限于铪、锆、钛、钽、铝、这些金属的合金以及这些金属的碳化物，诸如碳化铪、碳化锆、碳化钛、碳化钽和碳化铝。N-型金属层将能够形成具有介于约3.9 eV和约4.2 eV之间的功函数的NMOS栅极电极。
在一些实现中，栅极电极可由包含与衬底的表面大体上平行的底部部分和与衬底的顶部表面大体上垂直的两个侧壁部分的“U”形结构组成。在另一个实现中，形成栅极电极的至少一个金属层可仅仅是与衬底的顶部表面大体上平行并且不包含与衬底的顶部表面大体上垂直的侧壁部分的平面层。在本发明的进一步实现中，栅极电极可由U-形结构和平面非U-形结构的组合组成。例如，栅极电极可由形成在一个或多个平面非U-形层顶部之上的一个或多个U-形金属层组成。
在本发明的一些实现中，可在括住栅极堆叠的栅极堆叠的相对侧上形成一对侧壁间隔物。侧壁间隔物可由诸如氮化硅、氧化硅、碳化硅、掺杂有碳的氮化硅和氮氧化硅的材料形成。用于形成侧壁间隔物的过程在本领域中众所周知，并且一般包含沉积和蚀刻过程步骤。在备选实现中，可使用多个间隔物对，例如可在栅极堆叠的相对侧上形成两对、三对或四对侧壁间隔物。
如本领域中众所周知的，与每个MOS晶体管的栅极堆叠相邻在衬底内形成源极和漏极区域。一般使用注入/扩散过程或蚀刻/沉积过程来形成源极和漏极区域。在前者过程中，可将诸如硼、铝、锑、磷或砷的掺杂剂离子注入到衬底中以形成源极和漏极区域。激活掺杂剂并使得它们进一步扩散到衬底中的退火过程通常跟在离子注入过程之后。在后者过程中，可先蚀刻衬底以在源极和漏极区域的位置处形成凹槽。然后，可实行外延沉积过程以利用用于制造源极和漏极区域的材料来填充凹槽。在一些实现中，可使用诸如锗硅或碳化硅的硅合金来制造源极和漏极区域。在一些实现中，可以用诸如硼、砷或磷的掺杂剂在原处掺杂外延沉积的硅合金。在进一步实施例中，可利用诸如锗或III-V族材料或合金的一种或多种备选半导体材料来形成源极和漏极区域。并且在进一步实施例中，可利用金属和/或金属合金的一个或多个层来形成源极和漏极区域。
在MOS晶体管上方沉积一个或多个层间电介质（ILD）。可使用因其在集成电路结构中的适用性而闻名的电介质材料（诸如低-k电介质材料）来形成ILD层。可使用的电介质材料的示例包含但不限于二氧化硅（SiO2）、碳掺杂的氧化物（CDO）、氮化硅、诸如八氟环丁烷或聚四氟乙烯的有机聚合物、氟硅酸盐玻璃（FSG）以及诸如倍半硅氧烷、硅氧烷或有机硅酸盐玻璃的有机硅酸盐。ILD层可包含进一步降低它们的介电常数的气孔或空气间隙。
图4示出根据各种实施例的集成MRAM的CMOS堆叠。MTJ 452（可位于金属层3中）可与图1的MTJ 108类似，并且可耦合到SOT 456，SOT 456可位于金属层2中并且可与图1的SOT102或图2的SOT 202类似。磁通孔458可包含位于通孔458中的磁活性材料，该材料可对MTJ452的磁性自由层施加平面内磁场。磁性自由层可与图1的磁性自由层104或图2的磁性自由层204、210类似。
流过SOT 456的电流源可通过金属层1通孔462和/或通过金属层1通孔460。位线450（可位于金属层4中）可将电流提供给MTJ 452，其可用于读取MRAM的位。金属层0 468可位于CMOS堆叠的底部。
图5示出根据本发明的一个实现的计算装置500。计算装置500容纳板502。板502可包含多个组件，包含但不限于处理器504和至少一个通信芯片506。处理器504在物理上和电气上耦合到板502。在一些实现中，所述至少一个通信芯片506也在物理上和电气上耦合到板502。在进一步实现中，通信芯片506是处理器504的一部分。
取决于其应用，计算装置500可包含可以或者可以不在物理上和电气上耦合到板502的其它组件。这些其它组件包含但不限于易失性存储器（例如，DRAM）、非易失性存储器（例如，ROM）、闪速存储器、图形处理器、数字信号处理器、加密处理器、芯片集、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统（GPS）装置、指南针、加速计、陀螺仪、扬声器、相机和大容量存储装置（诸如硬盘驱动器、光盘（CD）、数字通用盘（DVD）等）。
通信芯片506能够实现无线通信以便往来计算装置500转移数据。术语“无线”和它的衍生词可用于描述可通过借助于非固态介质利用调制电磁辐射来传递数据的电路、装置、系统、方法、技术、通信信道等。该术语并不意指相关联的装置不包含任何导线，尽管在一些实施例中它们可能不含有导线。通信芯片506可实现多个无线标准或协议中的任何标准或协议，包含但不限于Wi-Fi（IEEE 802.11系列）、WiMAX（IEEE 802.16系列）、IEEE802.20、长期演进（LTE）、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其衍生以及指定为3G、4G、5G及更高的任何其它无线协议。计算装置500可包含多个通信芯片506。例如，第一通信芯片506可专用于诸如Wi-Fi和蓝牙的较短程无线通信，并且第二通信芯片506可专用于诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其它的较长程无线通信。
计算装置500的处理器504包含封装在处理器504内的集成电路管芯。在本发明的一些实现中，处理器的集成电路管芯包含诸如根据本发明的实现构建的MOS-FET晶体管的一个或多个器件。术语“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据变换为可存储在寄存器和/或存储器中的其它电子数据的任何装置或装置的一部分。
通信芯片506还包含封装在通信芯片506内的集成电路管芯。根据本发明的另一个实现，通信芯片的集成电路管芯包含诸如根据本发明的实现构建的MOS-FET晶体管的一个或多个器件。
在进一步实现中，容纳在计算装置500内的另一个组件可含有包含诸如根据本发明的实现构建的MOS-FET晶体管的一个或多个器件的集成电路管芯。
在各种实现中，计算装置500可以是膝上型计算机、上网本、笔记本型计算机、超级本、智能电话、平板、个人数字助理（PDA）、超级移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器或数字录像机。在进一步实现中，计算装置500可以是处理数据的任何其它电子装置。
图6示出包含本发明的一个或多个实施例的插入器600。插入器600是用于将第一衬底602桥接到第二衬底604的中介衬底。第一衬底602可以是例如集成电路管芯。第二衬底604可以是例如存储器模块、计算机母板或另外集成电路管芯。一般地，插入器600的目的是将连接扩展至更宽间距或将连接重新布线至不同连接。例如，插入器600可将集成电路管芯耦合到球栅阵列（BGA）606，BGA 606可随后耦合到第二衬底604。在一些实施例中，第一和第二衬底602/604附着到插入器600的相对侧。在其它实施例中，第一和第二衬底602/604附着到插入器600的同一侧。并且在进一步实施例中，通过插入器600的方式使三个或更多个衬底互连。
插入器600可由环氧树脂、玻璃纤维增强环氧树脂、陶瓷材料或诸如聚酰亚胺的聚合物材料形成。在进一步实现中，插入器可由备选的刚性或柔性材料形成，它们可包含如上所述供在半导体衬底中使用的相同材料，诸如硅、锗和其它III-V族与IV族材料。
插入器可包含金属互连608和通孔610，包含但不限于穿硅通孔（TSV）612。插入器600可进一步包含嵌入式器件614，包含无源和有源器件二者。此类器件包含但不限于电容器、解耦电容器、电阻器、电感器、保险丝、二极管、变压器、传感器和静电放电（ESD）器件。还可在插入器600上形成更复杂的器件，诸如射频（RF）器件、功率放大器、功率管理器件、天线、阵列、传感器和MEMS器件。根据本发明的实施例，可在插入器600的制造中使用本文中公开的设备或过程。
本公开提供一组技术方案，如下：
1. 一种自旋轨道矩（SOT）电极，包括：
具有与磁性隧道结（MTJ）的自由层耦合的第一面的第一层；以及
与所述第一层的与所述第一面相对的第二面耦合的第二层，其中所述第一SOT层中的电阻的值低于所述第二SOT层中的电阻的值。
2. 如技术方案1所述的SOT电极，其中所述第一SOT层中的自旋电导率的值高于所述第二SOT层中的自旋电导率的值。
3. 如技术方案1所述的SOT电极，其中施加到所述SOT电极的电流将使得电流优先在所述第一SOT层中流动，以使得所述自由层的磁极化改变方向。
4. 如技术方案3所述的SOT电极，其中所述自由层的所述磁极化大体上垂直于所述第一层的所述第一面。
5. 如技术方案1所述的SOT电极，其中所述第一层和所述第二层包含以下一种或多种：石墨烯、TiS2、WS2、MoS2、TiSe2、WSe2、MoSe2、B2S3、Sb2S3、Ta2S、Re2S7、LaCPS2、LaOAsS2、ScOBiS2、GaOBiS2、AlOBiS2、LaOSbS2、BiOBiS2、YOBiS2、InOBiS2、LaOBiSe2、TiOBiS2、CeOBiS2、PrOBiS2、NdOBiS2、LaOBiS2或SrFBiS2。
6. 如技术方案1所述的SOT电极，其中所述第一层的所述第一面具有比与所述第一层的所述第二面耦合的所述第二层的一面相对的所述第二层的一面更小的面积。
7. 一种设备，包括：
具有自由层的磁性隧道结（MTJ）；
与所述自由层耦合的自旋轨道矩（SOT）电极的第一面的第一层；以及
与所述第一层的与所述第一面相对的第二面耦合的所述SOT电极的第二层，其中所述第一SOT层中的电阻的值低于所述第二SOT层中的电阻的值。
8. 如技术方案7所述的设备，其中所述第一SOT层中的自旋电导率的值高于所述第二SOT层中的自旋电导率的值。
9. 如技术方案7所述的设备，其中施加到所述SOT电极的电流将使得电流优先在所述第一SOT层中流动，以使得所述自由层的磁极化改变方向。
10. 如技术方案9所述的设备，其中所述自由层的所述磁极化大体上垂直于所述第一层的所述第一面。
11. 如技术方案9所述的设备，其中施加的电流是第一电流；并且进一步包括，其中沿与所述第一电流相反的方向施加到所述SOT电极的第二电流将使得电流优先在所述第一SOT层中流动，以使得所述自由层的磁极化改变方向。
12. 如技术方案7所述的设备，其中所述SOT电极的所述第一层和所述SOT电极的所述第二层包含以下一种或多种：石墨烯、TiS2、WS2、MoS2、TiSe2、WSe2、MoSe2、B2S3、Sb2S3、Ta2S、Re2S7、LaCPS2、LaOAsS2、ScOBiS2、GaOBiS2、AlOBiS2、LaOSbS2、BiOBiS2、YOBiS2、InOBiS2、LaOBiSe2、TiOBiS2、CeOBiS2、PrOBiS2、NdOBiS2、LaOBiS2或SrFBiS2。
13. 如技术方案7所述的设备，其中所述SOT电极的所述第一层的所述第一面具有比与所述第一层的所述第二面耦合的所述SOT电极的所述第二层的一面相对的所述SOT电极的所述第二层的一面更小的面积。
14. 一种用于创建封装的方法，包括：
将自旋轨道矩（SOT）电极的第一层的第一面耦合到所述SOT电极的第二层的第一面，其中所述第二层中的电阻的值低于所述第一层中的电阻的值。
15. 如技术方案14所述的方法，进一步包括将磁性隧道结（MTJ）的自由层的第一面耦合到所述第二层的与所述第一面相对的第二面。
16. 如技术方案15所述的方法，进一步包括蚀刻所述封装。
17. 如技术方案16所述的方法，其中所述SOT电极的所述第二层是蚀刻停止处。
18. 如技术方案15所述的方法，进一步包括，在蚀刻所述封装之前：
将MTJ耦合层的第一面耦合到所述自由层的与所述第一面相对的第二面；以及
将MTJ固定层的第一面耦合到所述MTJ耦合层的第二面。
19. 如技术方案14所述的方法，其中所述第一SOT层中的自旋电导率的值高于所述第二SOT层中的自旋电导率的值。
20. 如技术方案14所述的方法，其中所述第一层或所述第二层包含以下一种或多种：石墨烯、TiS2、WS2、MoS2、TiSe2、WSe2、MoSe2、B2S3、Sb2S3、Ta2S、Re2S7、LaCPS2、LaOAsS2、ScOBiS2、GaOBiS2、AlOBiS2，LaOSbS2、BiOBiS2、YOBiS2、InOBiS2、LaOBiSe2、TiOBiS2、CeOBiS2、PrOBiS2、NdOBiS2、LaOBiS2或SrFBiS2。
示例
示例1可以是一种SOT电极，它包括：具有与MTJ的自由层耦合的第一面的第一层；以及与第一层的与第一面相对的第二面耦合的第二层，其中第一SOT层中的电阻的值低于第二SOT层中的电阻的值。
示例2可包含示例1的SOT电极，其中第一SOT层中的自旋电导率的值高于第二SOT层中的自旋电导率的值。
示例3可包含示例1的SOT电极，其中施加到SOT电极的电流将使得电流优先在第一SOT层中流动，以使得自由层的磁极化改变方向。
示例4可包含示例3的SOT电极，其中自由层的磁极化大体上垂直于第一层的第一面。
示例5可包含示例1-5中任一示例的SOT电极，其中第一层和第二层包含以下一种或多种：石墨烯、TiS2、WS2、MoS2、TiSe2、WSe2、MoSe2、B2S3、Sb2S3、Ta2S、Re2S7、LaCPS2、LaOAsS2、ScOBiS2、GaOBiS2、AlOBiS2、LaOSbS2、BiOBiS2、YOBiS2、InOBiS2、LaOBiSe2、TiOBiS2、CeOBiS2、PrOBiS2、NdOBiS2、LaOBiS2或SrFBiS2。
示例6可包含示例1的SOT电极，其中第一层的第一面具有比与第一层的第二面耦合的第二层的一面相对的第二层的一面更小的面积。
示例7可以是一种设备，它包括：具有自由层的MTJ；与自由层耦合的SOT电极的第一面的第一层；以及与第一层的与第一面相对的第二面耦合的SOT电极的第二层，其中第一SOT层中的电阻的值低于第二SOT层中的电阻的值。
示例8可包含示例7的设备，其中第一SOT层中的自旋电导率的值高于第二SOT层中的自旋电导率的值。
示例9可包含示例7的设备，其中施加到SOT电极的电流将使得电流优先在第一SOT层中流动，以使得自由层的磁极化改变方向。
示例10可包含示例9的设备，其中自由层的磁极化大体上垂直于第一层的第一面。
示例11可包含示例9的设备，其中施加的电流是第一电流；并且进一步包括，其中沿与第一电流相反的方向施加到SOT电极的第二电流将使得电流优先在第一SOT层中流动，以使得自由层的磁极化改变方向。
示例12可包含示例7-12中任一示例的设备，其中SOT电极的第一层和SOT电极的第二层包含以下一种或多种：石墨烯、TiS2、WS2、MoS2、TiSe2、WSe2、MoSe2、B2S3、Sb2S3、Ta2S、Re2S7、LaCPS2、LaOAsS2、ScOBiS2、GaOBiS2、AlOBiS2、LaOSbS2、BiOBiS2、YOBiS2、InOBiS2、LaOBiSe2、TiOBiS2、CeOBiS2、PrOBiS2、NdOBiS2、LaOBiS2或SrFBiS2。
示例13可包含示例7的设备，其中SOT电极的第一层的第一面具有比与第一层的第二面耦合的SOT电极的第二层的一面相对的SOT电极的第二层的一面更小的面积。
示例14可以是一种用于创建封装的方法，包括：将SOT电极的第一层的第一面耦合到SOT电极的第二层的第一面，其中第二层中的电阻的值低于第一层中的电阻的值。
示例15可包含示例14的方法，进一步包括将MTJ的自由层的第一面耦合到第二层的与第一面相对的第二面。
示例16可包含示例15的方法，进一步包括蚀刻封装。
示例17可包含示例16的方法，其中SOT电极的第二层是蚀刻停止处。
示例18可包含示例15的方法，进一步包括，在蚀刻封装之前：将MTJ耦合层的第一面耦合到自由层的与第一面相对的第二面；以及将MTJ固定层的第一面耦合到MTJ耦合层的第二面。
示例19可包含示例14的方法，其中第一SOT层中的自旋电导率的值高于第二SOT层中的自旋电导率的值。
示例20可包含示例14-19中任一示例的方法，其中第一层或第二层包含以下一种或多种：石墨烯、TiS2、WS2、MoS2、TiSe2、WSe2、MoSe2、B2S3、Sb2S3、Ta2S、Re2S7、LaCPS2、LaOAsS2、ScOBiS2、GaOBiS2、AlOBiS2、LaOSbS2、BiOBiS2、YOBiS2、InOBiS2、LaOBiSe2、TiOBiS2、CeOBiS2、PrOBiS2、NdOBiS2、LaOBiS2、或SrFBiS2。
各种实施例可包含上文描述的实施例的任何合适的组合，包含上文以合取形式(和)描述的实施例的备选(或)实施例（例如，“和”可以是“和/或”）。此外，一些实施例可包含在它上面存储有指令的一个或多个制品（例如，非暂时性计算机可读介质），当执行这些指令时，导致上文描述的任何实施例的动作。而且，一些实施例可包含具有用于实行上文描述的实施例的各种操作的任何合适部件的设备或系统。
包含在摘要中描述的内容的所示实施例的以上描述不是要详尽或将实施例限制于公开的确切形式。尽管本文中出于说明的目的描述了特定实施例，但是如相关领域的技术人员将意识到，在实施例的范围内，各种等效修改都是可能的。
鉴于以上详细描述可对实施例做出这些修改。随附权利要求中使用的术语不应解释为将实施例限制于在说明书和权利要求书中公开的特定实现。而是，本发明的范围将完全由随附权利要求确定，将根据权利要求解释的既定教义解释随附权利要求。

Claims (20)

1. 一种自旋轨道矩（SOT）电极，包括：
具有与磁性隧道结（MTJ）的自由层耦合的第一面的第一层；以及
与所述第一层的与所述第一面相对的第二面耦合的第二层，其中所述第一SOT层中的电阻的值低于所述第二SOT层中的电阻的值。
2.如权利要求1所述的SOT电极，其中所述第一SOT层中的自旋电导率的值高于所述第二SOT层中的自旋电导率的值。
3.如权利要求1所述的SOT电极，其中施加到所述SOT电极的电流将使得电流优先在所述第一SOT层中流动，以使得所述自由层的磁极化改变方向。
4.如权利要求3所述的SOT电极，其中所述自由层的所述磁极化大体上垂直于所述第一层的所述第一面。
5.如权利要求1、2、3或4所述的SOT电极，其中所述第一层和所述第二层包含以下一种或多种：石墨烯、TiS2、WS2、MoS2、TiSe2、WSe2、MoSe2、B2S3、Sb2S3、Ta2S、Re2S7、LaCPS2、LaOAsS2、ScOBiS2、GaOBiS2、AlOBiS2、LaOSbS2、BiOBiS2、YOBiS2、InOBiS2、LaOBiSe2、TiOBiS2、CeOBiS2、PrOBiS2、NdOBiS2、LaOBiS2或SrFBiS2。
6.如权利要求1所述的SOT电极，其中所述第一层的所述第一面具有比与所述第一层的所述第二面耦合的所述第二层的一面相对的所述第二层的一面更小的面积。
7.一种设备，包括：
具有自由层的磁性隧道结（MTJ）；
与所述自由层耦合的自旋轨道矩（SOT）电极的第一面的第一层；以及
与所述第一层的与所述第一面相对的第二面耦合的所述SOT电极的第二层，其中所述第一SOT层中的电阻的值低于所述第二SOT层中的电阻的值。
8.如权利要求7所述的设备，其中所述第一SOT层中的自旋电导率的值高于所述第二SOT层中的自旋电导率的值。
9.如权利要求7所述的设备，其中施加到所述SOT电极的电流将使得电流优先在所述第一SOT层中流动，以使得所述自由层的磁极化改变方向。
10.如权利要求9所述的设备，其中所述自由层的所述磁极化大体上垂直于所述第一层的所述第一面。
11.如权利要求9所述的设备，其中施加的电流是第一电流；并且进一步包括，其中沿与所述第一电流相反的方向施加到所述SOT电极的第二电流将使得电流优先在所述第一SOT层中流动，以使得所述自由层的磁极化改变方向。
12.如权利要求7、8、9、10或11所述的设备，其中所述SOT电极的所述第一层和所述SOT电极的所述第二层包含以下一种或多种：石墨烯、TiS2、WS2、MoS2、TiSe2、WSe2、MoSe2、B2S3、Sb2S3、Ta2S、Re2S7、LaCPS2、LaOAsS2、ScOBiS2、GaOBiS2、AlOBiS2、LaOSbS2、BiOBiS2、YOBiS2、InOBiS2、LaOBiSe2、TiOBiS2、CeOBiS2、PrOBiS2、NdOBiS2、LaOBiS2或SrFBiS2。
13.如权利要求7所述的设备，其中所述SOT电极的所述第一层的所述第一面具有比与所述第一层的所述第二面耦合的所述SOT电极的所述第二层的一面相对的所述SOT电极的所述第二层的一面更小的面积。
14.一种用于创建封装的方法，包括：
将自旋轨道矩（SOT）电极的第一层的第一面耦合到所述SOT电极的第二层的第一面，其中所述第二层中的电阻的值低于所述第一层中的电阻的值。
15.如权利要求14所述的方法，进一步包括将磁性隧道结（MTJ）的自由层的第一面耦合到所述第二层的与所述第一面相对的第二面。
16.如权利要求15所述的方法，进一步包括蚀刻所述封装。
17.如权利要求16所述的方法，其中所述SOT电极的所述第二层是蚀刻停止处。
18. 如权利要求15所述的方法，进一步包括，在蚀刻所述封装之前：
将MTJ耦合层的第一面耦合到所述自由层的与所述第一面相对的第二面；以及
将MTJ固定层的第一面耦合到所述MTJ耦合层的第二面。
19.如权利要求14所述的方法，其中所述第一SOT层中的自旋电导率的值高于所述第二SOT层中的自旋电导率的值。
20.如权利要求14、15、16、17、18或19所述的方法，其中所述第一层或所述第二层包含以下一种或多种：石墨烯、TiS2、WS2、MoS2、TiSe2、WSe2、MoSe2、B2S3、Sb2S3、Ta2S、Re2S7、LaCPS2、LaOAsS2、ScOBiS2、GaOBiS2、AlOBiS2，LaOSbS2、BiOBiS2、YOBiS2、InOBiS2、LaOBiSe2、TiOBiS2、CeOBiS2、PrOBiS2、NdOBiS2、LaOBiS2或SrFBiS2。
CN201910456880.6A 2018-06-29 2019-05-29 垂直磁随机存取存储器的多层自旋轨道矩电极 Pending CN110660899A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/024714 2018-06-29
US16/024,714 US11374164B2 (en) 2018-06-29 2018-06-29 Multi-layer spin orbit torque electrodes for perpendicular magnetic random access memory

Publications (1)

Publication Number Publication Date
CN110660899A true CN110660899A (zh) 2020-01-07

Family

ID=66655170

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910456880.6A Pending CN110660899A (zh) 2018-06-29 2019-05-29 垂直磁随机存取存储器的多层自旋轨道矩电极

Country Status (4)

Country Link
US (1) US11374164B2 (zh)
EP (1) EP3591702A1 (zh)
KR (1) KR20200002602A (zh)
CN (1) CN110660899A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111406326A (zh) * 2020-02-19 2020-07-10 长江存储科技有限责任公司 磁性存储结构和器件
CN111490156A (zh) * 2020-04-21 2020-08-04 浙江驰拓科技有限公司 自旋轨道力矩磁存储器件及其制备方法
WO2022142673A1 (zh) * 2020-12-28 2022-07-07 浙江驰拓科技有限公司 一种磁性存储单元及其的制备方法、磁性存储器

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11417830B2 (en) * 2018-06-29 2022-08-16 Intel Corporation Magnetically doped spin orbit torque electrode for perpendicular magnetic random access memory
US11177430B2 (en) * 2019-06-17 2021-11-16 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and manufacturing method thereof
US11289143B2 (en) * 2019-10-30 2022-03-29 Taiwan Semiconductor Manufacturing Co., Ltd. SOT-MRAM with shared selector
US11276817B2 (en) 2020-03-13 2022-03-15 International Business Machines Corporation Magnetic tunnel junction having tapered all-around structure
US11805705B2 (en) * 2020-05-12 2023-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Strained ferromagnetic hall metal SOT layer
KR20210145564A (ko) * 2020-05-25 2021-12-02 삼성전자주식회사 자기 기억 소자
KR102299928B1 (ko) * 2020-08-19 2021-09-07 연세대학교 산학협력단 셀렉터 전극을 포함하는 메모리 소자 및 메모리 어레이
KR102394058B1 (ko) * 2020-10-15 2022-05-04 한국과학기술연구원 층상구조 자성체를 포함하는 전압 제어 자기 저항 소자
US11961544B2 (en) 2021-05-27 2024-04-16 International Business Machines Corporation Spin-orbit torque (SOT) magnetoresistive random-access memory (MRAM) with low resistivity spin hall effect (SHE) write line
US11823723B2 (en) 2021-11-22 2023-11-21 International Business Machines Corporation Memory device with spin-harvesting structure

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8836061B2 (en) * 2012-06-06 2014-09-16 Avalanche Technology, Inc. Magnetic tunnel junction with non-metallic layer adjacent to free layer
KR101568373B1 (ko) 2014-05-14 2015-11-12 한국과학기술연구원 강자성체가 없는 스핀 트랜지스터 및 그 구현 방법
JP6200471B2 (ja) 2015-09-14 2017-09-20 株式会社東芝 磁気メモリ
US10586916B2 (en) * 2015-11-27 2020-03-10 Tdk Corporation Spin current magnetization reversal element, magnetoresistance effect element, and magnetic memory
EP3555920A4 (en) 2016-12-13 2020-05-06 INTEL Corporation URBAN MAGNETOELECTRIC SPIN TRAIN LOGIC

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111406326A (zh) * 2020-02-19 2020-07-10 长江存储科技有限责任公司 磁性存储结构和器件
US11201282B2 (en) 2020-02-19 2021-12-14 Yangtze Memory Technologies Co., Ltd. Magnetic memory structure and device
US11690298B2 (en) 2020-02-19 2023-06-27 Yangtze Memory Technologies Co., Ltd. Magnetic memory structure and device
CN111490156A (zh) * 2020-04-21 2020-08-04 浙江驰拓科技有限公司 自旋轨道力矩磁存储器件及其制备方法
WO2021212779A1 (zh) * 2020-04-21 2021-10-28 浙江驰拓科技有限公司 自旋轨道力矩磁存储器件及其制备方法
WO2022142673A1 (zh) * 2020-12-28 2022-07-07 浙江驰拓科技有限公司 一种磁性存储单元及其的制备方法、磁性存储器

Also Published As

Publication number Publication date
US11374164B2 (en) 2022-06-28
EP3591702A1 (en) 2020-01-08
US20200006637A1 (en) 2020-01-02
KR20200002602A (ko) 2020-01-08

Similar Documents

Publication Publication Date Title
US11374164B2 (en) Multi-layer spin orbit torque electrodes for perpendicular magnetic random access memory
US11393873B2 (en) Approaches for embedding spin hall MTJ devices into a logic processor and the resulting structures
US11367749B2 (en) Spin orbit torque (SOT) memory devices and their methods of fabrication
US10868233B2 (en) Approaches for strain engineering of perpendicular magnetic tunnel junctions (pMTJs) and the resulting structures
US11469268B2 (en) Damascene-based approaches for embedding spin hall MTJ devices into a logic processor and the resulting structures
US11476408B2 (en) Spin orbit torque (SOT) memory devices with enhanced magnetic anisotropy and methods of fabrication
US11640995B2 (en) Ferroelectric field effect transistors (FeFETs) having band-engineered interface layer
US20190304524A1 (en) Spin orbit torque (sot) memory devices with enhanced stability and their methods of fabrication
CN110660901A (zh) 在自旋轨道矩电极和自由层之间具有用于改进性能的插入层的自旋轨道矩器件
US11362263B2 (en) Spin orbit torque (SOT) memory devices and methods of fabrication
US11062752B2 (en) Spin orbit torque memory devices and methods of fabrication
US11386951B2 (en) Multi-level magnetic tunnel junction (MTJ) devices including mobile magnetic skyrmions or ferromagnetic domains
US20200144293A1 (en) Ferroelectric field effect transistors (fefets) having ambipolar channels
US20200006643A1 (en) Integration of top spin orbit electrode in magnetic random access memory devices using atomic later etching
US11276730B2 (en) Spin orbit torque memory devices and methods of fabrication
CN108292700B (zh) 磁性隧道结的热预算增强
US11417830B2 (en) Magnetically doped spin orbit torque electrode for perpendicular magnetic random access memory
US20200066967A1 (en) Damascene-based approaches for fabricating a pedestal for a magnetic tunnel junction (mtj) device and the resulting structures
CN110660900A (zh) 具有分层电极的磁性存储器器件和制造方法
US20200006635A1 (en) Magnetic memory devices and methods of fabrication
US10504962B2 (en) Unipolar current switching in perpendicular magnetic tunnel junction (pMTJ) devices through reduced bipolar coercivity
WO2018236356A1 (en) FERROELECTRIC FIELD EFFECT TRANSISTORS (FEFET) HAVING COMPOUND SEMICONDUCTOR CHANNELS
US11189790B2 (en) Spacer-based patterning for tight-pitch and low-variability random access memory (RAM) bit cells and the resulting structures
US11683939B2 (en) Spin orbit memory devices with dual electrodes, and methods of fabrication

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination