CN110383461B - 磁存储器、磁存储器记录方法以及磁存储器读取方法 - Google Patents

磁存储器、磁存储器记录方法以及磁存储器读取方法 Download PDF

Info

Publication number
CN110383461B
CN110383461B CN201880015594.XA CN201880015594A CN110383461B CN 110383461 B CN110383461 B CN 110383461B CN 201880015594 A CN201880015594 A CN 201880015594A CN 110383461 B CN110383461 B CN 110383461B
Authority
CN
China
Prior art keywords
tunnel junction
magnetic memory
electrically connected
elements
recording
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880015594.XA
Other languages
English (en)
Other versions
CN110383461A (zh
Inventor
大森广之
细见政功
肥后丰
内田裕行
长谷直基
佐藤阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN110383461A publication Critical patent/CN110383461A/zh
Application granted granted Critical
Publication of CN110383461B publication Critical patent/CN110383461B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

提供了一种磁存储器，该磁存储器可以在一个存储单元(10)中记录多值信息的同时抑制制造成本的增加，该存储器包括：第一和第二隧道结元件(100a、100b)，该第一和第二隧道结元件(100a、100b)分别具有叠层结构，该叠层结构包括具有固定磁化方向的参考层(202)、具有可逆磁化方向的记录层(206)、以及被夹在参考层与记录层之间的绝缘层(204)；第一选择晶体管(300)，该第一选择晶体管(300)电连接至第一和第二隧道结元件的第一端；第一配线(400a)，该第一配线(400a)电连接至第一隧道结元件的第二端；以及第二配线(400b)，该第二配线(400b)电连接至第二隧道结元件的第二端。

Description

磁存储器、磁存储器记录方法以及磁存储器读取方法
技术领域
本公开涉及磁存储器、磁存储器的记录方法以及磁存储器的读取方法。
背景技术
随着从大容量服务器到移动终端的各种信息设备的巨大发展，在构成信息设备的元件(诸如，存储器和逻辑元件)中追求更高的性能，诸如，更高的集成度、更高的速度、更低的功耗等。尤其，非易失性半导体存储器的发展是引人注目的，并且例如，用作大容量文件存储器的闪存存储器已经以驱逐硬盘驱动器的速度得到广泛使用。同时，随着代码存储的使用和对工作存储器的进一步应用，为了代替当前通常使用的NOR闪存存储器、动态随机存取存储器(DRAM)等，已经开发了各种类型的半导体存储器，诸如，铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)和相变随机存取存储器(PCRAM)。注意，这些存储器中的一些已经投入实际使用。
作为上述存储器中的一个的MRAM通过逆转MRAM中包括的存储元件的磁体的磁化方向，通过使用存储元件的电阻变化来记录信息。因此，能够通过确定由磁化方向的逆转确定的存储元件的电阻状态(更详细地为存储元件的电阻的大小)来读取记录的信息。这种MRAM可以高速运行，可以几乎无限地重写(1015次或更多)，并且具有高可靠性，因此，MRAM已经用于诸如工业自动化和飞机等领域。此外，由于其高速运行和高可靠性，所以MRAM有望在未来扩展到代码存储和工作存储器中。
此外，关于MRAM，对通过使用自旋扭矩磁化逆转来逆转磁体的磁化方向的MRAM寄予了更高的期望，因为可以实现低功耗和高容量，同时具有诸如高速运行等上述优点。注意，使用自旋扭矩磁化逆转的这种MRAM被称为自旋转移扭矩-磁随机存取存储器(STT-MRAM)(自旋注入型MRAM)(例如，见非专利文献1和2)。
此外，作为进一步增加MRAM的记录密度的方法，调研了在每个存储单元中记录多值信息。例如，下面的专利文献1公开了一种磁存储器，其中，在一个存储单元中提供两个隧道结元件(也称为磁隧道结(MTJ)元件)，并且在一个存储单元中记录多值信息。更详细地，在专利文献1中，一个存储单元包括彼此并联连接的两个MTJ元件和与其连接的一个选择晶体管。在这种配置中，为了在存储单元中的其中一个MTJ元件中选择性地记录信息或者为了区分和读取记录在每个MTJ元件中的信息，两个MTJ元件的磁特性(反向电流、元件电阻值等)彼此不同。更具体地，在专利文献1中，两个MTJ元件具有彼此不同的叠层结构。
引文列表
专利文献
专利文献1：日本专利申请特开第2008-277542号
非专利文献
非专利文献1：《物理评论B》，54，9353(1996)
非专利文献2：《磁性与磁性材料杂志》，159，L1(1996)
发明内容
本发明要解决的问题
在专利文献1中，如上所述，为了使包括在一个存储单元中的两个MTJ元件的磁特性彼此不同，形成具有彼此不同的叠层结构的两个MTJ元件。然而，利用专利文献1中公开的技术，不同的叠层结构单独地进行生产，导致制造磁存储器的工艺数量增加，并且因此难以抑制磁存储器的制造成本的增加。
因此，本公开提出了一种新颖的改进型磁存储器、磁存储器的记录方法以及磁存储器的读取方法，其能够在一个存储单元中记录多值信息的同时抑制制造成本的增加。
问题的解决方案
本公开提供一种磁存储器，该磁存储器包括：第一和第二隧道结元件，该第一和第二隧道结元件分别具有叠层结构，该叠层结构包括具有固定磁化方向的参考层、具有可逆磁化方向的记录层、以及被夹在参考层与记录层之间的绝缘层；第一选择晶体管，该第一选择晶体管电连接至第一和第二隧道结元件的第一端；第一配线，该第一配线电连接至第一隧道结元件的第二端；以及第二配线，该第二配线电连接至第二隧道结元件的第二端。
此外，本公开提供一种磁存储器，该磁存储器包括以矩阵排列的多个存储单元，其中，各个存储单元包括：多个隧道结元件，该多个隧道结元件分别具有叠层结构，该叠层结构包括具有固定磁化方向的参考层、具有可逆磁化方向的记录层、以及被夹在参考层与记录层之间的绝缘层；选择晶体管，该选择晶体管电连接至多个隧道结元件的第一端；以及多条配线，该多条配线电连接至各个隧道结元件的第二端。
此外，本公开提供一种磁存储器的记录方法，磁存储器包括：第一和第二隧道结元件，该第一和第二隧道结元件分别具有叠层结构，该叠层结构包括具有固定磁化方向的参考层、具有可逆磁化方向的记录层、以及被夹在参考层与记录层之间的绝缘层；选择晶体管，该选择晶体管电连接至第一和第二隧道结元件的第一端；第一配线，该第一配线电连接至第一隧道结元件的第二端；以及第二配线，该第二配线电连接至第二隧道结元件的第二端，该记录方法包括：使选择晶体管进入导通状态；以及在第一配线与第二配线之间提供电位差。
此外，本公开提供一种磁存储器的记录方法，磁存储器包括以矩阵排列的多个存储单元，各个存储单元包括：多个隧道结元件，该多个隧道结元件分别具有叠层结构，该叠层结构包括具有固定磁化方向的参考层、具有可逆磁化方向的记录层、以及被夹在参考层与记录层之间的绝缘层；选择晶体管，该选择晶体管电连接至多个隧道结元件的第一端；以及多条配线，该多条配线电连接至隧道结元件的第二端，该记录方法包括，在存储单元中：使选择晶体管进入导通状态；以及在多条配线之间提供电位差。
此外，本公开提供一种磁存储器的读取方法，磁存储器包括：第一和第二隧道结元件，该第一和第二隧道结元件分别具有叠层结构，该叠层结构包括具有固定磁化方向的参考层、具有可逆磁化方向的记录层、以及被夹在参考层与记录层之间的绝缘层；选择晶体管，该选择晶体管电连接至第一和第二隧道结元件的第一端；第一配线，该第一配线电连接至第一隧道结元件的第二端；第二配线，该第二配线电连接至第二隧道结元件的第二端；以及第三配线，该第三配线电连接至选择晶体管的与第一和第二隧道结元件相对的侧，该读取方法包括：使选择晶体管进入导通状态；向第一配线和第二配线施加电压以便使得第三配线具有第一极性；然后向第一配线或第二配线施加电压以便使得第三配线具有与第一极性相反的第二极性。
发明效果
如上所述，本公开使得能够在一个存储单元中记录多值信息的同时抑制制造成本的增加。
注意，上述效果不一定是限制性的，并且除了上述效果之外或者代替上述效果，可以产生在本说明书中描述的任何效果或者可以从本说明书确定的其它效果。
附图说明
图1是示意性地示出了根据本公开的一个实施例的MTJ元件100的叠层结构的一个示例的说明图。
图2是示意性地示出了根据本公开的第一实施例的存储单元10的电路图。
图3是描述根据本公开的第一实施例的存储单元10的记录方法的说明图。
图4是示意性地示出了根据本公开的第一实施例的存储单元10的外围电路的一个示例的电路图。
图5是描述根据本公开的第一实施例的存储单元10的读取方法的说明图。
图6是示意性地示出了根据本公开的第二实施例的磁存储器1的电路图。
图7是用于描述根据本公开的第二实施例的磁存储器1的记录方法的一个示例的说明图。
图8是根据本公开的第二实施例的磁存储器1的具体配置的一个示例的透视图。
图9是图8的磁存储器1的电路图。
图10是根据本公开的第二实施例的磁存储器1的具体配置的另一示例的透视图。
具体实施方式
下文将参照附图对本公开的优选实施例进行详细描述。注意，在本说明书和附图中，具有基本上相同的功能配置的部件用相同的附图标记来表示，并且将省略其冗余描述。
此外，在本说明书和附图中，具有基本上相同或相似功能配置的多个部件在相同的附图标记之后用不同的数字来表示，以便在某些情况下进行区分。然而，在不必特别区分具有基本上相同或相似功能配置的多个部件中的每一个的情况下，部件仅用相同的附图标记来表示。此外，不同实施例的相似部件在相同的附图标记之后用字母表的不同字母来表示，以便在某些情况下进行区分。然而，在不必特别区分各个相似部件的情况下，部件仅用相同的附图标记来表示。
然后，在如下描述中参考的附图是用于描述本公开的一个实施例并且用于促进对其的理解的附图，并且为了便于理解，附图中示出的形状、尺寸、比率等可以与实际不同。此外，考虑到如下描述和已知技术，可以适当地改变附图中示出的磁存储器等的设计。此外，在如下描述中，磁存储器等的叠层结构的垂直方向与其上设有存储设备的基板上的表面处于向上方向的情况下的相对方向相对应，并且这根据实际重力加速度可以与垂直方向不同。
此外，在如下描述中，当描述磁化方向(磁矩)和磁各向异性时，出于方便起见，使用诸如“垂直方向”(垂直于薄膜表面的方向)和“面内方向”(与薄膜表面平行的方向)等术语。然而，这些术语不一定表示严格的磁化方向。例如，诸如“磁化方向是垂直的”或“具有垂直的磁各向异性”等措辞表示垂直方向上的磁化优于面内方向上的磁化。相似地，诸如“磁化方向在面内方向上”或“具有面内磁各向异性”等措辞表示面内方向上的磁化优于垂直方向上的磁化。
在如下描述中，“基本上相同”不仅表示数学上或几何上相同的情况，而且表示在根据本公开的一个实施例的磁存储器的操作和制造过程中存在可允许差异的情况。
此外，在电路配置的如下描述中，“连接”表示电连接多个元件，除非另有说明。此外，在如下描述中，“连接”不仅包括直接地和电连接多个元件的情况，而且包括经由其它元件间接地和电连接多个元件的情况。
注意，描述将按照如下顺序进行。
1、根据本公开的技术背景
1.1、STT-MRAM的概述
1.2、MTJ元件的基本结构
1.3、关于记录和读取方法
1.4、关于储存多值信息的存储单元
2、第一实施例
2.1、根据第一实施例的存储单元10的配置
2.2、根据第一实施例的记录方法
2.3、根据第一实施例的读取方法
3、第二实施例
3.1、根据第二实施例的磁存储器1的配置
3.2、根据第二实施例的记录方法
3.3、根据第二实施例的磁存储器1的具体示例性配置
4、总结
5、补充
《1、根据本公开的技术背景》
<1.1、STT-MRAM的概述>
下文描述的本公开的实施例涉及STT-MRAM。因此，在具体地描述本公开的一个实施例之前，将描述STT-MRAM的概述，作为根据本公开的技术背景。
如上所述，STT-MRAM通过使用自旋扭矩磁化逆转来逆转磁体的磁化来执行记录。STT-MRAM可以以高速运行，重写次数几乎是无限的，可以降低功耗，并且可以增加容量。因此，寄予厚望。
作为STT-MRAM(磁存储器)的存储元件，使用MTJ元件。MTJ元件主要包括参考层和记录层——参考层和记录层分别包括磁体，以及设在参考层与记录层之间的绝缘层。然后，当已经穿过具有在预定方向上固定的磁矩的磁体(参考层)的自旋极化电子进入另一磁体(记录层)时，MTJ元件通过使用磁矩逆转的发生来执行记录，磁矩逆转的发生是由自旋极化电子给另一磁体的磁矩给予扭矩引起的。此外，在MTJ元件中，与在反平行状态下(在该反平行状态下，参考层和记录层的磁矩的方向是相反方向)相比，在平行状态下(在该平行状态下，参考层和记录层的磁矩的方向是相同方向)，绝缘层中的电阻较低并且MTJ元件中的电阻较低。因此，在MTJ元件中，通过使用由磁矩的状态(磁化状态)引起的电阻状态的差异来记录1/0的信息。
<1.2、MTJ元件的基本结构>
接下来，参照图1，将描述STT-MRAM(磁存储器)的MTJ元件100的基本结构。注意，根据下文描述的本公开的实施例的MTJ元件100也具有类似于参照图1描述的MTJ元件100的基本结构的结构。此外，图1是示意性地示出根据本公开的一个实施例的MTJ元件100的叠层结构的一个示例的说明图。
MTJ元件100是用于储存信息(1/0)的存储元件。在MTJ元件100的上方和下方提供彼此正交的地址线(例如，字线和位线)，并且MTJ元件100在这些配线的交叉点附近连接至字线和位线。注意，图1中省略了这些配线的图示。
如图1所示，MTJ元件100具有结构，在该结构中，磁矩(磁化方向)固定在预定方向上的参考层202、绝缘层204、能够逆转磁矩的方向的记录层206、以及帽盖层208相继地层叠在底层200上。此外，尽管未在图1中示出，但是MTJ元件100被夹在上电极与下电极之间。此外，MTJ元件100的一个端子经由选择晶体管(未示出)电连接至地址线(未示出)，并且MTJ元件100的另一端子电连接至另一地址线(未示出)。利用这种配置，在由选择晶体管选择的MTJ元件100中，经由地址线在MTJ元件100的下电极与上电极之间施加电压，并且将信息写入MTJ元件100的记录层206并且从记录层206读取该信息。
参考层202包括含有铁磁材料的磁体，并且磁矩的方向通过高矫顽力等来固定。记录层206包括含有铁磁材料的磁体，并且磁矩的方向取决于待记录的信息而改变。例如，铁磁材料的示例包括：非晶垂直磁化材料(诸如，TbFeCo和GdFeCo)或者具有磁晶各向异性的磁性材料(诸如，CoPt和FePt)。此外，铁磁材料的示例还包括：选自Fe、Co和Ni中的至少一种以及选自B和C中的至少一种的合金磁性材料。
绝缘层204包括各种绝缘体等，并且设在参考层202与记录层206之间。例如，绝缘层204可以使用各种绝缘体、电介质和半导体来形成，例如，氧化镁、氧化铝、氮化铝、SiO2、Bi2O3、MgF2、CaF、SrTiO2、AlLaO3、Al-N-O等。
此外，底层200和帽盖层208用作电极、晶体取向的控制膜、保护膜等。更详细地，底层200包括各种金属材料或合金材料，并且与设在底层200下方的电极(未示出)实现良好的导电。此外，帽盖层208包括例如非磁体(诸如，Ru)，防止MTJ元件100中包括的参考层202和记录层206的氧化，并且与设在帽盖层208上方的电极(未示出)实现良好的导电。
注意，作为MTJ100的叠层结构，图1示出了使绝缘层204和参考层202相对于记录层206向下层叠的结构，但是MTJ元件100不限于这种结构。例如，MTJ元件100可以不包括底层200和帽盖层208，并且可以进一步包括其它层，或者可以切换参考层202和记录层206的位置。换言之，MTJ元件100至少需要包括参考层202、记录层206以及被保持在参考层202与记录层206之间的绝缘层204。
<1.3、记录方法和读取方法>
(记录方法)
随后，将描述MTJ元件100中的信息的记录方法和读取方法。首先，将描述MTJ元件100中的信息的记录方法。在MTJ元件100中，通过使用如上所述的自旋扭矩磁化逆转将信息写入记录层206。
在此，将描述自旋扭矩磁化逆转的细节。已知电子具有两种自旋角动量。因此，自旋角动量临时被定义为两种自旋角动量：向上自旋角动量和向下自旋角动量。在非磁体内，向上自旋角动量和向下自旋角动量具有相同的数量，并且在铁磁体内，这两个种类的数量存在差异。
此外，在此，MTJ元件100处于反平行状态下，在反平行状态下，参考层202和记录层206的磁矩的方向彼此不同，并且在该状态下，考虑了电子从参考层202进入记录层206的情况。
在电子穿过参考层202的情况下，发生自旋极化，换言之，向上自旋角动量和向下自旋角动量的数量出现差异。此外，在绝缘层204足够薄的情况下，在该自旋极化在正常的非磁体中松弛并变为非极化(向上电子和向下电子的数量相同)之前，电子可以进入记录层206。
在记录层206中，自旋极化的方向与已进入的电子的方向相反。因此，为了降低整个系统的能量，已进入的部分电子逆转，即是说，自旋角动量的方向改变。这时，由于在整个系统中保持自旋角动量，所以给予了记录层206的磁矩相当于由逆转电子引起的自旋角动量的变化之和的反应。
在电流(换言之，每单位时间通过的电子的数量)较小的情况下，改变方向的电子的总数量也较小，并且因此在记录层206的磁矩中发生的自旋角动量变化也较小。同时，如果电流(换言之，每单位时间通过的电子的数量)增加，则可以在单位时间内对记录层206的磁矩给予所需的自旋角动量变化。自旋角动量随着时间的变化是扭矩，并且如果该扭矩超过预定阈值，则记录层206的磁矩开始逆转并且在180度逆转状态下变得稳定。注意，记录层206的磁矩在180度逆转状态下变得稳定，这时因为构成记录层206的磁体具有易磁化轴并且是单轴各向异性的。通过如上所述的机制，MTJ元件100从反平行状态变为平行状态，在平行状态下，参考层202和记录层206的磁矩的方向相同。
此外，在平行状态下，在电流在电子从记录层206进入参考层202的方向上反向地穿过的情况下，当进入记录层206时，由参考层202反射和逆转的电子在到达参考层202时向记录层206施加扭矩。因此，记录层206的磁矩由给定扭矩逆转，并且MTJ元件100从平行状态变为反平行状态。
如上所述，通过在从参考层202至记录层206的方向上或者反之亦然使等于或大于与每个极性相对应的预定阈值的电流穿过，将1/0的信息记录在MTJ元件100中。
(读取方法)
接下来，将描述MTJ元件100中的信息的读取方法。在MTJ元件100中，通过使用磁阻效应从记录层206读取信息。更详细地，在MTJ元件100中，绝缘层204中的电阻较低并且MTJ元件100整体的电阻在平行状态下比在反平行状态下低。因此，通过使电流在夹着MTJ元件100的下电极(未示出)和上电极(未示出)之间穿过并且确定由MTJ元件100指示的电阻的大小，可以读取记录层206中储存的信息。
<1.4、关于储存多值信息的存储单元>
同时，本发明人已经调研了在每个存储单元中记录多值信息，作为进一步增加MRAM(磁存储器)的记录密度的方法。更详细地，MRAM等的MTJ元件100的下限是基于用于限定诸如位线或字线以及连接这些配线的接触部的形状、尺寸等的设计规则来确定的。因此，通过使MTJ元件100小型化来增加MRAM的记录密度是有限的。因此，为了增加记录密度，像上述专利文献1中公开的配置一样，本发明人已经调研了MRAM，在该MRAM中，在一个存储单元中提供彼此并联连接的两个MTJ元件100，以使得能够在一个存储单元中记录多值信息。
具体地，本发明人首先调研的存储单元的配置包括彼此并联连接的两个MTJ元件100和一个选择晶体管。这两个MTJ元件100中的每一个的一端连接至一个共同选择晶体管，并且此外，两个MTJ元件100中的每一个的另一端连接至一条共同地址线(字线或位线)。
在这种存储单元中，为了选择性地将信息记录在存储单元的MTJ元件100中的任一个中，或者为了区分和读取记录在各个MTJ元件100中的信息，需要使两个MTJ元件100的磁特性彼此不同。因此，为了使包括在一个存储单元中的两个MTJ元件100的磁特性彼此不同，在上述专利文献1中，两个MTJ元件100单独地进行生产以形成具有彼此不同的叠层结构的MTJ元件。然而，如果采用上述存储单元，则不同的叠层结构单独地进行生产，导致制造磁存储器的工艺数量增加，并且因此难以抑制制造成本的增加。
此外，在上述存储单元中，由于两个MTJ元件100具有彼此不同的磁特性，为了在MTJ元件100中选择性地执行记录，在两个步骤中同时将不同的记录电压(高电压和低电压)施加至两个MTJ元件100。然而，本发明人的调研表明，在两个步骤中向两个MTJ元件100施加电压会导致在磁存储器中记录时的功耗增加。此外，在上述存储单元中，由于记录电压被同时施加至两个MTJ元件100，所以信息也被记录在非预期的MTJ元件100中，并且很可能发生记录错误。
此外，上述存储单元包括两个MTJ元件100，并且每个MTJ元件100具有两种类型的电阻状态。因此，当从存储单元读取信息时，需要确定四种类型的电阻状态。四种类型的电阻状态中的电阻值的差异小于在一个存储单元中具有一个MTJ元件100的单比特MRAM中的两种类型的电阻状态之间的电阻值的差异，从而导致读取余量的减小。此外，由于可以通过制造变化来减小读取余量，所以取决于条件，难以确定四种类型的电阻状态，并且可能发生读取错误。换言之，可以说如上所述的存储单元易受制造变化的影响。
基于这种情况，本发明人对磁存储器、磁存储器的记录方法以及磁存储器的读取方法进行了深入调研，该磁存储器及其记录方法和读取方法可以避免记录错误和读取错误的发生，并且抑制功耗和制造成本的增加，同时在一个存储单元中记录多值信息。然后，本发明人已基于本发明人的原始调研创建了下文将描述的本公开的一个实施例。下文描述了由本发明人创建的本公开的一个实施例的细节。
<<2、第一实施例>>
<2.1、根据第一实施例的存储单元10的配置>
首先，参照图2，将描述根据本公开的第一实施例的存储单元10的配置。图2是示意性地示出根据本实施例的存储单元10的电路图。
如图2所示，根据本实施例的存储单元10包括两个MTJ元件(第一和第二隧道结元件)100a和100b以及一个选择晶体管300，选择晶体管300电连接至两个MTJ元件100a和100b中的每一个的一端。换言之，选择晶体管300共同地提供给两个MTJ元件100a和100b。此外，两个MTJ元件100a和100b的另一端分别连接至彼此不同的字线(第一配线)400a和字线(第二配线)400b。MTJ元件100a和100b是具有如上所述的图1所示的叠层结构的MTJ元件。此外，选择晶体管300是金属氧化物半导体(MOS)晶体管，并且更详细地，可以是n型MOS晶体管或p型MOS晶体管。此外，各个MTJ元件100a和100b的一端电连接至选择晶体管300的漏极(或源极)。此外，选择晶体管300的栅极连接至控制线500，并且选择晶体管300的未连接至MTJ元件100a和100b的源极(或漏极)连接至位线(第三配线)600。
注意，MTJ元件100a和100b具有基本上彼此相同的磁特性(反向电流、元件电阻值等)。更详细地，高电阻状态下的元件电阻值基本上相同，并且低电阻状态下的元件电阻值在MTJ元件100a和100b之间基本上相同。此外，使记录层206的磁矩逆转的逆转电流的阈值在MTJ元件100a和100b之间基本上彼此相同。
因此，例如，MTJ元件100a和100b具有基本上彼此相同的形状，并且MTJ元件100a和100b的每个层可以具有MTJ元件100a和100b共有的材料以及基本上彼此相同的薄膜厚度。利用这种配置，在本实施例中，由于不必单独地生产MTJ元件100a和100b，所以可以避免制造过程中的工艺数量的增加，并且因此，可以避免制造成本的增加。
注意，两个MTJ元件100a和100b设在图2中的一个存储单元10中，但是本实施例不限于这种情况。例如，一个存储单元10可以包括彼此并联连接的三个或更多个MTJ元件100。在这种情况下，至少要求三个或更多个MTJ元件100连接至一个共同选择晶体管300并且连接至彼此不同的字线400。
此外，已经假设MTJ元件100a和100b具有基本上彼此相同的磁特性来进行了上述描述。然而，本实施例不限于这种情况，并且MTJ元件100a和100b可以具有彼此不同的磁特性。在这种情况下，难以避免制造成本的增加，但是能够应用下文描述的记录方法和读取方法。
<2.2、根据第一实施例的记录方法>
接下来，将参照图3描述根据第一实施例的存储单元10中的记录方法。图3是描述根据本实施例的存储单元10的记录方法的说明图，并且更详细地，图3示出了存储单元10中的四种记录模式。注意，在如下描述中，字线400a中的电位被表示为V1，字线400b中的电位被表示为V2，并且节点700处的电位被表示为V3，选择晶体管300和MTJ元件100a和100b在节点700处电连接。
首先，将描述图3的最左侧示出的V1>V2＝V3的记录模式。在这种情况下，如果选择晶体管300被设定在导通状态下，则字线400a的电位V1与节点700处的电位V3之间的电位差会导致电流通过MTJ元件100a从上向下流动，并且根据电流流动方向的信息被记录在MTJ元件100a中。同时，由于字线400b的电位V2与节点700处的电位V3之间没有电位差，所以没有电流流过MTJ元件100b，并且没有信息被记录在MTJ元件100b中。
此外，将描述从图3的左侧起第二个示出的V1<V2＝V3的记录模式。在这种情况下，字线400a的电位V1与节点700处的电位V3之间的电位差会导致电流在与上述方向相反的方向上流动，换言之，通过MTJ元件100a从下向上流动。因此，根据电流流动的方向将具有与上述极性相反的极性的信息记录在MTJ元件100a中。在这种情况下也是，由于字线400b的电位V2与节点700处的电位V3之间没有电位差，所以没有电流流过MTJ元件100b，并且没有信息被记录在MTJ元件100b中。
此外，如图3中最右侧和右起第二个所示，电位被设定为与上述模式相反，换言之，电位被设定为使得V2>V1＝V3或V2<V1＝V3。因此，具有根据电流流动方向的极性的信息被记录在MTJ元件100b中。
如上所述，在本实施例中，通过将选择晶体管300设定在导通状态下并且给出字线400a与字线400b之间的电位差，将信息选择性地记录到存储单元10的MTJ元件100a和100b中的任一个中。
换言之，在本实施例中，存储单元10的两个MTJ元件100a和100b分别连接至彼此不同的字线400a和400b。因此，通过控制施加至字线400a和400b的电位，容易选择性地将记录电压施加至MTJ元件100a和100b中的任一个。因此，本实施例使得能够避免同时将记录电压施加至存储单元10中包括的两个MTJ元件100a和100b，并且也避免在非预期的MTJ元件100中记录信息的记录错误的发生。换言之，即使存储单元10的两个MTJ元件100a和100b具有基本上彼此相同的磁特性，也可以选择性地将信息记录在MTJ元件100中的一个中。
此外，在本实施例中，由于两个MTJ元件100具有基本上彼此相同的磁特性，所以为了选择性地在其中一个MTJ元件100中记录信息，至少需要选择性地向其中一个MTJ元件100施加基本上相同的记录电压。因此，能够避免在两个步骤中同时向两个MTJ元件100施加记录电压，并且本实施例使得能够在磁存储器中记录信息时避免功耗的增加。
注意，节点700处的电位V3优选地具有基本上与字线400a的电位V1或字线400b的电位V2相同的电位。因此，考虑到选择晶体管300的接通电阻，优选的是按照如下设定连接至选择晶体管300的源极的位线600的电位。在要将电流从MTJ元件100侧传递至选择晶体管300的情况下，位线600的电位优选地被设定为低于节点700处的电位V3的电位。此外，相似地，在要将电流从选择晶体管300传递至MTJ元件100侧的情况下，位线600的电位优选地被设定为高于节点700处的电位V3的电位。
注意，已经假设MTJ元件100a和100b具有基本上彼此相同的磁特性来进行了上述描述。然而，本实施例不限于这种情况，并且MTJ元件100a和100b可以具有彼此不同的磁特性。例如，尽管两个MTJ元件100a和100b具有略微不同的磁特性，但是在一些情况下，由于制造变化，所以不能保证磁特性的期望差异程度。即使在这种情况下，本实施例的记录方法也使得能够选择性地将信息记录到存储单元10的MTJ元件100a和100b中的一个中。
<2.3、根据第一实施例的读取方法>
接下来，将参照图4和图5描述根据第一实施例的存储单元10中的读取方法。图4是示意性地示出了根据本发明的存储单元10的外围电路的一个示例的电路图，并且图5是描述根据本实施例的存储单元10的读取方法的说明图。注意，在如下描述中，MTJ元件100a的元件电阻值是Ra，并且MTJ元件100b的元件电阻值是Rb。
同时，根据本实施例的存储单元10包括两个MTJ元件100a和100b，并且MTJ元件100a和100b中的每一个具有两种类型的电阻状态。因此，当从存储单元读取信息时，需要确定四种类型的电阻状态。更详细地，存储单元10中的电阻状态具有以下四种类型的电阻状态。这四种类型包括：MTJ元件100a和100b均处于高电阻状态(下文称为HH状态)的情况；MTJ元件100a和100b均处于低电阻状态(下文称为LL状态)的情况；MTJ元件100a处于高电阻状态并且MTJ元件100b处于低电阻状态的情况(下文称为HL状态)；以及与HL状态相反的情况(下文称为LH状态)。
这四种电阻状态中的电阻值的差异小于在一个存储单元中具有一个MTJ元件的单比特磁存储器中的两种类型的电阻状态之间的电阻值的差异，从而导致读取余量的减小。因此，在读取余量由于制造变化而进一步减小的情况下，难以确定四种类型的电阻状态，并且可能发生读取错误。
因此，根据本实施例的读取方法通过使用两个MTJ元件100a和100b分别连接至彼此不同的字线400a和400b的事实，在两个步骤中施加电压以从MTJ元件100a和100b读取信息。这样，在本实施例中，即使通过制造变化等减小了读取余量，也可以确定四种类型的电阻状态，并且可以避免读取错误的发生。
作为根据本实施例的读取方法的一个示例，下文描述了使用连接至如图4所示的位线600的电流-电压转换放大器800的读取方法。
首先，在如图4所示的电路中读取信息的情况下，使记录有要读取的信息的存储单元10的选择晶体管300进入导通状态。此外，将位线600的电位设定为0V。
然后，作为第一步，将字线400a的电位V1和字线400b的电位V2均设定为预定读取电位VRead。在进行上述设定的情况下，流过位线600的电流I1可以由下面的等式1表示。
[等式1]
I1＝VRead(1/Ra+1/Rb)...(等式1)
接下来，作为第二步，将字线400a的电位V1设定为预定读取电位VRead，并且将字线400b的电位V2设定为具有与预定读取电位VRead相同的绝对值并且具有与预定读取电位VRead的极性相反的极性，换言之，电位V2被设定为-VRead。在进行上述设定的情况下，流过位线600的电流I2可以由下面的等式2表示。
[等式2]
I2＝VRead(1/Ra-1/Rb)...(等式2)
此外，根据等式1和2，MTJ元件100a和100b的元件电阻Ra和Rb可以由下面的等式3表示。
[等式3]
Ra＝2VRead/(I1+I2)
Rb＝2VRead/(I1-I2)...(等式3)
因此，通过使用由电流-电压转换放大器800在两个步骤中检测的两个电流值I1和I2来执行算术处理，可以计算出MTJ元件100a和100b的元件电阻Ra和Rb。此外，可以根据MTJ元件100a和100b的计算出的元件电阻Ra和Rb来确定记录在MTJ元件100a和100b中的信息。
换言之，在本实施例中，使选择晶体管300进入导通状态，将电压施加至字线400a和400b以便相对于位线600具有第一极性，然后，将电压施加至字线400a和400b中的一个，以便相对于位线600具有与第一极性相反的第二极性。这样，根据本实施例的读取方法通过使用两个MTJ元件100a和100b分别连接至彼此不同的字线400a和400b的事实，在两个步骤中施加电压以便能够从MTJ元件100a和100b读取信息。
如上所述，可以执行算术处理以确定相应MTJ元件100a和100b的元件电阻Ra和Rb，但是在读取MTJ元件100a和100b的信息时，至少需要可以确定MTJ元件100a和100b中的每一个的电阻状态。因此，如图5所示，下面描述了通过确定一个存储单元的四种类型的电阻状态来读取MTJ元件100a和100b的信息的方法。
首先，根据本实施例的读取方法执行三值确定，如图5的上部所示，作为第一步。更详细地，作为第一步，使选择晶体管300进入导通状态，将位线600的电位设定为0V，并且将字线400a的电位V1和字线400b的电位V2均设定为预定读取电位VRead。在进行上述设定的情况下，通过检测流过位线600的电流I1，能够确定存储单元10的电阻状态是否是以下三种类型中的任一种：“HH状态”、“LL状态”、以及“HL状态和LH状态”(三值确定)。注意，在本实施例中，由于MTJ元件100a和100b具有基本上相同的磁特性，所以在存储单元10的电阻状态是HL状态或LH状态的情况下，不能够在该步骤中确定HL状态和LH状态中的哪一个状态是存储单元10的电阻状态。
因此，在第一步中确定存储单元10的电阻状态是HL状态或LH状态的情况下，换言之，在未确定电阻状态的情况下，执行第二步。更详细地，作为第二步，将字线400a的电位V1设定为预定读取电位VRead，并且将字线400b的电位V2设定为-VRead。如上所述，由于在该步骤中向MTJ元件100a和100b施加不同的电压，所以能够确定HL状态和LH状态，如图5的下部所示(二值确定)。
如上所述，由于可以根据需要执行第二步，所以可以缩短读取信息所需的时间。注意，上述读取方法可以通过重复这两个步骤两次或更多次来更多地避免读取错误。此外，在本实施例中，外围电路等不限于图4所示的电路，并且也可以使用其它外围电路。
如上所述，根据本实施例的读取方法通过使用两个MTJ元件100a和100b分别连接至彼此不同的字线400a和400b的事实，在两个步骤中施加电压以从MTJ元件100a和100b读取信息。因此，即使存储单元10的两个MTJ元件100a和100b具有基本上彼此相同的磁特性，也可以从各个MTJ元件100读取信息。
注意，已经假设MTJ元件100a和100b具有基本上彼此相同的磁特性来进行了上述描述。然而，本实施例不限于这种情况，并且MTJ元件100a和100b可以具有彼此不同的磁特性。例如，尽管两个MTJ元件100a和100b具有略微不同的磁特性，但是在一些情况下，由于制造变化，所以不能保证磁特性的期望差异程度。即使在这种情况下，本实施例的读取方法也使得能够从存储单元10的MTJ元件100a和100b中的每一个读取信息。
如上所述，本实施例可以提供磁存储器1、磁存储器1的记录方法、以及磁存储器1的读取方法，该磁存储器1及其记录方法和读取方法可以避免记录错误和读取错误的发生，并且抑制功耗和制造成本的增加，同时在一个存储单元10中记录多值信息。
<<3、第二实施例>>
实际磁存储器1包括根据上述第一实施例的多个存储单元10。因此，下文将描述磁存储器1的配置和这种磁存储器1的记录方法。
<3.1、根据第二实施例的磁存储器1的配置>
首先，将参照图6描述根据本实施例的磁存储器1的配置。图6是示意性地示出了根据本实施例的磁存储器1的电路图。
如图6所示，磁存储器1包括多个存储单元10a至10c，并且包括在相同存储单元10中的MTJ元件100的第一端连接至彼此不同的字线400，如在第一实施例中那样。此外，连接至包括在存储单元10中的其中一个MTJ元件100的字线400连接至包括在与存储单元10相邻的另一存储单元10中的其中一个MTJ元件100。换言之，在彼此相邻的两个存储单元10之间，包括在相应存储单元10中的一个MTJ元件100彼此共享一条字线400。
具体地，磁存储器1包括存储单元10a，存储单元10a包括MTJ元件100a和100b和选择晶体管300a，并且MTJ元件100a和100b分别连接至彼此不同的字线400a和400b。此外，磁存储器1包括与存储单元10a相邻的存储单元10b，并且存储单元10b包括MTJ元件100c和100d和选择晶体管(第二选择晶体管)300b。此外，MTJ元件(第三隧道结元件)100c连接至字线400b。
注意，在本实施例中，在彼此相邻的两个存储单元10之间，包括在相应存储单元10中的一个MTJ元件100彼此共享一条字线400，因而减少了字线400的数量并且降低了制造成本。然而，本实施例不限于共享字线400的配置，并且MTJ元件100至少需要连接至相同存储单元10中的不同字线400。
<3.2、根据第二实施例的记录方法>
接下来，将参照图6描述根据本实施例的磁存储器1的记录方法。在本实施例中，也如在第一实施例中一样，通过控制字线400之间的电位差，能够选择一个存储单元10中包括的两个MTJ元件100中的哪一个来执行记录。
在此，将描述在图6的MTJ元件100c和MTJ元件100d中记录信息的情况。
首先，字线400b被设定为高电位，并且字线400c被设定为低电位。在选择晶体管300b处于非导通状态的情况下，具有相同值的电流流过MTJ元件100c和MTJ元件100d两者。
因此，在向控制线500b施加电压以使选择晶体管300b进入导通状态的情况下，字线400b和400c与位线600之间的电位差会引起流过MTJ元件100c和MTJ元件100d的电流的差异。更详细地，如果位线600的电位是低电位，则流过MTJ元件100c的电流增加，并且流过MTJ元件100d的电流减小。另一方面，如果位线600的电位是高电位，则流过MTJ元件100c的电流减小，并且流过MTJ元件100d的电流增加。因此，通过设定每个电位，以便使得通过增加的电流可以在MTJ元件100中执行记录并且使得通过减小的电流不能在MTJ元件100中执行记录，可以选择性地将信息记录在MTJ元件100c或MTJ元件100d中的任一个中。此外，同样在字线400b被设定为低电位并且字线400c被设定为高电位的情况下，可以通过执行与上述设定相反的设定来选择性地将信息记录在MTJ元件100c或MTJ元件100d中的任一个中。换言之，在本实施例中，可以通过在流过一个存储单元10的两个MTJ元件100的电流值之间提供差异来选择性地将信息记录在其中一个MTJ元件100中。
注意，除了上文示出的那些字线之外的字线400没有连接(浮动)，使得没有电流流动，并且相似地，除了上文示出的那些控制线之外的控制线500也被设定为使每个选择晶体管300处于非导通状态下的电压。
换言之，在本实施例中，通过使存储单元10的选择晶体管300进入导通状态并且在连接至存储单元10的相应MTJ元件100的两条字线400之间提供电流值的电位差或差值，可以在其中一个MTJ元件100中执行记录。
注意，在上述记录方法中，还能够通过控制相应字线400和位线600的电位以及选择晶体管300的导通状态，在多个MTJ元件100中同时记录所需信息。这种控制可以缩短在磁存储器1中执行记录所需的时间。
在本实施例中，通过在连接至存储单元10的相应MTJ元件100的两条字线400之间提供电位差，可以在其中一个MTJ元件100中执行记录。通过应用该方法，可以通过执行两个步骤相继地将信息记录在磁存储器1的相应MTJ元件100中。
例如，参照图7，将描述相继地在磁存储器1的相应MTJ元件100中记录信息的方法。图7是用于描述根据本实施例的磁存储器1的记录方法的一个示例的说明图。更详细地，图7的左侧示出了在第一步中施加至相应字线400的电压的模式，并且图7的右侧示出了在第二步中施加至相应字线400的电压的模式。在图7所示的每个电压模式中，水平轴表示时间的流逝，并且垂直方向表示施加至相应字线400的电压。
如图7的左侧所示，作为第一步，施加至每条字线400的电压相继地从低电压(第一电压)切换至高电压(第二电压)。由于信息被记录在与切换电压的点相对于的存储单元10的一个MTJ元件100中，所以信息被相继地记录在每个存储单元10的一个MTJ元件100中。
此外，如图7的右侧所示，作为第二步，施加至每条字线400的电压相继地从高电压(第二电压)切换至低电压(第一电压)。由于以这种方式提供的电位差的极性，所以这时，信息被记录在与切换电压的点相对应的存储单元10的另一MTJ元件100中。因此，通过如上所述相继地切换电压，信息被相继地记录在每个存储单元10的另一MTJ元件100中。
换言之，在上述记录方法中，可以将信息相继地记录在磁存储器1的各个MTJ元件100中。注意，在上述记录方法中，待设定的电压可以逆转，并且切换电压的顺序可以逆转。
<3.3、根据第二实施例的磁存储器1的具体示例性配置>
接下来，将参照图8和图9描述根据本实施例的磁存储器1的具体配置。图8是根据本实施例的磁存储器1的具体配置的一个示例的透视图，并且图9是图8的磁存储器1的电路图。注意，在图8和9中，提取并且示出了磁存储器1的一部分。
如图8所示，根据本实施例的磁存储器1包括以矩阵排列在基板900上的多个存储单元10。每个存储单元10包括两个MTJ元件100和选择晶体管300。
更详细地，控制线500a至500d设在基板900上，以便沿着第一方向延伸。控制线500a至500d用作相应选择晶体管300的栅电极。每个选择晶体管300的源极902和漏极904设在基板900的表面层上，以便将控制线500a至500d夹在中间。注意，在图9中，在彼此相邻的两个存储单元10中，提供选择晶体管300以便彼此共享源极902或漏极904。换言之，在图9所示的示例中，未提供用于将选择晶体管300与相邻选择晶体管300分离开的分离层。通过采用未提供分离层的这种配置，改善了磁存储器1中的记录密度。注意，在这种情况下，在磁存储器1运行时，通过控制相邻选择晶体管300的栅电压(换言之，控制线500)的电压，可以执行与相邻选择晶体管300的分离。
此外，在源极902上提供接触通孔906，并且源极902通过接触通孔906耦合至沿着与第一方向正交的第二方向延伸的位线600a和600b。此外，同样在漏极904上提供接触通孔908，并且漏极904通过接触通孔906耦合至以矩阵排列的多个MTJ元件100中的两个。此外，彼此不同的字线400设在耦合至相同接触通孔906的两个MTJ元件100上方。字线400a至400d设置为沿着第一方向延伸。
注意，图9是提取图8的示例性配置的一部分的电路图。
在图8和图9所示的磁存储器1中，在将信息“1”记录在MTJ100b中的情况下，至少需要向控制线500a和字线400a施加高电压，向位线600b施加低电压，并且其它线保持浮动。另一方面，在将信息“0”记录在MTJ100b中的情况下，至少需要向控制线500a和位线600b施加高电压，并且向字线400a施加低电压。
注意，如上所述，在本实施例中，选择晶体管300可以是n型MOS晶体管或p型MOS晶体管，并且施加至对应控制线500的电压取决于选择晶体管300的极性而改变。
注意，在本实施例中，磁存储器1的示例性配置不限于图8中示出的示例，并且可以是另一示例性配置。例如，将参照图10描述另一示例。图10是根据本实施例的磁存储器1的具体配置的另一示例的透视图。在图8所示的示例中，字线400设在MTJ元件100上方，但是字线400可以设在MTJ元件100下方，如图10所示。
此外，可以通过使用用于制造一般半导体器件的装置和条件来制造根据本实施例的磁存储器1。例如，根据本实施例的磁存储器1可以通过适当地使用溅射方法、化学气相沉积(CVD)方法、光刻方法、蚀刻方法、化学机械抛光(CMP)方法等来制造。
<<4、总结>>
如上所述，本发明的实施例可以提供磁存储器1、磁存储器1的记录方法、以及磁存储器1的读取方法，该磁存储器1及其记录方法和读取方法可以避免记录错误和读取错误的发生，并且抑制功耗和制造成本的增加，同时在一个存储单元10中记录多值信息。
注意，根据本公开的实施例的MTJ元件100不限于具有垂直磁化膜的MTJ元件，而是可以是具有面内磁化膜的MTJ元件。
此外，根据本实施例的磁存储器1可以与构成运算装置等半导体电路一起安装在相同的半导体芯片上，以构成半导体器件(片上系统：SoC)。此外，根据本实施例的磁存储器1可以安装在其上可以安装储存设备的各种电气设备上。例如，磁存储器1可以作为用于暂时储存的存储器或作为储存器安装在各种电子设备上，诸如，各种移动设备(智能手机、平板电脑(个人计算机)等)、笔记本电脑、可穿戴设备、游戏设备、音乐设备、视频设备以及数码相机。
<<5、补充>>
上文已经参照附图详细描述了本公开的优选实施例，但是本公开的技术范围不限于这种示例。显然，本公开的技术领域的普通技术人员可以在权利要求书中描述的技术构思的范围内设想出各种修改或变更，并且当然应理解，这些也落在本公开的技术范围内。
此外，本说明书中描述的效果仅仅是描述性或说明性的而非限制性的。即是说，除了上述效果之外或代替上述效果，根据本公开的技术可以从本说明书中的描述展示出对于本领域的技术人员而言显而易见的其他效果。
注意，以下配置也属于本公开的技术范围。
(1)
一种磁存储器，该磁存储器包括：
第一和第二隧道结元件，该第一和第二隧道结元件分别具有叠层结构，该叠层结构包括具有固定磁化方向的参考层、具有可逆磁化方向的记录层、以及被夹在参考层与记录层之间的绝缘层；
第一选择晶体管，该第一选择晶体管电连接至第一和第二隧道结元件的第一端；
第一配线，该第一配线电连接至第一隧道结元件的第二端；以及
第二配线，该第二配线电连接至第二隧道结元件的第二端。
(2)
根据(1)的磁存储器，其中，第一和第二隧道结元件具有基本上彼此相同的磁特性。
(3)
根据(2)的磁存储器，其中，
第一和第二隧道结元件具有基本上彼此相同的形状，以及
第一和第二隧道结元件的每个层在第一隧道结元件与第二隧道结元件之间具有共同材料和基本上相同的薄膜厚度。
(4)
根据(1)至(3)中任一项的磁存储器，该磁存储器进一步包括：
第三隧道结元件，该第三隧道结元件具有叠层结构；以及
第二选择晶体管，该第二选择晶体管电连接至第三隧道结元件的第一端，
其中，第三隧道结元件的第二端电连接至第二配线。
(5)
一种磁存储器，该磁存储器包括以矩阵排列的多个存储单元，
其中，各个存储单元包括：
多个隧道结元件，该多个隧道结元件分别具有叠层结构，该叠层结构包括具有固定磁化方向的参考层、具有可逆磁化方向的记录层、以及被夹在参考层与记录层之间的绝缘层；
选择晶体管，该选择晶体管电连接至多个隧道结元件的第一端；以及
多条配线，该多条配线电连接至各个隧道结元件的第二端。
(6)
根据(5)的磁存储器，其中，彼此相邻的两个存储单元共享至少一条配线。
(7)
根据(6)的磁存储器，其中，在彼此相邻的两个存储单元中，提供选择晶体管以便彼此共享源极或漏极。
(8)
一种磁存储器的记录方法，
该磁存储器包括：
第一和第二隧道结元件，该第一和第二隧道结元件分别具有叠层结构，该叠层结构包括具有固定磁化方向的参考层、具有可逆磁化方向的记录层、以及被夹在参考层与记录层之间的绝缘层；
选择晶体管，该选择晶体管电连接至第一和第二隧道结元件的第一端；
第一配线，该第一配线电连接至第一隧道结元件的第二端；以及
第二配线，该第二配线电连接至第二隧道结元件的第二端，
该记录方法包括：
使选择晶体管进入导通状态；以及
在第一配线与第二配线之间提供电位差。
(9)
一种磁存储器的记录方法，
该磁存储器包括：
以矩阵排列的多个存储单元，
各个存储单元包括：
多个隧道结元件，该多个隧道结元件分别具有叠层结构，该叠层结构包括具有固定磁化方向的参考层、具有可逆磁化方向的记录层、以及被夹在参考层与记录层之间的绝缘层；
选择晶体管，该选择晶体管电连接至多个隧道结元件的第一端；以及
多条配线，该多条配线电连接至各个隧道结元件的第二端，
该记录方法包括，在存储单元中：
使选择晶体管进入导通状态；以及
在多条配线之间提供电位差。
(10)
根据(9)的磁存储器的记录方法，该记录方法进一步包括，在多个存储单元中：
使多个选择晶体管进入导通状态；
相继地将待被施加至多条配线的电压从第一电压切换至第二电压；以及
然后相继地将待被施加至多条配线的电压从第二电压切换至第一电压。
(11)
一种磁存储器的读取方法，
该磁存储器包括：
第一和第二隧道结元件，该第一和第二隧道结元件分别具有叠层结构，该叠层结构包括具有固定磁化方向的参考层、具有可逆磁化方向的记录层、以及被夹在参考层与记录层之间的绝缘层；
选择晶体管，该选择晶体管电连接至第一和第二隧道结元件的第一端；
第一配线，该第一配线电连接至第一隧道结元件的第二端；
第二配线，该第二配线电连接至第二隧道结元件的第二端；以及
第三配线，该第三配线电连接至选择晶体管的与第一和第二隧道结元件相对的侧，
该读取方法包括：
使选择晶体管进入导通状态；
向第一配线和第二配线施加电压以便相对于第三配线具有第一极性；以及
然后向第一配线或第二配线施加电压以便相对于第三配线具有与第一极性相反的第二极性。
附图标记列表
1 磁存储器
10、10a至10c 存储单元
100、100a至100f MTJ元件
200 底层
202 参考层
204 绝缘层
206 记录层
208 帽盖层
300、300a至300c 选择晶体管
400、400a至400d 字线
500、500a至500d 控制线
600 位线
700 节点
800 电流-电压转换放大器
900 基板
902 源极
904 漏极
906、908 接触通孔。

Claims (11)

1.一种磁存储器，所述磁存储器包括：
第一和第二隧道结元件，所述第一和第二隧道结元件分别具有叠层结构，所述叠层结构包括具有固定磁化方向的参考层、具有可逆磁化方向的记录层、以及被夹在所述参考层与所述记录层之间的绝缘层；
第一选择晶体管，所述第一选择晶体管电连接至所述第一和第二隧道结元件的第一端；
第一配线，所述第一配线电连接至所述第一隧道结元件的第二端；以及
第二配线，所述第二配线电连接至所述第二隧道结元件的第二端，
其中，所述第一隧道结元件的电阻状态能够被设置为与所述第二隧道结元件的电阻状态相同或者相反。
2.根据权利要求1所述的磁存储器，其中，所述第一和第二隧道结元件具有基本上彼此相同的磁特性。
3.根据权利要求2所述的磁存储器，其中，
所述第一和第二隧道结元件具有基本上彼此相同的形状，以及
所述第一和第二隧道结元件的每个层在所述第一隧道结元件与所述第二隧道结元件之间具有共同材料和基本上相同的薄膜厚度。
4.根据权利要求1所述的磁存储器，所述磁存储器进一步包括：
第三隧道结元件，所述第三隧道结元件具有所述叠层结构；以及
第二选择晶体管，所述第二选择晶体管电连接至所述第三隧道结元件的第一端，
其中，所述第三隧道结元件的第二端电连接至所述第二配线。
5.一种磁存储器，所述磁存储器包括以矩阵排列的多个存储单元，
其中，各个所述存储单元包括：
多个隧道结元件，所述多个隧道结元件分别具有叠层结构，所述叠层结构包括具有固定磁化方向的参考层、具有可逆磁化方向的记录层、以及被夹在所述参考层与所述记录层之间的绝缘层；
选择晶体管，所述选择晶体管电连接至所述多个隧道结元件的第一端；以及
多条配线，所述多条配线电连接至各个所述隧道结元件的第二端，
其中，所述多个隧道结元件当中的任一个隧道结元件的电阻状态能够被设置为与所述多个隧道结元件当中的另一个隧道结元件的电阻状态相同或者相反。
6.根据权利要求5所述的磁存储器，其中，彼此相邻的两个所述存储单元共享所述配线中的至少一条。
7.根据权利要求6所述的磁存储器，其中，在彼此相邻的所述两个所述存储单元中，设置所述选择晶体管以便彼此共享源极或漏极。
8.一种磁存储器的记录方法，
所述磁存储器包括：
第一和第二隧道结元件，所述第一和第二隧道结元件分别具有叠层结构，所述叠层结构包括具有固定磁化方向的参考层、具有可逆磁化方向的记录层、以及被夹在所述参考层与所述记录层之间的绝缘层；
选择晶体管，所述选择晶体管电连接至所述第一和第二隧道结元件的第一端；
第一配线，所述第一配线电连接至所述第一隧道结元件的第二端；以及
第二配线，所述第二配线电连接至所述第二隧道结元件的第二端，
其中，所述第一隧道结元件的电阻状态能够被设置为与所述第二隧道结元件的电阻状态相同或者相反，
所述记录方法包括：
使所述选择晶体管进入导通状态；以及
在所述第一配线与所述第二配线之间提供电位差。
9.一种磁存储器的记录方法，
所述磁存储器包括：
以矩阵排列的多个存储单元，
各个所述存储单元包括：
多个隧道结元件，所述多个隧道结元件分别具有叠层结构，所述叠层结构包括具有固定磁化方向的参考层、具有可逆磁化方向的记录层、以及被夹在所述参考层与所述记录层之间的绝缘层；
选择晶体管，所述选择晶体管电连接至所述多个隧道结元件的第一端；以及
多条配线，所述多条配线电连接至各个所述隧道结元件的第二端，
其中，所述多个隧道结元件当中的任一个隧道结元件的电阻状态能够被设置为与所述多个隧道结元件当中的另一个隧道结元件的电阻状态相同或者相反，
所述记录方法包括，在所述存储单元中：
使所述选择晶体管进入导通状态；以及
在所述多条配线之间提供电位差。
10.根据权利要求9所述的磁存储器的记录方法，所述记录方法进一步包括，在所述多个存储单元中：
使多个所述选择晶体管进入导通状态；
相继地将待被施加至所述多条配线的电压从第一电压切换至第二电压；以及
然后相继地将待被施加至所述多条配线的所述电压从所述第二电压切换至所述第一电压。
11.一种磁存储器的读取方法，
所述磁存储器包括：
第一和第二隧道结元件，所述第一和第二隧道结元件分别具有叠层结构，所述叠层结构包括具有固定磁化方向的参考层、具有可逆磁化方向的记录层、以及被夹在所述参考层与所述记录层之间的绝缘层；
选择晶体管，所述选择晶体管电连接至所述第一和第二隧道结元件的第一端；
第一配线，所述第一配线电连接至所述第一隧道结元件的第二端；
第二配线，所述第二配线电连接至所述第二隧道结元件的第二端；以及
第三配线，所述第三配线电连接至所述选择晶体管的与所述第一和第二隧道结元件相对的侧，
所述读取方法包括：
使所述选择晶体管进入导通状态；
向所述第一配线和所述第二配线施加电压以便相对于所述第三配线具有第一极性；以及
然后向所述第一配线或所述第二配线施加电压以便相对于所述第三配线具有与所述第一极性相反的第二极性。
CN201880015594.XA 2017-03-09 2018-01-05 磁存储器、磁存储器记录方法以及磁存储器读取方法 Active CN110383461B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-044678 2017-03-09
JP2017044678A JP2018148159A (ja) 2017-03-09 2017-03-09 磁気メモリ、磁気メモリの記録方法及び磁気メモリの読み出し方法
PCT/JP2018/000110 WO2018163583A1 (ja) 2017-03-09 2018-01-05 磁気メモリ、磁気メモリの記録方法及び磁気メモリの読み出し方法

Publications (2)

Publication Number Publication Date
CN110383461A CN110383461A (zh) 2019-10-25
CN110383461B true CN110383461B (zh) 2024-03-19

Family

ID=63448474

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880015594.XA Active CN110383461B (zh) 2017-03-09 2018-01-05 磁存储器、磁存储器记录方法以及磁存储器读取方法

Country Status (4)

Country Link
US (1) US10964366B2 (zh)
JP (1) JP2018148159A (zh)
CN (1) CN110383461B (zh)
WO (1) WO2018163583A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11585703B2 (en) 2019-12-02 2023-02-21 Globalfoundries Singapore Pte. Ltd. On-chip temperature sensing with non-volatile memory elements
US11107530B2 (en) 2019-12-31 2021-08-31 Taiwan Semiconductor Manufacturing Company Limited Non-volatile static random access memory (nvSRAM) with multiple magnetic tunnel junction cells
TWI770950B (zh) 2020-04-28 2022-07-11 台灣積體電路製造股份有限公司 記憶體單元、記憶體系統與記憶體單元的操作方法
US11404424B2 (en) * 2020-04-28 2022-08-02 Taiwan Semiconductor Manufacturing Company Limited Static random access memory with magnetic tunnel junction cells
CN112164412A (zh) * 2020-09-03 2021-01-01 杭州电子科技大学 一种基于多尺度磁性隧道结的多比特忆阻器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1495793A (zh) * 2002-09-10 2004-05-12 株式会社东芝 磁随机存取存储器
JP2009094226A (ja) * 2007-10-05 2009-04-30 Fujitsu Ltd 半導体装置およびその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6721203B1 (en) * 2001-02-23 2004-04-13 Western Digital (Fremont), Inc. Designs of reference cells for magnetic tunnel junction (MTJ) MRAM
JP2002298572A (ja) * 2001-03-28 2002-10-11 Toshiba Corp 半導体記憶装置
TW578149B (en) * 2002-09-09 2004-03-01 Ind Tech Res Inst High density magnetic random access memory
JP4293828B2 (ja) 2002-11-15 2009-07-08 財団法人工業技術研究院 高密度ｍｒａｍ
US7166881B2 (en) * 2003-10-13 2007-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-sensing level MRAM structures
US7064970B2 (en) * 2003-11-04 2006-06-20 Micron Technology, Inc. Serial transistor-cell array architecture
JP2006185477A (ja) * 2004-12-27 2006-07-13 Fujitsu Ltd 磁気メモリ装置並びにその読み出し方法及び書き込み方法
JP2007258533A (ja) * 2006-03-24 2007-10-04 Fujitsu Ltd 半導体記憶装置及びその駆動方法
JP2008277542A (ja) 2007-04-27 2008-11-13 Toshiba Corp 磁気ランダムアクセスメモリ及びその製造方法
TWI333207B (en) * 2007-05-30 2010-11-11 Ind Tech Res Inst Magnetic memory cell with multiple-bit in stacked structure and magnetic memory device
US20120134200A1 (en) * 2010-11-29 2012-05-31 Seagate Technology Llc Magnetic Memory Cell With Multi-Level Cell (MLC) Data Storage Capability
JP5652199B2 (ja) * 2010-12-28 2015-01-14 富士通セミコンダクター株式会社 磁気デバイスおよびその製造方法
JP2013026600A (ja) * 2011-07-26 2013-02-04 Renesas Electronics Corp 半導体装置及び磁気ランダムアクセスメモリ
JP5551129B2 (ja) 2011-09-07 2014-07-16 株式会社東芝 記憶装置
US8767446B2 (en) * 2011-10-12 2014-07-01 International Business Machines Corporation Multi-bit spin-momentum-transfer magnetoresistence random access memory with single magnetic-tunnel-junction stack
US9165631B2 (en) * 2012-09-13 2015-10-20 Qualcomm Incorporated OTP scheme with multiple magnetic tunnel junction devices in a cell

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1495793A (zh) * 2002-09-10 2004-05-12 株式会社东芝 磁随机存取存储器
JP2009094226A (ja) * 2007-10-05 2009-04-30 Fujitsu Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US10964366B2 (en) 2021-03-30
JP2018148159A (ja) 2018-09-20
US20200013443A1 (en) 2020-01-09
CN110383461A (zh) 2019-10-25
WO2018163583A1 (ja) 2018-09-13

Similar Documents

Publication Publication Date Title
CN110383461B (zh) 磁存储器、磁存储器记录方法以及磁存储器读取方法
US10276783B2 (en) Gate voltage controlled perpendicular spin orbit torque MRAM memory cell
JP6176882B2 (ja) スピンホールｍｔｊデバイスを有するクロスポイントアレイのｍｒａｍ
US11600659B2 (en) Cross-point magnetic random access memory with piezoelectric selector
JP2019531596A (ja) 高速低電力スピン軌道トルク（ｓｏｔ）支援スピントランスファートルク磁気ランダムアクセスメモリ（ｓｔｔ−ｍｒａｍ）ビットセルアレイ
US7221585B2 (en) Choosing read/write current polarities to reduce errors in a magnetic memory
JP7168241B2 (ja) 集積回路装置
CN107204201A (zh) 磁存储器
CN105280214A (zh) 电流驱动型磁随机存取存储器和自旋逻辑器件
JP7272677B2 (ja) スピントロニクス素子及び磁気メモリ装置
US9627053B2 (en) Memory device and access method
WO2019059894A1 (en) MULTICHANNEL VERTICAL TRANSISTOR FOR INTEGRATED NONVOLATILE MEMORY
CN110366756B (zh) 磁存储器、半导体装置、电子设备和读取磁存储器的方法
US10573363B2 (en) Method and apparatus for performing self-referenced read in a magnetoresistive random access memory
US10504962B2 (en) Unipolar current switching in perpendicular magnetic tunnel junction (pMTJ) devices through reduced bipolar coercivity
JP2020136661A (ja) 垂直スピントランスファートルクｍｒａｍメモリセル
US10777248B1 (en) Heat assisted perpendicular spin transfer torque MRAM memory cell
US10650876B2 (en) Magnetic memory device and writing method that achieves different resistance states with unidirectional voltages
US20200357449A1 (en) Spin transfer torque memory (sttm) devices with decreased critical current and computing device comprising the same
WO2022264529A1 (ja) 記憶装置、メモリセルアレイ、メモリセルアレイの製造方法、磁気ヘッド及び電子機器
CN117580440A (zh) 基于自旋霍尔效应材料的磁随机存储器及电子设备
CN113937127A (zh) 一种存储单元及存储器
CN116390633A (zh) 磁隧道结mtj和磁隧道结mtj阵列

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Kanagawa, Japan

Applicant after: SONY SEMICONDUCTOR SOLUTIONS Corp.

Address before: Japan's Asahi Atsugi city Kanagawa County town of 4-14-1

Applicant before: SONY SEMICONDUCTOR SOLUTIONS Corp.

GR01 Patent grant
GR01 Patent grant