CN107204201A - 磁存储器 - Google Patents

磁存储器 Download PDF

Info

Publication number
CN107204201A
CN107204201A CN201610811789.8A CN201610811789A CN107204201A CN 107204201 A CN107204201 A CN 107204201A CN 201610811789 A CN201610811789 A CN 201610811789A CN 107204201 A CN107204201 A CN 107204201A
Authority
CN
China
Prior art keywords
terminal
wiring
magnetosphere
electrically connected
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610811789.8A
Other languages
English (en)
Other versions
CN107204201B (zh
Inventor
下村尚治
浅尾吉昭
石原贵光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN107204201A publication Critical patent/CN107204201A/zh
Application granted granted Critical
Publication of CN107204201B publication Critical patent/CN107204201B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

本实施方式的磁存储器具有至少一个存储器单元，所述存储器单元具有：导电层，具有第1端子和第2端子；一个磁阻元件，被配置于所述第1端子与所述第2端子之间的所述导电层、并且具有第1磁性层、配置在所述导电层与所述第1磁性层之间的第2磁性层、及配置在所述第1磁性层与所述第2磁性层之间的非磁性层；二极管，对所述第1磁性层电连接有阳极以及阴极中的一方；以及晶体管，具有第3及第4端子和控制端子，所述第3端子与所述第1端子电连接。

Description

磁存储器
交叉引用
本申请是基于日本申请号为2016-053011、申请日为2016年3月16日的申请，并要求其优先权，其全部内容通过引用而并入。
技术领域
本发明的实施方式涉及磁存储器。
背景技术
MRAM(Magnetoresistive Random Access Memory：磁性随机存储器)是可高速动作的非易失性的磁存储器。因此，MRAM作为以往没有的非易失性工作存储器而被期待，由大量的机构进行开发。在MRAM中，作为存储元件具有MTJ(Magnetic Tunnel Junction：磁性隧道结)元件。MTJ元件的基本结构具有磁性层/绝缘层/磁性层这3层，一个磁性层被称为存储层，另一个磁性层被称为参照层。另外，中间的绝缘层被称为隧道势垒，由流过隧道电流的程度的非常薄的绝缘膜构成。
在作为存储元件具有MTJ元件的MRAM中，在存储层与参照层之间经由隧道势垒流过电流，从而进行写入以及读出动作。因此，在写入时存在隧道势垒破坏的危险，并且，在读出数据时存在存储层的磁化反转的读串扰的可能性。
对此提出了使用自旋霍尔效应或者SOT(Spin Orbit Torque：自旋轨道转矩)使MTJ元件的存储层的磁化反转来进行写入的SOT-MRAM。该SOT-MRAM如后所述存在单元的面积变大这样的课题。
发明内容
本实施方式的磁存储器具有至少一个存储器单元，所述存储器单元具备：导电层，具有第1端子和第2端子；一个磁阻元件，被配置于所述第1端子与所述第2端子之间的所述导电层，并且具有第1磁性层、配置在所述导电层与所述第1磁性层之间的第2磁性层、及配置在所述第1磁性层与所述第2磁性层之间的非磁性层；二极管，对所述第1磁性层电连接有阳极以及阴极中的一方；以及晶体管，具有第3端子及第4端子和控制端子，所述第3端子与所述第1端子电连接。
附图说明
图1是说明自旋霍尔效应的图。
图2是示出SOT-MRAM的存储元件的图。
图3是SOT-MRAM的单位单元的等价电路图。
图4是一个实施方式的SOT-MRAM的单位单元的等价电路图。
图5是说明一个实施方式的SOT-MRAM的写入方法的图。
图6是说明一个实施方式的SOT-MRAM的读出方法的图。
图7是说明一个实施方式的变形例的SOT-MRAM的写入方法的图。
图8是说明一个实施方式的变形例的SOT-MRAM的读出方法的图。
图9是示出一个实施方式的SOT-MRAM的制造工序的平面图。
图10是示出一个实施方式的SOT-MRAM的制造工序的平面图。
图11是示出一个实施方式的SOT-MRAM的制造工序的平面图。
图12是示出一个实施方式的SOT-MRAM的制造工序的平面图。
图13是示出一个实施方式的SOT-MRAM的制造工序的平面图。
图14是示出一个实施方式的SOT-MRAM的制造工序的平面图。
图15是示出一个实施方式的SOT-MRAM的制造工序的平面图。
图16是示出一个实施方式的SOT-MRAM的制造工序的平面图。
图17是按图16所示的切断线A-A切断了的剖面图。
图18是按图16所示的切断线B-B切断了的剖面图。
图19A、19B是二极管的尺寸以及特性的图。
图20A、20B、20C是二极管的尺寸以及特性的图。
图21A、21B是示出MIM二极管的尺寸以及特性的图。
图22A、22B是示出MIM二极管的尺寸以及特性的图。
(符号说明)
1、111～122：存储器单元；10、1011～1022：非磁性层(导电层)；10a、10b：端子；20、2011～2022：磁阻元件(MTJ元件)；22：存储层；24：非磁性层(非磁性绝缘层)；26：参照层；26a：端子；32、3211～3222：晶体管；40、4011～4022：二极管；60：字线驱动电路；70：比特线驱动电路；WL11、WL12：写入字线；WL21、WL22：读出字线；BL11、BL12：比特线；BL21、BL22：比特线。
具体实施方式
本实施方式的磁存储器具有至少一个存储器单元，所述存储器单元具备：导电层，具有第1端子和第2端子；一个磁阻元件，配置于所述第1端子与所述第2端子之间的所述导电层、并且具有第1磁性层、配置于所述导电层与所述第1磁性层之间的第2磁性层、及配置于所述第1磁性层与所述第2磁性层之间的非磁性层；二极管，对所述第1磁性层电连接阳极以及阴极中的一方；以及晶体管，具有第3端子及第4端子和控制端子，所述第3端子与所述第1端子电连接。
以下，参照附图，说明实施方式。
首先，在说明实施方式之前，说明实现本发明的原委。
在作为存储元件具有MTJ元件的MRAM中，参照层的磁化的朝向固定，始终朝向相同的方向。另一方面，存储层的磁化的朝向可变，能够取针对参照层的磁化的朝向平行或者反平行方向。在存储层和参照层的朝向平行的情况下，经由隧道势垒的存储层与参照层之间的电气电阻为低电阻，在存储层和参照层的朝向反平行时为高电阻。将这样电阻值由于磁性体的磁化的朝向而变化的现象称为磁阻效应。MRAM是通过将MTJ元件的存储层的磁化的朝向与0或者1对应地存储，使用磁阻效应读出所存储的磁化的朝向的信息而成立的磁存储器。
向MTJ元件进行的写入是使存储层的磁化反转，而作为其写入方法，使用STT(SpinTransfer Torque：自旋转移矩)这样的原理。其是通过从存储层向参照层或者从参照层向存储层经由隧道势垒提供电流，使参照层的自旋矩对存储层作用，从而使存储层的磁化方向相对参照层的磁化方向平行或者反平行的方法。如果在从存储层向参照层流入电流的方向上通电，则自旋转矩在存储层的磁化与参照层成为平行的方向上发挥作用，如果从参照层向存储层流入电流，则自旋转矩在反平行方向上发挥作用。
利用STT的写入的课题是由于通过对隧道势垒进行通电来进行写入，所以在写入时存在隧道势垒破坏的危险。另外，在读出数据时也进行通电，所以在读出数据时存在由于STT而存储层的磁化反转的读串扰的可能性。
作为解决这些课题的磁存储器，已知使用自旋霍尔效应或者SOT使MTJ元件的存储层的磁化反转的SOT-MRAM。在此，自旋霍尔效应是指，如图1所示，通过在由自旋轨道相互作用大的物质构成的非磁性层10中流过电流，具有相互逆朝向的自旋角运动量(以下还简称为自旋)的电子向相反方向散射，发生自旋流Is的现象。此时，自旋s和自旋流Is以及电子流Ie(与电流相逆的朝向)满足
Is∝s×Ie(1)
的关系。即，自旋流Is与自旋s和电子流Ie的外积成比例。
如图2所示，通过在上述非磁性层10上层叠磁阻元件(例如MTJ元件)20，能够利用在非磁性层10中发生的自旋流对MTJ元件20的存储层22提供自旋转矩(SOT)，使磁化反转。MTJ元件20具有存储层22、参照层26、以及配置于存储层与参照层26之间的非磁性绝缘层24。如果使对非磁性层10通电的电流的极性反转，则对MTJ元件20的存储层22发挥作用的自旋转矩(SOT)也反转。即，通过控制该电流，能够使存储层22的磁化的方向朝向相对参照层26的磁化方向平行或者反平行的期望的方向。将使用该原理进行写入的MRAM称为SOT-MRAM。
SOT-MRAM具有至少一个存储器单元，该存储器单元1的等价电路的例子如图3所示。层叠非磁性层10和MTJ元件20。如图2所示，MTJ元件20的存储层22处于非磁性层10侧，参照层26配置于与非磁性层10相反的一侧。对非磁性层10的一个端子10a连接晶体管32，对MTJ元件20的参照层26侧的端子26a连接晶体管36。
另一方面，非磁性层10的未连接晶体管的一侧的端子10b成为共用端子。这样SOT-MRAM的存储器单元具有3个端子，所以需要如图3所示针对每1存储器单元连接2个或者3个晶体管。因此，存储器单元的面积变大，12F2程度是单元尺寸的界限。
因此，本发明者进行专心研究，发明了能够减小单元尺寸的磁存储器。将其作为实施方式进行说明。
(一个实施方式)
一个实施方式的磁存储器是SOT-MRAM，具有至少一个存储器单元，该存储器单元如图4所示。一个实施方式中的存储器单元1具备非磁性层(导电层)10、在该非磁性层10之上配置的磁阻元件20、晶体管32、以及二极管40。磁阻元件20是例如MTJ元件，如图2所示，具备设置在非磁性层10之上的存储层22、设置在存储层之上的参照层26、设置在存储层22与参照层26之间的非磁性绝缘层24。非磁性层10具有2个端子10a、10b。此外，非磁性层10的端子10b为共用端子。在上述说明中，作为存储元件20举出了MTJ元件，但也可以是GMR(GiantMagneto-Resistive：巨磁阻)元件、即代替非磁性绝缘层24而使用了非磁性金属层的磁阻元件。
晶体管32的源极以及漏极中的一个端子与非磁性层10的端子10a连接，另一个端子与比特线连接，栅极(还称为控制端子)与写入字线连接。
二极管40的阳极与读出字线连接，阴极与MTJ元件20的参照层电连接。在此，电连接是指，除了阴极和参照层直接连接以外，也可以在它们之间配置导体。此外，二极管40也可以与图4所示的情况相反地连接。在该情况下，阴极与读出字线连接，阳极与MTJ元件20的参照层电连接。在该情况下，在针对存储器单元111进行后述的写入以及读出动作时，如果使对字线WL21、比特线BL11、BL21施加的电压的极性与如图4所示连接了的情况相反，则能够进行相同的动作。
在本实施方式中，针对非磁性层10，连接了一个二极管4、和一个MTJ元件20。对非磁性层10的一个端子10a连接了晶体管32，对MTJ元件20的参照层侧连接了二极管40。通过成为将二极管40设为薄膜二极管并将二极管40与MTJ元件层叠的构造，能够使存储器单元的尺寸缩小至6F2。
(写入方法)
接下来，参照图5，说明本实施方式的磁存储器的写入方法。
图5所示的磁存储器具有按照矩阵状排列的2×2的存储器单元111～122。各存储器单元1ij(i，j＝1，2)具备非磁性层10ij、配置在非磁性层10ij之上的磁阻元件20ij、晶体管32ij、以及二极管40ij。各非磁性层10ij(i，j＝1，2)具有第1端子10a、和第2端子10b。
磁阻元件20ij(i，j＝1，2)是例如MTJ元件，具有如图2所示，在非磁性层10ij之上配置存储层22，在该存储层22之上配置参照层26，在存储层22与参照层26之间配置非磁性绝缘层24的结构。
晶体管32ij(i，j＝1，2)的源极以及漏极中的一个端子与非磁性层10的第1端子10a连接，另一个端子与第1比特线BL1i连接，栅极与第1字线WL1j连接。
二极管40ij(i，j＝1，2)的阳极与第2字线WL2j连接，阴极与MTJ元件26ij的参照层的端子26a电连接。
此外，非磁性层10ij(i，j＝1，2)的第2端子10b与第2比特线BL2i连接。
另外，第1字线WL11、WL12及第2字线WL21、WL22与字线驱动电路60连接而被驱动。第1比特线BL11、BL12及第2比特线BL21、BL22与比特线驱动电路70连接而被驱动。字线驱动电路60以及比特线驱动电路70都进行写入以及读出动作。然后，比特线驱动电路70具备使用于进行写入动作的写入电流流入到第1比特线BL11、BL12或者第2比特线BL21、BL22的驱动器、以及引入该写入电流的消能器。对第1比特线BL11、BL12以及或者第2比特线BL21、BL22各自的一端连接驱动器，对另一端连接消能器。
以对存储器单元111进行写入的情况为例子，说明写入方法。在进行该写入的情况下，对通过字线驱动电路60驱动的第1及第2字线、以及通过比特线驱动电路70驱动的第1及第2比特线施加的施加电压如图5所示。
在对所选择的存储器单元111写入信息“0”或者“1”的情况下，对非磁性层1011分别逆朝向地提供电流。例如，设为在信息“0”的写入中，通过比特线驱动电路70驱动第1比特线BL11及第2比特线BL21而从存储器单元111的左向右流过电流，在信息“1”的写入中，从存储器单元111的右向左通电。在图5中，在从存储器单元111的非磁性层10ij的左向右通电的“0”写入的情况下，将第1比特线BL11设定为高电平“H”(活性化)，将第2比特线BL21设定为低电平“L”(钝化)。另外，未与所选择的存储器单元111连接的第1及第2比特线BL12、BL22都设定为低电平“L”。另一方面，所选择的存储器单元111中的与晶体管3211的栅极连接了的第1字线WL11设为高电平“H”而使晶体管3211成为On(导通)。另一方面，第1字线WL11以外的第1字线WL12设定为低电平“L”，使晶体管3212、3222成为OFF(截止)。另外，与二极管4011连接的第2字线WL21按照对二极管施加逆偏置的极性设定电压，使电流不在与MTJ元件2011的膜面垂直的方向上流过。即，在按照图5所示的朝向连接了二极管2011的情况下，第2字线WL21、WL22都被设定为低电平“L”。通过这样设定电压，在所选择的存储器单元111的非磁性层1011中从左向右流过电流，能够使电流不在其他存储器单元112、121、122的非磁性层1012、1021、1022中流过。
进而，为了对所选择的存储器单元111进行“1”写入，为了针对非磁性层1011从右向左提供电流而切换第1比特线BL11和第2比特线BL21的电位，将第1比特线BL11设定为低电平“L”，将第2比特线BL21设定为高电平“H”。通过其他布线设定为与“0”写入相同的电压，在所选择的存储器单元111的非磁性层1011中从右向左提供电流，能够使电流不在其他存储器单元112、121、122的非磁性层1012、1021、1022中流过。
(读出方法)
接下来，参照图6，说明本实施方式的磁存储器的读出方法。图6是示出在图5所示的磁存储器中，在读出动作中，对通过字线驱动电路60驱动的第1及第2字线、以及通过比特线驱动电路70驱动的第1及第2比特线施加的施加电压的图。
以从存储器单元111读出信息的情况为例子，说明读出方法。首先，选择存储器单元111，该选择出的存储器单元111在MTJ元件的存储层、非磁性绝缘层、以及参照层的层叠方向上流过电流。因此，在所选择的存储器单元111的二极管4011中使流过在正向上电流，设定为对未被选择的存储器单元施加逆偏置而不流过电流。即，如图6所示，第2写入布线WL21设定为高电平“H”，第2写入布线WL22设定为低电平“L”。另一方面，第1字线WL11、WL12设定为低电平“L”，使晶体管3211～3222成为OFF。另外，与所选择的存储器单元111连接的第1比特线BL11及第2比特线BL21都设定为低电平“L”。由此，能够对所选择的存储器单元111的MTJ元件2011通电。另一方面，未与所选择的存储器单元111连接的第1比特线BL12及第2比特线BL22中的、第1比特线BL12设定为低电平“L”，第2比特线BL22设定为高电平“H”。通过进行这样的电压设定，能够对所选择的存储器单元111的MTJ元件2011通电，能够从MTJ元件2011读出数据。
如上述可知，字线驱动电路60以及比特线驱动电路70都即成为写入电路也成为读出电路。而且，第1字线WL11、WL12成为写入字线，第2字线WL21、WL22成为读出字线。另外，第1比特线BL11、BL12成为通常的比特线，第2比特线BL21、BL22成为共用的比特线。
另外，图5以及图6所示的写入动作时以及读出动作时的对各布线WL11、WL12、WL21、WL22、BL11、BL12、BL21、BL22施加的电压表示选择晶体管3211～3222是n沟道MOS晶体管的情况。
如以上说明，根据本实施方式，能够提供能够减小单元尺寸的存储器单元以及磁存储器。
(变形例)
接下来，参照图7以及图8，说明本实施方式的变形例的磁存储器。该变形例的磁存储器具有在图5至图6所示的本实施方式的磁存储器中，代替二极管4011～4022，而分别置换为双向二极管4211～4222的结构。作为这些双向二极管4211～4222，例如，使用OTS(OvonicThreshold Switch：双向阈值开关)等。图7是示出对该变形例的磁存储器的存储器单元111进行写入的情况下的、对第1及第2字线和第1及第2比特线施加的电压的图。图8是示出从该变形例的磁存储器的存储器单元111进行读出的情况下的、对第1及第2字线和第1及第2比特线施加的电压的图。
双向的二极管4211～4222如果在两侧的极性中电位差超过阈值则可视为通电，在阈值以下的情况可视为不通电。
如图7所示，在写入时的电压设定中，以在成为读出的布线的第2字线WL21、WL22中不流过电流的方式，设定为H/2的电位。在此，H/2的电位是指高电平“H”的电位的一半。其他与图5相同。
另外，在读出时，如图8所示，将成为与非选择的存储器单元连接的读出布线的第2字线WL22、以及成为与非选择的存储器单元连接的共用比特线的第2比特线BL22设定为H/2。其他与图6相同。
该变形例也与本实施方式同样地，能够提供能够减小单元尺寸的存储器单元以及磁存储器。
(制造方法)
接下来，参照图9至图16，说明本实施方式的磁存储器的制造方法。该制造方法如图5所示是用于制造按照矩阵状配置了存储器单元的磁存储器的方法。
首先，如图9所示，在半导体层100之上形成晶体管的激活区域1101～1106。该激活区域1101～1106成为图5所示的存储器单元111～122的晶体管3211～3222的源极以及漏极区域。这些激活区域1101～1106在相对后述图12所示的第1比特线BL11～BL14延伸的方向(在附图上横向)倾斜了规定的角度Θ的方向上延伸。该角度Θ被设定为大致tan-1(0.5)、即约26度。由此，能够减小存储器单元的间隔，能够使存储器单元的尺寸微细化。
接下来，如图10所示，在形成了激活区域1101～1106的半导体层100之上形成第1字线WL10～WL18。这些第1字线WL10～WL18在相对后述图12所示的第1比特线BL11～BL14延伸的方向(在附图上横向)交叉的方向、例如正交的方向上形成。
接下来，如图11所示，形成连接各存储器单元内的晶体管、和后述的图12所示的第1比特线BL11～BL14的接触点120。这些接触点120分别配置于第1字线WL11与第1字线WL12之间、第1字线WL14与第1字线WL14之间、以及第1字线WL17与第1字线WL18之间并且与激活区域1101～1106交叉的区域之上。
接下来，如图12所示，形成在与第1字线WL10～WL18交叉的方向例如正交的方向延伸的第1比特线BL11～BL14。这些第1比特线BL11～BL14经由接触点120与激活区域1101～1106连接。
接下来，如图13所示，形成连接各存储器单元的晶体管和后述的非磁性层10的接触点125。该接触点125成为图5所示的端子10a。在邻接的第1字线之间并且在与激活区域1101～1106连接的区域中形成。
接下来，如图14所示，在第1比特线BL11～BL14各自的上方形成第2比特线BL21～BL24。此外，在图14中，各第2比特线BL2j(j＝1，…，4)的宽度比对应的第1比特线BL1j更宽地显示，但也可以是相同的宽度。
接下来，如图15所示，形成存储器单元的非磁性层1011～1045，在各非磁性层10ij(i＝1，…，4、j＝1，…5)之上，形成MTJ元件20ij，在MTJ元件20ij之上形成二极管40ij。用虚线表示非磁性层1011～1045，用实线表示MTJ元件2011～2045。此外，各二极管40ij(i＝1，…，4、j＝1，…5)与MTJ元件20ij重叠地显示。各非磁性层10ij(i＝1，…，4、j＝1，…5)与对应的接触点125、和对应的第2比特线BL2i分别连接。
接下来，如图16所示，以与在各j(j＝1，…，5)列配置的二极管401j、402j、403j、404j分别连接的方式，形成第2字线WL2j。
图17示出用图16所示的切断线A-A切断了激活区域1102的剖面图。作为存储器单元内的晶体管、例如图17所示的晶体管321、3222、3213，使用了RCAT(Recessed ChannelArray Transistor：槽沟阵列晶体管)类型的晶体管、即凹槽型晶体管。但是，也可以使用其他类型的晶体管。第1比特线BL12经由接触点120与晶体管3221的源极以及漏极的一个区域(N+区域)连接。在该区域的左侧配置了晶体管3221的栅极布线WL11、和源极以及漏极中的另一个区域。从该另一个区域依次连接接触点125、非磁性层1021、MTJ元件2021、二极管4021、第2字线WL21。另外，非磁性层1021的相反侧与第2比特线BL21连接。此外，非磁性层1021和第2比特线BL21所连接的场所处于从图16偏移的场所。
在图17中，用实线表示向MTJ元件2021的写入电流的路径。通过成为图5所示的电压设定，写入电流从第1比特线BL2经由晶体管3221向非磁性层1021通电，而流入到第2比特线BL21。能够实现两极性的通电，能够写入为信息“0”或者信息“1”中的某一个。
另一方面，用虚线表示读出电流的路径。通过设定为图6所示的电位，读出电流从第2字线WL21经由二极管4021、MTJ元件2021、非磁性层1021向第2比特线BL21通电。
图18示出用图16所示的切断线B-B切断了第2字线WL22的剖面图。第1比特线BL1i(i＝1，2，3)、和第2比特线BL2i利用自对准形成保护膜，防止与接触点125电气地接触。
(二极管)
二极管为了避免寄生电流，正向电压和逆向电压的电流比期望为5位数左右以上。另外，为了流过读出电流，将正向电压施加了1V左右时的电流期望为1μA左右以上。进行了具有这样的特性的肖特基二极管的仿真。图19A是示出在该仿真中使用的二极管的形状以及尺寸的图，图19B是示出仿真结果的图。在该仿真中，示出了在阳极电极的界面设想肖特基势垒，对阴极施加了电压的结果。假设为施主或者受主均匀地分布。通过使杂质浓度成为1×1018cm-3，即便是10nm(0.01μm)×10nm(0.01μm)这样的微细元件，也得到1μA以上的正向的电流，得到正向电压与逆向电压的电流比为5位数左右。
图20B、20C示出关于图20A所示的薄膜化了的肖特基二极管的仿真结果。如从图20A可知，该肖特基二极管也在阳极电极的界面中设想了肖特基势垒。
一般，在施主或者受主在硅(或者多晶硅)中均匀地分布的情况下，如果使硅(或者多晶硅)的厚度薄膜化，则在掺杂物浓度浓的情况下，电场变大，即便是逆向电压，电流也不会成为OFF。另一方面，如果想要在逆向电压下不流过电流，则需要降低掺杂物浓度，但在该情况下，施加了正向电压时的电流降低。
但是，如图20A至20C所示，如果在阴极侧设置窄的高浓度层，则能够在抑制施加了逆向电压时的电流增大的同时，使施加了正向电压的情况下的电流工作。
此外，在使用了硅的二极管中，为了活性化，有需要700℃左右的退火的情况。另一方面，构成MTJ元件的磁性体的退火耐性是400℃左右，所以有通过退火而磁性体的特性劣化的情况。因此，二极管也可以在与MTJ元件不同的基板中进行用于活性化的退火，通过基板粘贴与MTJ元件电连接。
另外，还能够是MIM(Metal-Insulator-Metal：金属-绝缘体-金属)二极管。参照图21A至图22B，对其进行说明。在MIM二极管中，为了呈现整流特性，在绝缘体的两侧的金属中配置功函数不同的材料的电极。图21A是示出MIM二极管的第1例子的立体图。在该第1例子的MIM二极管中，阳极电极以及阴极电极的功函数分别是4eV以及3eV、且隧道氧化膜的厚度tox是0.7nm的情况下的IV特性如图21B所示。在元件尺寸10nm2且正向电压下，得到1μA的电流，基于逆向电压的电流比正向电压小5位数左右。
图22A是示出MIM二极管的第2例子的立体图。在该第2例子的MIM二极管中，阳极电极以及阴极电极的功函数分别是4eV以及2.3eV、且隧道氧化膜的厚度tox是1.1nm的情况下的IV特性如图22B所示。如该第2例子那样，在隧道氧化膜的厚度tox是1.1nm的情况下，通过阳极电极以及阴极电极的功函数分别设为4eV以及2.3eV，能得到必要的特性。此外，由于本次使用的仿真器的限制，如果不是硅基板，则无法进行器件仿真，所以掺杂高浓度的受主，视为金属，进行了仿真。
如以上说明那样，根据本实施方式，能够提供能够减小单元尺寸的存储器单元以及磁存储器。
虽然说明了本发明的几个实施方式，但这些实施方式仅为例示，并不意图限定发明的范围。这些实施方式能够按照其他各种方式实施，能够在不脱离发明的要旨的范围内，进行各种省略、置换、变更。这些实施方式、其变形包含于发明的范围、要旨内，同样地包含于权利要求书记载的发明及其均等范围内。

Claims (10)

1.一种磁存储器，具有至少一个存储器单元，
所述存储器单元具备：
导电层，具有第1端子和第2端子；
一个磁阻元件，被配置于所述第1端子与所述第2端子之间的所述导电层，并且具有第1磁性层、配置在所述导电层与所述第1磁性层之间的第2磁性层、及配置在所述第1磁性层与所述第2磁性层之间的非磁性层；
二极管，对所述第1磁性层电连接有阳极以及阴极中的一方；以及
晶体管，具有第3端子及第4端子和控制端子，所述第3端子与所述第1端子电连接。
2.一种磁存储器，具备：
第1至第4布线；
写入及读出电路，与所述第1至第4布线连接；以及
至少一个存储器单元，
所述存储器单元具有：
导电层，具有第1端子、和与所述第1布线电连接的第2端子；
一个磁阻元件，被配置于所述第1端子与所述第2端子之间的所述导电层，并且具有第1磁性层、配置在所述导电层与所述第1磁性层之间的第2磁性层、及配置在所述第1磁性层与所述第2磁性层之间的非磁性层；
二极管，对所述第1磁性层电连接有阳极及阴极中的一方，另一方与所述第2布线电连接；以及
晶体管，具有第3端子及第4端子和控制端子，所述第3端子与所述第1端子电连接，所述第4端子与所述第3布线电连接，所述控制端子与所述第4布线电连接。
3.根据权利要求2所述的磁存储器，其特征在于，
在对所述第2磁性层写入信息的情况下，所述写入及读出电路使所述晶体管成为ON并且对所述二极管施加逆向电压，且对所述第1布线与所述第3布线之间供给电流，
在从所述第2磁性层读出信息的情况下，所述写入及读出电路使所述晶体管成为OFF并且对所述第1布线与所述第2布线之间供给电流。
4.根据权利要求2所述的磁存储器，其特征在于，
所述晶体管的从源极朝向漏极的方向与所述第1布线以及所述第2布线分别延长的方向交叉。
5.根据权利要求2所述的磁存储器，其特征在于，
所述第1布线及所述第3布线分别在相同的方向上延伸，所述第2布线及所述第4布线分别在相同的方向上延伸。
6.根据权利要求2所述的磁存储器，其特征在于，
所述第1布线分别与所述第2布线及所述第4布线交叉，所述第2布线分别与所述第1布线及所述第3布线交叉。
7.根据权利要求1或者2所述的磁存储器，其特征在于，
所述二极管是肖特基二极管、或者具有功函数不同的2个电极的MIM二极管。
8.一种磁存储器，具有至少一个存储器单元，
所述存储器单元具备：
导电层，具有第1端子和第2端子；
磁阻元件，被配置于所述第1端子与所述第2端子之间的所述导电层，并且具有第1磁性层、配置在所述导电层与所述第1磁性层之间的第2磁性层、及配置在所述第1磁性层与所述第2磁性层之间的非磁性层；
晶体管，具有第3端子及第4端子和控制端子，所述第3端子与所述第1端子电连接；以及
双向二极管，具有第5端子及第6端子，并且所述第5端子与所述第1磁性层电连接。
9.一种磁存储器，具备：
第1至第4布线；
写入及读出电路，与所述第1至第4布线连接；以及
至少一个存储器单元，
所述存储器单元具有：
导电层，具有第1端子、和与所述第1布线电连接的第2端子；
磁阻元件，被配置于所述第1端子与所述第2端子之间的所述导电层，并且具有第1磁性层、配置在所述导电层与所述第1磁性层之间的第2磁性层、及配置在所述第1磁性层与所述第2磁性层之间的非磁性层；
晶体管，具有第3端子及第4端子和控制端子，所述第3端子与所述第1端子电连接，所述第4端子与所述第3布线电连接，所述控制端子与所述第4布线电连接；以及
双向二极管，具有第5端子及第6端子，所述第5端子与所述第1磁性层电连接，所述第6端子与所述第2布线电连接。
10.根据权利要求9所述的磁存储器，其特征在于，
在对所述第2磁性层写入信息的情况下，所述写入及读出电路使所述晶体管成为ON并且对所述二极管施加逆向电压，且对所述第1布线与所述第3布线之间供给电流，
在从所述第2磁性层读出信息的情况下，所述写入及读出电路使所述晶体管成为OFF并且对所述第1布线与所述第2布线之间供给电流。
CN201610811789.8A 2016-03-16 2016-09-09 磁存储器 Active CN107204201B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-053011 2016-03-16
JP2016053011A JP6178451B1 (ja) 2016-03-16 2016-03-16 メモリセルおよび磁気メモリ

Publications (2)

Publication Number Publication Date
CN107204201A true CN107204201A (zh) 2017-09-26
CN107204201B CN107204201B (zh) 2020-09-29

Family

ID=59559164

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610811789.8A Active CN107204201B (zh) 2016-03-16 2016-09-09 磁存储器

Country Status (4)

Country Link
US (1) US9830968B2 (zh)
JP (1) JP6178451B1 (zh)
CN (1) CN107204201B (zh)
TW (1) TWI622192B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110890117A (zh) * 2018-09-11 2020-03-17 东芝存储器株式会社 磁存储器
CN112542190A (zh) * 2019-09-23 2021-03-23 中电海康集团有限公司 存储器、存储器的写入方法和读取方法
US11450369B2 (en) 2018-08-27 2022-09-20 Sony Semiconductor Solutions Corporation Semiconductor circuit and electronic device for storing information

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017159432A1 (ja) 2016-03-14 2017-09-21 Tdk株式会社 磁気メモリ
JP6424999B1 (ja) * 2018-02-28 2018-11-21 Tdk株式会社 スピン素子の安定化方法及びスピン素子の製造方法
US10763430B2 (en) * 2018-02-28 2020-09-01 Tdk Corporation Method for stabilizing spin element and method for manufacturing spin element
JP7010741B2 (ja) 2018-03-19 2022-01-26 キオクシア株式会社 磁気記憶装置
JP2020042879A (ja) * 2018-09-12 2020-03-19 キオクシア株式会社 磁気記憶装置
US11158672B2 (en) 2018-12-28 2021-10-26 Samsung Electronics Co., Ltd. Magnetic tunnel junction elements and magnetic resistance memory devices including the same
WO2020150451A1 (en) 2019-01-18 2020-07-23 Everspin Technologies, Inc. Magnetoresistive stack/structure and methods therefor
US11127896B2 (en) * 2019-01-18 2021-09-21 Everspin Technologies, Inc. Shared spin-orbit-torque write line in a spin-orbit-torque MRAM
WO2020194366A1 (ja) * 2019-03-22 2020-10-01 Tdk株式会社 不揮発性連想メモリセル、不揮発性連想メモリ装置、及びモニター方法
US11244983B2 (en) * 2019-06-25 2022-02-08 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM memory cell layout for minimizing bitcell area
US11227990B2 (en) 2019-07-17 2022-01-18 Industrial Technology Research Institute Magnetic memory structure
US11758821B2 (en) 2019-07-17 2023-09-12 Industrial Technology Research Institute Magnetic memory structure
US11075334B2 (en) 2019-11-22 2021-07-27 International Business Machines Corporation Spin-orbit-torque magneto-resistive random access memory with stepped bottom electrode
JP7311181B2 (ja) * 2020-01-21 2023-07-19 Ｙｏｄａ－Ｓ株式会社 磁気デバイス
CN111354392B (zh) * 2020-03-06 2023-08-08 上海新微技术研发中心有限公司 磁性存储器阵列及读写控制方法
CN113539317B (zh) 2020-04-16 2023-12-08 长鑫存储技术有限公司 存储器及存储器的读写方法
US11145347B1 (en) * 2020-05-21 2021-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and memory circuit
US11145676B1 (en) * 2020-05-22 2021-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and multi-level memory cell having ferroelectric storage element and magneto-resistive storage element
JP2022059442A (ja) 2020-10-01 2022-04-13 三星電子株式会社 磁気メモリ素子及び磁気メモリ装置
US11342015B1 (en) * 2020-11-24 2022-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and memory circuit
JP2022125684A (ja) 2021-02-17 2022-08-29 キオクシア株式会社 抵抗変化型記憶装置
CN117043864A (zh) * 2021-07-08 2023-11-10 华为技术有限公司 磁性随机存储器及其数据写入和数据读取方法、电子设备
CN113744776B (zh) * 2021-07-29 2023-09-19 中国科学院微电子研究所 存储器电路及其数据写入和读取方法、存储器、电子设备
US11915734B2 (en) 2021-08-13 2024-02-27 International Business Machines Corporation Spin-orbit-torque magnetoresistive random-access memory with integrated diode
US11793001B2 (en) 2021-08-13 2023-10-17 International Business Machines Corporation Spin-orbit-torque magnetoresistive random-access memory

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1534680A (zh) * 2003-02-13 2004-10-06 台湾积体电路制造股份有限公司 磁阻式随机存取内存电路
CN103021449A (zh) * 2011-09-26 2013-04-03 株式会社东芝 磁性随机存取存储器
WO2015039912A1 (en) * 2013-09-19 2015-03-26 Crocus Technology Sa Self-referenced memory device and method for operating the memory device
US20160020250A1 (en) * 2014-07-17 2016-01-21 Qualcomm Incorporated Switching film structure for magnetic random access memory (mram) cell

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5991193A (en) * 1997-12-02 1999-11-23 International Business Machines Corporation Voltage biasing for magnetic ram with magnetic tunnel memory cells
US6868003B2 (en) * 2001-12-07 2005-03-15 Hynix Semiconductor Inc. Magnetic random access memory
JP4047615B2 (ja) * 2002-04-03 2008-02-13 株式会社ルネサステクノロジ 磁気記憶装置
US20030218905A1 (en) * 2002-05-22 2003-11-27 Perner Frederick A. Equi-potential sensing magnetic random access memory (MRAM) with series diodes
US6885577B2 (en) * 2003-06-18 2005-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic RAM cell device and array architecture
US7180160B2 (en) * 2004-07-30 2007-02-20 Infineon Technologies Ag MRAM storage device
US7286393B2 (en) * 2005-03-31 2007-10-23 Honeywell International Inc. System and method for hardening MRAM bits
JP2008192916A (ja) * 2007-02-06 2008-08-21 Toshiba Corp 磁気ランダムアクセスメモリ及びその書き込み方法
JP4934582B2 (ja) * 2007-12-25 2012-05-16 株式会社日立製作所 スピンホール効果素子を用いた磁気センサ、磁気ヘッド及び磁気メモリ
US7804709B2 (en) * 2008-07-18 2010-09-28 Seagate Technology Llc Diode assisted switching spin-transfer torque memory unit
US7936580B2 (en) * 2008-10-20 2011-05-03 Seagate Technology Llc MRAM diode array and access method
US7916528B2 (en) * 2009-03-30 2011-03-29 Seagate Technology Llc Predictive thermal preconditioning and timing control for non-volatile memory cells
US9251893B2 (en) * 2010-08-20 2016-02-02 Shine C. Chung Multiple-bit programmable resistive memory using diode as program selector
US8638590B2 (en) * 2010-09-28 2014-01-28 Qualcomm Incorporated Resistance based memory having two-diode access device
FR2970592B1 (fr) * 2011-01-19 2013-02-15 Centre Nat Rech Scient Cellule mémoire volatile/non volatile programmable
US9105832B2 (en) * 2011-08-18 2015-08-11 Cornell University Spin hall effect magnetic apparatus, method and applications
US8681529B2 (en) * 2011-11-10 2014-03-25 Micron Technology, Inc. Apparatuses and operation methods associated with resistive memory cell arrays with separate select lines
JP5553917B2 (ja) * 2012-01-30 2014-07-23 株式会社ＱｕａｎｔｕＭａｇ Ｃｏｎｓｕｌｔａｎｃｙ Ｍｔｊ素子及びその製法、並びにｍｒａｍデバイス
JP2013232497A (ja) 2012-04-27 2013-11-14 Renesas Electronics Corp 磁性体装置及びその製造方法
KR101929583B1 (ko) * 2012-06-13 2018-12-14 에스케이하이닉스 주식회사 비휘발성 자기 메모리 소자
US9076537B2 (en) * 2012-08-26 2015-07-07 Samsung Electronics Co., Ltd. Method and system for providing a magnetic tunneling junction using spin-orbit interaction based switching and memories utilizing the magnetic tunneling junction
US9520443B2 (en) * 2012-09-08 2016-12-13 The Regents Of The University Of California Systems and methods for implementing magnetoelectric junctions
US9853053B2 (en) * 2012-09-10 2017-12-26 3B Technologies, Inc. Three dimension integrated circuits employing thin film transistors
PT2895994T (pt) 2012-09-14 2022-10-17 Jamm Tech Inc Transmissores-recetores de elevada temperatura
KR101266791B1 (ko) * 2012-09-21 2013-05-27 고려대학교 산학협력단 면내 전류와 전기장을 이용한 자기메모리 소자
KR101266792B1 (ko) * 2012-09-21 2013-05-27 고려대학교 산학협력단 면내 전류와 전기장을 이용한 수평형 자기메모리 소자
US8836056B2 (en) * 2012-09-26 2014-09-16 Intel Corporation Perpendicular MTJ stacks with magnetic anisotropy enhancing layer and crystallization barrier layer
US9099641B2 (en) * 2012-11-06 2015-08-04 The Regents Of The University Of California Systems and methods for implementing magnetoelectric junctions having improved read-write characteristics
US8889433B2 (en) * 2013-03-15 2014-11-18 International Business Machines Corporation Spin hall effect assisted spin transfer torque magnetic random access memory
US8963222B2 (en) * 2013-04-17 2015-02-24 Yimin Guo Spin hall effect magnetic-RAM
US9620188B2 (en) * 2013-06-21 2017-04-11 Intel Corporation MTJ spin hall MRAM bit-cell and array
FR3009421B1 (fr) * 2013-07-30 2017-02-24 Commissariat Energie Atomique Cellule memoire non volatile
US20150070981A1 (en) * 2013-09-06 2015-03-12 Yoshinori Kumura Magnetoresistance element and magnetoresistive memory
US20150070983A1 (en) * 2013-09-09 2015-03-12 Yoshinori Kumura Magnetic memory device
US9691458B2 (en) * 2013-10-18 2017-06-27 Cornell University Circuits and devices based on spin hall effect to apply a spin transfer torque with a component perpendicular to the plane of magnetic layers
US9343658B2 (en) 2013-10-30 2016-05-17 The Regents Of The University Of California Magnetic memory bits with perpendicular magnetization switched by current-induced spin-orbit torques
KR102191217B1 (ko) 2014-04-28 2020-12-16 삼성전자주식회사 반도체 소자, 자기 기억 소자 및 이들의 제조 방법
US10008248B2 (en) * 2014-07-17 2018-06-26 Cornell University Circuits and devices based on enhanced spin hall effect for efficient spin transfer torque
FR3025674B1 (fr) * 2014-09-04 2016-09-09 Commissariat Energie Atomique Porte c munie d'une sauvegarde non volatile
US9269415B1 (en) * 2014-09-18 2016-02-23 International Business Machines Corporation Utilization of the anomalous hall effect or polarized spin hall effect for MRAM applications
US9218864B1 (en) * 2014-10-04 2015-12-22 Ge Yi Magnetoresistive random access memory cell and 3D memory cell array
CN104393169B (zh) 2014-10-10 2017-01-25 北京航空航天大学 一种无需外部磁场的自旋轨道动量矩磁存储器
US9240799B1 (en) * 2014-11-04 2016-01-19 Regents Of The University Of Minnesota Spin-based logic device
US11257862B2 (en) * 2015-01-30 2022-02-22 Yimin Guo MRAM having spin hall effect writing and method of making the same
US9542987B2 (en) * 2015-02-02 2017-01-10 Globalfoundries Singapore Pte. Ltd. Magnetic memory cells with low switching current density
US20160300999A1 (en) * 2015-04-07 2016-10-13 Ge Yi Magnetoresistive Random Access Memory Cell
JP6089081B1 (ja) 2015-09-16 2017-03-01 株式会社東芝 磁気メモリ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1534680A (zh) * 2003-02-13 2004-10-06 台湾积体电路制造股份有限公司 磁阻式随机存取内存电路
CN103021449A (zh) * 2011-09-26 2013-04-03 株式会社东芝 磁性随机存取存储器
WO2015039912A1 (en) * 2013-09-19 2015-03-26 Crocus Technology Sa Self-referenced memory device and method for operating the memory device
US20160020250A1 (en) * 2014-07-17 2016-01-21 Qualcomm Incorporated Switching film structure for magnetic random access memory (mram) cell

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11450369B2 (en) 2018-08-27 2022-09-20 Sony Semiconductor Solutions Corporation Semiconductor circuit and electronic device for storing information
CN110890117A (zh) * 2018-09-11 2020-03-17 东芝存储器株式会社 磁存储器
CN112542190A (zh) * 2019-09-23 2021-03-23 中电海康集团有限公司 存储器、存储器的写入方法和读取方法
WO2021057179A1 (zh) * 2019-09-23 2021-04-01 浙江驰拓科技有限公司 存储器、存储器的写入方法和读取方法

Also Published As

Publication number Publication date
TWI622192B (zh) 2018-04-21
JP2017168658A (ja) 2017-09-21
TW201735409A (zh) 2017-10-01
CN107204201B (zh) 2020-09-29
US20170270985A1 (en) 2017-09-21
JP6178451B1 (ja) 2017-08-09
US9830968B2 (en) 2017-11-28

Similar Documents

Publication Publication Date Title
CN107204201A (zh) 磁存储器
US9536583B2 (en) Magnetic memory, spin element, and spin MOS transistor
US8111540B2 (en) Semiconductor memory device
JP4846817B2 (ja) 抵抗変化型メモリ
JP5542550B2 (ja) 抵抗変化メモリ
US7414879B2 (en) Semiconductor memory device
US10991756B2 (en) Bipolar selector with independently tunable threshold voltages
JP7168241B2 (ja) 集積回路装置
US11469371B2 (en) SOT-MRAM cell in high density applications
US8729648B2 (en) Magnetic body device and manufacturing method thereof
US9520171B2 (en) Resistive change memory
US9627053B2 (en) Memory device and access method
CN110383461B (zh) 磁存储器、磁存储器记录方法以及磁存储器读取方法
JP2006120701A (ja) 可変抵抗素子とその駆動方法、および半導体装置
US11929105B2 (en) Method of fabricating a semiconductor device
CN113451355B (zh) 基于自旋轨道矩的磁性存储器件
JP2023035644A (ja) 磁気抵抗効果素子及び磁気メモリ装置
CN114694704A (zh) 磁性存储器及其读写方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant