CN112542190A - 存储器、存储器的写入方法和读取方法 - Google Patents

存储器、存储器的写入方法和读取方法 Download PDF

Info

Publication number
CN112542190A
CN112542190A CN201910900825.1A CN201910900825A CN112542190A CN 112542190 A CN112542190 A CN 112542190A CN 201910900825 A CN201910900825 A CN 201910900825A CN 112542190 A CN112542190 A CN 112542190A
Authority
CN
China
Prior art keywords
memory
bit
bit line
line
writing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910900825.1A
Other languages
English (en)
Inventor
殷标
孟皓
迟克群
李州
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETHIK Group Ltd
Hikstor Technology Co Ltd
Original Assignee
CETHIK Group Ltd
Hikstor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETHIK Group Ltd, Hikstor Technology Co Ltd filed Critical CETHIK Group Ltd
Priority to CN201910900825.1A priority Critical patent/CN112542190A/zh
Priority to PCT/CN2020/100912 priority patent/WO2021057179A1/zh
Publication of CN112542190A publication Critical patent/CN112542190A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本申请公开了一种存储器、存储器的写入方法和读取方法。其中，存储器包括自旋轨道矩提供层、两个存储位元、两个二极管、第一位线、第二位线、字线、源线和晶体管，其中，自旋轨道矩提供层的一端与第一位线连接，自旋轨道矩提供层的另一端与晶体管连接，且晶体管分别与字线和源线连接，两个存储位元间隔地设置在自旋轨道矩提供层的表面上，存储位元远离自旋轨道矩提供层的一端与二极管的第一端一一对应地串联，与两个存储位元连接的二极管的第一端对应的电极正负不同，二极管的第二端分别与第二位线连接。本申请解决了相关技术中存储器的存储单元面积大、集成度低，且不能实现独立读写的技术问题。

Description

存储器、存储器的写入方法和读取方法
技术领域
本申请涉及存储器领域，具体而言，涉及一种存储器、存储器的写入方法和读取方法。
背景技术
自旋-轨道力矩磁阻式随机存储器(Spin-Orbit Torque Magnetic RandomAccess Memory，简称为SOT-MRAM)，与自旋转移力矩磁阻式随机存储器(Spin-TransferTorque Magnetic Random Access Memory，简称为STT-MRAM)是完全不同的。SOT-MRAM是基于自旋霍尔效应，不同的极化方向的自旋流在SOT-MRAM重金属层的相反边缘积聚，并向磁性隧道结(Magnetic Tunnel Junctions，简称为MTJ)中写入。SOT-MRAM具有低功耗、高性能的优点，在物联网、云计算和航空航天等方面具备广阔的市场前景。
而在相关技术中，SOT-MRAM还存在的各种各样的问题：例如，图1示出了相关技术中的一种SOT-MRAM的结构示意图，如图1所示，01：自由层，02：隧穿层，03：参考层，04：源线，05：读字线，06：写字线，07：自旋轨道矩提供层，08：位线，其中，MTJ由01、02和03构成。在SOT-MRAM中，其存储单元为三端结构，需要两个晶体管，存储单元面积较大，限制了集成度的提高。又例如，在SOT-MRAM中的两个MTJ垂直堆叠(串联)，其阻值不可以分别独立读取；还有一些SOT-MRAM中两个并联的MTJ不能实现分别独立写入，存在误写现象。
因此，在相关技术中，SOT-MRAM存在存储单元面积大、集成度低，以及SOT-MRAM存储单元不能实现独立读写的问题。
针对上述的问题，目前尚未提出有效的解决方案。
发明内容
本申请实施例提供了一种存储器、存储器的写入方法和读取方法，以至少解决相关技术中存储器的存储单元面积大、集成度低，且不能实现独立读写的技术问题。
根据本申请实施例的一个方面，提供了一种存储器，所述存储器包括自旋轨道矩提供层、两个存储位元、两个二极管、第一位线、第二位线、字线、源线和晶体管，其中，所述自旋轨道矩提供层的一端与第一位线连接，所述自旋轨道矩提供层的另一端与所述晶体管连接，且所述晶体管分别与所述字线和所述源线连接，两个所述存储位元间隔地设置在所述自旋轨道矩提供层的表面上，所述存储位元远离所述自旋轨道矩提供层的一端与所述二极管的第一端一一对应地串联，与两个所述存储位元连接的所述二极管的第一端对应的电极正负不同，所述二极管的第二端分别与第二位线连接。
可选地，所述自旋轨道矩提供层为重金属层。
可选地，所述存储位元为MTJ。
可选地，所述MTJ包括自由层，所述自由层的厚度为0.5至1.5nm。
可选地，所述MTJ包括隧穿层，所述隧穿层的厚度为1.0至10nm。
根据本申请实施例的另一方面，还提供了一种上述中任意一项所述的存储器的写入方法，所述写入方法包括：在存储器的第一位线和源线之间和/或在存储器的第二位线和源线之间施加写电压，对所述存储器的至少一个存储位元进行写入。
可选地，在存储器的至少一个位线和源线之间施加写电压，对所述存储器的至少一个存储位元进行写入，包括：在所述源线和所述第一位线施加第一写电压，保持所述第二位线处于浮空状态。
可选地，在存储器的至少一个位线和源线之间施加写电压，对所述存储器的至少一个存储位元进行写入，包括：在所述源线和所述第一位线施加第一写电压，在所述源线和所述第二位线施加第二写电压。
可选地，所述第一写电压和/或第二写电压包括第一方向和第二方向，其中，所述第一方向和所述第二方向的方向相反。
根据本申请实施例的另一方面，还提供了一种上述中任意一项所述的存储器的读取方法，所述读取方法包括：在存储器的第二位线和源线之间施加读电压，对所述存储器的至少一个存储位元进行读取。
可选地，在存储器的第二位线和源线之间施加读电压，对所述存储器的至少一个存储位元进行读取，包括：所述读电压包括第一方向和第二方向，其中，所述第一方向和所述第二方向的方向相反。
在本申请实施例中，存储器包括自旋轨道矩提供层、两个存储位元、两个二极管、第一位线、第二位线、字线、源线和晶体管，其中，所述自旋轨道矩提供层的一端与第一位线连接，所述自旋轨道矩提供层的另一端与所述晶体管连接，且所述晶体管分别与所述字线和所述源线连接，两个所述存储位元间隔地设置在所述自旋轨道矩提供层的表面上，所述存储位元远离所述自旋轨道矩提供层的一端与所述二极管的第一端一一对应地串联，与两个所述存储位元连接的所述二极管的第一端对应的电极正负不同，所述二极管的第二端分别与第二位线连接。由于该存储器包括两个存储位元，可以提高存储密度，且两个存储位元共享自旋轨道矩提供层、位线、字线等，可以提高存储器的集成度；另外，二极管可以垂直堆叠在存储位元，没有增加存储单元的面积，进一步地，本申请的存储器中并联的两个存储位元中每一个存储位元均可以实现独立的读写，进而解决了相关技术中存储器的存储单元面积大、集成度低，且不能实现独立读写的技术问题。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1示出了相关技术中的一种SOT-MRAM的结构示意图；
图2示出了本申请实施例的存储器的结构示意图；
图3示出了本申请的优选的实施例的存储器的结构示意图；
图4(a)示出了本申请的优选的实施例的存储器的第一种写入方法的示意图；
图4(b)示出了本申请的优选的实施例的存储器的第一种写入方法的状态示意图；
图5(a)示出了本申请的优选的实施例的存储器的第二种写入方法的示意图；
图5(b)示出了本申请的优选的实施例的存储器的第二种写入方法的状态示意图；
图6(a)示出了本申请的优选的实施例的存储器的第三种写入方法的示意图；
图6(b)示出了本申请的优选的实施例的存储器的第三种写入方法的状态示意图；
图7(a)示出了本申请的优选的实施例的存储器的第四种写入方法的示意图；
图7(b)示出了本申请的优选的实施例的存储器的第四种写入方法的状态示意图；
图8(a)示出了本申请的优选的实施例的存储器的第五种写入方法的示意图；
图8(b)示出了本申请的优选的实施例的存储器的第五种写入方法的状态示意图；
图9(a)示出了本申请的优选的实施例的存储器的第六种写入方法的示意图；
图9(b)示出了本申请的优选的实施例的存储器的第六种写入方法的状态示意图；
图10(a)示出了本申请的优选的实施例的存储器的第七种写入方法的示意图；
图10(b)示出了本申请的优选的实施例的存储器的第七种写入方法的状态示意图；
图11(a)示出了本申请的优选的实施例的存储器的第八种写入方法的示意图；
图11(b)示出了本申请的优选的实施例的存储器的第八种写入方法的状态示意图；
图12(a)示出了本申请的优选的实施例的存储器的第九种写入方法的示意图；
图12(b)示出了本申请的优选的实施例的存储器的第九种写入方法的状态示意图；
图13示出了本申请的优选的实施例的存储器的第一种读取方法的示意图；
图14示出了本申请的优选的实施例的存储器的第二种读取方法的示意图。
具体实施方式
应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。
正如背景技术所介绍的，相关技术中存储器的存储单元面积大、集成度低，且不能实现独立读写，为了解决如上的技术问题，本申请提出了一种存储器、存储器的写入方法与读取方法。
本申请的一种典型的实施方式中，提供了一种存储器，图2示出了本申请实施例的存储器的结构示意图，如图2所示，该存储器包括自旋轨道矩提供层10、两个存储位元20、两个二极管30、第一位线40、第二位线50、字线60、源线70和晶体管80，其中，自旋轨道矩提供层10的一端与第一位线40连接，自旋轨道矩提供层的另一端与晶体管80连接，且晶体管80分别与字线60和源线70连接，两个存储位元20间隔地设置在自旋轨道矩提供层10的表面上，存储位元20远离自旋轨道矩提供层的一端与二极管30的第一端一一对应地串联，与两个存储位元20连接的二极管30的第一端对应的电极正负不同，二极管30的第二端分别与第二位线50连接。
作为一种可选的实施方式，由于两个存储位元间隔地设置在自旋轨道矩提供层的表面上，当两个存储位元为两个存储位元时，可以实现这两个存储位元在自旋轨道矩提供层的表面上并联，进一步地，两个并联的存储位元，分别可以进行独立的读写。
需要说明的是，本申请的独立的读写，并不是两个并联的存储位元同时进行读取或者写入，而是两个并联的存储位元中每个存储位元可以实现读取或者写入。例如，本申请中存储器包括的两个存储位元为存储位元A和存储位元B，其中，可以单独的实现对存储位元A进行读取或者写入，还可以是单独的实现对存储位元B进行读取或者写入。
进一步地，上述晶体管为三极管，分别连接源线、自旋轨道矩提供层以及字线，其中，晶体管作为控制开关，可以通过字线的作用使其导通或者关闭。需要说明的是，在字线导通晶体管时，可以实现存储器的存储位元分别进行独立读写。
由于该存储器包括两个存储位元，可以提高存储密度，且两个存储位元共享自旋轨道矩提供层、位线、字线等，可以提高存储器的集成度；另外，二极管可以垂直堆叠在存储位元，没有增加存储单元的面积，进一步地，本申请的存储器中并联的两个存储位元中每一个存储位元均可以实现独立的读写，进而解决了相关技术中存储器的存储单元面积大、集成度低，且不能实现独立读写的技术问题。
可选地，自旋轨道矩提供层为重金属层。
作为一种可选的实施方式，自旋轨道矩提供层为重金属层，其材料可以选自非磁性重金属材料、拓扑绝缘体材料与反铁磁导体材料中的至少一种。需要说明的是，上述非磁性重金属材料包括Pt、Ta、W、Ir、Hf、Ru、Ti、Bi、Au与Os中的至少一种，上述拓扑绝缘体材料包括Bi、Te与Se中的至少两种形成的合金，上述反铁磁导体材料包括Pt、Mn与Ir中的至少两种形成的合金。其中，拓扑绝缘体材料或者反铁磁导体材料中均可以包括多种合金。
上述自旋轨道矩提供层的材料为拓扑绝缘体材料，这些材料不仅可以更好地保证自由层的磁化方向为预定方向，还能实现超低写电流密度，降低了存储单元的能耗。
可选地，存储位元为MTJ。
作为一种可选的实施方式，上述存储器包括两个存储位元，且存储位元为MTJ时，也即是该存储器包括两个并联的MTJ，且每个MTJ分别串联一个二极管，且两个并联的MTJ对应的二极管的方向相反，另外，两个并联的MTJ共享开关、重金属层和位线等，可以提高存储器的集成度。另外，可以实现对两个并联的MTJ分别进行独立的读取和写入。
可选地，MTJ包括自由层，自由层的厚度为0.5至1.5nm。
可选地，MTJ包括隧穿层，隧穿层的厚度为1.0至10nm。
需要说明的是，本申请的MTJ还包括固定层，其中，固定层的磁化方向保持不变，在本申请实施中，两个MTJ的固定层的磁化方向是相反的，例如，第一MTJ的固定层的磁化方向为上，则第二MTJ的固定层的磁化方向为下。在具体实施实施过程中，磁化方向并不仅限于上或者下，还可以是左或者右、前或者后等，在此不再一一赘述。
可选地，MTJ包括第一MTJ和第二MTJ，其中，第一MTJ的翻转电流阈值大于第二MTJ的翻转电流阈值，第一MTJ的翻转电压大于第二MTJ的翻转电压。
作为一种可选的实施方式，在施加的电压或者电流达到存储位元对应的翻转电压或者翻转电流阈值时，才可能使得其中一个MTJ的自由层的磁化方向发生改变。需要说明的是，在本申请中只有施加的电压或者电流足够使得MTJ的自由层的磁化方向发生改变，MTJ的写入状态才会发生改变。
需要说明的是，上述自由层的磁化方向发生改变，还与自由层的磁化方向或者电子流方向有关。例如，自由层的自旋电子极化方向与施加电压或者电流对应的自旋电子极化方向一致时，则自由层在施加电压或者电流的作用下其磁化方向不发生改变。
根据本申请实施例的另一方面，还提供了一种上述中任意一项的存储器的写入方法，写入方法包括：在存储器的第一位线和源线之间和/或在存储器的第二位线和源线之间施加写电压，对存储器的至少一个存储位元进行写入。
作为一个可选的实施方式，在对存储器的至少一个存储位元进行写入时，至少包括以下情形：可以在存储器的第一位线和源线之间施加写电压，实现对存储位元的写入；可以在存储器的第二位线和源线之间施加写电压，实现对存储位元的写入；还可以在存储器的第一位线和源线之间和存储器的第二位线和源线之间同时施加写电压，实现对存储位元的写入。
作为一个可选的实施方式，本申请实施例中的存储器可以为两个存储位元。优选的，两个存储位元可以为两个MTJ。
可选地，在存储器的至少一个位线和源线之间施加写电压，对存储器的至少一个存储位元进行写入，包括：在源线和第一位线施加第一写电压，保持第二位线处于浮空状态。
作为一个可选的实施方式，上述保持第二位线处于浮空状态，即对第二位线不施加电。
作为一个可选的实施方式，本申请可以在源线和第一位线施加第一写电压，实现对存储器的至少一个存储位元进行写入。例如，存储器包括两个MTJ，可以通过施加第一写电压，可以将存储器由00写为10，由10写为11，由11写为01，由01写为00，由00写为01，由11写为10，在具体实施中可以自由实现上述写入方式中的任意一种。需要说明的是，在进行上述写入操作时，其中一个MTJ进行写入，另一个MTJ保持不变。
可选地，在存储器的至少一个位线和源线之间施加写电压，对存储器的至少一个存储位元进行写入，包括：在源线和第一位线施加第一写电压，在源线和第二位线施加第二写电压。
作为一个可选的实施方式，本申请可以在源线和第一位线施加第一写电压，以及在源线和第二位线施加第二写电压，实现对存储器的至少一个存储位元进行写入。需要说明的是，施加第一写电压和第二写电压同时进行。例如，存储器包括两个MTJ，可以通过同时施加第一写电压和第二写电压，可以将存储器由01写为11，由10写为00，在具体实施中可以自由实现上述写入方式中的任意一种。需要说明的是，在进行上述写入操作时，其中一个MTJ进行写入，另一个MTJ保持不变。
可选地，第一写电压和/或第二写电压包括第一方向和第二方向，其中，第一方向和第二方向的方向相反。
作为一个优选的实施方式，上述第一写电压的方向为电压在源线和第一位线之间流向，也即是在源线和第一位线之间电流方向，其中，第一写电压可以由源线流向第一位线，也可以由第一位线流向源线，可以将上述的流向划分为第一方向和第二方向，进一步地，第一方向和第二方向的方向相反。
作为一个优选的实施方式，上述第二写电压的方向为电压在源线和第二位线之间流向，也即是在源线和第二位线之间电流方向，其中，第二写电压可以由源线流向第二位线，也可以由第二位线流向源线，可以将上述的流向划分为第一方向和第二方向，进一步地，第一方向和第二方向的方向相反。
在具体实施过程中，上述第一写电压和/或第二写电压的不同方向经过不同的MTJ可以实现对每个MTJ进行独立的写入。需要说明的是，第一写电压和/或第二写电压的不同方向，其中任意一种电压流向或者两种电压流向的组合均可以实现不同的写入状态。
根据本申请实施例的另一方面，还提供了一种上述中任意一项的存储器的读取方法，读取方法包括：在存储器的第二位线和源线之间施加读电压，对存储器的至少一个存储位元进行读取。
需要说明的是，本申请的存储器在在进行读取时，其中的第一位线始终处于浮空状态，也即是，第一位线不施加电。此时，在存储器进行读取时，可以通过控制在存储器的第二位线和源线之间施加读电压，由于二极管的方向不同，可以实现对二极管导通的存储位元进行读取。
作为一个优选的实施方式，在本申请中存储器包括但不限于两个存储位元，在具体实施过程中，例如，存储器存在两个存储位元，在相关技术中，只能够实现这两个存储位元的同时读取，而在本申请中则可以实现任意一个存储位元的独立读取。
可选地，在存储器的第二位线和源线之间施加读电压，对存储器的至少一个存储位元进行读取，包括：读电压包括第一方向和第二方向，其中，第一方向和第二方向的方向相反。
作为一个优选的实施方式，上述读电压的方向为电压在第二位线和源线之间流向，也即是在第二位线和源线之间电流方向，其中，读电压可以由第二位线流向源线，也可以由源线流向第二位线，可以将上述的流向划分为第一方向和第二方向，进一步地，第一方向和第二方向的方向相反。
在具体实施过程中，例如，存储器包括两个存储位元为两个MTJ，其中，读电压的第一方向为由源线流向第二位线，此时该读电压经过第一MTJ，则可以实现对第一MTJ进行读取；读电压的第二方向为由第二位线流向源线，此时该读电压经过第二MTJ，则可以实现对第二MTJ进行读取；由此可见，读电压的不同方向经过不同的MTJ可以实现对每个MTJ进行独立的读取。
在本申请实施过程中，无论是存储器的读取还是写入，均是通过位线和源线之间的电压差实现的，这种电压差在存储器的读取时为读电压，在存储器的写入时为写电压。需要说明的是，可以通过对字线施加电压用于选通晶体管打开通道，其中，在存储器的读取或者写入时，晶体管处于导通状态。
下面对本申请优选的实施方式进行说明。
在本申请优选的实施例中，存储器包括自旋轨道矩提供层10、两个存储位元20、两个二极管30、第一位线40、第二位线50、字线60、源线70和晶体管80，该存储器的自旋轨道矩提供层10表面上间隔设置两个MTJ，其中，MTJ至少包括依次叠置的自由层21、隧穿层22和固定层23，自由层21接触自旋轨道矩提供层10表面设置，固定层23远离自旋轨道矩提供层10表面设置，隧穿层22设置在自由层21和固定层23之间。其中，固定层23的磁化方向保持不变，自由层21的磁化方向可以改变。
在下面的实施例所涉及的存储器的结构示意图中，针对MTJ来说，左侧的MTJ为第一MTJ，右侧的MTJ为第二MTJ，虚线箭头则是存储器的电流方向。需要说明的是，为了便于描述存储器的MTJ的磁化方向，在本申请中利用小圆圈(点)或者小圆圈(叉)用于表示两种不同的磁化方向。第一MTJ的固定层的磁化方向为小圆圈(点)，第二MTJ的固定层的磁化方向为小圆圈(叉)，而第一MTJ和第二MTJ的自由层的磁化方向均可以包括的小圆圈(点)或者小圆圈(叉)中的任意一个。
对于存储器的结构示意图对应的状态示意图，该存储器包括四种状态：00、01、10和11，涉及多种相互转化的方式，其中，左侧用于表述第一MTJ的状态，右侧用于表述第二MTJ的状态。对于任意一个MTJ而言，在该状态图中，对于每一种状态，其上面的小圆圈用于表述对应的MTJ的固定层的磁化方向，下面的小圆圈用于表述对应的MTJ的自由层的磁化方向。
图3示出了本申请的优选的实施例的存储器的结构示意图，如图3所示，重金属层与一根位线相连，上方为两个并联的MTJ，MTJ结构从下而上依次是自由层、隧穿层、固定层。两个MTJ单元分别与一个二极管串联，两个二极管的方向相反，连接着同一根位线。第一MTJ的翻转电流阈值大于第二MTJ的翻转电流阈值大。第一MTJ和第二MTJ的SOT翻转电压分别为Vw0和Vw1，其中Vw0>Vw1。
其中，该存储器包含两个相互并联的MTJ；该存储器还包含两个二极管，分别与两个MTJ串联。通过自旋转移力矩辅助写入方法，两个MTJ可以分别独立写入且两个并联的MTJ还可以分别独立读取。
其中，上述两个并联的MTJ共享晶体管、重金属层和位线等，提高了集成度。
进一步地，上述MTJ的自由层的材料为具有垂直各向异性的铁磁材料，可以是单层结构或是多层复合式结构。单层结构的自由层材料可以是铁(Fe)、钴(Co)、镍(Ni)、钆(Gd)、铽(Tb)、镝(Dy)、硼(B)或这些元素的合金，如CoFeB、NF、FeB等。多层复合结构的材料可以是钴(Co)铂(Pt)、钴(Co)镍(Ni)、钴(Co)钯(Pd)等元素组成的复合层结构。
需要说明的是，上述MTJ的自由层的厚度尺寸可以为0.5nm-1.5nm。
进一步地，上述MTJ的隧穿层为特定厚度下具备磁隧穿条件的绝缘材料，这些绝缘材料可以为氧化镁、氧化铝、镁或三者的组合。
需要说明的是，上述MTJ的隧穿层厚度尺寸可以为1.0nm-10nm。
进一步地，上述MTJ的固定层可以是单层或复合式多层结构。其中，单层结构的固定层可通过例如铁(Fe)、钴(Co)、镍(Ni)等铁磁材料或这些元素的合金来实现。多层复合式结构的固定层则可为铁磁材料与金属材料的复合层结构，例如钴(Co)铂(Pt)、钴(Co)镍(Ni)、钴(Co)钯(Pd)等元素组成的复合层结构。
进一步地，基于上述存储器可以实现两个并联的MTJ进行独立写入和独立读取，下面分别对写入方法和读取方法进行详细的说明，具体如下：
图4(a)示出了本申请的优选的实施例的存储器的第一种写入方法的示意图，以及图4(b)示出了本申请的优选的实施例的存储器的第一种写入方法的状态示意图；如图4(a)和4(b)所示，该存储器的第一种写入方法为：00→10；其中，WL:V，第一位线:Vw0，第二位线:floating。
图5(a)示出了本申请的优选的实施例的存储器的第二种写入方法的示意图，以及图5(b)示出了本申请的优选的实施例的存储器的第二种写入方法的状态示意图；如图5(a)和5(b)所示，该存储器的第二种写入方法为：10→11；其中，字线:V，第一位线:-Vw1，第二位线:floating。
图6(a)示出了本申请的优选的实施例的存储器的第三种写入方法的示意图，以及图6(b)示出了本申请的优选的实施例的存储器的第三种写入方法的状态示意图；如图6(a)和6(b)所示，该存储器的第三种写入方法为：11→01；其中，字线:V，第一位线:-Vw0，第二位线:floating。
图7(a)示出了本申请的优选的实施例的存储器的第四种写入方法的示意图，以及图7(b)示出了本申请的优选的实施例的存储器的第四种写入方法的状态示意图；如图7(a)和7(b)所示，该存储器的第四种写入方法为：01→00；其中，字线:V，第一位线:Vw1，第二位线:floating。
图8(a)示出了本申请的优选的实施例的存储器的第五种写入方法的示意图，以及图8(b)示出了本申请的优选的实施例的存储器的第五种写入方法的状态示意图；如图8(a)和8(b)所示，该存储器的第五种写入方法为：00→01；其中，字线:V，第一位线:-Vw1，第二位线:floating。
图9(a)示出了本申请的优选的实施例的存储器的第六种写入方法的示意图，以及图9(b)示出了本申请的优选的实施例的存储器的第六种写入方法的状态示意图；如图9(a)和9(b)所示，该存储器的第六种写入方法为：11→10；其中，字线:V，第一位线:Vw1，第二位线:floating。
图10(a)示出了本申请的优选的实施例的存储器的第七种写入方法的示意图，以及图10(b)示出了本申请的优选的实施例的存储器的第七种写入方法的状态示意图；如图10(a)和10(b)所示，该存储器的第七种写入方法为：10→00；其中，字线:V，第一位线:-Vw10，第二位线:-V10。注：Vw10<Vw1<Vw0。
图11(a)示出了本申请的优选的实施例的存储器的第八种写入方法的示意图，以及图11(b)示出了本申请的优选的实施例的存储器的第八种写入方法的状态示意图；如图11(a)和11(b)所示，该存储器的第八种写入方法为：10→01；其中，字线:V，第一位线:-Vw0，第二位线:floating。
图12(a)示出了本申请的优选的实施例的存储器的第九种写入方法的示意图，以及图12(b)示出了本申请的优选的实施例的存储器的第九种写入方法的状态示意图；如图12(a)和12(b)所示，该存储器的第九种写入方法为：01→10；其中，字线:V，第一位线:Vw0，第二位线:floating。
图13示出了本申请的优选的实施例的存储器的第一种读取方法的示意图，如图13所示，该存储器的第一种读取方法为：读取第一MTJ；其中，字线:V，第一位线:floating，第二位线:-Vr。
图14示出了本申请的优选的实施例的存储器的第二种读取方法的示意图，如图14所示，该存储器的第二种读取方法为：读取第二MTJ；其中，字线:V，第一位线:floating，第二位线:Vr。
基于此，本申请的存储器可以实现以下效果：
1、该存储器含有两个MTJ，提高了存储密度；
2、该存储器中两个MTJ共享重金属层、位线、晶体管等，有利于提高集成度；
3、该存储器的二极管可以垂直堆叠在MTJ上，没有增加存储单元的面积；
4、该存储器中两个并联的MTJ可以分别实现独立读写。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种存储器，其特征在于，所述存储器包括自旋轨道矩提供层、两个存储位元、两个二极管、第一位线、第二位线、字线、源线和晶体管，其中，所述自旋轨道矩提供层的一端与第一位线连接，所述自旋轨道矩提供层的另一端与所述晶体管连接，且所述晶体管分别与所述字线和所述源线连接，两个所述存储位元间隔地设置在所述自旋轨道矩提供层的表面上，所述存储位元远离所述自旋轨道矩提供层的一端与所述二极管的第一端一一对应地串联，与两个所述存储位元连接的所述二极管的第一端对应的电极正负不同，所述二极管的第二端分别与第二位线连接。
2.根据权利要求1所述的存储器，其特征在于，所述自旋轨道矩提供层为重金属层。
3.根据权利要求1所述的存储器，其特征在于，所述存储位元为MTJ。
4.根据权利要求3所述的存储器，其特征在于，所述MTJ包括隧穿层，所述隧穿层的厚度为1.0至10nm。
5.一种权利要求1至4中任意一项所述的存储器的写入方法，其特征在于，所述写入方法包括：
在存储器的第一位线和源线之间和/或在存储器的第二位线和源线之间施加写电压，对所述存储器的至少一个存储位元进行写入。
6.根据权利要求5所述的写入方法，其特征在于，在存储器的至少一个位线和源线之间施加写电压，对所述存储器的至少一个存储位元进行写入，包括：
在所述源线和所述第一位线施加第一写电压，保持所述第二位线处于浮空状态。
7.根据权利要求6所述的写入方法，其特征在于，在存储器的至少一个位线和源线之间施加写电压，对所述存储器的至少一个存储位元进行写入，包括：
在所述源线和所述第一位线施加第一写电压，在所述源线和所述第二位线施加第二写电压。
8.根据权利要求6至7中任意一项所述的写入方法，其特征在于，
所述第一写电压和/或第二写电压包括第一方向和第二方向，其中，所述第一方向和所述第二方向的方向相反。
9.一种权利要求1至4中任意一项所述的存储器的读取方法，其特征在于，所述读取方法包括：
在存储器的第二位线和源线之间施加读电压，对所述存储器的至少一个存储位元进行读取。
10.根据权利要求9所述的读取方法，其特征在于，在存储器的第二位线和源线之间施加读电压，对所述存储器的至少一个存储位元进行读取，包括：
所述读电压包括第一方向和第二方向，其中，所述第一方向和所述第二方向的方向相反。
CN201910900825.1A 2019-09-23 2019-09-23 存储器、存储器的写入方法和读取方法 Pending CN112542190A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910900825.1A CN112542190A (zh) 2019-09-23 2019-09-23 存储器、存储器的写入方法和读取方法
PCT/CN2020/100912 WO2021057179A1 (zh) 2019-09-23 2020-07-08 存储器、存储器的写入方法和读取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910900825.1A CN112542190A (zh) 2019-09-23 2019-09-23 存储器、存储器的写入方法和读取方法

Publications (1)

Publication Number Publication Date
CN112542190A true CN112542190A (zh) 2021-03-23

Family

ID=75013141

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910900825.1A Pending CN112542190A (zh) 2019-09-23 2019-09-23 存储器、存储器的写入方法和读取方法

Country Status (2)

Country Link
CN (1) CN112542190A (zh)
WO (1) WO2021057179A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107204201A (zh) * 2016-03-16 2017-09-26 株式会社东芝 磁存储器
US20170365777A1 (en) * 2016-06-17 2017-12-21 HGST Netherlands B.V. Sot mram cell with perpendicular free layer and its cross-point array realization
CN108538328A (zh) * 2018-03-07 2018-09-14 北京航空航天大学 一种磁性存储器的数据写入方法
CN109643567A (zh) * 2016-08-25 2019-04-16 高通股份有限公司 高速、低功率自旋轨道矩(sot)辅助的自旋转移矩磁随机访问存储器(stt-mram)位单元阵列
CN109768065A (zh) * 2019-01-14 2019-05-17 中国科学院微电子研究所 一种半导体器件单元以及图像识别装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107204201A (zh) * 2016-03-16 2017-09-26 株式会社东芝 磁存储器
US20170365777A1 (en) * 2016-06-17 2017-12-21 HGST Netherlands B.V. Sot mram cell with perpendicular free layer and its cross-point array realization
CN109643567A (zh) * 2016-08-25 2019-04-16 高通股份有限公司 高速、低功率自旋轨道矩(sot)辅助的自旋转移矩磁随机访问存储器(stt-mram)位单元阵列
CN108538328A (zh) * 2018-03-07 2018-09-14 北京航空航天大学 一种磁性存储器的数据写入方法
CN109768065A (zh) * 2019-01-14 2019-05-17 中国科学院微电子研究所 一种半导体器件单元以及图像识别装置

Also Published As

Publication number Publication date
WO2021057179A1 (zh) 2021-04-01

Similar Documents

Publication Publication Date Title
CN109300495B (zh) 基于人工反铁磁自由层的磁性结构及sot-mram
CN109037434B (zh) 基于人工反铁磁自由层的隧道结器件及磁性随机存储装置
CN109560193B (zh) 基于人工反铁磁固定层的磁性结构及sot-mram
CN109244233B (zh) 基于人工反铁磁固定层的磁性隧道结器件及随机存储装置
US8963222B2 (en) Spin hall effect magnetic-RAM
US10262711B2 (en) Magnetic memory
US8670271B2 (en) Magnetic stack having assist layers
US10953319B2 (en) Spin transfer MRAM element having a voltage bias control
US7965543B2 (en) Method for reducing current density in a magnetoelectronic device
US20200341079A1 (en) Magnetic tunnel junction device
CN106953005B (zh) 磁性元件和存储装置
CN105633111B (zh) 一种电场辅助写入型磁隧道结单元及其写入方法
WO2014089182A1 (en) A nonvolatile magnetic logic device
US8233319B2 (en) Unipolar spin-transfer switching memory unit
US8295072B2 (en) Magnetic random access memory (MRAM) utilizing magnetic flip-flop structures
CN111640769B (zh) 自旋轨道矩磁性存储器单元及磁性存储器
JPWO2020166722A1 (ja) スピントロニクス素子及び磁気メモリ装置
JP2006237329A (ja) 磁気記憶装置及び磁気記憶装置の書き込み方法
CN109087995A (zh) 垂直磁化mtj器件及stt-mram
US8565010B2 (en) Magnetic random access memory with field compensating layer and multi-level cell
CN115188883A (zh) 垂直磁各向异性磁隧道结及磁阻式随机存储器
CN111384235A (zh) 一种磁性隧道结及基于磁性隧道结的nsot-mram装置
CN110366756A (zh) 磁存储器、半导体装置、电子设备和读取磁存储器的方法
JP7335167B2 (ja) 磁気トンネル接合記憶素子
CN108511602B (zh) Mtj单元及stt-mram

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination