CN109643567A - 高速、低功率自旋轨道矩(sot)辅助的自旋转移矩磁随机访问存储器(stt-mram)位单元阵列 - Google Patents

高速、低功率自旋轨道矩(sot)辅助的自旋转移矩磁随机访问存储器(stt-mram)位单元阵列 Download PDF

Info

Publication number
CN109643567A
CN109643567A CN201780051818.8A CN201780051818A CN109643567A CN 109643567 A CN109643567 A CN 109643567A CN 201780051818 A CN201780051818 A CN 201780051818A CN 109643567 A CN109643567 A CN 109643567A
Authority
CN
China
Prior art keywords
layer
spin
bit location
stt
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780051818.8A
Other languages
English (en)
Inventor
J·J·坎
朴禅度
王培远
金晟烈
康相赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN109643567A publication Critical patent/CN109643567A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

描述了一种包括若干位单元的磁随机访问存储器(MRAM)阵列。位单元中的每个位单元包括垂直型磁隧道结(pMTJ)—具有垂直各向异性的磁隧道结，其包括参考层、支撑参考层的势垒层、和支撑势垒层的自由层。自旋霍尔导电材料层支撑自由层。驱动器可操作为设置多个位单元中的至少一个位单元的状态，驱动器被配置为沿自旋霍尔导电材料驱动电流，以经由自旋霍尔效应生成流过pMTJ的自旋轨道转移SOT电流，并且同时驱动另一电流通过pMTJ和自旋霍尔导电材料层的一部分，该另一电流利用参考层生成通过pMTJ的自旋转移矩STT电流。

Description

高速、低功率自旋轨道矩(SOT)辅助的自旋转移矩磁随机访问 存储器(STT-MRAM)位单元阵列
技术领域
本公开的某些方面一般地涉及磁隧穿结(MTJ)器件，并且更特别地涉及工艺友好的高速、低功率自旋轨道矩(SOT)辅助的自旋转移矩磁随机访问存储器(STT-MRAM)位单元阵列。
背景技术
不同于常规的随机访问存储器(RAM)芯片技术，在磁RAM(MRAM)中，数据通过存储元件的磁化被存储。存储元件的基本结构由通过薄隧穿势垒分离的金属铁磁层组成。铁磁层之一(例如，位于势垒下面的铁磁层)具有固定在特定方向上的磁化，并且通常被称为钉扎层。其他铁磁层(例如，位于隧穿势垒上方的铁磁层)具有可以被更改以表示“1”或“0”的磁化方向，并且通常被称为自由层。
例如，当自由层磁化与固定层磁化反向平行时可以表示“1”。另外，当自由层磁化与固定层磁化平行时可以表示“0”，或反之亦然。一个具有固定层、隧穿层和自由层的这种器件是磁隧道结(MTJ)。MTJ的电阻取决于自由层磁化和固定层磁化彼此是平行还是反向平行。诸如MRAM之类的存储器器件由个体可寻址的MTJ阵列构建。
为了将数据写入常规的MRAM，超过临界切换电流的写电流通过MTJ被应用。超过临界切换电流的写电流的应用改变了自由层的磁化方向。当写电流在第一方向上流动时，MTJ可以被设置到或保持在第一状态，在第一状态中，其自由层磁化方向和固定层磁化方向以平行取向对齐。当写电流在与第一方向相反的第二方向上流动时，MTJ可以被设置到或保持在第二状态，在第二状态中，其自由层磁化和固定层磁化处于反向平行取向。
为了在常规的MRAM中读取数据，读电流可以经由用于将数据写入MTJ的相同电流路径流过MTJ。如果MTJ的自由层和固定层的磁化彼此平行取向，则MTJ呈现并联电阻。该并联电阻不同于在自由层和固定层的磁化处于反向平行取向的情况下MTJ将会呈现的电阻(反向并联)。在常规的MRAM中，两种相异的状态由MRAM的位单元中的MTJ的这两个不同的电阻来定义。两个不同的电阻指示是逻辑“0”值还是逻辑“1”值被MTJ存储。
自旋转移矩磁随机访问存储器(STT-MRAM)是新兴的具有非易失性优点的非易失性存储器。特别地，嵌入有逻辑电路的STT-MRAM可以操作在与片外动态随机访问存储器(DRAM)可比较或更高的速度。另外，STT-MRAM具有比嵌入式静态随机访问存储器(eSRAM)更小的芯片尺寸、与FLASH相比的几乎无限的读/写耐久性、以及低阵列泄漏电流。
特别地，自旋转移矩(STT)效率和保留性是在用于嵌入式STT-MRAM的MTJ的设计中的规定参数。作为结果，垂直型STT-MRAM已经成为用于提供下一代嵌入式非易失性存储器的领先候选者。尽管STT-MRAM是用作用于低功率MCU(存储器控制单元)或IoT(物联网)应用的统一存储器的有希望的候选者，但是STT-MRAM仍然不足够快速/低功率以充当缓存替代存储器(例如，末级缓存(LLC)或其他)。特别地，STT-MRAM的写速度和功率不足以替代展现亚纳秒范围中的写时间的常规静态RAM(SRAM)。
发明内容
描述了一种可以包括若干位单元的磁随机访问存储器(MRAM)阵列。位单元中的每个位单元可以包括垂直型磁隧道结(pMTJ)，pMTJ包括参考层、支撑参考层的势垒层、和支撑势垒层的自由层。自旋霍尔导电材料层可以支撑自由层。驱动器可以可操作为使用增大的自旋转移矩(STT)电流和来自自旋霍尔导电材料层的自旋霍尔效应，来设置位单元中的至少一个位单元的状态。增大的STT电流可以被驱动经过自旋霍尔导电材料层和pMTJ，以使得自旋电流从参考层和自旋霍尔导电材料层生成。
一种将存储器存储在磁随机访问存储器(MRAM)阵列中的方法可以包括：驱动增大的自旋转移矩(STT)电流经过自旋霍尔导电材料和垂直型磁隧道结(pMTJ)。这可以从pMTJ的参考层和自旋霍尔导电材料生成自旋电流。该方法可以进一步包括：使用增大的STT电流和来自自旋霍尔导电材料的自旋霍尔效应，来设置位单元的状态。
一种磁随机访问存储器(MRAM)阵列可以包括若干位单元。位单元中的每个位单元可以包括垂直型磁隧道结(pMTJ)，pMTJ包括参考层、支撑参考层的势垒层、和支撑势垒层的自由层。自旋霍尔导电材料层可以支撑自由层。MRAM阵列还可以包括用于使用增大的自旋转移矩(STT)电流和来自自旋霍尔导电材料层的自旋霍尔效应来设置位单元中的至少一个位单元的状态的部件。增大的STT电流可以被驱动经过自旋霍尔导电材料层和pMTJ，以使得自旋电流可以从参考层和自旋霍尔导电材料层生成。
这已经相当宽泛地概述了本公开的特征和技术优点，以便随后的详细描述可以更好地被理解。下面将描述本公开的附加特征和优点。本领域技术人员应当明白，本公开可以容易地用作修改或设计用于执行本公开的相同目的的其他结构的基础。本领域技术人员还应当认识到，这样的等效构造未偏离所附权利要求中阐述的本公开的教导。被认为是本公开的关于其组织和操作方法的特性的新颖特征、以及另外的目标和优点，将根据关于附图考虑的以下描述更好地被理解。然而，将明确理解的是，每个附图被提供仅用于说明和描述目的，并且不旨在作为本公开的界限的定义。
附图说明
为了更完整地理解本公开，现在参考结合附图进行的以下描述。
图1是连接至访问晶体管的磁隧道结(MTJ)器件的示图。
图2是包括MTJ的常规磁随机访问存储器(MRAM)单元的概念图。
图3是图示了常规的垂直型磁隧道结(pMTJ)堆叠结构的横截面示图。
图4图示了根据本公开的各方面的自旋轨道矩(SOT)和自旋转移矩(STT)位单元。
图5图示了根据本公开的各方面的自旋轨道矩(SOT)和自旋转移矩(STT)位单元阵列。
图6图示了根据本公开的各方面的自旋轨道矩(SOT)和自旋转移矩(STT)位单元。
图7图示了根据本公开的各方面的自旋轨道矩(SOT)和自旋转移矩(STT)位单元阵列。
图8图示了根据本公开的各方面的半导体器件的横截面视图，该半导体器件用于实施自旋轨道矩(SOT)辅助的自旋转移矩(STT)磁随机访问存储器(MRAM)位单元。
图9是图示了根据本公开的各方面的使用自旋轨道矩(SOT)和自旋转移矩(STT)位单元阵列对存储器进行存储的方法的工艺流程图。
图10是示出了本公开的配置可以有利地在其中被采用的示例性无线通信系统的框图。
图11是图示了根据本公开的一方面的用于半导体组件的电路、布局和逻辑设计的设计工作站的框图。
具体实施方式
下面关于附图阐述的详细描述旨在作为各种配置的描述，并且不旨在表示可以实践所描述的概念的仅有配置。详细描述包括用于提供对各种概念的透彻理解之目的的具体细节。然而，对本领域技术人员将明显的是，这些概念可以没有这些具体细节被实践。在一些实例中，公知的结构和组件以框图形式示出以避免使这些概念模糊不清。如本文中所描述的，术语“和/或”的使用旨在表示“包括性的或”，并且术语“或”的使用旨在表示“排他性的或”。
自旋转移矩磁随机访问存储器(STT-MRAM)是新兴的具有非易失性优点的非易失性存储器。特别地，嵌入有逻辑电路的STT-MRAM可以操作在与片外动态随机访问存储器(DRAM)可比较或更高的速度。另外，STT-MRAM具有比嵌入式静态随机访问存储器(eSRAM)更小的芯片尺寸、与FLASH相比的几乎无限的读/写耐久性、以及低阵列泄漏电流。特别地，相对于其他非易失性存储器选项，诸如电阻性RAM(RRAM)、铁电性RAM(FRAM)、eFlash等，STT-MRAM是快速且非易失性的。
自旋转移矩(STT)效率和保留性是用于嵌入式STT-MRAM的设计参数，它们在垂直型MTJ(pMTJ)被用作存储器单元时得到改善。作为结果，垂直型STT-MRAM已经成为用于提供下一代嵌入式非易失性存储器的领先候选者。尽管垂直型STT-MRAM是用作用于低功率MCU(存储器控制单元)或IoT(物联网)应用的统一存储器的有希望的候选者，但是垂直型STT-MRAM仍然不足够快速/低功率以充当缓存替代存储器(例如，低层级缓存(LLC)或其他)。特别地，垂直型STT-MRAM的写速度仍然不足以替代展现亚纳秒范围中的写时间的常规静态RAM(SRAM)。因此，需要改进pMTJ的切换/写入，而不使诸如读性能、耐久性或保留性之类的其他性质劣化。
本公开的各个方面提供了用于自旋轨道矩(SOT)辅助的垂直型STT-MRAM的技术。用于访问MTJ的工艺流程可以包括前端制程(FEOL)工艺、中间制程(MOL)工艺和后端制程(BEOL)工艺。将理解，术语“层”包括膜，并且不被解释为指示垂直或水平厚度，除非另有陈述。如本文所描述的，术语“衬底”可以是指切割晶片的衬底，或者可以是指未被切割的晶片的衬底。类似地，术语晶片和裸片可以互换使用，除非这种互换将耗尽信赖。
如所描述的，后端制程互连层可以是指用于电耦合到集成电路的前端制程有源器件的导电互连层(例如，金属一(M1)、金属二(M2)、金属三(M3)等)。后端制程互连层可以电耦合至中间制程互连层，中间制程互连层用于例如将M1连接至集成电路的氧化物扩散(OD)层。后端制程第一过孔(V2)可以将M2连接至M3或后端制程互连层中的其他层。前端制程工艺可以包括形成有源器件(诸如晶体管、电容器、二极管)的工艺步骤集合。前端制程工艺包括离子注入、退火、氧化、CVD(化学气相沉积)或ALD(原子层沉积)、蚀刻、CMP(化学机械抛光)、外延。
中间制程工艺可以包括使得晶体管至后端制程互连部(例如，M1...M8)的连接成为可能的工艺步骤集合。这些步骤包括硅化和接触形成以及应力引入。后端制程工艺可以包括形成连结独立晶体管的互连部且形成电路的工艺步骤集合。当前，铜和铝用于形成互连部，但是随着技术的进一步发展，可以使用其他导电材料。
本公开的各个方面针对改进MTJ的切换/写入，而不使诸如读性能、耐久性或保留性的其他性质劣化。本公开的一方面针对用于提高切换速度和耐久性、同时减少切换能量的自旋轨道矩(SOT)辅助的MRAM切换。在本公开的这方面，依赖于自旋转移矩(STT)电流(ISTT)来选择SOT辅助的MRAM的状态。
位单元阵列可以包括位单元，每个位单元包括磁隧道结(MTJ)。MTJ可以包括参考层、支撑参考层的势垒层、以及支撑势垒层的自由层。另外，存储器单元可以包括支撑MTJ的自由层的自旋霍尔导电材料层。MRAM阵列还可以包括驱动器，该驱动器可操作为使用自旋转移矩(STT)电流(ISTT)来设置位单元中的至少一个位单元的状态。在本公开的各方面，MTJ电阻(RMTJ)和自旋霍尔效应电阻(RSHE)被调谐，以指引STT电流(ISTT)通过MTJ以设置写值。这可以通过以下来执行：根据STT电流ISTT来调谐MTJ电阻(例如，使用电阻阵列积(RA)或大小)。
图1图示了存储器器件的存储器单元100，其包括耦合至访问晶体管102的磁隧道结(MTJ)140。存储器器件可以是由个体可寻址MTJ的阵列构建的磁随机访问存储器(MRAM)器件。MTJ堆叠可以包括自由层、固定层、位于它们之间的隧道势垒层、以及一个或多个铁磁(或反铁磁)层。代表性地，MTJ 140的自由层130耦合至位线132。访问晶体管102耦合在MTJ140的固定层110与固定的电位节点108之间。隧道势垒层120耦合在固定层110与自由层130之间。访问晶体管102包括耦合至字线106的栅极104。
合成反铁磁材料可以形成固定层110和自由层130。例如，固定层110可以包括多个材料层，该多个材料层包括钴铁硼(CoFeB)层、钌(Ru)层和钴铁(CoFe)层。另外，自由层130也可以包括多个材料层，该多个材料层包括钴铁硼(CoFeB)层、钌(Ru)层和钴铁(CoFe)层。此外，隧道势垒层120可以是氧化镁(MgO)。
图2图示了常规的STT-MRAM位单元200。STT-MRAM位单元200包括磁隧道结(MTJ)存储元件240、晶体管202、位线232和字线206。MTJ存储元件240例如由至少两个反铁磁层(钉扎层和自由层)形成，其中的每层可以保持由薄的非磁性绝缘层(隧穿势垒)分离的磁场或极化。在施加至铁磁层的偏置电压之下，归因于隧穿效应，来自两个铁磁层的电子可以穿透隧穿势垒。自由层的磁极化可以被反转，以使得钉扎层和自由层的极性基本上对齐或相反。穿过MTJ的电通路的电阻取决于钉扎层和自由层的极化的对齐而变化。电阻中的该变化可以对位单元200进行编程和读取。STT-MRAM位单元200和外围电路还包括源极线204、感测放大器236、读/写电路238和位线参考234。
磁随机访问存储器
形成MRAM的磁隧道结(MTJ)的材料一般展现高隧穿磁电阻(TMR)、高垂直磁各向异性(PMA)和良好的数据保留性。MTJ结构可以按垂直取向制造，被称为垂直型磁隧道结(pMTJ)器件。具有介电势垒层(例如，氧化镁(MgO))的材料堆叠(例如，钴铁硼(CoFeB)材料)可以在pMTJ结构中采用。包括材料堆叠(例如，CoFeB/MgO/CoFeB)的pMTJ结构已经被考虑用于MRAM结构。
图3图示了常规的垂直型磁隧道结(pMTJ)结构的横截面视图。代表性地，MTJ结构300(其在图3中被示出为pMTJ结构340)形成在衬底302上。MTJ结构300可以形成在半导体衬底(诸如硅衬底)、或者任何其他替代的合适衬底材料上。MTJ结构300可以包括第一电极304、种子层306、和固定层310。固定层310包括第一合成反铁磁(SAF)层312、SAF耦合层314、和第二SAF层316。MTJ结构300还包括势垒层320、自由层330、盖层350(也称为封盖层)、和第二电极308。MTJ结构300可以是各种类型的器件(诸如半导体存储器器件(例如，MRAM))的一部分。
在该配置中，第一电极304和第二电极308包括导电材料(例如，钽(Ta))。在其他配置中，第一电极304和/或第二电极308可以包括其他合适的材料，包括但不限于铂(Pt)、铜(Cu)、金(Au)、铝(Al)、或其他类似的导电材料。第一电极304和第二电极308可以在MTJ结构300中采用不同的材料。
种子层306形成在第一电极304上。种子层306可以提供用于第一SAF层312的机械和晶体衬底。种子层306可以是复合材料，包括但不限于，镍铬(NiCr)、镍铁(NiFe)、NiFeCr、或用于种子层306的其他合适材料。当种子层306被生长或以其他方式耦合至第一电极304时，光滑且致密的晶体结构导致种子层306。在该配置中，种子层306促进了后续形成的层根据特定晶体取向在MTJ结构300中的生长。种子层306的晶体结构可以被选择为密勒指数符号系统内的任何结晶取向，但是经常被选取为在(111)结晶取向上。
第一SAF层312形成在种子层306上。第一SAF层312包括形成在种子层306上的多层材料堆叠，其在本文中可以被称为第一反向平行钉扎层(AP1)。第一SAF层312中的多层材料堆叠可以是反铁磁材料或材料组合，以在第一SAF层312中创建反铁磁力矩。形成第一SAF层312的多层材料堆叠包括，但不限于，钴(Co)、钴与其他材料(诸如镍(Ni)、铂(Pt)、或钯(Pd))的组合、或其他类似的铁磁材料。
SAF耦合层314形成在第一SAF层312上，并且促进第一SAF层312与第二SAF层316之间的磁耦合。第二SAF层316具有与第一SAF层312反向平行的磁取向。SAF耦合层314包括辅助该耦合的材料，包括但不限于，钌(Ru)、钽(Ta)、钆(Gd)、铂(Pt)、铪(Hf)、锇(Os)、铑(Rh)、铌(Nb)、铽(Tb)、或其他类似的材料。SAF耦合层314还可以包括为第一SAF层312和第二SAF层316提供机械和/或晶体结构支撑的材料。
第二SAF层316形成在SAF耦合层314上。第二SAF层316可以具有与第一SAF层312相似的材料，但是可以包括其他材料。第一SAF层312、SAF耦合层313和第二SAF层316的组合形成包括SAF参考层的固定层310，其经常被称为MTJ结构300中的“钉扎层”。固定层310通过反铁磁耦合来固定或钉扎SAF参考层(例如，312、314、316)的磁化方向。如本文所描述的，第二SAF层316可以被称为第二反向平行钉扎层(AP2)。在该布置中，第一SAF层312可以被称为第一反向平行钉扎层(AP1)，其通过SAF耦合层314与第二反向平行钉扎层(AP2)分离以形成固定层310。固定层310可以包括钴铁硼(CoFeB)膜。固定层310还可以包括其他铁磁材料层或多个层，诸如CoFeTa、NiFe、Co、CoFe、CoPt、CoPd、FePt、或Ni、Co和Fe的任何合金。
与势垒层320邻接的固定层310的TMR增强层可以由为势垒层320提供晶体取向的材料形成，例如CoFeB。正如种子层306，固定层310中的材料为后续的层提供模板以在特定晶体取向上生长。该取向可以在密勒指数系统内的任何方向上，但是经常在(100)(或(001))结晶取向上。
势垒层320(也被称为隧道势垒层)形成在固定层310上。势垒层320为在固定层310与自由层330之间行进的电子提供隧道势垒。势垒层320(其可以包括氧化镁(MgO))形成在固定层310上并且可以具有晶体结构。势垒层320的晶体结构可以在(100)方向上。势垒层320可以包括其他元素或其他材料，诸如氧化铝(AlO)、氮化铝(AlN)、氮氧化铝(AlON)、或其他非磁性或介电材料。势垒层320的厚度被选择，以使得当偏置电压被施加至MTJ结构300时，电子可以从固定层310隧穿通过势垒层320到自由层330。
自由层330(其可以是钴铁硼(CoFeB))形成在势垒层320上。当初始沉积在势垒层320上时，自由层330是非晶结构。也就是说，自由层330在初始沉积在势垒层320上时不具有晶体结构。自由层330也是反铁磁层或多层材料，其可以包括与固定层310相似的反铁磁材料或可以包括不同的材料。
在该配置中，自由层330包括未被固定或钉扎在特定磁取向上的反铁磁材料。自由层330的磁化取向能够旋转为在与固定层310的钉扎磁化平行或反向平行方向上。取决于固定层310和自由层330的相对磁化方向，隧穿电流垂直地流过势垒层320。
盖层350形成在自由层330上。盖层350可以是介电层或其他绝缘层。盖层350帮助减小将MTJ结构300从一个取向(例如，平行)切换至另一取向(例如，反向平行)的切换电流密度，并且改进垂直的磁各向异性。盖层350(其也可以被称为封盖层)可以是氧化物，诸如，例如非晶氧化铝(AlOx)或非晶氧化铪(HfOx)。盖层350也可以是其他材料，诸如氧化镁(MgO)或其他介电材料，而不会偏离本公开的范围。
第二电极308形成在盖层350上。在一种配置中，第二电极308包括钽。替代地，第二电极308包括用于MTJ结构300至电路的其他器件或部分的电连接的任何其他合适的导电材料。第二电极308在盖层350上的形成使MTJ结构300完整。
本公开的各方面针对改进MTJ的切换/写入，而不使诸如读性能、耐久性或保留性之类的其他性质劣化。本公开的一方面针对用于提高切换速度和耐久性、同时减少切换能量的自旋轨道矩(SOT)辅助的MRAM切换。在本公开的该方面，依赖于自旋转移矩(STT)电流(例如，ISTT)来选择SOT辅助的MRAM的状态。另外，使用顶部钉扎MTJ取代上面在图3中所描述的底部钉扎MTJ。在顶部钉扎MTJ中，自由层位于底部而不是顶部，这可以通过使图3的MTJ堆叠倒置来实现。
自旋霍尔效应(SHE)是对常规霍尔效应的自旋电子模拟。例如，归因于自旋霍尔效应的自旋轨道矩(SOT)可以源自因自旋轨道相互作用所致的电荷电流和自旋电流的耦合。归因于自旋霍尔效应，流过自旋霍尔金属(SHM)的电荷电流导致归因于自旋轨道相互作用的在界面处的自旋累积(例如，空间分离)。该现象归因于电子散射机制，在该机制中，电子根据它们的自旋符号被分离。
自旋轨道矩可以提供用于生成自旋极化电流的高效手段，该自旋极化电流可以用作自旋矩用于切换平面内MTJ的状态。然而，平面内MTJ基本上展现出比垂直型MTJ(pMTJ)差的保留性、温度转角性能、和可伸缩性。不幸地是，自旋轨道矩不能可靠地为pMTJ切换状态(例如，平行/反向平行)。也就是说，因为pMTJ的平行/反向平行状态不是确定性地被平面内自旋轨道矩所影响，所以pMTJ状态的反转在使用自旋轨道矩被执行时是非确定性的。
根据本公开的各方面，自旋轨道矩辅助的STT-MRAM设计利用了自旋轨道矩的快速反转速度，同时依赖于垂直型STT来选择状态(例如，平行/反向平行)。该设计包括pMTJ(例如，顶部钉扎pMTJ)用于对外部场的优越保留性和恢复性。另外，该技术涉及用于改进的耐久性的跨势垒层(例如，氧化镁(MgO))的较低电压(例如，V势垒中的5-10x降低)。另外，该技术通过允许大偏置读取(例如，V读可以大于V写)来提高读速度。
图4图示了根据本公开的各方面的单晶体管双二极管(1T2D)自旋轨道矩(SOT)和自旋转移矩(STT)位单元400。位单元400(例如，磁随机访问存储器(MRAM)存储器单元)可以包括磁隧道结(MTJ)410(例如，垂直型MTJ(pMTJ))。MTJ 410可以包括参考层412(例如，固定层)、支撑参考层412的势垒层414、和支撑势垒层414的自由层416。另外，位单元400可以包括支撑MTJ 410的自由层416的自旋霍尔导电材料(SHM)层420。SHM层420可以是铂(Pt)、钽(Ta)、钨(W)、或其他已知的自旋霍尔金属。另外，势垒层414可以是氧化镁(MgO)、或其他已知的势垒层材料。
在本公开的各方面，位单元400包括耦合至SHM层420的第一二极管430和第二二极管432。第一二极管430可以耦合至位线(BL)，并且第二二极管432可以耦合至位线条(BLB)。参考层412也可以耦合至BLB。第一二极管430和第二二极管432可以提供反向偏置，以防止其他位单元之间的交叉耦合。SHM层420还可以耦合至晶体管440(例如，NMOS或隔离晶体管)。晶体管440的栅极可以耦合至读字线(RWL)。晶体管440还可以耦合至源极线(SL)。
晶体管440的偏置可以被改变，以引发或多或少的电流跨SHM层420和/或跨MTJ410而流动。例如，MTJ电阻(RMTJ)和自旋霍尔效应电阻(RSHE)可以被调谐，以指引STT电流(ISTT)通过MTJ 410以设置写值。这可以通过以下来执行：根据STT电流ISTT来调谐RMTJ的电阻面积乘积(RA)。RMTJ还可以通过改变MTJ 410的尺寸来调谐。另外，RSHE可以通过改变SHM层420的材料和SHM层420的尺寸来调谐。例如，增大SHM层420的宽度将降低RSHE。替代地，跨势垒层414的电阻可以被改变以产生相同的效果。
参考层412可以包括磁状态，该磁状态具有与势垒层414的平面垂直的取向。例如，磁状态可以指向势垒层414(例如，反向平行)或远离势垒层414进行指向(例如，平行)。参考层412的磁状态可以被固定为平行或反向平行。另外，自由层416可以包括与参考层412的磁状态平行或反向平行的磁状态。在一些方面，自由层416的磁状态与参考层的磁状态是平行还是反向平行可以确定位单元表示“1”还是“0”。自由层416的磁状态可以从平行于参考层412的磁状态被改变为反向平行于参考层412的磁状态，或反之亦然。
本公开的该方面包括驱动器450，驱动器450可操作为使用自旋转移矩(STT)电流ISTT来设置位单元400的状态。将自由层416切换为平行或反向平行于参考层412可以通过将电流应用到SHM层420来完成。SHM层420可以经由自旋霍尔效应(SHE)来生成自旋轨道矩(SOT)。例如，STT电流(ISTT)可以通过与自由层416的平面平行的SHM层420被应用，以使MTJ410的磁状态摇动或不稳定。SOT可以生成与自由层416的磁状态垂直的自旋电流，这进而使得自由层416的磁状态变为平行于自由层416的平面。同时，弱电流在与参考层412平行或反向平行的方向上跨MTJ 410被应用，以设置MTJ410的状态。取决于弱电流是平行于还是反向平行于参考层412，自由层416的磁力矩向上或向下旋转以跟随弱电流的取向。
图5图示了根据本公开的各方面的双晶体管(2T)自旋轨道矩(SOT)和自旋转移矩(STT)位单元阵列500。位单元阵列500说明了图4中所描述的位单元400如何可以实施在位单元502A-502I的阵列中。位单元阵列500可以是磁随机访问存储器(MRAM)阵列。
位单元502A-502I中的每个可以包括磁隧道结(MTJ)510(例如，垂直型MTJ(pMTJ))。MTJ 510可以包括参考层512(例如，固定层)、支撑参考层512的势垒层514、和支撑势垒层514的自由层516。另外，位单元阵列500可以包括支撑MTJ 510的自由层516的自旋霍尔导电材料(SHM)层520。在相关版本中，SHM层520可以是Pt、Ta、W、或其他已知的自旋霍尔金属。在相关版本中，势垒层514可以是MgO、或其他已知的势垒层材料。
在本公开的各方面，位单元阵列500包括耦合至SHM层520的第一二极管530和第二二极管532。第一二极管530可以耦合至位线(BL)，并且第二二极管532可以耦合至位线条(BLB)。参考层512也可以耦合至BLB。第一二极管530和第二二极管532可以提供反向偏置，以防止位单元502A-502I之间的交叉耦合。SHM层520还可以耦合至晶体管540(例如，NMOS)。晶体管540的栅极可以耦合至字线(WL)。晶体管540还可以耦合至源极线(SL)。
布置在相同行中的位单元502A-502I可以共享共同的BLB和WL。例如，位单元502A-502C可以共享BLB<0>和WL<0>。布置在相同列中的位单元502A-502I可以共享共同的BL和SL。例如，位单元502A、502D和502G可以共享BL<0>和SL<0>。3x3位单元阵列500仅是示例性的，并且被理解的是允许不同尺寸的更大阵列。
在相关方面，晶体管540的偏置被改变以引发或多或少的电流跨SHM层520和/或跨MTJ 510而流动。例如，MTJ电阻(RMTJ)和自旋霍尔效应电阻(RSHE)可以被调谐，以指引STT电流(ISTT)通过MTJ 510以设置写值。这可以通过以下来执行：根据STT电流ISTT来调谐RMTJ的电阻面积乘积(RA)。RMTJ还可以通过改变MTJ 510的尺寸来调谐。另外，RSHE可以通过改变SHM层520的材料和SHM层520的尺寸来调谐。例如，增大SHM层520的宽度将降低RSHE。替代地，跨势垒层514的电阻可以被改变以产生相同的效果。
参考层512可以包括磁状态，该磁状态具有与势垒层514的平面垂直的取向。例如，磁状态可以指向势垒层514(例如，反向平行)或远离势垒层514进行指向(例如，平行)。参考层512的磁状态可以被固定为平行或反向平行。另外，自由层516可以包括与参考层512的磁状态平行或反向平行的磁状态。在一些方面，自由层516的磁状态是与参考层的磁状态平行还是反向平行可以确定位单元表示“1”还是“0”。自由层516的磁状态可以从平行于参考层512的磁状态被改变为反向平行于参考层512的磁状态，或反之亦然。
将自由层516切换为平行于或反向平行于参考层512可以通过将电流应用到SHM层520来完成。SHM层520可以经由自旋霍尔效应(SHE)来生成自旋轨道矩(SOT)。例如，电流可以通过与自由层516的平面平行的SHM层520被应用。SOT可以生成与自由层516的磁状态垂直的自旋矩，这进而使得自由层516的磁力矩变为平行于自由层516的平面。同时，弱电流在与参考层512平行或反向平行方向上跨MTJ 510被应用。取决于弱电流是平行于还是反向平行于参考层512，自由层516的磁力矩向上或向下旋转以跟随弱电流的取向。
在操作中，通过跨位线(BL)<1>施加V写信号，“1”可以被写入到位单元502B中。位线条(BLB)<0>和源极线(SL)<1>可以被接地，并且电流可以被应用到字线(WL)<1>以导通晶体管540。V写信号可以在向上方向上行进通过SHM层520和MTJ 510，使得自由层516的磁力矩旋转至平行取向以表示“1”，如通过虚线箭头所见(例如，平行于参考层512)。归因于晶体管540的偏置和/或金属的电阻率，相比于MTJ 510，更多的电流将流过SHM层520。被理解的是，其他位单元可以通过改变对BL、BLB、SL和WL的选择来写入。
在操作中，通过跨BLB<1>施加V写信号，“0”可以被写入到中心位单元502E中。BL<1>可以设置为关断，SL<1>可以接地，并且WL<1>可以设置为接通以导通晶体管540。V写信号可以在向下方向上行进通过MTJ 510并且通过SHM层520，使得自由层516的磁力矩旋转至反向平行取向以表示“0”，如通过虚线箭头所见(例如，反向平行于参考层512)。归因于晶体管540的偏置和/或金属的电阻率，相比于MTJ 510，更多的电流将流过SHM层520。被理解的是，其他位单元可以通过改变对BL、BLB、SL和WL的选择来写入。
在操作中，读取位单元502H可以通过以下来完成：跨BL<1>施加V读信号，将BLB<2>接地，并且将SL<1>和WL<2>关断。V读信号平行于或反向平行于参考层512和自由层516的磁力矩而行进通过MTJ 510，以读取它是“1”还是“0”。虚线箭头图示了电流流动。因为V读信号不对自由层516的磁状态施加太多的力，所以V读信号可以等于或甚至大于V写信号。被理解的是，其他位单元可以通过改变对BL、BLB、SL和WL的选择来读取。另外，位单元阵列500还可以包括如图4中示出的驱动器450，驱动器450可操作为使用自旋转移矩(STT)电流ISTT来设置位单元中的至少一个位单元的状态。
图6图示了根据本公开的各方面的自旋轨道矩(SOT)和自旋转移矩(STT)位单元600。位单元600(例如，磁随机访问存储器(MRAM)存储器单元)可以包括磁隧道结(MTJ)610(例如，垂直型MTJ(pMTJ))。MTJ 610可以包括参考层612、支撑参考层612(例如，固定层)的势垒层614、和支撑势垒层614的自由层616。另外，位单元600可以包括支撑MTJ 610的自由层616的自旋霍尔导电材料(SHM)层620。在相关版本中，SHM层620可以是Pt、Ta、W、或其他已知的自旋霍尔金属。在相关版本中，势垒层614可以是MgO、或其他已知的势垒层材料。
在本公开的各方面，位单元600包括耦合至SHM层620的第一晶体管630(例如，NMOS)。第一晶体管630的栅极可以耦合至写字线(WWL)。第一晶体管630还可以耦合至位线(BL)。SHM层620还可以耦合至第二晶体管640(例如，NMOS)。第二晶体管640的栅极可以耦合至读字线(RWL)。第二晶体管640还可以耦合至位线条(BLB)。参考层612也可以耦合至BLB。第二晶体管640可以提供反向偏置，以防止其他位单元之间的交叉耦合。
在相关方面，第二晶体管640的偏置被改变，以引发或多或少的电流跨SHM层620和/或跨MTJ 610而流动。例如，MTJ电阻(RMTJ)和自旋霍尔效应电阻(RSHE)可以被调谐，以指引STT电流(ISTT)通过MTJ 610来设置写值。这可以通过以下来执行：根据STT电流(ISTT)来调谐RMTJ的电阻面积乘积(RA)。RMTJ还可以通过改变MTJ 610的尺寸来调谐。另外，RSHE可以通过改变SHM层620的材料和SHM层620的尺寸来调谐。例如，增大SHM层620的宽度将降低RSHE。替代地，跨势垒层614的电阻可以被改变以产生相同的效果。
参考层612可以包括磁状态，该磁状态具有与势垒层614的平面垂直的取向。例如，磁状态可以指向势垒层614(例如，反向平行)或远离势垒层614进行指向(例如，平行)。参考层612的磁状态也可以被固定为平行或反向平行。另外，自由层616还包括与参考层612的磁状态平行或反向平行的磁状态。在一些方面，自由层616的磁状态与参考层的磁状态平行还是反向平行可以确定位单元表示“1”还是“0”。自由层616的磁状态可以从平行于参考层612的磁状态被改变为反向平行于参考层612的磁状态，或反之亦然。
本公开的该方面还包括驱动器650，驱动器650可操作为使用自旋转移矩(STT)电流(ISTT)来设置位单元600的状态。将自由层616切换为平行或反向平行于参考层612可以通过将电流应用到SHM层620来完成。SHM层620可以经由自旋霍尔效应(SHE)来生成自旋轨道矩(SOT)。例如，STT电流(ISTT)也可以通过与自由层616的平面平行的SHM层620被应用。SOT可以生成与自由层616的磁状态垂直的自旋电流，这进而使得自由层616的磁状态变为与自由层616的平面平行。同时，弱电流在与参考层612平行或反向平行方向上跨MTJ 610被应用。取决于弱电流是平行于还是反向平行于参考层612，自由层616的磁力矩向上或向下旋转以跟随弱电流的取向。
图7图示了根据本公开的各方面的自旋轨道矩(SOT)和自旋转移矩(STT)位单元阵列700。位单元阵列700说明了图6中描述的位单元600如何可以实施在位单元702A-702I的阵列中。位单元阵列700可以是磁随机访问存储器(MRAM)阵列。
位单元702A-702I中的每个可以包括磁隧道结(MTJ)710(例如，pMTJ)。MTJ 710可以包括参考层712、支撑参考层712(例如，固定层)的势垒层714、和自由层716。另外，存储器单元可以包括支撑MTJ 710的自由层716的自旋霍尔导电材料(SHM)层720。在相关的版本中，SHM层720可以是Pt、Ta、W、或其他已知的自旋霍尔金属。在相关版本中，势垒层714可以是MgO、或其他已知的势垒层材料。
在本公开的各个方面，位单元阵列700包括耦合至SHM层720的第一晶体管730(例如，NMOS)。第一晶体管730的栅极可以耦合至写字线(WWL)。第一晶体管730还可以耦合至位线(BL)。SHM层720还可以耦合至第二晶体管740(例如，NMOS)。第二晶体管740的栅极可以耦合至读字线(RWL)。第二晶体管740还可以耦合至位线条(BLB)。参考层712也可以耦合至BLB。第二晶体管740可以提供反向偏置，以防止位单元702A-702I之间的交叉耦合。
布置在相同行中的位单元702A-702I可以共享共同的RWL和WWL。例如，位单元702A-702C可以共享RWL<0>和WWL<0>。布置在相同列中的位单元702A-702I可以共享共同的BL和BLB。例如，位单元702A、702D和702G可以共享BL<0>和BLB<0>。3x3位单元阵列700仅是示例性的，并且被理解的是允许不同尺寸的更大阵列。
在相关方面，第二晶体管740的偏置被改变以引发或多或少的电流跨SHM层720和/或跨MTJ 710而流动。例如，MTJ电阻(RMTJ)和自旋霍尔电阻(RSHE)可以被调谐以指引STT电流(ISTT)通过MTJ710来设置写值。这可以通过以下来执行：根据STT电流(ISTT)来调谐RMTJ的电阻面积乘积(RA)。RMTJ还可以通过改变MTJ 710的尺寸来调谐。另外，RSHE可以通过改变SHM层720的材料和SHM层720的尺寸来调谐。例如，增大SHM层720的宽度将降低RSHE。替代地，跨势垒层714的电阻可以被改变以产生相同的效果。
参考层712可以包括磁状态，该磁状态具有与势垒层714的平面垂直的取向。例如，磁状态可以指向势垒层714(例如，反向平行)或远离势垒层714进行指向(例如，平行)。参考层712的磁状态也可以被固定为平行或反向平行。另外，自由层716还可以包括与参考层712的磁状态平行或反向平行的磁状态。在一些方面，自由层716的磁状态是与参考层的磁状态平行还是反向平行可以确定位单元表示“1”还是“0”。自由层716的磁状态可以从平行于参考层712的磁状态被改变为反向平行于参考层712的磁状态，或反之亦然。
将自由层716切换为平行于或反向平行于参考层712可以通过将电流应用到SHM层720来完成。SHM层720可以经由自旋霍尔效应(SHE)来生成自旋轨道矩(SOT)。例如，电流(例如，STT电流)可以通过与自由层716的平面平行的SHM层720被应用。SOT可以生成与自由层716的磁状态垂直的自旋电流，这进而使得自由层716的磁状态变为平行于自由层716的平面。同时，弱电流在与参考层712平行或反向平行方向上跨MTJ 710被应用。取决于弱电流是平行于还是反向平行于参考层712，自由层716的磁力矩向上或向下旋转以跟随弱电流的取向。
在操作中，通过跨位线(BL)<1>施加V写信号，“1”可以被写入到位单元702B中。位线条(BLB)<1>可以被接地，并且写字线(WWL)<0>和读字线(RWL)<0>可以被开启，以导通第一晶体管730和第二晶体管740。V写信号可以在向上方向上行进通过SHM层720和MTJ 710，使得自由层716的磁力矩旋转至平行取向以表示“1”，如虚线箭头所见。归因于第二晶体管740的偏置和/或金属的电阻率，相比于MTJ 710，更多的电流将流过SHM层720。被理解的是，其他位单元可以通过改变对BL、BLB、WWL和RWL的选择来写入。
在操作中，通过跨BLB<1>施加V写信号，“0”可以被写入到中心位单元702E中。BL<1>可以被接地，并且WWL<1>和RWL<1>可以被开启，以导通第一晶体管730和第二晶体管740。V写信号可以在向下方向上行进通过MTJ 710并且通过SHM层720，使得自由层716的磁力矩旋转至反向平行取向以表示“0”，如虚线箭头所见。归因于第二晶体管740的偏置和/或金属的电阻率，相比于MTJ 710，更多的电流将流过SHM层720。被理解的是，其他位单元可以通过改变对BL、BLB、WWL和RWL的选择来写入。
在操作中，读取位单元702H可以通过以下来完成：跨BL<1>施加V读信号，将BLB<1>接地，将WWL<2>关断，并且将RWL<2>开启。V读信号平行于或反向平行于参考层712和自由层716的磁力矩行进通过MTJ 710，以读取它是“1”还是“0”。虚线箭头图示了电流流动。因为V读信号不对自由层716的磁状态施加太多的力，所以V读信号可以等于或甚至大于V写信号。被理解的是，其他位单元可以通过改变对BL、BLB、WWL和RWL的选择来读取。MRAM阵列还可以包括如图6中示出的驱动器650，驱动器650可操作为使用自旋转移矩(STT)电流ISTT来设置位单元中的至少一个位单元的状态。
优点包括更小的位单元大小、与从SHM层的自旋转移矩生成有关的更高效率、和归因于减小的电流的增加的势垒层耐久性。另外，确定性切换可以在没有外磁场或不使用复杂制造步骤(例如，各向异性/氧化梯度)的情况下实现。该设计使用pMTJ用于对外部场的优越保留性和恢复力。另外，该技术涉及用于改进的耐久性的跨势垒层(例如，氧化镁(MgO))的较低电压(例如，V势垒中的5-10x降低)。另外，该技术通过允许大偏置读取(例如，V读可以大于V写)来提高读速度。
图8图示了根据本公开的各方面的半导体器件800的横截面视图，半导体器件800用于实施自旋轨道矩(SOT)辅助的自旋转移矩(STT)磁随机访问存储器(MRAM)位单元。半导体器件800可以包括外延地布置且由接触层810支撑的若干层，即第一至第四过孔V1-V4和第一至第五金属层(例如，导电互连部)M1-M5。接触层810可以由衬底层812(例如，硅)支撑。第一至第四过孔V1-V4和第一至第五金属层M1-M5可以根据后端制程(BEOL)工艺来制造。
磁隧道结(MTJ)830(例如，pMTJ)可以制造在与第五过孔V5的相同层上，以被耦合在第四金属层M4与第五金属层M5(例如，位线条(BLB)STT线)之间。位线可以在第二金属层M2处被访问。在相关方面，MTJ 830可以根据后端制程(BEOL)工艺被制造。例如，不偏离本公开的范围，MTJ 830可以制造在与第一至第四过孔V1-V4中的任何过孔相对应的任何层级处。这些仅作为示例被提供，并且是非限制性的。例如，MTJ 830也可以制造在较低金属层级，诸如M1或M2。
MTJ 830可以包括自由层832，自由层832由用于与第四金属层M4耦合的自旋霍尔金属(SHM)层和底部电极(BE)840支撑。势垒层834可以由自由层832支撑。参考层836(例如，固定层)可以由势垒层834支撑。位线接触部(例如，MTJ顶部电极(TE)层)850可以位于参考层836上，用于与第五金属层M5耦合。在相关版本中，SHM层840是所指出的自旋霍尔金属之一。另外，势垒层834是所指出的势垒层材料之一。
第一晶体管820和第二晶体管822可以根据前端制程(FEOL)工艺制造在衬底层812上。第一晶体管820和第二晶体管822可以分别包括第一和第二栅极850、852。第一晶体管820和第二晶体管822还可以包括位于接触层810(例如，钨)上的位线接触部(例如，源极/漏极接触部)854、856、858和860。位线接触部854、856、858和860可以将第一晶体管820和第二晶体管822耦合至MTJ 830、BL和BLB。注意，图8未按比例绘制。例如，组件可以从衬底层812朝向第五金属层M5在大小上增大。另外，MTJ 830相对于其他组件可以非常小。
图9是图示了根据本公开的各方面的使用自旋轨道矩(SOT)和自旋转移矩(STT)位单元阵列对存储器进行存储的方法的工艺流程图。方法900包括：在框902处，驱动增大的自旋转移矩(STT)电流通过自旋霍尔导电材料和垂直型磁隧道结(pMTJ)，以从pMTJ的参考层和自旋霍尔导电材料生产自旋电流。例如，将自由层516、716切换为平行于或反向平行于参考层512、712可以通过将电流应用到自旋霍尔金属(SHM)层520、720来完成。SHM层520、720可以经由自旋霍尔效应(SHE)来生成自旋轨道矩(SOT)。
例如，电流可以通过与自由层516、716的平面平行的SHM层520、720被应用。SOT可以生成与自由层516、716的磁状态垂直的自旋电流，这进而使得自由层516、716的磁状态变为平行于自由层516、716的平面。同时，弱电流在与参考层512、712平行或反向平行的方向上跨MTJ 510、710被应用。取决于弱电流是平行于还是反向平行于参考层512、712，自由层516、716的磁力矩向上或向下旋转以跟随弱电流的取向。
方法900可以进一步包括：在框904处，使用增大的STT电流和来自自旋霍尔导电材料的自旋霍尔效应，来设置位单元中的至少一个位单元的状态。例如，当自由层516、716的磁状态为平行时，“1”可以被设置。当自由层516、716的磁状态为反向平行时，“0”可以被设置。
方法900可以进一步包括：接触参考层上的位线。例如，在关于位单元阵列500、700的读和/或写操作中，可以使用位线。自旋霍尔导电材料可以是成对的源极线接触部。例如，通过使电流在该成对的源极线接触部之间流动，在关于位单元阵列500、700的读和/或写操作中，可以使用源极线接触部。另外，位单元可以是单晶体管、双二极管和单结存储器单元(参见图4和图5)。替代地，位单元可以是双晶体管和单结存储器单元(参见图6和图7)。
在相关方面，方法900进一步包括：调谐MTJ电阻和自旋霍尔效应电阻，以指引增大的STT电流通过MTJ以设置写值。例如，在写操作期间，晶体管540或第二晶体管740的偏置可以被改变，以引发或多或少的电流跨SHM层520、720和/或跨MTJ 510、710而流动。例如，MTJ电阻(RMTJ)和自旋霍尔效应电阻(RSHE)可以被调谐，以指引STT电流(ISTT)通过MTJ 510、710以设置写值。RMTJ还可以通过改变MTJ 510、710的尺寸来调谐。另外，RSHE可以通过改变SHM层520、720的材料和SHM层520、720的尺寸来调谐。
在相关方面，方法900进一步包括：根据增大的STT电流来调谐电阻面积乘积。例如，跨势垒层514、714的电阻可以被改变，以引发或多或少的电流跨SHM层520、720和/或跨MTJ 510、710而流动。RMTJ还可以通过改变MTJ 510、710的尺寸来调谐。另外，RSHE可以通过改变SHM层520、720的材料和SHM层520、720的尺寸来调谐。例如，增大SHM层520、720的宽度将降低RSHE。替代地，跨势垒层514、714的电阻可以被改变以产生相同的效果。
根据本公开的一方面，MRAM阵列可以包括位单元，其中每个位单元包括pMTJ。pMTJ包括参考层、支撑参考层的势垒层、和支撑势垒层的自由层。自旋霍尔导电材料层可以支撑自由层。MRAM阵列还包括用于使用增大的自旋转移矩(STT)电流和来自自旋霍尔导电材料的自旋霍尔效应来设置位单元中的至少一个位单元的状态的部件。该状态通过驱动增大的STT电流通过自旋霍尔导电材料和pMTJ来设置，使得自旋电流从参考层和自旋霍尔导电材料生成。驱动部件可以是如图4和图6中示出的驱动器450、650。在另一方面，前述部件可以是被配置为执行通过前述部件记载的功能的任何模块或任何装置或材料。
自旋霍尔效应(SHE)是对常规霍尔效应的自旋电子模拟。例如，归因于自旋霍尔效应的自旋轨道矩(SOT)可以源自因自旋轨道相互作用所致的电荷电流和自旋电流的耦合。归因于自旋霍尔效应，流过自旋霍尔金属(SHM)的电荷电流导致归因于自旋轨道相互作用的在界面处的自旋累积(例如，空间分离)。该现象归因于电子散射机制，在该机制中，电子根据它们的自旋符号被分离。
本公开的各方面针对改进MTJ的切换/写入，而不使诸如读性能、耐久性或保留性之类的其他性质劣化。本公开的一方面针对用于提高切换速度和耐久性、同时减少切换能量的自旋轨道矩(SOT)辅助的MRAM切换。在本公开的该方面，依赖于STT电流(例如，ISTT)来选择SOT辅助的MRAM的状态。自旋轨道矩辅助的STT-MRAM设计利用了自旋轨道矩的快速反转速度，同时依赖于垂直型STT来选择状态(例如，平行/反向平行)。
图10是示出了本公开的一方面可以有利地在其中被采用的示例性无线通信系统1000的框图。为了说明的目的，图10示出了三个远程单元1020、1030和1050以及两个基站1040。将认识到，无线通信系统可以具有多得多的远程单元和基站。远程单元1020、1030和1050包括IC器件1025A、1025C和1025B，它们包括所公开的pMTJ器件。将认识到，其他设备也可以包括所公开的pMTJ器件，诸如基站、交换设备、和网络装备。图10示出了从基站1040至远程单元1020、1030和1050的前向链路信号1080、以及从远程单元1020、1030和1050至基站1040的反向链路信号1090。
在图10中，远程单元1020被示出为移动电话，远程单元1030被示出为便携式计算机，并且远程单元1050被示出为无线本地环路系统中的固定位置远程单元。例如，远程单元可以是移动电话、手持个人通信系统(PCS)单元、便携式数据单元(诸如个人数字助理(PDA))、启用GPS的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单元(诸如抄表设备)、或存储或取回数据或计算机指令的通信设备、或它们的组合。尽管图10图示了根据本公开的各方面的远程单元，但是本公开不限于这些示例性的所图示的单元。本公开的各方面可以在包括所公开的pMTJ器件的许多设备中被适当地采用。
图11是图示了用于半导体组件(诸如上面公开的垂直型磁隧道结(pMTJ)结构)的电路、布局和逻辑设计的设计工作站的框图。设计工作站1100包括硬盘1101，硬盘1101包含操作系统软件、支持文件、和设计软件，诸如Cadence或OrCAD。设计工作站1100还包括显示器1102，以促进电路1110或半导体组件1112(诸如根据本公开的一方面的垂直型磁隧道结的结构)的设计。存储介质1104被提供用于有形地存储电路1110或半导体组件1112的设计。电路1110或半导体组件1112的设计可以用诸如GDSII或GERBER之类的文件格式存储在存储介质1104上。存储介质1104可以是CD-ROM、DVD、硬盘、闪存、或其他合适的设备。此外，设计工作站1100包括驱动装置1103，用于接受来自存储介质1104的输入或将输出写入存储介质1104。
存储介质1104上记录的数据可以规定逻辑电路配置、用于光刻掩模的图案数据、或用于串行写入工具(诸如电子束光刻)的掩模图案数据。数据还可以包括逻辑验证数据，诸如与逻辑仿真相关联的网络电路的或时序图。在存储介质1104上提供数据通过减少用于设计半导体晶片的工艺数目，来促进电路1110或半导体组件1112的设计。
对于固件和/或软件实施方式，方法可以利用执行本文所描述的功能的模块(例如，过程、功能等)来实施。有形地体现指令的机器可读介质可以在实施本文中描述的方法时使用。例如，软件代码可以存储在存储器中并且由处理器单元执行。存储器可以实施在处理器单元内或在处理器单元外。如本文中所使用的，术语“存储器”是指长期、短期、易失性、非易失性、或其他存储器的类型，并且不限于特定类型的存储器或特定数目的存储器、或存储器存储在其上的介质的类型。
如果实施在固件和/或软件中，功能可以被存储为计算机可读介质上的一个或多个指令或代码。示例包括利用数据结构编码的计算机可读介质和利用计算机程序编码的计算机可读介质。计算机可读介质包括物理计算机存储介质。存储介质可以是由计算机可以访问的可用介质。通过示例且非限制的方式，这样的计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储装置、磁盘存储装置或其他磁存储设备、或如下的其他介质，其可以用于以指令或数据结构的形式存储期望的程序代码，并且其可以由计算机访问；如本文中所使用的，盘和碟包括紧致碟(CD)、激光碟、光碟、数字多功能碟(DVD)、软盘和蓝光碟，其中盘通常磁性地再生数据，而碟利用激光光学地再生数据。上面的组合也应当被包括在计算机可读介质的范围内。
除了存储在计算机可读介质以外，指令和/或数据还可以作为通信装置中包括的传输介质上的信号被提供。例如，通信装置可以包括具有指示指令和数据的信号的收发器。指令和数据被配置为使一个或多个处理器实施权利要求中概述的功能。
尽管已经详细描述了本公开及其优点，但是应当理解，可以进行各种变化、替代和改变而不偏离由所附权利要求定义的本公开的技术。例如，关于衬底或电子设备使用了诸如“上方”和“下方”之类的关系术语。当然，如果衬底或电子设备被倒置，则上方变为下方，并且反之亦然。另外，如果向侧面取向，则上方和下方可以是指衬底或电子设备的侧面。此外，本申请的范围不旨在限于说明书中描述的过程、机器、制造、物质构成、手段、方法、和步骤的特定配置。如本领域技术人员将容易地从本公开明白的，目前已有的或以后将开发的、基本上执行与本文描述的对应配置相同的功能或基本上实现与本文描述的对应配置相同的结果的过程、机器、制造、物质构成、手段、方法、或步骤，可以根据本公开被利用。因此，所附权利要求意图在它们的范围内包括这样的过程、机器、制造、物质构成、手段、方法、或步骤。
本领域技术人员还将明白，关于本文的公开所描述的各种说明性的逻辑块、模块、电路、和算法步骤可以实施为电子硬件、计算机软件、或两者的组合。为了清楚地说明硬件和软件的这种可互换性，各种说明性的组件、块、模块、电路、和步骤已经在上文一般地在它们的功能方面被描述。这样的功能被实施为硬件还是软件取决于特定应用和施加于整体系统上的设计约束。技术人员可以为每个特定应用以不同的方式实施所描述的功能，但是这样的实施决定不应当被解释为导致从本公开的范围的偏离。
关于本文的公开所描述的各种说明性的逻辑块、模块和电路可以利用被设计为执行本文中描述的功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分立门或晶体管逻辑、分立硬件组件、或它们的任何组合来实施或执行。通用处理器可以是微处理器，但是在替代方式中，处理器可以是任何常规处理器、控制器、微控制器、或状态机。处理器还可以实施为计算机设备的组合(例如，DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP核)、或任何其他这样的配置。
关于本公开所描述的方法或算法的步骤可以直接具体化在硬件中、在由处理器执行的软件模块中、或两者的组合中。软件模块可以驻留在RAM、闪存、ROM、EPROM、EEPROM、寄存器、硬盘、可移除盘、CD-ROM、或本领域中已知的任何其他形式的存储介质中。示例性存储介质耦合至处理器，使得处理器可以从从存储介质读取信息，并且将信息写入存储介质。在替代方式中，存储介质可以与处理器形成整体。处理器和存储介质可以驻留在ASIC中。ASIC可以驻留在用户终端中。在替代方式中，处理器和存储介质可以作为分立组件驻留在用户终端中。
在一个或多个示例性设计中，所描述的功能可以实施在硬件、软件、固件、或它们的任何组合中。如果实施在软件中，则功能可以作为一个或多个指令或代码存储在计算机可读介质上或被传输。计算机可读介质包括计算机存储介质和通信介质两者，通信介质包括促进计算机程序从一个位置传送至另一位置的任何介质。存储介质可以是由通用计算机或专用计算机可以访问的任何可用介质。通过示例且非限制的方式，这样的计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM、或其他光盘存储装置、磁盘存储装置或其他磁存储设备、或如下的任何其他介质，其可以用于以指令或数据结构的形式携带或存储指定的程序代码部件，并且其可以由通用计算机或专用计算机、或通用处理器或专用处理器访问。此外，任何连接被恰当地称为计算机可读介质。例如，如果软件使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)、或诸如红外、无线电和微波的无线技术从网站、服务器、或其他远程源被传输，则同轴电缆、光纤电缆、双绞线、DSL、或诸如红外、无线电和微波的无线技术包括在介质的定义内。本文中使用的盘和碟包括紧致碟(CD)、激光碟、光碟、数字多功能碟(DVD)、软盘和蓝光碟，其中盘通常磁性地再生数据，而碟利用激光光学地再生数据。上面的组合也应当包括在计算机可读介质的范围内。
之前的描述被提供以使本领域的任何技术人员能够实线本文描述的各个方面。对这些方面的各种修改对本领域技术人员将容易是明显的，并且本文中定义的一般原理可以被应用到其他方面。因此，权利要求不旨在限于本文示出的各方面，而是符合于与权利要求的语言一致的完全范围，其中对单数元件的引用不旨在意指“一个且仅一个”，除非具体地如此陈述，而是意指“一个或多个”。除非另有具体陈述，否则术语“一些”是指一个或多个。提及项目列表中的“至少一个”的词组是指这些项目的任何组合，包括单个成员。作为示例，“a、b或c中的至少一个”旨在覆盖：a；b；c；a和b；a和c；b和c；以及a、b和c。本领域技术人员已知或以后将知道的、贯穿本公开所描述的各个方面的元件的所有结构性和功能性等价物，通过引用明确地并入本文并且被意图为由权利要求所涵盖。此外，本文公开的内容不旨在贡献给公众，而不管这样的公开是否在权利要求中明确记载。权利要求元素将不在35U.S.C§112第六段的规定之下被解释，除非该元素明确使用词组“用于……的部件”来记载，或者在方法权利要求的情况下，该元素使用词组“用于……的步骤”来记载。

Claims (20)

1.一种磁随机访问存储器(MRAM)阵列，包括：
多个位单元，所述多个位单元中的每个位单元包括：
垂直型磁隧道结(pMTJ)，包括参考层、支撑所述参考层的势垒层、和支撑所述势垒层的自由层；以及
自旋霍尔导电材料层，支撑所述自由层；以及
驱动器，可操作为通过驱动增大的自旋转移矩(STT)电流经过所述自旋霍尔导电材料层和所述pMTJ，而使用所述增大的STT电流和来自所述自旋霍尔导电材料层的自旋霍尔效应，来设置所述多个位单元中的至少一个位单元的状态，以使得自旋电流从所述参考层和所述自旋霍尔导电材料层生成。
2.根据权利要求1所述的MRAM阵列，进一步包括在所述参考层上的位线接触部。
3.根据权利要求1所述的MRAM阵列，进一步包括在所述自旋霍尔导电材料层上的成对的源极线接触部。
4.根据权利要求3所述的MRAM阵列，其中电流在所述成对的源极线接触部之间流动。
5.根据权利要求1所述的MRAM阵列，其中所述多个位单元中的每个位单元包括单晶体管、双二极管和单结存储器单元。
6.根据权利要求1所述的MRAM阵列，其中所述多个位单元中的每个位单元包括双晶体管和单结存储器单元。
7.根据权利要求1所述的MRAM阵列，被集成到以下至少一项中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元、移动电话、和便携式计算机。
8.一种将存储器存储在磁随机访问存储器(MRAM)阵列中的方法，包括：
驱动增大的自旋转移矩(STT)电流经过自旋霍尔导电材料和垂直型磁隧道结(pMTJ)，以从所述pMTJ的参考层和所述自旋霍尔导电材料生成自旋电流；以及
使用所述增大的STT电流和来自所述自旋霍尔导电材料的自旋霍尔效应，来设置多个位单元中的至少一个位单元的状态。
9.根据权利要求8所述的方法，进一步包括：接触所述参考层上的位线。
10.根据权利要求8所述的方法，其中所述自旋霍尔导电材料包括成对的源极线接触部。
11.根据权利要求10所述的方法，进一步包括：使电流在所述成对的源极线接触部之间流动。
12.根据权利要求8所述的方法，进一步包括：调谐MTJ电阻和自旋霍尔效应电阻，以指引所述增大的STT电流经过所述pMTJ以设置写值。
13.根据权利要求8所述的方法，进一步包括：根据所述增大的STT电流来调谐电阻面积乘积。
14.根据权利要求8所述的方法，进一步包括：将所述MRAM阵列并入到以下至少一项中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元、移动电话、和便携式计算机。
15.一种磁随机访问存储器(MRAM)阵列，包括：
多个位单元，所述多个位单元中的每个位单元包括：
垂直型磁隧道结(pMTJ)，包括参考层、支撑所述参考层的势垒层、和支撑所述势垒层的自由层；以及
自旋霍尔导电材料层，支撑所述自由层；以及
用于通过驱动增大的自旋转移矩(STT)电流经过所述自旋霍尔导电材料层和所述pMTJ，而使用所述增大的STT电流和来自所述自旋霍尔导电材料层的自旋霍尔效应，来设置所述多个位单元中的至少一个位单元的状态，以使得自旋电流从所述参考层和所述自旋霍尔导电材料层生成的部件。
16.根据权利要求15所述的MRAM阵列，进一步包括在所述参考层上的位线接触部。
17.根据权利要求15所述的MRAM阵列，进一步包括在所述自旋霍尔导电材料层上的成对的源极线接触部。
18.根据权利要求15所述的MRAM阵列，其中所述多个位单元的至少一个位单元包括单晶体管、双二极管和单结存储器单元。
19.根据权利要求15所述的MRAM阵列，其中所述多个位单元的至少一个位单元包括双晶体管和单结存储器单元。
20.根据权利要求15所述的MRAM阵列，被集成到以下至少一项中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元、移动电话、和便携式计算机。
CN201780051818.8A 2016-08-25 2017-07-25 高速、低功率自旋轨道矩(sot)辅助的自旋转移矩磁随机访问存储器(stt-mram)位单元阵列 Pending CN109643567A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/247,791 2016-08-25
US15/247,791 US10381060B2 (en) 2016-08-25 2016-08-25 High-speed, low power spin-orbit torque (SOT) assisted spin-transfer torque magnetic random access memory (STT-MRAM) bit cell array
PCT/US2017/043691 WO2018038849A1 (en) 2016-08-25 2017-07-25 High speed, low power spin-orbit torque (sot) assisted spin-transfer torque magnetic random access memory (stt-mram) bit cell array

Publications (1)

Publication Number Publication Date
CN109643567A true CN109643567A (zh) 2019-04-16

Family

ID=59501640

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780051818.8A Pending CN109643567A (zh) 2016-08-25 2017-07-25 高速、低功率自旋轨道矩(sot)辅助的自旋转移矩磁随机访问存储器(stt-mram)位单元阵列

Country Status (7)

Country Link
US (1) US10381060B2 (zh)
EP (1) EP3504711B1 (zh)
JP (1) JP6727410B2 (zh)
KR (1) KR20190040489A (zh)
CN (1) CN109643567A (zh)
BR (1) BR112019003392A2 (zh)
WO (1) WO2018038849A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111952444A (zh) * 2019-05-17 2020-11-17 台湾积体电路制造股份有限公司 半导体器件及其形成方法
CN112542190A (zh) * 2019-09-23 2021-03-23 中电海康集团有限公司 存储器、存储器的写入方法和读取方法
CN113782078A (zh) * 2021-09-18 2021-12-10 北京航空航天大学 一种基于磁隧道结的数据处理方法及装置
CN114184833A (zh) * 2021-10-27 2022-03-15 中国科学院微电子研究所 自旋霍尔器件、霍尔电压的获取方法及最大池化的方法
WO2022160226A1 (zh) * 2021-01-29 2022-08-04 北京航空航天大学 一种存储阵列、存储器、制备方法及写入方法
WO2023017338A1 (en) * 2021-08-13 2023-02-16 International Business Machines Corporation Spin-orbit-torque magnetoresistive random-access memory array
US11793001B2 (en) 2021-08-13 2023-10-17 International Business Machines Corporation Spin-orbit-torque magnetoresistive random-access memory
US11915734B2 (en) 2021-08-13 2024-02-27 International Business Machines Corporation Spin-orbit-torque magnetoresistive random-access memory with integrated diode

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10431734B2 (en) * 2017-01-24 2019-10-01 Qualcomm Incorporated Engineered barrier layer interface for high speed spin-transfer torque magnetic random access memory
CN108666339B (zh) * 2017-03-28 2020-11-13 中芯国际集成电路制造(上海)有限公司 磁性随机存储器及其存储单元的制造方法
US10229722B2 (en) * 2017-08-01 2019-03-12 International Business Machines Corporation Three terminal spin hall MRAM
WO2019031226A1 (ja) 2017-08-07 2019-02-14 Tdk株式会社 スピン流磁気抵抗効果素子及び磁気メモリ
US10739186B2 (en) * 2017-11-20 2020-08-11 Samsung Electronics Co., Ltd. Bi-directional weight cell
US10971229B2 (en) 2018-04-23 2021-04-06 Arm Limited Method, system and device for integration of volatile and non-volatile memory bitcells
US10726892B2 (en) 2018-12-06 2020-07-28 Sandisk Technologies Llc Metallic magnetic memory devices for cryogenic operation and methods of operating the same
EP3671749B1 (en) * 2018-12-20 2021-08-11 IMEC vzw Stt-assisted sot-mram bit cell
US10971677B2 (en) * 2018-12-27 2021-04-06 Academia Sinica Electrically controlled nanomagnet and spin orbit torque magnetic random access memory including the same
WO2020150451A1 (en) * 2019-01-18 2020-07-23 Everspin Technologies, Inc. Magnetoresistive stack/structure and methods therefor
KR102518015B1 (ko) * 2019-01-31 2023-04-05 삼성전자주식회사 자기 저항 메모리 소자 및 그 제조 방법
CN111640769B (zh) * 2019-03-01 2023-04-18 中电海康集团有限公司 自旋轨道矩磁性存储器单元及磁性存储器
US10762942B1 (en) 2019-03-29 2020-09-01 Honeywell International Inc. Magneto-resistive random access memory cell with spin-dependent diffusion and state transfer
US10916282B2 (en) 2019-06-20 2021-02-09 International Business Machines Corporation Control of switching trajectory in spin orbit torque devices by micromagnetic configuration
CN112186098B (zh) * 2019-07-02 2023-04-07 中电海康集团有限公司 基于自旋轨道矩的磁性存储器件及sot-mram存储单元
KR102657361B1 (ko) 2019-07-05 2024-04-17 삼성전자주식회사 자기 메모리 장치
KR102657583B1 (ko) 2019-07-19 2024-04-15 삼성전자주식회사 가변 저항 메모리 소자
US11289143B2 (en) * 2019-10-30 2022-03-29 Taiwan Semiconductor Manufacturing Co., Ltd. SOT-MRAM with shared selector
EP3848933A1 (en) * 2020-01-07 2021-07-14 Antaios Sot mram cell and array comprising a plurality of sot mram cells
US10964367B1 (en) 2020-01-31 2021-03-30 Globalfoundries U.S. Inc. MRAM device comprising random access memory (RAM) and embedded read only memory (ROM)
US11251362B2 (en) 2020-02-18 2022-02-15 International Business Machines Corporation Stacked spin-orbit-torque magnetoresistive random-access memory
CN111489777B (zh) * 2020-04-15 2023-11-10 上海新微技术研发中心有限公司 磁性存储器结构、阵列、读写控制方法及制备方法
US11145347B1 (en) * 2020-05-21 2021-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and memory circuit
US11145676B1 (en) * 2020-05-22 2021-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and multi-level memory cell having ferroelectric storage element and magneto-resistive storage element
US11545201B2 (en) * 2020-06-23 2023-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device with unipolar selector
US11283008B1 (en) * 2020-08-31 2022-03-22 Western Digital Technologies, Inc. Apparatus and methods for magnetic memory devices with magnetic assist layer
US11393516B2 (en) 2020-10-19 2022-07-19 Western Digital Technologies, Inc. SOT-based spin torque oscillators for oscillatory neural networks
WO2022094107A1 (en) * 2020-10-29 2022-05-05 The Regents Of The University Of California Spin-orbit rectifier for weak radio frequency energy harvesting
US11342015B1 (en) * 2020-11-24 2022-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and memory circuit
CN112701214B (zh) * 2020-12-28 2023-09-01 西安交通大学 铁电调控人工反铁磁自由层的自旋轨道矩磁随机存储器
CN112701216B (zh) * 2020-12-28 2024-01-23 西安交通大学 一种磁多层结构及sot-mram
US11961544B2 (en) 2021-05-27 2024-04-16 International Business Machines Corporation Spin-orbit torque (SOT) magnetoresistive random-access memory (MRAM) with low resistivity spin hall effect (SHE) write line
US11844284B2 (en) 2021-06-29 2023-12-12 International Business Machines Corporation On-chip integration of a high-efficiency and a high-retention inverted wide-base double magnetic tunnel junction device
CN117063233A (zh) * 2021-07-08 2023-11-14 华为技术有限公司 磁性随机存储器及其数据写入和读取方法、电子设备
US11869561B2 (en) 2021-09-23 2024-01-09 International Business Machines Corporation Spin orbit-torque magnetic random-access memory (SOT-MRAM) with cross-point spin hall effect (SHE) write lines and remote sensing read magnetic tunnel-junction (MTJ)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100097852A1 (en) * 2008-10-20 2010-04-22 Seagate Technology Llc Mram diode array and access method
US20150213865A1 (en) * 2014-01-28 2015-07-30 Qualcomm Incorporated High density low power gshe-stt mram
CN105161613A (zh) * 2015-08-18 2015-12-16 北京航空航天大学 一种基于双势垒结构的磁存储器件
CN105280214A (zh) * 2015-09-10 2016-01-27 中国科学院物理研究所 电流驱动型磁随机存取存储器和自旋逻辑器件

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090185410A1 (en) * 2008-01-22 2009-07-23 Grandis, Inc. Method and system for providing spin transfer tunneling magnetic memories utilizing unidirectional polarity selection devices
US9076537B2 (en) * 2012-08-26 2015-07-07 Samsung Electronics Co., Ltd. Method and system for providing a magnetic tunneling junction using spin-orbit interaction based switching and memories utilizing the magnetic tunneling junction
US20140252439A1 (en) * 2013-03-08 2014-09-11 T3Memory, Inc. Mram having spin hall effect writing and method of making the same
US8963222B2 (en) 2013-04-17 2015-02-24 Yimin Guo Spin hall effect magnetic-RAM
KR20160022809A (ko) * 2013-06-21 2016-03-02 인텔 코포레이션 Mtj 스핀 홀 mram 비트-셀 및 어레이
WO2015102739A2 (en) * 2013-10-18 2015-07-09 Cornell University Circuits and devices based on spin hall effect to apply a spin transfer torque with a component perpendicular to the plane of magnetic layers
US9343658B2 (en) 2013-10-30 2016-05-17 The Regents Of The University Of California Magnetic memory bits with perpendicular magnetization switched by current-induced spin-orbit torques
WO2016011435A1 (en) 2014-07-17 2016-01-21 Cornell University Circuits and devices based on enhanced spin hall effect for efficient spin transfer torque
US9634241B2 (en) 2014-08-06 2017-04-25 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions including Heusler multilayers
US9218864B1 (en) 2014-10-04 2015-12-22 Ge Yi Magnetoresistive random access memory cell and 3D memory cell array
US9300295B1 (en) * 2014-10-30 2016-03-29 Qualcomm Incorporated Elimination of undesirable current paths in GSHE-MTJ based circuits
US9614002B1 (en) 2016-01-21 2017-04-04 Samsung Electronics Co., Ltd. 0T bi-directional memory cell
US9858975B1 (en) * 2016-08-24 2018-01-02 Samsung Electronics Co., Ltd. Zero transistor transverse current bi-directional bitcell

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100097852A1 (en) * 2008-10-20 2010-04-22 Seagate Technology Llc Mram diode array and access method
US20150213865A1 (en) * 2014-01-28 2015-07-30 Qualcomm Incorporated High density low power gshe-stt mram
CN105161613A (zh) * 2015-08-18 2015-12-16 北京航空航天大学 一种基于双势垒结构的磁存储器件
CN105280214A (zh) * 2015-09-10 2016-01-27 中国科学院物理研究所 电流驱动型磁随机存取存储器和自旋逻辑器件

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ENES EKEN ET AL.: ""Spin-Hall Assisted STT-RAM Design and Discussion"", 《SLIP 16》 *
ZHAOHAO WANG ET AL.: ""Perpendicular-anisotropy magnetic tunneljunction switched by spin-Hall-assisted spin-transfer torque"", 《IOP》 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111952444A (zh) * 2019-05-17 2020-11-17 台湾积体电路制造股份有限公司 半导体器件及其形成方法
CN112542190A (zh) * 2019-09-23 2021-03-23 中电海康集团有限公司 存储器、存储器的写入方法和读取方法
WO2021057179A1 (zh) * 2019-09-23 2021-04-01 浙江驰拓科技有限公司 存储器、存储器的写入方法和读取方法
WO2022160226A1 (zh) * 2021-01-29 2022-08-04 北京航空航天大学 一种存储阵列、存储器、制备方法及写入方法
WO2023017338A1 (en) * 2021-08-13 2023-02-16 International Business Machines Corporation Spin-orbit-torque magnetoresistive random-access memory array
US11793001B2 (en) 2021-08-13 2023-10-17 International Business Machines Corporation Spin-orbit-torque magnetoresistive random-access memory
US11915734B2 (en) 2021-08-13 2024-02-27 International Business Machines Corporation Spin-orbit-torque magnetoresistive random-access memory with integrated diode
GB2624142A (en) * 2021-08-13 2024-05-08 Ibm Spin-orbit-torque magnetoresistive random-access memory array
CN113782078A (zh) * 2021-09-18 2021-12-10 北京航空航天大学 一种基于磁隧道结的数据处理方法及装置
CN113782078B (zh) * 2021-09-18 2023-10-10 北京航空航天大学 一种基于磁隧道结的数据处理方法及装置
CN114184833A (zh) * 2021-10-27 2022-03-15 中国科学院微电子研究所 自旋霍尔器件、霍尔电压的获取方法及最大池化的方法

Also Published As

Publication number Publication date
EP3504711B1 (en) 2022-03-16
JP6727410B2 (ja) 2020-07-22
US10381060B2 (en) 2019-08-13
EP3504711A1 (en) 2019-07-03
US20180061467A1 (en) 2018-03-01
WO2018038849A1 (en) 2018-03-01
KR20190040489A (ko) 2019-04-18
BR112019003392A2 (pt) 2019-05-21
JP2019531596A (ja) 2019-10-31

Similar Documents

Publication Publication Date Title
CN109643567A (zh) 高速、低功率自旋轨道矩(sot)辅助的自旋转移矩磁随机访问存储器(stt-mram)位单元阵列
US10103319B2 (en) Ultrathin perpendicular pinned layer structure for magnetic tunneling junction devices
KR102353406B1 (ko) 스핀 궤도 토크를 이용하여 강화된 감쇠 프로그램 및 경사진 자화 용이축을 갖는 자기 접합부를 포함하는 자기 소자
US9337413B2 (en) High capaciy low cost multi-state magnetic memory
CN104051610B (zh) 具有插入层的磁性结和使用该磁性结的磁存储器
US10833254B2 (en) Engineered barrier layer interface for high speed spin-transfer torque magnetic random access memory
US8399941B2 (en) Magnetic junction elements having an easy cone anisotropy and a magnetic memory using such magnetic junction elements
US20120170357A1 (en) Method and system for providing multiple logic cells in a single stack
US20200098409A1 (en) Magnetic random access memory (mram) integration
CN116114402A (zh) 磁性隧道结、磁阻式随机存取存储器和电子器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190416