CN112186098B - 基于自旋轨道矩的磁性存储器件及sot-mram存储单元 - Google Patents

基于自旋轨道矩的磁性存储器件及sot-mram存储单元 Download PDF

Info

Publication number
CN112186098B
CN112186098B CN201910589065.7A CN201910589065A CN112186098B CN 112186098 B CN112186098 B CN 112186098B CN 201910589065 A CN201910589065 A CN 201910589065A CN 112186098 B CN112186098 B CN 112186098B
Authority
CN
China
Prior art keywords
orbit torque
spin
line
transistor
tunnel junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910589065.7A
Other languages
English (en)
Other versions
CN112186098A (zh
Inventor
何世坤
杨晓蕾
王明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETHIK Group Ltd
Hikstor Technology Co Ltd
Original Assignee
CETHIK Group Ltd
Hikstor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETHIK Group Ltd, Hikstor Technology Co Ltd filed Critical CETHIK Group Ltd
Priority to CN201910589065.7A priority Critical patent/CN112186098B/zh
Priority to PCT/CN2020/097094 priority patent/WO2021000747A1/zh
Publication of CN112186098A publication Critical patent/CN112186098A/zh
Application granted granted Critical
Publication of CN112186098B publication Critical patent/CN112186098B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明提供一种基于自旋轨道矩的磁性存储器件及SOT‑MRAM存储单元。所述磁性存储器件包括：自旋轨道矩提供线、位于所述自旋轨道矩提供线一侧表面的磁性隧道结以及位于所述自旋轨道矩提供线另一侧表面的介质层，其中，所述磁性隧道结的自由层一侧靠近所述自旋轨道矩提供线，所述自旋轨道矩提供线的水平长度大于所述磁性隧道结的特征长度；所述介质层中设有垂直方向的贯穿所述介质层的导电孔，所述导电孔在水平方向上的位置与所述磁性隧道结的位置相对应，用于提供一个垂直于所述自旋轨道矩提供线的导电路径。本发明能够减小读取过程中的读扰动。

Description

基于自旋轨道矩的磁性存储器件及SOT-MRAM存储单元
技术领域
本发明涉及磁性存储器技术领域，尤其涉及一种基于自旋轨道矩的磁性存储器件及SOT-MRAM存储单元。
背景技术
针对传统的STT-MRAM(Spin Transfer Torque Magnetic Random AccessMemory，自旋转移矩磁性随机存储器)需要施加较高写电压的问题，业界提出了一种SOT-MRAM(Spin Orbit Torque Magnetic Random Access Memory，自旋轨道矩磁性随机存储器)，利用自旋轨道矩实现快速而可靠的磁化翻转。这种写入技术，要求在磁性隧道结的自由层下方增加一条自旋轨道矩提供线，流经自旋轨道矩提供线的电流能够引发力矩以驱动自由层的磁化翻转，该力矩的成因除了自旋霍尔效应外，Rashba效应，未知机理的自旋轨道矩效应等都有可能产生类似效应。
现有的SOT-MRAM存储单元的结构如图1所示，读操作时，打开RWL上的选择管，BL和SL之间施加读偏置电压，读电流流过MTJ，并在自旋轨道矩提供线上水平地流过一段距离，从而引起SOT效应。
在实现本发明的过程中，发明人发现现有技术中至少存在如下技术问题：
现有的SOT-MRAM存储单元在读取数据时，由于加入了SOT效应，使得读电流产生读扰动，导致数据读错。
发明内容
为解决上述问题，本发明提供一种基于自旋轨道矩的磁性存储器件及SOT-MRAM存储单元，能够减小读取过程中的读扰动。
第一方面，本发明提供一种基于自旋轨道矩的磁性存储器件，包括：自旋轨道矩提供线、位于所述自旋轨道矩提供线一侧表面的磁性隧道结以及位于所述自旋轨道矩提供线另一侧表面的介质层，其中，
所述磁性隧道结的自由层一侧靠近所述自旋轨道矩提供线，所述自旋轨道矩提供线的水平长度大于所述磁性隧道结的特征长度；
所述介质层中设有垂直方向的贯穿所述介质层的导电孔，所述导电孔在水平方向上的位置与所述磁性隧道结的位置相对应，用于提供一个垂直于所述自旋轨道矩提供线的导电路径。
可选地，所述导电孔采用高电阻率材料，包括钛(Ti)、钽(Ta)和β相-钨(W)中的一种。
可选地，所述导电孔为多层结构，其中与所述自旋轨道矩提供线接触的一层材料为高电阻率材料，包括钛(Ti)、钽(Ta)和β相-钨(W)中的一种。
可选地，所述自旋轨道矩提供线的材料为重金属材料，包括铂(Pt)、钽(Ta)、钨(W)、铱(Ir)、铪(Hf)、钌(Ru)、铊(Tl)、铋(Bi)、金(Au)、钛(Ti)和锇(Os)中的任意一种。
可选地，所述自旋轨道矩提供线在水平方向上采用多段式结构，其中与所述磁性隧道结重合的位置为重金属材料，包括铂(Pt)、钽(Ta)、钨(W)、铱(Ir)、铪(Hf)、钌(Ru)、铊(Tl)、铋(Bi)、金(Au)、钛(Ti)和锇(Os)中的任意一种。
可选地，所述自旋轨道矩提供线在垂直方向上采用多层结构，其中与所述磁性隧道结接触的一层为重金属材料，包括铂(Pt)、钽(Ta)、钨(W)、铱(Ir)、铪(Hf)、钌(Ru)、铊(Tl)、铋(Bi)、金(Au)、钛(Ti)和锇(Os)中的任意一种。
第二方面，本发明提供一种SOT-MRAM存储单元，包括：上述基于自旋轨道矩的磁性存储器件，还包括：第一晶体管和第二晶体管，其中，第一晶体管用于控制读操作，第二晶体管用于控制写操作，
所述磁性隧道结的固定层一侧连接至位线，所述导电孔连接至所述第一晶体管的漏极，所述第一晶体管的栅极连接至读字线，所述第一晶体管的源极连接至源线；
所述自旋轨道矩提供线水平方向上远离所述磁性隧道结的一端连接至所述第二晶体管的漏极，所述第二晶体管的栅极连接至写字线，所述第二晶体管的源极连接至源线。
第三方面，本发明提供一种SOT-MRAM存储单元，包括：上述基于自旋轨道矩的磁性存储器件，还包括：第三晶体管和一双向可控开关器件，其中，所述第三晶体管用于控制读操作和写操作，所述双向可控开关器件用于形成写操作的电流路径；
所述磁性隧道结的固定层一侧连接至位线，所述导电孔连接至所述第三晶体管的漏极，所述自旋轨道矩提供线水平方向上远离所述磁性隧道结的一端通过所述双向可控开关器件连接至所述第三晶体管的漏极，所述第三晶体管的栅极连接至字线，所述第三晶体管的源极连接至源线。
本发明提供的基于自旋轨道矩的磁性存储器件及SOT-MRAM存储单元，在读取过程中，读电流流过导电孔形成的导电路径，而不经过自旋轨道矩提供线，读电流是垂直方向上的，自旋轨道矩提供线中没有水平流过的读电流，从而降低了SOT效应对读电流产生的读扰动，降低器件的读错误率。
附图说明
图1为现有的SOT-MRAM存储单元的结构示意图；
图2为本发明一实施例的基于自旋轨道矩的磁性存储器件的结构示意图；
图3为本发明一实施例的SOT-MRAM存储单元的结构示意图；
图4为本发明另一实施例的SOT-MRAM存储单元的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种基于自旋轨道矩的磁性存储器件，如图2所示，该磁性存储器件包括：自旋轨道矩提供线10、位于所述自旋轨道矩提供线10一侧表面的磁性隧道结(后续论述中简记为MTJ)20以及位于所述自旋轨道矩提供线10另一侧表面的介质层30，其中，
所述MTJ20包括自由层201、势垒层202以及固定层(也称为参考层)203，MTJ的自由层201一侧靠近所述自旋轨道矩提供线10，所述自旋轨道矩提供线10的水平长度大于MTJ20的特征长度，本实施例中MTJ20在水平方向上位于所述自旋轨道矩提供线10的一端；
所述介质层30中设有垂直方向的贯穿所述介质层30的导电孔40，介质层30的材料为绝缘的介电质，所述导电孔40在水平方向上的位置与MTJ20的位置相对应，用于提供一个垂直于所述自旋轨道矩提供线的导电路径。
可选地，上述实施例中的导电孔40需要具有较高的电阻，因此导电孔40采用高电阻率的材料，包括但不限于钛(Ti)、钽(Ta)和β相-钨(W)中的一种。进一步地，为了使导电孔具有更好的电阻特性，导电孔40可以采用多层结构，起到调制电阻的作用，其中与所述自旋轨道矩提供线接触的一层材料为高电阻率材料，包括钛(Ti)、钽(Ta)和β相-钨(W)中的一种。
进一步地，自旋轨道矩提供线10用于产生自旋轨道矩，材料使用重金属材料，包括铂(Pt)、钽(Ta)、钨(W)、铱(Ir)、铪(Hf)、钌(Ru)、铊(Tl)、铋(Bi)、金(Au)、钛(Ti)和锇(Os)中的任意一种，但不限于此。从节约重金属材料的角度考虑，一方面，自旋轨道矩提供线10在水平方向上采用多段式结构，其中与MTJ20重合的位置为重金属材料，包括铂(Pt)、钽(Ta)、钨(W)、铱(Ir)、铪(Hf)、钌(Ru)、铊(Tl)、铋(Bi)、金(Au)、钛(Ti)和锇(Os)中的任意一种，其他位置为低电阻率的金属材料，例如铜(Cu)、铝(Al)、钨(W)，但不限于此。另一方面，自旋轨道矩提供线10在垂直方向上采用多层结构，其中与MTJ20接触的一层为重金属材料，包括铂(Pt)、钽(Ta)、钨(W)、铱(Ir)、铪(Hf)、钌(Ru)、铊(Tl)、铋(Bi)、金(Au)、钛(Ti)和锇(Os)中的任意一种，其他层为相对高电阻材料，例如钛(Ti)、钽(Ta)和β相-钨(W)中的一种，使得电流趋于水平流过自旋轨道矩提供线。
在上述实施例的基于自旋轨道矩的磁性存储器件的基础上，本发明一实施例提供一种SOT-MRAM存储单元，参考图3，包括基于自旋轨道矩的磁性存储器100、第一晶体管M1和第二晶体管M2，其中，第一晶体管M1用于控制读操作，第二晶体管M2用于控制写操作，
本实施例中，MTJ20的固定层一侧通过顶电极连接至位线BL，介质层30中的导电孔40通过金属互联结构对外实现电连接，导电孔40通过金属互联结构连接至第一晶体管M1的漏极，M1的栅极连接至读字线RWL，M1的源极连接至源线SL；自旋轨道矩提供线10水平方向上远离MTJ20的一端连接至所述第二晶体管M2的漏极，M2的栅极连接至写字线WWL，M2的源极连接至源线SL。
图3所示的SOT-MRAM存储单元读取数据时，RWL加压使M1导通，WWL浮空使M2关断，BL施加读电压Vr，SL接地，读电流通过MTJ20并纵向垂直通过自旋轨道矩提供线10，然后进入导电孔40，进一步经M1到SL，读取MTJ的电阻并获取信息。整个读取过程，自旋轨道矩提供线10中没有水平方向的读电流经过，有效减小了自旋轨道耦合作用对MTJ自由层的扰动。
进一步介绍对图3所示的SOT-MRAM存储单元进行写操作的过程。写第一状态时，WWL加压使M2导通，RWL浮空使M1断开，BL上施加写电压(+Vw1)，写电流通过MTJ20进入自旋轨道矩提供线10并水平地流过自旋轨道矩提供线10，经过M2到源线SL。设定这个写入过程后MTJ状态为第一状态。
写第二状态时，WWL加压使M2导通，RWL浮空使M1断开，BL上施加写电压(-Vw2)，写电流从源线SL流出，经过M2后水平地流过自旋轨道矩提供线10，然后进入MTJ20，最后到位线BL。设定这个写入过程后MTJ状态为第二状态。
实现写过程时，不论是写第一状态还是写第二状态，MTJ自由层都是在STT和SOT效应的共同作用下实现磁化方向的翻转，由于STT和SOT效应的共同作用，写电流会显著降低。
本发明另一实施例提供一种SOT-MRAM存储单元，如图4所示，包括基于自旋轨道矩的磁性存储器200、第三晶体管M3和一双向可控开关器件Q1，其中，第三晶体管M3用于控制读操作和写操作，双向可控开关器件Q1用于形成写操作的电流路径，
本实施例中，MTJ20的固定层一侧通过顶电极连接至位线BL，介质层30中的导电孔40通过金属互联结构对外实现电连接，导电孔40通过金属互联结构连接至第三晶体管M3的漏极，自旋轨道矩提供线10水平方向上远离MTJ20的一端连接至Q1的一端，Q1的另一端连接至第三晶体管M3的漏极，M3的栅极连接至字线WL，M3的源极连接至源线SL。
具体地，所述双向可控开关器件Q1满足以下特性：Q1的导通阈值电压高于读电压，但低于写电压，即读操作时，Q1断开，写操作时，Q1导通，且导通时，所述双向可控开关器件Q1的导通电阻很小。Q1可以为CuGeSe或者HfO等材料得到的双向导通管，导通阈值电压介于0.05V-1V之间。
图4所示的存储单元读取数据时，WL加压使M3导通，BL施加读电压Vr，Vr小于双向可控开关器件Q1的导通电压，SL接地，读电流通过MTJ20并纵向垂直通过自旋轨道矩提供线10，然后进入导电孔40，进一步经M3到SL。读取过程中，自旋轨道矩提供线10中没有水平方向的读电流经过，有效减小了自旋轨道耦合作用对MTJ自由层的扰动。
再介绍一下对图4所示的存储单元进行写操作的过程。写第一状态时，WL加压使M3导通，BL上施加写电压(+Vw3)，Vw3大于双向可控开关器件Q1的导通电压，Q1导通，而导电孔40等效为一个via电阻，via电阻和双向可控开关器件Q1并联于自旋轨道矩提供线10和第三晶体管M3的漏极，via电阻和Q1的导通电阻相比，via电阻属于高阻态。因此，写电流通过MTJ20进入自旋轨道矩提供线10，之后大部分写电流水平流过自旋轨道矩提供线10，经Q1、M3流入源线SL，只有很小一部分写电流经导电孔40、M3流入源线SL。设定这个写入过程后MTJ状态为第一状态。
写第二状态时，WL加压使M3导通，BL上施加写电压(-Vw4)，Vw4大于双向可控开关器件Q1的导通电压，Q1导通，写电流从源线SL流出，经M3后，由于导电孔40为高阻性，大部分写电流流过Q1，并水平流过自旋轨道矩提供线10，然后进入MTJ20，最后到位线BL。只有很小一部分写电流流入导电孔40，并通过MTJ20最后到位线BL。设定这个写入过程后MTJ状态为第二状态。
实现写过程时，不论是写第一状态还是写第二状态，MTJ自由层都是在STT和SOT效应的共同作用下实现磁化方向的翻转，由于STT和SOT效应的共同作用，写电流会显著降低。
通过上述可知，本发明实施例的SOT-MRAM存储单元，在实现读的过程中，读电流流过导电孔形成的垂直的导电路径，而不在水平方向上经过自旋轨道矩提供线，读电流是垂直方向上的，自旋轨道矩提供线中没有水平方向流过的读电流，从而降低了SOT效应对MTJ的读电流扰动，降低器件的读错误率。进一步地，写操作在STT和SOT效应的共同作用下实现磁化方向的翻转，能够降低写电流。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (9)

1.一种SOT-MRAM存储单元，其特征在于，包括：自旋轨道矩提供线、位于所述自旋轨道矩提供线一侧表面的磁性隧道结以及位于所述自旋轨道矩提供线另一侧表面的介质层，其中，
所述磁性隧道结的自由层一侧靠近所述自旋轨道矩提供线，所述自旋轨道矩提供线的水平长度大于所述磁性隧道结的特征长度；
所述介质层中设有垂直方向的贯穿所述介质层的导电孔，所述导电孔在水平方向上的位置与所述磁性隧道结的位置相对应，用于提供一个垂直于所述自旋轨道矩提供线的导电路径；
还包括：第一晶体管和第二晶体管，其中，第一晶体管用于控制读操作，第二晶体管用于控制写操作；
所述磁性隧道结的固定层一侧连接至位线，所述导电孔连接至所述第一晶体管的漏极，所述第一晶体管的栅极连接至读字线，所述第一晶体管的源极连接至源线；
所述自旋轨道矩提供线水平方向上远离所述磁性隧道结的一端连接至所述第二晶体管的漏极，所述第二晶体管的栅极连接至写字线，所述第二晶体管的源极连接至源线。
2.一种SOT-MRAM存储单元，其特征在于，包括：自旋轨道矩提供线、位于所述自旋轨道矩提供线一侧表面的磁性隧道结以及位于所述自旋轨道矩提供线另一侧表面的介质层，其中，
所述磁性隧道结的自由层一侧靠近所述自旋轨道矩提供线，所述自旋轨道矩提供线的水平长度大于所述磁性隧道结的特征长度；
所述介质层中设有垂直方向的贯穿所述介质层的导电孔，所述导电孔在水平方向上的位置与所述磁性隧道结的位置相对应，用于提供一个垂直于所述自旋轨道矩提供线的导电路径；
还包括：第三晶体管和一双向可控开关器件，其中，所述第三晶体管用于控制读操作和写操作，所述双向可控开关器件用于形成写操作的电流路径；
所述磁性隧道结的固定层一侧连接至位线，所述导电孔连接至所述第三晶体管的漏极，所述自旋轨道矩提供线水平方向上远离所述磁性隧道结的一端通过所述双向可控开关器件连接至所述第三晶体管的漏极，所述第三晶体管的栅极连接至字线，所述第三晶体管的源极连接至源线。
3.根据权利要求2所述的SOT-MRAM存储单元，其特征在于，所述双向可控开关器件为CuGeSe或者HfO制得的双向导通管。
4.根据权利要求3所述的SOT-MRAM存储单元，其特征在于，所述双向导通管的导通阈值电压介于0.05V-1V之间。
5.根据权利要求1或2所述的SOT-MRAM存储单元，其特征在于，所述导电孔采用高电阻率材料，包括钛(Ti)、钽(Ta)和β相-钨(W)中的一种。
6.根据权利要求1或2所述的SOT-MRAM存储单元，其特征在于，所述导电孔为多层结构，其中与所述自旋轨道矩提供线接触的一层材料为高电阻率材料，包括钛(Ti)、钽(Ta)和β相-钨(W)中的一种。
7.根据权利要求1或2所述的SOT-MRAM存储单元，其特征在于，所述自旋轨道矩提供线的材料为重金属材料，包括铂(Pt)、钽(Ta)、钨(W)、铱(Ir)、铪(Hf)、钌(Ru)、铊(Tl)、铋(Bi)、金(Au)、钛(Ti)和锇(Os)中的任意一种。
8.根据权利要求1或2所述的SOT-MRAM存储单元，其特征在于，所述自旋轨道矩提供线在水平方向上采用多段式结构，其中与所述磁性隧道结重合的位置为重金属材料，包括铂(Pt)、钽(Ta)、钨(W)、铱(Ir)、铪(Hf)、钌(Ru)、铊(Tl)、铋(Bi)、金(Au)、钛(Ti)和锇(Os)中的任意一种。
9.根据权利要求1或2所述的SOT-MRAM存储单元，其特征在于，所述自旋轨道矩提供线在垂直方向上采用多层结构，其中与所述磁性隧道结接触的一层为重金属材料，包括铂(Pt)、钽(Ta)、钨(W)、铱(Ir)、铪(Hf)、钌(Ru)、铊(Tl)、铋(Bi)、金(Au)、钛(Ti)和锇(Os)中的任意一种。
CN201910589065.7A 2019-07-02 2019-07-02 基于自旋轨道矩的磁性存储器件及sot-mram存储单元 Active CN112186098B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910589065.7A CN112186098B (zh) 2019-07-02 2019-07-02 基于自旋轨道矩的磁性存储器件及sot-mram存储单元
PCT/CN2020/097094 WO2021000747A1 (zh) 2019-07-02 2020-06-19 基于自旋轨道矩的磁性存储器件及sot-mram存储单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910589065.7A CN112186098B (zh) 2019-07-02 2019-07-02 基于自旋轨道矩的磁性存储器件及sot-mram存储单元

Publications (2)

Publication Number Publication Date
CN112186098A CN112186098A (zh) 2021-01-05
CN112186098B true CN112186098B (zh) 2023-04-07

Family

ID=73915023

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910589065.7A Active CN112186098B (zh) 2019-07-02 2019-07-02 基于自旋轨道矩的磁性存储器件及sot-mram存储单元

Country Status (2)

Country Link
CN (1) CN112186098B (zh)
WO (1) WO2021000747A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022160226A1 (zh) * 2021-01-29 2022-08-04 北京航空航天大学 一种存储阵列、存储器、制备方法及写入方法
CN117677202A (zh) * 2022-08-22 2024-03-08 长鑫存储技术有限公司 磁性存储结构、磁性存储阵列结构及其控制方法及存储器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109300495A (zh) * 2018-09-18 2019-02-01 西安交通大学 基于人工反铁磁自由层的磁性结构及sot-mram

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5565818B2 (ja) * 2009-03-25 2014-08-06 国立大学法人東北大学 磁気センサ及び磁気記憶装置
CN103354952B (zh) * 2010-12-17 2016-09-28 艾沃思宾技术公司 具有改善的尺寸的磁随机存取存储器集成
US9076537B2 (en) * 2012-08-26 2015-07-07 Samsung Electronics Co., Ltd. Method and system for providing a magnetic tunneling junction using spin-orbit interaction based switching and memories utilizing the magnetic tunneling junction
US9230627B2 (en) * 2014-01-28 2016-01-05 Qualcomm Incorporated High density low power GSHE-STT MRAM
JP6345037B2 (ja) * 2014-08-26 2018-06-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5985728B1 (ja) * 2015-09-15 2016-09-06 株式会社東芝 磁気メモリ
JP6089081B1 (ja) * 2015-09-16 2017-03-01 株式会社東芝 磁気メモリ
WO2017052542A1 (en) * 2015-09-24 2017-03-30 Intel Corporation Spin hall effect magnetic random access memory bitcell
WO2017052622A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Spin hall effect mram with thin-film selector
JP6374452B2 (ja) * 2016-08-04 2018-08-15 株式会社東芝 磁気メモリ
US10381060B2 (en) * 2016-08-25 2019-08-13 Qualcomm Incorporated High-speed, low power spin-orbit torque (SOT) assisted spin-transfer torque magnetic random access memory (STT-MRAM) bit cell array
US10998495B2 (en) * 2016-09-30 2021-05-04 Intel Corporation Magnetostrictive stack and corresponding bit-cell
CN108269915B (zh) * 2017-01-02 2023-09-22 Imec 非营利协会 一种形成磁阻器件的方法以及磁阻器件
WO2019005172A1 (en) * 2017-06-30 2019-01-03 Intel Corporation REDUCED SURFACE SPIN ORBIT (SOT) COUPLING MEMORY DEVICES AND METHODS OF MAKING SAME
EP3695405A1 (en) * 2017-10-13 2020-08-19 Everspin Technologies, Inc. Perpendicular magnetic memory using spin-orbit torque

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109300495A (zh) * 2018-09-18 2019-02-01 西安交通大学 基于人工反铁磁自由层的磁性结构及sot-mram

Also Published As

Publication number Publication date
CN112186098A (zh) 2021-01-05
WO2021000747A1 (zh) 2021-01-07

Similar Documents

Publication Publication Date Title
KR102233414B1 (ko) 스핀 축적 토크 mram
US8125819B2 (en) Asymmetric write current compensation using gate overdrive for resistive sense memory cells
US9361975B2 (en) Sensing data in resistive switching memory devices
CN101878529B (zh) 非易失性存储装置及其制造方法
US8363442B2 (en) NAND based resistive sense memory cell architecture
KR100447769B1 (ko) 자기 메모리 장치
US8331125B2 (en) Array architecture and operation for high density magnetic racetrack memory system
TWI225254B (en) Improved magnetic RAM and array architecture using a two transistor, one MTJ cell
JP3768143B2 (ja) 磁気メモリ装置
CN112186098B (zh) 基于自旋轨道矩的磁性存储器件及sot-mram存储单元
US10490736B2 (en) Magnetic memory
CN107481749A (zh) 一种自旋霍尔效应辅助写入的多态磁性随机存取存储器位元及自旋霍尔效应辅助写入方法
CN111223506B (zh) 基于自旋轨道矩的mram存储单元及存储阵列
TW571310B (en) Current source and drain arrangement for magnetoresistive memories (MRAMs)
CN106663465A (zh) 非易失性半导体存储器
US20160118098A1 (en) Magnetic memory
TW516229B (en) MRAM (magnet-resistive RAM)-memory cell
CN111613635B (zh) 垂直自旋转移矩mram存储器单元
JP5146846B2 (ja) 磁気メモリセル及び磁気ランダムアクセスメモリ
JP4590862B2 (ja) 磁気メモリ装置及びその製造方法
JP3884399B2 (ja) 磁気記憶装置
US10109331B2 (en) Magnetic storage device with a wiring having a ferromagnetic layer
US20170179131A1 (en) Semiconductor integrated circuit
KR100653708B1 (ko) 발열체를 갖는 자기 램 소자의 구동 방법들
WO2022142128A1 (zh) 半导体器件的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant