CN117677202A - 磁性存储结构、磁性存储阵列结构及其控制方法及存储器 - Google Patents
磁性存储结构、磁性存储阵列结构及其控制方法及存储器 Download PDFInfo
- Publication number
- CN117677202A CN117677202A CN202211009132.1A CN202211009132A CN117677202A CN 117677202 A CN117677202 A CN 117677202A CN 202211009132 A CN202211009132 A CN 202211009132A CN 117677202 A CN117677202 A CN 117677202A
- Authority
- CN
- China
- Prior art keywords
- transistor
- magnetic
- magnetic tunnel
- tunnel junction
- magnetic memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 499
- 238000000034 method Methods 0.000 title claims abstract description 17
- 230000008878 coupling Effects 0.000 claims abstract description 97
- 238000010168 coupling process Methods 0.000 claims abstract description 97
- 238000005859 coupling reaction Methods 0.000 claims abstract description 97
- 238000003860 storage Methods 0.000 claims abstract description 45
- 230000005415 magnetization Effects 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 9
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- ZDZZPLGHBXACDA-UHFFFAOYSA-N [B].[Fe].[Co] Chemical compound [B].[Fe].[Co] ZDZZPLGHBXACDA-UHFFFAOYSA-N 0.000 claims description 3
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052741 iridium Inorganic materials 0.000 claims description 3
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 3
- UGKDIUIOSMUOAW-UHFFFAOYSA-N iron nickel Chemical compound [Fe].[Ni] UGKDIUIOSMUOAW-UHFFFAOYSA-N 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 29
- 239000010410 layer Substances 0.000 description 202
- 230000001276 controlling effect Effects 0.000 description 19
- 230000009286 beneficial effect Effects 0.000 description 18
- 230000005641 tunneling Effects 0.000 description 9
- 230000010354 integration Effects 0.000 description 8
- 230000005294 ferromagnetic effect Effects 0.000 description 4
- 230000003993 interaction Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000009813 interlayer exchange coupling reaction Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
本公开实施例涉及半导体技术领域,提供一种磁性存储结构、磁性存储阵列结构及其控制方法及存储器,磁性存储结构包括:两个磁性隧道结,磁性隧道结包括固定层和自由层;与磁性隧道结一一对应的自旋轨道耦合层,自旋轨道耦合层位于自由层远离固定层的一侧,第一晶体管和第二晶体管,一自旋轨道耦合层与第一晶体管的源端或漏端电连接,另一自旋轨道耦合层与第二晶体管的源端或漏端电连接;第三晶体管,第一晶体管的源端或漏端与两个磁性隧道结中的固定层均电连接。本公开实施例至少有利于提高磁性隧道结和晶体管在磁性存储结构中的布局密度,以提高磁性存储结构在单位空间内存储的数据量。
Description
技术领域
本公开实施例涉及半导体技术领域,特别涉及一种磁性存储结构、磁性存储阵列结构及其控制方法及存储器。
背景技术
磁性随机存储器(MRAM,Magnetic Random Access Memory)是一种新型固态非易失性记忆体,具有高速读写的特性,利用磁性隧道结(MTJ,Magnetic Tunnel Junction)的特性形成。其中,MRAM靠磁场极化而非电荷以存储数据,MTJ由自由层、隧穿层、固定层组成,自由层的磁场方向可以改变,固定层的磁场方向不变,当自由层与固定层的磁场方向相同时,MTJ呈现低电阻状态;当自由层与固定层的磁场方向相反时,MTJ呈现高电阻状态,则通过检测MTJ电阻的高低,即可判断所存数据是“0”还是“1”。
传统的自旋转移力矩磁性存储(STT-MRAM,Spin-Transfer Torque MagneticRandom Access Memory)利用电子的自旋角动量转移,即自旋极化的电子流将其角动量转移给自由层中的磁性材料。随着自旋轨道矩效应的发现,提出了一种自旋轨道矩磁性存储器(SOT-MRAM,Spin-Orbit Torque Magnetic Random Access Memory),SOT-MRAM基于自旋轨道耦合,利用电荷流诱导的自旋流来产生自旋转移力矩,进而达到调控磁性存储单元的目的。但是,如何实现提高MRAM中MTJ的布局密度成为亟待解决的问题。
发明内容
本公开实施例提供一种磁性存储结构、磁性存储阵列结构及其控制方法及存储器,至少有利于提高磁性隧道结和晶体管在磁性存储结构中的布局密度,以在提高磁性存储结构在单位空间内存储的数据量。
根据本公开一些实施例,本公开实施例一方面提供一种磁性存储结构,包括:两个磁性隧道结,所述磁性隧道结包括固定层和自由层;与所述磁性隧道结一一对应的自旋轨道耦合层,所述自旋轨道耦合层位于所述自由层远离所述固定层的一侧,第一晶体管和第二晶体管,一所述自旋轨道耦合层与所述第一晶体管的源端或漏端电连接,另一所述自旋轨道耦合层与所述第二晶体管的源端或漏端电连接;第三晶体管,所述第三晶体管的源端或漏端与两个所述磁性隧道结中的所述固定层均电连接。
在一些实施例中,所述第一晶体管、所述第二晶体管和所述第三晶体管均为垂直的全环绕栅极晶体管结构。
在一些实施例中,所述第一晶体管与所述第二晶体管的排布方向、所述第一晶体管与所述第三晶体管的排布方向、所述第二晶体管与所述第三晶体管的排布方向两两相交。
在一些实施例中,所述第一晶体管和所述第三晶体管沿第一方向排布,所述第一晶体管与所述第二晶体管沿第二方向排布,所述第一方向和所述第二方向垂直。
在一些实施例中,与所述第一晶体管电连接的所述磁性隧道结与所述第一晶体管沿第一方向间隔排布,与所述第二晶体管电连接的所述磁性隧道结与所述第二晶体管沿第一方向间隔排布。
在一些实施例中,所述磁性隧道结位于所述第一晶体管和所述第三晶体管之间。
在一些实施例中,所述自旋轨道耦合层的材料为铂、钽、钨、铱、金和钛中的至少一种。
在一些实施例中,所述自由层的材料和所述固定层的材料均包括钴铁硼、钴或镍铁中的至少一种。
根据本公开一些实施例,本公开实施例另一方面还提供一种磁性存储阵列结构,包括多个如前述任一项所述的磁性存储结构,其特征在于,至少两个所述磁性存储结构沿第一方向间隔排布;至少两个所述磁性存储结构沿第二方向间隔排布,其中,沿所述第二方向相邻的两个所述磁性存储结构呈中心对称,且两个所述磁性存储结构中一者的所述第三晶体管与另一者的所述第一晶体管沿所述第二方向间隔排布,或者,沿所述第一方向相邻的两个所述磁性存储结构呈中心对称,且两个所述磁性存储结构中一者的所述第三晶体管与另一者的所述第三晶体管沿所述第二方向间隔排布;所述磁性存储阵列结构还包括:沿所述第一方向延伸的第一信号线和第二信号线,沿所述第一方向排布的所述磁性存储结构与同一所述第一信号线电连接,且与同一所述第二信号线电连接;沿所述第二方向延伸的第一控制线和第二控制线,沿所述第二方向排布的所述磁性存储结构与同一所述第一控制线电连接,且与同一所述第二控制线电连接。
在一些实施例中,与所述第一晶体管电连接的所述磁性隧道结为第一磁性隧道结,与所述第二晶体管电连接的所述磁性隧道结为第二磁性隧道结;沿所述第一方向排布的所述磁性存储结构中的所述第一磁性隧道结与同一所述第一信号线电连接;沿所述第一方向排布的所述磁性存储结构中的所述第二磁性隧道结与同一所述第二信号线电连接。
在一些实施例中,沿所述第二方向上相邻的两个所述磁性存储结构分别为第一磁性存储结构和第二磁性存储结构;同一所述第一控制线电连接所述第一磁性存储结构中的所述第一晶体管和所述第二晶体管以及所述第二磁性存储结构中的所述第三晶体管;同一所述第二控制线电连接所述第二磁性存储结构中的所述第一晶体管和所述第二晶体管以及所述第一磁性存储结构中的所述第三晶体管。
在一些实施例中,同一所述第一控制线电连接沿所述第二方向排布的所述磁性存储结构中的所述第一晶体管和所述第二晶体管;沿所述第一方向上相邻的两个所述磁性存储结构分别为第一磁性存储结构和第二磁性存储结构;同一所述第二控制线电连接所述第一磁性存储结构中的所述第三晶体管以及所述第二磁性存储结构中的所述第三晶体管。
在一些实施例中,所述磁性存储阵列结构还包括:第一电连接层,与沿所述第二方向上排布的多个所述磁性隧道结的所述固定层接触连接;第二电连接层,所述第二电连接层的一端与所述第一电连接层接触连接,另一端与所述第三晶体管的源端或漏端接触连接。
在一些实施例中,所述磁性隧道结的磁化结构方向与所述自旋轨道耦合层的表面垂直,所述自由层位于所述自旋轨道耦合层的表面。
在一些实施例中,所述磁性隧道结的磁化结构方向与所述自旋轨道耦合层的表面平行,所述自由层位于所述自旋轨道耦合层的表面。
根据本公开一些实施例,本公开实施例又一方面还提供一种存储器,所述存储器的阵列结构基于前述任一项所述的磁性存储阵列结构设置。
根据本公开一些实施例,本公开实施例再一方面还提供一种磁性存储阵列结构的读写控制方法,包括:控制第一晶体管和第二晶体管中的一者处于导通状态;控制流经自旋轨道耦合层的电流以设置两个所述磁性隧道结中的一者的状态为高阻态或低阻态,以实现对所述磁性隧道结的写操作,其中,实现所述写操作的所述磁性隧道结与处于导通状态的所述第一晶体管或者处于导通状态的所述第二晶体管对应;控制第三晶体管处于导通状态;读取流经两个所述磁性隧道结中一者的电流的大小以判断所述磁性隧道结为高阻态还是低阻态,以实现对所述磁性隧道结的读操作。
在一些实施例中,与所述第一晶体管电连接的磁性隧道结为第一磁性隧道结,与所述第一磁性隧道结对应的所述自旋轨道耦合层为第一自旋轨道耦合层,与所述第二晶体管电连接的磁性隧道结为第二磁性隧道结,与所述第二磁性隧道结对应的所述自旋轨道耦合层为第二自旋轨道耦合层;实现所述读操作和所述写操作的步骤包括:通过第一信号线控制流经所述第一自旋轨道耦合层的电流以设置所述第一磁性隧道结的状态为高阻态或低阻态;通过第二信号线控制流经所述第二自旋轨道耦合层的电流以设置所述第二磁性隧道结的状态为高阻态或低阻态;通过第一控制线和第二控制线控制所述第一晶体管、所述第二晶体管以及所述第三晶体管的导通或关闭。
在一些实施例中,控制部分所述磁性存储结构进行所述写操作的步骤包括:选通所述第一信号线和所述第一控制线,以导通所述第一晶体管,以及控制流经所述第一自旋轨道耦合层的电流以设置所述第一磁性隧道结的状态为高阻态或低阻态,以实现对所述第一磁性隧道结的所述写操作;或者,选通所述第二信号线和所述第一控制线,以导通所述第二晶体管,以及控制流经所述第二自旋轨道耦合层的电流以设置所述第二磁性隧道结的状态为高阻态或低阻态,以实现对所述第二磁性隧道结的所述写操作。
在一些实施例中,控制部分所述磁性存储结构进行所述读操作的步骤包括:选通所述第一信号线和所述第二控制线,以导通所述第三晶体管,以及读取流经所述第一磁性隧道结的电流的大小以判断所述第一磁性隧道结为高阻态还是低阻态,以实现对所述第一磁性隧道结的所述读操作;或者,选通所述第二信号线和所述第二控制线,以导通所述第三晶体管,以及读取流经所述第二磁性隧道结的电流的大小以判断所述第二磁性隧道结为高阻态还是低阻态,以实现对所述第二磁性隧道结的所述读操作。
本公开实施例提供的技术方案至少具有以下优点:
磁性存储结构中,三个晶体管共用两个磁性隧道结,即第一晶体管、第二晶体管和第三晶体管共用两个磁性隧道结。具体的,第一晶体管与一自旋轨道耦合层电连接,在第一晶体管导通时,电流流经该自旋轨道耦合层以改变与该自旋轨道耦合层对应的磁性隧道结的自由层的磁场方向,从而调节磁性隧道结的电阻值以实现对该磁性隧道结的写操作;第二晶体管与另一自旋轨道耦合层电连接,在第二晶体管导通时,电流流经该另一自旋轨道耦合层以改变与该另一自旋轨道耦合层对应的磁性隧道结的自由层的磁场方向,从而调节磁性隧道结的电阻值以实现对该磁性隧道结的写操作;第三晶体管与两个磁性隧道结中的固定层均电连接,在第三晶体管导通时对两个磁性隧道结中一者的电阻值进行检测,以实现对两个磁性隧道结中一者的读操作。如此,利用同一晶体管实现对两个磁性隧道结的读操作,整体利用三个晶体管实现对两个磁性隧道结的写操作和读操作,即利用三个晶体管和两个磁性隧道结实现2字节数据的存储和读取,有利于降低存储和读取2字节数据所需的晶体管的数量,从而提高磁性隧道结和晶体管在磁性存储结构中的布局密度,以提高磁性存储结构在单位空间内存储的数据量。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明,这些示例性说明并不构成对实施例的限定,附图中具有相同参考数字标号的元件表示为类似的元件,除非有特别申明,附图中的图不构成比例限制;为了更清楚地说明本公开实施例或传统技术中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本公开一实施例提供的磁性存储结构的一种立体结构示意图;
图2为本公开一实施例提供的磁性存储结构的另一种立体结构示意图;
图3为与图1对应的磁性存储结构的一种俯视结构示意图;
图4为与图2对应的磁性存储结构的另一种俯视结构示意图;
图5为本公开再一实施例提供的磁性存储阵列结构的读写控制方法的一种流程图。
具体实施方式
由背景技术可知,磁性存储结构中磁性隧道结和晶体管的布局密度有待提高,磁性存储结构在单位空间内存储的数据量有待提高。
分析发现,SOT-MRAM的性能较之STT-MRAM的性能更优,SOT-MRAM具有更快的写入速度、更长的耐击穿性能以及器件可靠性更佳,同时具备不可挥发性等众多优点。然而,SOT-MRAM中,对SOT-MRAM进行写操作的电流路径和对SOT-MRAM进行读操作的电流路径分开,使得一个磁性存储单元需要2个晶体管分别控制读取操作和写入操作,即SOT-MARM通常采用的是2T-1R的单元结构,以实现对1字节数据的存储和读取,造成SOT-MRAM中单个磁性存储单元的布局面积较大,不利于提高SOT-MRAM中磁性存储单元的集成密度以及存储的数据量。
本公开实施提供一种磁性存储结构、磁性存储阵列结构及其控制方法及存储器,磁性存储结构中第一晶体管、第二晶体管和第三晶体管共用两个磁性隧道结,利用第三晶体管实现对两个磁性隧道结的读操作,利用第一晶体管和第二晶体管分别实现对两个磁性隧道结的写操作,整体利用三个晶体管实现对两个磁性隧道结的写操作和读操作,即利用三个晶体管和两个磁性隧道结实现2字节数据的存储和读取,有利于降低存储和读取2字节数据所需的晶体管的数量,从而有利于提高磁性隧道结和晶体管在磁性存储结构中的布局密度,以提高磁性存储结构在单位空间内存储的数据量。
下面将结合附图对本公开的各实施例进行详细的阐述。然而,本领域的普通技术人员可以理解,在本公开各实施例中,为了使读者更好地理解本公开实施例而提出了许多技术细节。但是,即使没有这些技术细节和基于以下各实施例的种种变化和修改,也可以实现本公开实施例所要求保护的技术方案。
本公开一实施例提供一种磁性存储结构,以下将结合附图对本公开一实施例提供的磁性存储结构进行详细说明。图1为本公开一实施例提供的磁性存储结构的一种立体结构示意图;
图2为本公开一实施例提供的磁性存储结构的另一种立体结构示意图;图3为与图1对应的磁性存储结构的一种俯视结构示意图;图4为与图2对应的磁性存储结构的另一种俯视结构示意图。需要说明的是图1至图4中均示意出多个磁性存储结构。
参考图1至图4,磁性存储结构100包括:两个磁性隧道结110,磁性隧道结110包括固定层120和自由层130;与磁性隧道结110一一对应的自旋轨道耦合层140,自旋轨道耦合层140位于自由层130远离固定层120的一侧,第一晶体管101和第二晶体管102,一自旋轨道耦合层140与第一晶体管101的源端或漏端电连接,另一自旋轨道耦合层140与第二晶体管102的源端或漏端电连接;第三晶体管103,第一晶体管101的源端或漏端与两个磁性隧道结110中的固定层120均电连接。
对于单个磁性存储结构100而言,第一晶体管101、第二晶体管102和第三晶体管103共用两个磁性隧道结110,利用第三晶体管103实现对两个磁性隧道结110的读操作,利用第一晶体管101和第二晶体管102分别实现对两个磁性隧道结110的写操作,整体利用三个晶体管实现对两个磁性隧道结110的写操作和读操作,即利用三个晶体管和两个磁性隧道结110实现2字节数据的存储和读取,有利于降低存储和读取2字节数据所需的晶体管的数量,从而有利于提高磁性隧道结110和晶体管在磁性存储结构100中的布局密度,以提高磁性存储结构100在单位空间内存储的数据量
在一些实施例中,继续参考图1和图2,第一晶体管101、第二晶体管102和第三晶体管103均为垂直的全环绕栅极(VGAA,Vertical Gate-All-Around)晶体管结构。如此,有利于降低晶体管在水平方向,即垂直于方向Z的平面上的布局面积,使得用于控制晶体管沟道区的字线以及与晶体管源端或漏端连接的位线沿方向Z上排布,有利于构成3D堆叠的磁性存储结构100,从而有利于提高磁性存储结构100的集成密度。
以下对磁性隧道结110、第一晶体管101、第二晶体管102和第三晶体管103进行详细说明。
在一些实施例中,参考图1和图2,沿磁性隧道结110指向自旋轨道耦合层140的方向,即方向Z上,磁性隧道结110包括依次堆叠的固定层120、隧穿层150和自由层130。其中,固定层120和自由层130为铁磁层,且自由层130的矫顽力小于固定层120的矫顽力,隧穿层150为非磁绝缘层,可以理解的是,磁性隧道结110饱和磁化时,固定层120和自由层130的磁化方向互相平行,磁性隧道结110反向磁化时,自由层130的矫顽力小于固定层120的矫顽力,则矫顽力小的自由层130的磁化矢量首先翻转,使得固定层120和自由层130的磁化方向变成反平行。此外,电子从一个铁磁层隧穿到另一个铁磁层的隧穿几率与两铁磁层的磁化方向有关,若固定层120和自由层130的磁化方向互相平行,电子在固定层120和自由层130隧穿的几率大,使得磁性隧道结110呈现低电阻状态;若固定层120和自由层130的磁化方向相反,电子在固定层120和自由层130隧穿的几率小,使得磁性隧道结110呈现高电阻状态。
在一些实施例中,自由层130的材料和固定层120的材料均包括钴铁硼、钴或镍铁中的至少一种,隧穿层150的材料可以为氧化镁。
在一些实施例中,自旋轨道耦合层140的材料可以为铂、钽、钨、铱、金和钛中的至少一种。可以理解的是,自旋轨道耦合层140位于自由层130远离固定层120的一侧,自旋轨道耦合层140利用层间交换耦合(IEC,Interlayer Exchange Coupling)效应在自由层130中产生交换耦合场,通过流经该自旋轨道耦合层140的电流所产生的自旋轨道交互作用,向自由层130中注入自旋电流以令自由层130内的磁矩快速地翻转,从而不损及自由层130与隧穿层150,当自由层130内的磁场方向与固定层120内的磁场方向相同时,磁性隧道结110呈现低电阻状态;当自由层130内的磁场方向与固定层120内的磁场方向相反时,磁性隧道结110呈现高电阻状态,通过检测磁性隧道结110电阻的高低,即可判断磁性隧道结110所存的数据是“0”还是“1”。
在一些实施例中,参考图1和图2,第一晶体管101包括沿方向Z上延伸的第一半导体通道111,第一半导体通道111沿方向Z上分为三段,位于中间的一段第一半导体通道111作为第一晶体管101的第一沟道区,位于第一沟道区两侧的两段第一半导体通道111分别作为第一晶体管101的源端和漏端。第一晶体管101还包括依次环绕第一沟道区沿方向Z上延伸的侧壁的第一栅介质层121和第一栅极131。
类似的,第二晶体管102包括沿方向Z上延伸的第二半导体通道112,第二半导体通道112沿方向Z上分为三段,位于中间的一段第二半导体通道112作为第二晶体管102的第二沟道区,位于第二沟道区两侧的两段第二半导体通道112分别作为第二晶体管102的源端和漏端。第二晶体管102还包括依次环绕第二沟道区沿方向Z上延伸的侧壁的第二栅介质层122和第二栅极132。
类似的,第三晶体管103包括沿方向Z上延伸的第三半导体通道113,第三半导体通道113沿方向Z上分为三段,位于中间的一段第三半导体通道113作为第三晶体管103的第三沟道区,位于第三沟道区两侧的两段第三半导体通道113分别作为第三晶体管103的源端和漏端。第三晶体管103还包括依次环绕第三沟道区沿方向Z上延伸的侧壁的第三栅介质层123和第三栅极133。
需要说明的是,为了图示的简洁性,图3和图4中未示意出第一晶体管101、第二晶体管102和第三晶体管103的栅介质层,即未示意出第一栅介质层121、第二栅介质层122,第三栅介质层123。可以理解的是,图3和图4中以第一半导体通道111和第一栅极131示意第一晶体管101,以第二半导体通道112和第二栅极132示意第二晶体管102,以第三半导体通道113和第三栅极133示意第三晶体管103。
此外,图1至图4中均以三种不同的填充方式分别示意出第一半导体通道111、第二半导体通道112和第三半导体通道113,以将出第一晶体管101、第二晶体管102和第三晶体管103区分开来,实际应用中,第一晶体管101、第二晶体管102和第三晶体管103自身的构造没有差别,可以同步形成,只是在磁性存储结构100中实现不同的功能。而且,为了显示磁性存储结构100中各个结构之间的位置关系,图1至图4中均对部分结构采用透视的绘制方式。
在一些实施例中,参考图3和图4,第一晶体管101与第二晶体管102的排布方向、第一晶体管101与第三晶体管103的排布方向、第二晶体管102与第三晶体管103的排布方向两两相交。
在一个例子中,参考图3,对于单个磁性存储结构100而言,第一晶体管101与第二晶体管102之间的连线、第一晶体管101与第三晶体管103之间的连线、第二晶体管102与第三晶体管103之间的连线两两相交,且三条连线构成一锐角三角形。可以理解的是,将第一晶体管101、第二晶体管102和第三晶体管103均作为一个个晶体管个体,在包含多个按预设规则排列的磁性存储结构100时,多个晶体管个体呈现平行四边形阵列排布,后续在本公开第二实施例中对多个晶体管个体的排布方式进行详细说明。
在另一个例子中,参考图4,第一晶体管101和第三晶体管103沿第一方向X排布,第一晶体管101与第二晶体管102沿第二方向Y排布,第一方向X和第二方向Y垂直。如此,对于单个磁性存储结构100而言,第一晶体管101与第二晶体管102之间的连线、第一晶体管101与第三晶体管103之间的连线、第二晶体管102与第三晶体管103之间的连线两两相交,且三条连线构成一直角三角形。可以理解的是,将第一晶体管101、第二晶体管102和第三晶体管103均作为一个个晶体管个体,在包含多个按预设规则排列的磁性存储结构100时,多个晶体管个体呈现矩形阵列排布,后续在本公开第二实施例中对多个晶体管个体的排布方式进行详细说明。
在一些实施例中,参考图1至图4,与第一晶体管101电连接的磁性隧道结110与第一晶体管101沿第一方向X间隔排布,与第二晶体管102电连接的磁性隧道结110与第二晶体管102沿第一方向X间隔排布。在一个例子中,自旋轨道耦合层140也沿第一方向X延伸,且与磁性隧道结110一一对应,一自旋轨道耦合层140同时与一自由层130和一第一晶体管101的第一半导体通道111电连接,以实现第一晶体管101与磁性隧道结110之间的电连接;或者一自旋轨道耦合层140同时与一自由层130和一第二晶体管102的第二半导体通道112电连接,以实现第二晶体管102与磁性隧道结110之间的电连接。
在一些实施例中,参考图1至图4,磁性隧道结110位于第一晶体管101和第三晶体管103之间。在一个例子中,第一晶体管101和第二晶体管102沿第二方向Y阵列排布,沿第一方向X上,第一晶体管101、磁性隧道结110和第三晶体管103依次间隔排布,使得磁性隧道结110位于第一晶体管101和第三晶体管103之间。可以理解的是,在需要两个磁性隧道结110的两个自由层130分别与第一晶体管101和第二晶体管102电连接,且两个磁性隧道结110的两个固定层120均与第三晶体管103电连接时,磁性隧道结110位于第一晶体管101和第三晶体管103之间有利于降低在磁性存储结构100中设置的布线层的布线长度,具体的,使得磁性隧道结110与第一晶体管101、第二晶体管102和第三晶体管103之间的距离均较短,则有利于降低实现磁性隧道结110与第一晶体管101和第二晶体管102之间电连接的布线层,即自旋轨道耦合层140的布线长度,以及降低实现磁性隧道结110与第三晶体管103之间电连接的布线层的布线长度。在一个例子中,两个磁性隧道结可以沿第二方向Y间隔排布。
在一些实施例中,参考图1和图2,磁性存储结构还可以包括:第一导电柱117,位于第一晶体管101与自旋轨道耦合层140之间,分别与第一晶体管101中的第一半导体通道111和自旋轨道耦合层140接触连接;第二导电柱127,位于第二晶体管102与自旋轨道耦合层140之间,分别与第二晶体管102中的第二半导体通道112和自旋轨道耦合层140接触连接。需要说明的是,在实际应用中,第一晶体管101中的第一半导体通道111可以和自旋轨道耦合层140直接接触连接,第二晶体管102中的第二半导体通道112也可以和自旋轨道耦合层140直接接触连接。
在一些实施例中,实现两个磁性隧道结110与第三晶体管103之间电连接的方式如下:参考图1至图4,磁性存储结构还可以包括:第一电连接层116,与两个磁性隧道结110的固定层120均接触连接;第二电连接层126,第二电连接层126的一端与第一电连接层116接触连接,另一端与第三晶体管103的源端或漏端电连接。
在一些实施例中,磁性存储结构还可以包括:第三导电柱137,位于第三晶体管103与第二电连接层126之间,分别与第三晶体管103中的第三半导体通道113和第二电连接层126接触连接。需要说明的是,在实际应用中,第三晶体管103中的第三半导体通道113可以和第二电连接层126直接接触连接。
综上所述,对于单个磁性存储结构100而言,第一晶体管101、第二晶体管102和第三晶体管103共用两个磁性隧道结110,利用第三晶体管103实现对两个磁性隧道结110的读操作,利用第一晶体管101和第二晶体管102分别实现对两个磁性隧道结110的写操作,整体利用三个晶体管实现对两个磁性隧道结110的写操作和读操作,即利用三个晶体管和两个磁性隧道结110实现2字节数据的存储和读取,有利于降低存储和读取2字节数据所需的晶体管的数量,从而有利于提高磁性隧道结110和晶体管在磁性存储结构100中的布局密度,以提高磁性存储结构100在单位空间内存储的数据量。
本公开另一实施例还提供一种磁性存储阵列结构,包括多个如本公开一实施例所述的磁性存储结构100。以下将结合图1至图4对本公开另一实施例提供的磁性存储阵列结构进行详细说明。需要说明的是,与前述实施例相同或相应的部分在此不再赘述。
参考图3和图4,磁性存储阵列结构包括磁性存储结构100,其中,至少两个磁性存储结构100沿第一方向X间隔排布;至少两个磁性存储结构100沿第二方向Y间隔排布。
以下通过两种实施例对多个磁性存储结构100的排布方式进行详细说明。
在一些实施例中,参考图1和图3,沿第二方向Y相邻的两个磁性存储结构100呈中心对称,且两个磁性存储结构100中一者的第三晶体管103与另一者的第一晶体管101沿第二方向Y间隔排布。可以理解的是,对于沿第二方向Y相邻的两个磁性存储结构100而言,四个磁性隧道结110均沿第二方向Y间隔排布,一者的第三晶体管103与另一者的第一晶体管101沿第二方向Y正对,一者的第二晶体管102与另一者的第三晶体管103沿第二方向Y正对,如此,有利于实现在磁性隧道结110沿第一方向X是两侧均布局三个晶体管,分别是第一晶体管101、第二晶体管102和第三晶体管103,从而有利于降低沿第二方向Y相邻的两个磁性存储结构100在磁性存储阵列结构中的布局空间,以提高磁性存储结构100在磁性存储阵列结构中的集成密度。
此外,在图1和图3所示的磁性存储阵列结构中,将第一晶体管101、第二晶体管102和第三晶体管103均作为一个个晶体管个体,使得晶体管个体呈现平行四边形阵列排布,可以使磁性存储结构100的排列规整,便于磁性存储阵列结构的制作,也便于后续对多个磁性存储结构100实现统一的控制,同时实现六方最密堆积的形式。而且,可以将沿第二方向Y相邻的两个磁性存储结构100作为一个整体,即图1所示的局部结构,在磁性存储阵列结构中,将上述整体沿第一方向X和第二方向Y间隔排布,有利于进一步提高磁性存储结构100在磁性存储阵列结构中的集成密度。
在另一些实施例中,参考图2和图4,沿第一方向X相邻的两个磁性存储结构100呈中心对称,且两个磁性存储结构100中一者的第三晶体管103与另一者的第三晶体管103沿第二方向Y间隔排布。可以理解的是,对于沿第一方向X相邻的两个磁性存储结构100而言,两个第三晶体管103沿第二方向Y间隔排布,一者的第一晶体管101与另一者的第二晶体管102沿第一方向X正对,一者的第二晶体管102与另一者的第一晶体管101沿第一方向X正对,两者的磁性隧道结110也沿第一方向X正对。如此,有利于实现在磁性隧道结110沿第一方向X是两侧均布局两个晶体管,从而有利于降低沿第一方向X相邻的两个磁性存储结构100在磁性存储阵列结构中的布局空间,以提高磁性存储结构100在磁性存储阵列结构中的集成密度。
此外,在图2和图4所示的磁性存储阵列结构中,将第一晶体管101、第二晶体管102和第三晶体管103均作为一个个晶体管个体,使得晶体管个体呈现矩形阵列排布,可以使磁性存储结构100的排列规整,便于磁性存储阵列结构的制作,也便于后续对多个磁性存储结构100实现统一的控制,同时实现四方最密堆积的形式。而且,可以将沿第一方向X相邻的两个磁性存储结构100作为一个整体,即图2所示的局部结构,在磁性存储阵列结构中,将上述整体沿第一方向X和第二方向Y间隔排布,有利于进一步提高磁性存储结构100在磁性存储阵列结构中的集成密度。
在上述实施例中,参考图1至图4,磁性存储阵列结构还可以包括:沿第一方向X延伸的第一信号线114和第二信号线124,沿第一方向X排布的磁性存储结构100与同一第一信号线114电连接,且与同一第二信号线124电连接。
在一个例子中,参考图3,与沿第一方向X排布的第一晶体管101对应的自旋轨道耦合层140均与同一第一信号线114电连接,与沿第一方向X排布的第二晶体管102对应的自旋轨道耦合层140均与同一第二信号线124电连接。在另一个例子中,参考图4,第一晶体管101和第二晶体管102沿第一方向X上交错排布,沿第一方向X上交错排布的第一晶体管101和第二晶体管102均与同一第一信号线114或者同一第二信号线124电连接。
可以理解的是,沿第一方向X上排布的多个磁性存储结构100可以共用一第一信号线114和一第二信号线124,有利于减少第一信号线114和第二信号线124的控制端口,提高对磁性存储阵列的控制能力。
需要说明的是,参考图1和图2,存储磁性存储阵列结构还包括:第四导电柱147,其中,第四导电柱147位于自旋轨道耦合层140和第一信号线114之间,以实现自旋轨道耦合层140与第一信号线114之间的电连接;或者,第四导电柱147位于自旋轨道耦合层140和第二信号线124之间,以实现自旋轨道耦合层140与第二信号线124之间的电连接。
参考图3和图4,磁性存储阵列结构还可以包括:沿第二方向Y延伸的第一控制线115和第二控制线125,沿第二方向Y排布的磁性存储结构100与同一第一控制线115电连接,且与同一第二控制线125电连接。
在一个例子中,参考图3,位于磁性隧道结110一侧的晶体管的排列顺序为第一晶体管101、第二晶体管102和第三晶体管103,并以此类推,在第二方向Y上交替排布;位于磁性隧道结110另一侧的晶体管的排列顺序为第三晶体管103、第二晶体管102和第一晶体管101,并以此类推,在第二方向Y上交替排布。其中,排列顺序为第一晶体管101、第二晶体管102和第三晶体管103的沿第二方向Y上交替排布的多个晶体管的栅极均与第一控制线115电连接,排列顺序为第三晶体管103、第二晶体管102和第一晶体管101的沿第二方向Y上交替排布的多个晶体管的栅极均与第二控制线125电连接。
在另一个例子中,参考图4,沿第二方向Y上交替排布的第一晶体管101和第二晶体管102均与同一第一控制线115电连接,沿第二方向Y上间隔排布的第三晶体管103均与同一第二控制线125电连接。如此,在第一方向X上相邻且呈中心对称的两个磁性存储结构100的两个第三晶体管103可以共用第二控制线125,有利于进一步减少第二控制线125的控制端口,提高对磁性存储阵列的控制能力。
此外,图3和图4所示的示例中,沿第二方向Y上排布的多个磁性存储结构100可以共用一第一控制线115和一第二控制线125,有利于减少第一控制线115和第二控制线125的控制端口,提高对磁性存储阵列的控制能力。
需要说明的是,为了图示的清晰性,图1和图2中未示意出第一控制线115和第二控制线125。参考图3和图4,第一控制线115与沿第二方向Y上排布的多个栅极接触连接,第二控制线125也与沿第二方向Y上排布的多个栅极接触连接。
在一些实施例中,参考图1至图4,与第一晶体管101电连接的磁性隧道结110为第一磁性隧道结110a,与第二晶体管102电连接的磁性隧道结110为第二磁性隧道结110b;沿第一方向X排布的磁性存储结构100中的第一磁性隧道结110a与同一第一信号线114电连接;沿第一方向X排布的磁性存储结构100中的第二磁性隧道结110b与同一第二信号线124电连接。可以理解的是,第一信号线114用于对第一磁性隧道结110a进行写操作或者读操作,第二信号线124用于对第二磁性隧道结110b进行写操作或者读操作。
在一些实施例中,参考图1和图3,沿第二方向Y上相邻的两个磁性存储结构100分别为第一磁性存储结构100a和第二磁性存储结构100b;同一第一控制线115电连接第一磁性存储结构100a中的第一晶体管101和第二晶体管102以及第二磁性存储结构100b中的第三晶体管103,以控制上述三个晶体管处于导通状态或关断状态;同一第二控制线125电连接第二磁性存储结构100b中的第一晶体管101和第二晶体管102以及第一磁性存储结构100a中的第三晶体管103,以控制上述三个晶体管处于导通状态或关断状态。
在另一些实施例中,参考图2和图4,同一第一控制线115电连接沿第二方向Y排布的磁性存储结构100中的第一晶体管101和第二晶体管102,以控制第一晶体管101和第二晶体管102处于导通状态或关断状态;沿第一方向X上相邻的两个磁性存储结构100分别为第一磁性存储结构100a和第二磁性存储结构100b;同一第二控制线125电连接第一磁性存储结构100a中的第三晶体管103以及第二磁性存储结构100b中的第三晶体管103,以控制第三晶体管103处于导通状态或关断状态。
在一些实施例中,磁性存储阵列结构还可以包括:第一电连接层116,与沿第二方向Y上排布的多个磁性隧道结110的固定层120接触连接;第二电连接层126,第二电连接层126的一端与第一电连接层116接触连接,另一端与第三晶体管103的源端或漏端接触连接。
需要说明的是,图1至图4中均以第一电连接层116与磁性存储结构100一一对应为示例,在实际应用中,第一电连接层116可以沿第二方向Y延伸,且一第一电连接层116可以与沿第二方向Y上排布的多个磁性存储结构100对应,即沿第二方向Y上排布的多个磁性存储结构100可以共用一个第一电连接层116。
以下结构图1至图4,对磁性存储结构100进行读操作和写操作的原理进行详细说明。
对于第一磁性存储结构100a而言,第一晶体管101的第一栅极131和第二晶体管102的第二栅极132连接第一控制线115,使第一控制线115控制第一晶体管101和第二晶体管102的导通或关断,第三晶体管103的第三栅极133连接第二控制线125,使第二控制线125控制第三晶体管103的导通或关断;第一晶体管101的源端或漏端电连接与第一磁性隧道结110a对应的自旋轨道耦合层140,且第一磁性隧道结110a与第一信号线114对应,第二晶体管102的源端或漏端电连接与第二磁性隧道结110b对应的自旋轨道耦合层140,且第二磁性隧道结110b与第二信号线124对应。如此,可以通过第一晶体管101和第一信号线114控制对第一磁性隧道结110a的写入,通过第二晶体管102和第二信号线124控制对第二磁性隧道结110b的写入,通过第三晶体管103和第一信号线114控制对第一磁性隧道结110a的读取,通过第三晶体管103和第二信号线124控制对第二磁性隧道结110b的读取,从而区分读写路径,以便于对读取和写入进行单独的优化。
在一些实施例中,磁性隧道结110的磁化结构方向与自旋轨道耦合层140的表面垂直,自由层130位于自旋轨道耦合层140的表面。在另一些实施例中,磁性隧道结110的磁化结构方向与自旋轨道耦合层140的表面平行,自由层130位于自旋轨道耦合层140的表面。
例如,当磁性隧道结110的磁化结构方向垂直于自旋轨道耦合层140的表面时,自由层130内的磁场方向可以转化为垂直并朝向自旋轨道耦合层140表面的方向,或者转化为垂直并远离自旋轨道耦合层140表面的方向;固定层120内的磁场方向可以固定为垂直并远离自旋轨道耦合层140表面的方向,或者固定为垂直并朝向自旋轨道耦合层140表面的方向。当自由层130受到自旋轨道耦合层140中自旋轨道交互作用发生磁场方向的转换时,自由层130内的磁场方向转换为与固定层120的磁场方向相同,则磁性隧道结110呈现低阻态;当自由层130内的磁场方向转换为与固定层120的磁场方向相反,则磁性隧道结110呈现高阻态。另外,磁性隧道结110的磁化结构方向也可以与自旋轨道耦合层140的表面平行,即磁性隧道结110的固定层120内的磁场方向与自旋轨道耦合层140的表面平行,自由层130内的磁场可以与固定层120的磁场方向相同或者相反,相应的自由层130与固定层120的磁场方向决定磁性隧道结110的阻态大小。可以理解的是,磁性隧道结110的磁化结构方向可以根据实际情况进行选择制定,本实施例不对磁性隧道结110的磁化结构方向做过度的限定。
综上所述,磁性存储阵列结构中的磁性存储结构100在单位空间内存储的数据量较高,且能够降低存储和读取2字节数据所需的晶体管的数量,从而有利于提高磁性存储阵列结构在单位空间内存储的数据量,以及降低存储和读取一定大小数据所需的晶体管的数量。此外,采用图3或图4所示的磁性存储结构100在磁性存储阵列结构中的排布方式,有利于提高磁性存储结构100在磁性存储阵列结构中的集成密度,以及降低所需使用的第一信号线114、第二信号线124、第一控制线115和第二控制线125的数量,以减少第一信号线114、第二信号线124、第一控制线115和第二控制线125的控制端口,提高对磁性存储阵列的控制能力。
本公开又一实施例还提供一种存储器,存储器的阵列结构基于本公开另一实施例所述的磁性存储阵列结构设置。需要说明的是,与前述实施例相同或相应的部分在此不再赘述。
可以理解的时,存储器的阵列结构基于本公开另一实施例所述的磁性存储阵列结构设置,则有利于提高存储器在单位空间内存储的数据量,提高存储器对磁性存储阵列的控制能力,以及提高磁性存储阵列结构在存储器中的集成密度。
具体地,存储器可以是基于半导体装置或组件的存储单元或装置。例如,存储器可以是易失性存储器,例如动态随机存取存储器DRAM或者可以是非易失性存储器,例如相变随机存取存储器PRAM、磁性随机存取存储器MRAM、电阻式随机存取存储器RRAM等。
本公开再一实施例还提供一种磁性存储阵列结构的读写控制方法,用于控制前述实施例提供的磁性存储阵列结构或者磁性存储阵列结构中的磁性存储结构。以下将结合图1至图5对本公开再一实施例提供的磁性存储阵列结构的读写控制方法进行详细说明。需要说明的是,与前述实施例相同或相应的部分在此不再赘述。
图5为本公开再一实施例提供的磁性存储阵列结构的读写控制方法的一种流程图。
参考图5,磁性存储阵列结构的读写控制方法包括如下步骤:
S101:控制第一晶体管101和第二晶体管102中的一者处于导通状态;控制流经自旋轨道耦合层140的电流以设置两个磁性隧道结110中的一者的状态为高阻态或低阻态,以实现对磁性隧道结110的写操作,其中,实现写操作的磁性隧道结110与处于导通状态的第一晶体管101或者处于导通状态的第二晶体管102对应。
S102:控制第三晶体管103处于导通状态;读取流经两个磁性隧道结110中一者的电流的大小以判断磁性隧道结110为高阻态还是低阻态,以实现对磁性隧道结110的读操作。
在一些实施例中,与第一晶体管101电连接的磁性隧道结110为第一磁性隧道结110a,与第一磁性隧道结110a对应的自旋轨道耦合层140为第一自旋轨道耦合层140a,与第二晶体管102电连接的磁性隧道结110为第二磁性隧道结110b,与第二磁性隧道结110b对应的自旋轨道耦合层140为第二自旋轨道耦合层140b。
如此,实现读操作和写操作的步骤可以包括:结合参考图1至图4,通过第一信号线114控制流经第一自旋轨道耦合层140a的电流以设置第一磁性隧道结110a的状态为高阻态或低阻态;通过第二信号线124控制流经第二自旋轨道耦合层140b的电流以设置第二磁性隧道结110b的状态为高阻态或低阻态;通过第一控制线115和第二控制线125控制第一晶体管101、第二晶体管102以及第三晶体管103的导通或关闭。
在一些实施例中,结合参考图1和图3,控制部分磁性存储结构100进行写操作的步骤可以包括以下两种方式:
在一些实施例中,选通第一信号线114和第一控制线115,以导通第一晶体管101,以及控制流经第一自旋轨道耦合层140a的电流以设置第一磁性隧道结110a的状态为高阻态或低阻态,以实现对第一磁性隧道结110a的写操作。
在一个例子中,当需要对第一磁性存储结构100a中的第一磁性隧道结110a进行写操作时,则在与第一磁性存储结构100a对应的第一控制线115上施加导通电压,即选通第一控制线115,使第一晶体管101导通,再向第一信号线114施加电压,即选通第一信号线114,则此时电流经过第一信号线114、第一自旋轨道耦合层140a和第一晶体管101。可以理解的是,在第一信号线114中通入正写入电压或者负写入电压,使流经第一自旋轨道耦合层140a的电流产生自旋轨道交互作用,从而向自由层130中注入自旋电流并令自由层130内的磁矩快速地翻转,使得第一磁性隧道结110a的状态为高阻态或低阻态。
在另一些实施例中,选通第二信号线124和第一控制线115,以导通第二晶体管102,以及控制流经第二自旋轨道耦合层140b的电流以设置第二磁性隧道结110b的状态为高阻态或低阻态,以实现对第二磁性隧道结110b的写操作。
在一个例子中,当需要对第一磁性存储结构100a中的第二磁性隧道结110b进行写操作时,则在与第二磁性隧道结110b对应的第一控制线115上施加导通电压,即选通第一控制线115,使第二晶体管102导通,再向第二信号线124施加电压,即选通第二信号线124,则此时电流经过第二信号线124、第二自旋轨道耦合层140b和第二晶体管102。可以理解的是,在第二信号线124中通入正写入电压或者负写入电压,使流经第二自旋轨道耦合层140b的电流产生自旋轨道交互作用,从而向自由层130中注入自旋电流并令自由层130内的磁矩快速地翻转,使得第二磁性隧道结110b的状态为高阻态或低阻态。
在一些实施例中,控制部分磁性存储结构100进行读操作的步骤可以包括以下两种方式:
在一些实施例中,选通第一信号线114和第二控制线125,以导通第三晶体管103,以及读取流经第一磁性隧道结110a的电流的大小以判断第一磁性隧道结110a为高阻态还是低阻态,以实现对第一磁性隧道结110a的读操作。
在一个例子中,当需要对第一磁性存储结构100a中的第一磁性隧道结110a中存储的数据进行读取时,则在与第一磁性存储结构100a对应的第二控制线125上施加导通电压,即选通第二控制线125,使第三晶体管103导通,再选通第一信号线114,使得电流可以经过第一信号线114、第一磁性隧道结110a、第一电连接层116、第二电连接层126和第三晶体管103。如此,通过第一信号线114和第三晶体管103远离第二电连接层126的一端可以检测第一磁性隧道结110a电阻的高低,若第一磁性隧道结110a呈现高阻态,则所存数据为“1”;若第一磁性隧道结110a呈现低组态,则所存数据是“0”。
在另一些实施例中,控制部分磁性存储结构100进行读操作的步骤可以包括:选通第二信号线124和第二控制线125,以导通第三晶体管103,以及读取流经第二磁性隧道结110b的电流的大小以判断第二磁性隧道结110b为高阻态还是低阻态,以实现对第二磁性隧道结110b的读操作。
在一个例子中,当需要对第二磁性存储结构100b中的第二磁性隧道结110b中存储的数据进行读取时,则在与第二磁性存储结构100b对应的第二控制线125上施加导通电压,即选通第二控制线125,使第三晶体管103导通,再选通第二信号线124,使得电流可以经过第二信号线124、第二磁性隧道结110b、第一电连接层116、第二电连接层126和第三晶体管103。如此,通过第二信号线124和第三晶体管103远离第二电连接层126的一端可以检测第二磁性隧道结110b电阻的高低,若第二磁性隧道结110b呈现高阻态,则所存数据为“1”;若第二磁性隧道结110b呈现低组态,则所存数据是“0”。
综上所述,本公开再一实施例提供的磁性存储阵列结构的读写控制方法中,可以利用三个晶体管和两个磁性隧道结110实现2字节数据的存储和读取,有利于提高磁性存储结构100和/或磁性存储阵列结构在单位空间内存储的数据量,以及降低存储和读取一定大小数据所需的晶体管的数量;此外,有利于降低所需使用的第一信号线114、第二信号线124、第一控制线115和第二控制线125的数量,以减少第一信号线114、第二信号线124、第一控制线115和第二控制线125的控制端口,降低对磁性存储阵列结构的读写控制复杂程度。
本领域的普通技术人员可以理解,上述各实施方式是实现本公开的具体实施例,而在实际应用中,可以在形式上和细节上对其作各种改变,而不偏离本公开实施例的精神和范围。任何本领域技术人员,在不脱离本公开实施例的精神和范围内,均可作各自更动与修改,因此本公开实施例的保护范围应当以权利要求限定的范围为准。
Claims (20)
1.一种磁性存储结构,其特征在于,包括:
两个磁性隧道结,所述磁性隧道结包括固定层和自由层;
与所述磁性隧道结一一对应的自旋轨道耦合层,所述自旋轨道耦合层位于所述自由层远离所述固定层的一侧,
第一晶体管和第二晶体管,一所述自旋轨道耦合层与所述第一晶体管的源端或漏端电连接,另一所述自旋轨道耦合层与所述第二晶体管的源端或漏端电连接;
第三晶体管,所述第三晶体管的源端或漏端与两个所述磁性隧道结中的所述固定层均电连接。
2.如权利要求1所述的磁性存储结构,其特征在于,所述第一晶体管、所述第二晶体管和所述第三晶体管均为垂直的全环绕栅极晶体管结构。
3.如权利要求1或2所述的磁性存储结构,其特征在于,所述第一晶体管与所述第二晶体管的排布方向、所述第一晶体管与所述第三晶体管的排布方向、所述第二晶体管与所述第三晶体管的排布方向两两相交。
4.如权利要求3所述的磁性存储结构,其特征在于,所述第一晶体管和所述第三晶体管沿第一方向排布,所述第一晶体管与所述第二晶体管沿第二方向排布,所述第一方向和所述第二方向垂直。
5.如权利要求1或2所述的磁性存储结构,其特征在于,与所述第一晶体管电连接的所述磁性隧道结与所述第一晶体管沿第一方向间隔排布,与所述第二晶体管电连接的所述磁性隧道结与所述第二晶体管沿第一方向间隔排布。
6.如权利要求1或2所述的磁性存储结构,其特征在于,所述磁性隧道结位于所述第一晶体管和所述第三晶体管之间。
7.如权利要求1或2所述的磁性存储结构,其特征在于,所述自旋轨道耦合层的材料为铂、钽、钨、铱、金和钛中的至少一种。
8.如权利要求1或2所述的磁性存储结构,其特征在于,所述自由层的材料和所述固定层的材料均包括钴铁硼、钴或镍铁中的至少一种。
9.一种磁性存储阵列结构,其特征在于,包括多个如权利要求1至8任一项所述的磁性存储结构,其特征在于,
至少两个所述磁性存储结构沿第一方向间隔排布;
至少两个所述磁性存储结构沿第二方向间隔排布,其中,沿所述第二方向相邻的两个所述磁性存储结构呈中心对称,且两个所述磁性存储结构中一者的所述第三晶体管与另一者的所述第一晶体管沿所述第二方向间隔排布,或者,沿所述第一方向相邻的两个所述磁性存储结构呈中心对称,且两个所述磁性存储结构中一者的所述第三晶体管与另一者的所述第三晶体管沿所述第二方向间隔排布;
所述磁性存储阵列结构还包括:
沿所述第一方向延伸的第一信号线和第二信号线,沿所述第一方向排布的所述磁性存储结构与同一所述第一信号线电连接,且与同一所述第二信号线电连接;
沿所述第二方向延伸的第一控制线和第二控制线,沿所述第二方向排布的所述磁性存储结构与同一所述第一控制线电连接,且与同一所述第二控制线电连接。
10.如权利要求9所述的磁性存储阵列结构,其特征在于,与所述第一晶体管电连接的所述磁性隧道结为第一磁性隧道结,与所述第二晶体管电连接的所述磁性隧道结为第二磁性隧道结;
沿所述第一方向排布的所述磁性存储结构中的所述第一磁性隧道结与同一所述第一信号线电连接;
沿所述第一方向排布的所述磁性存储结构中的所述第二磁性隧道结与同一所述第二信号线电连接。
11.如权利要求9所述的磁性存储阵列结构,其特征在于,沿所述第二方向上相邻的两个所述磁性存储结构分别为第一磁性存储结构和第二磁性存储结构;
同一所述第一控制线电连接所述第一磁性存储结构中的所述第一晶体管和所述第二晶体管以及所述第二磁性存储结构中的所述第三晶体管;
同一所述第二控制线电连接所述第二磁性存储结构中的所述第一晶体管和所述第二晶体管以及所述第一磁性存储结构中的所述第三晶体管。
12.如权利要求9所述的磁性存储阵列结构,其特征在于,
同一所述第一控制线电连接沿所述第二方向排布的所述磁性存储结构中的所述第一晶体管和所述第二晶体管;
沿所述第一方向上相邻的两个所述磁性存储结构分别为第一磁性存储结构和第二磁性存储结构;
同一所述第二控制线电连接所述第一磁性存储结构中的所述第三晶体管以及所述第二磁性存储结构中的所述第三晶体管。
13.如权利要求9所述的磁性存储阵列结构,其特征在于,还包括:
第一电连接层,与沿所述第二方向上排布的多个所述磁性隧道结的所述固定层接触连接;
第二电连接层,所述第二电连接层的一端与所述第一电连接层接触连接,另一端与所述第三晶体管的源端或漏端接触连接。
14.如权利要求9所述的磁性存储阵列结构,其特征在于,所述磁性隧道结的磁化结构方向与所述自旋轨道耦合层的表面垂直,所述自由层位于所述自旋轨道耦合层的表面。
15.如权利要求9所述的磁性存储阵列结构,其特征在于,所述磁性隧道结的磁化结构方向与所述自旋轨道耦合层的表面平行,所述自由层位于所述自旋轨道耦合层的表面。
16.一种存储器,所述存储器的阵列结构基于权利要求9至15任一项所述的磁性存储阵列结构设置。
17.一种磁性存储阵列结构的读写控制方法,其特征在于,包括:
控制第一晶体管和第二晶体管中的一者处于导通状态;
控制流经自旋轨道耦合层的电流以设置两个所述磁性隧道结中的一者的状态为高阻态或低阻态,以实现对所述磁性隧道结的写操作,其中,实现所述写操作的所述磁性隧道结与处于导通状态的所述第一晶体管或者处于导通状态的所述第二晶体管对应;
控制第三晶体管处于导通状态;读取流经两个所述磁性隧道结中一者的电流的大小以判断所述磁性隧道结为高阻态还是低阻态,以实现对所述磁性隧道结的读操作。
18.如权利要求17所述的读写控制方法,其特征在于,与所述第一晶体管电连接的磁性隧道结为第一磁性隧道结,与所述第一磁性隧道结对应的所述自旋轨道耦合层为第一自旋轨道耦合层,与所述第二晶体管电连接的磁性隧道结为第二磁性隧道结,与所述第二磁性隧道结对应的所述自旋轨道耦合层为第二自旋轨道耦合层;实现所述读操作和所述写操作的步骤包括:
通过第一信号线控制流经所述第一自旋轨道耦合层的电流以设置所述第一磁性隧道结的状态为高阻态或低阻态;
通过第二信号线控制流经所述第二自旋轨道耦合层的电流以设置所述第二磁性隧道结的状态为高阻态或低阻态;
通过第一控制线和第二控制线控制所述第一晶体管、所述第二晶体管以及所述第三晶体管的导通或关闭。
19.如权利要求18所述的读写控制方法,其特征在于,控制部分所述磁性存储结构进行所述写操作的步骤包括:
选通所述第一信号线和所述第一控制线,以导通所述第一晶体管,以及控制流经所述第一自旋轨道耦合层的电流以设置所述第一磁性隧道结的状态为高阻态或低阻态,以实现对所述第一磁性隧道结的所述写操作;
或者,选通所述第二信号线和所述第一控制线,以导通所述第二晶体管,以及控制流经所述第二自旋轨道耦合层的电流以设置所述第二磁性隧道结的状态为高阻态或低阻态,以实现对所述第二磁性隧道结的所述写操作。
20.如权利要求18所述的读写控制方法,其特征在于,控制部分所述磁性存储结构进行所述读操作的步骤包括:
选通所述第一信号线和所述第二控制线,以导通所述第三晶体管,以及读取流经所述第一磁性隧道结的电流的大小以判断所述第一磁性隧道结为高阻态还是低阻态,以实现对所述第一磁性隧道结的所述读操作;
或者,选通所述第二信号线和所述第二控制线,以导通所述第三晶体管,以及读取流经所述第二磁性隧道结的电流的大小以判断所述第二磁性隧道结为高阻态还是低阻态,以实现对所述第二磁性隧道结的所述读操作。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211009132.1A CN117677202A (zh) | 2022-08-22 | 2022-08-22 | 磁性存储结构、磁性存储阵列结构及其控制方法及存储器 |
PCT/CN2022/118569 WO2024040643A1 (zh) | 2022-08-22 | 2022-09-13 | 磁性存储结构、磁性存储阵列结构及其控制方法及存储器 |
US18/153,350 US20240065111A1 (en) | 2022-08-22 | 2023-01-11 | Magnetic storage structure, magnetic storage array structure and control method thereof, and memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211009132.1A CN117677202A (zh) | 2022-08-22 | 2022-08-22 | 磁性存储结构、磁性存储阵列结构及其控制方法及存储器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117677202A true CN117677202A (zh) | 2024-03-08 |
Family
ID=90012215
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211009132.1A Pending CN117677202A (zh) | 2022-08-22 | 2022-08-22 | 磁性存储结构、磁性存储阵列结构及其控制方法及存储器 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN117677202A (zh) |
WO (1) | WO2024040643A1 (zh) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9524765B2 (en) * | 2014-08-15 | 2016-12-20 | Qualcomm Incorporated | Differential magnetic tunnel junction pair including a sense layer with a high coercivity portion |
WO2019075171A1 (en) * | 2017-10-13 | 2019-04-18 | Everspin Technologies, Inc. | PERPENDICULAR MAGNETIC MEMORY USING A SPIN-ORBIT TORQUE |
CN112186098B (zh) * | 2019-07-02 | 2023-04-07 | 中电海康集团有限公司 | 基于自旋轨道矩的磁性存储器件及sot-mram存储单元 |
CN111354392B (zh) * | 2020-03-06 | 2023-08-08 | 上海新微技术研发中心有限公司 | 磁性存储器阵列及读写控制方法 |
CN111489777B (zh) * | 2020-04-15 | 2023-11-10 | 上海新微技术研发中心有限公司 | 磁性存储器结构、阵列、读写控制方法及制备方法 |
CN112382319B (zh) * | 2020-10-10 | 2023-01-17 | 中国科学院微电子研究所 | 一种自参考存储结构和存算一体电路 |
CN112802515B (zh) * | 2021-01-21 | 2022-07-29 | 中国科学院微电子研究所 | 三态自旋电子器件、存储单元、存储阵列及读写电路 |
CN112767980B (zh) * | 2021-01-21 | 2022-10-04 | 中国科学院微电子研究所 | 自旋轨道矩磁随机存储单元、阵列及汉明距离计算方法 |
-
2022
- 2022-08-22 CN CN202211009132.1A patent/CN117677202A/zh active Pending
- 2022-09-13 WO PCT/CN2022/118569 patent/WO2024040643A1/zh unknown
Also Published As
Publication number | Publication date |
---|---|
WO2024040643A1 (zh) | 2024-02-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10600460B2 (en) | Perpendicular magnetic memory using spin-orbit torque | |
US7952916B2 (en) | Resistance-change memory | |
US6778421B2 (en) | Memory device array having a pair of magnetic bits sharing a common conductor line | |
US6909129B2 (en) | Magnetic random access memory | |
US8514608B2 (en) | Bipolar select device for resistive sense memory | |
US8659939B2 (en) | Spin-torque memory with unidirectional write scheme | |
US11227990B2 (en) | Magnetic memory structure | |
KR20180027709A (ko) | 반도체 메모리 장치 | |
US6788570B2 (en) | Magnetic random access memory | |
US6707085B2 (en) | Magnetic random access memory | |
US6909628B2 (en) | High density magnetic RAM and array architecture using a one transistor, one diode, and one MTJ cell | |
KR100546177B1 (ko) | 자기저항 램 | |
WO2022142097A1 (zh) | 磁性存储器及其读写方法 | |
JP4303932B2 (ja) | バイポーラ接合トランジスターを用いたマグネチックramの動作方法 | |
CN117677202A (zh) | 磁性存储结构、磁性存储阵列结构及其控制方法及存储器 | |
US20240065111A1 (en) | Magnetic storage structure, magnetic storage array structure and control method thereof, and memory | |
WO2022142128A1 (zh) | 半导体器件的制备方法 | |
US7272028B2 (en) | MRAM cell with split conductive lines | |
WO2023023878A1 (zh) | 一种磁性随机存储器及电子设备 | |
CN115207023A (zh) | 磁性存储阵列结构及存储器 | |
US12035539B2 (en) | Magnetic memory and reading/writing method thereof | |
WO2023023879A1 (zh) | 一种磁性随机存储器及电子设备 | |
CN115274765A (zh) | 磁性存储器结构及存储器 | |
CN115274763A (zh) | 存储阵列结构、存储器和存储器操作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |