CN115274765A - 磁性存储器结构及存储器 - Google Patents
磁性存储器结构及存储器 Download PDFInfo
- Publication number
- CN115274765A CN115274765A CN202210952099.XA CN202210952099A CN115274765A CN 115274765 A CN115274765 A CN 115274765A CN 202210952099 A CN202210952099 A CN 202210952099A CN 115274765 A CN115274765 A CN 115274765A
- Authority
- CN
- China
- Prior art keywords
- magnetic
- transistors
- same
- different
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
本公开实施例涉及半导体领域,提供一种磁性存储器结构,包括至少一个磁性存储单元,磁性存储单元包括:多个堆叠设置的第一晶体管,不同第一晶体管的栅极用于连接不同第一控制线,且不同第一晶体管的源极或者漏极中的一端子连接同一第一传输线,源极或者漏极中的另一端子连接同一第一信号线;第一磁性隧道结,底部连接第一传输线,顶部用于连接第二信号线,以提高磁性存储器结构的集成密度。
Description
技术领域
本公开实施例涉及半导体领域,特别涉及一种磁性存储器结构及存储器。
背景技术
磁性随机存储器(Magnetic Random Access Memory,MRAM)是基于磁性隧道结(Magnetic Tunnel Junction,MTJ)的特性做成的一种新型固态非易失性记忆体,它有着高速读写的特性。MRAM靠磁场极化而非电荷来存储数据,MTJ由自由层、隧穿层、固定层组成,自由层的磁场极化方向可以改变,固定层的磁场方向不变,当自由层与固定层的磁场方向相同时,MTJ呈现低电阻;反之MTJ呈高电阻,通过检测MTJ电阻的高低,即可判断所存数据是“0”还是“1”。
但是,在现有的磁性随机存储器中,由于存储单元的排布方式以及磁性隧道结与晶体管的连接方式的限制,制约了磁性随机存储器综合性能的进一步提高,从而限制了磁性随机存储器的广泛应用。因此,如何改善磁性存储器的结构,实现高密度MRAM的结构,提升存储器的综合性能,是目前亟待解决的技术问题。
发明内容
本公开实施例提供一种磁性存储器结构及存储器,以提高磁性存储器结构的集成密度。
根据本公开一些实施例,本公开实施例一方面提供一种磁性存储器结构,包括至少一个磁性存储单元,磁性存储单元包括:多个堆叠设置的第一晶体管,不同第一晶体管的栅极用于连接不同第一控制线,且不同第一晶体管的源极或者漏极中的一端子连接同一第一传输线,源极或者漏极中的另一端子连接同一第一信号线;第一磁性隧道结,底部连接第一传输线,顶部用于连接第二信号线。
在一些实施例中,第一晶体管的数量为3个,其中,至少2个第一晶体管的栅极连接的第一控制线为写入控制线。
在一些实施例中,磁性存储单元沿第一方向和第二方向排布,其中,第一控制线沿第一方向延伸,且在第一方向上,排列于同一层的第一晶体管连接同一第一控制线,不同磁性存储单元中第一磁性隧道结连接不同第二信号线。
在一些实施例中,第二信号线沿第二方向延伸,且在第二方向上,不同磁性存储单元的第一磁性隧道结连接同一第二信号线。
在一些实施例中,第二信号线沿第三方向延伸,且在第三方向上,不同磁性存储单元的第一磁性隧道结连接同一第二信号线,其中,所述第一方向、所述第二方向和所述第三方向在同一平面内。
在一些实施例中,在第二方向上,相邻两个磁性存储单元对称设置。
在一些实施例中,磁性存储单元还包括:多个堆叠设置的第二晶体管,不同第二晶体管的栅极用于连接不同第二控制线,且不同第二晶体管的源极或者漏极中的一端子连接同一第二传输线,源极或者漏极中的另一端子与第一晶体管的源极或者漏极中的另一端子连接同一第一信号线;第二磁性隧道结,底部连接第二传输线,顶部用于连接第二信号线。
在一些实施例中,磁性存储单元中,排列于同一层的第一晶体管和第二晶体管沿第一信号线对称设置,第一控制线与第二控制线平行设置。
在一些实施例中,磁性存储单元沿第一方向和第二方向排布,第一控制线和第二控制线沿第一方向延伸,且在第一方向上,排布于同一层的第一晶体管连接同一第一控制线,排布于同一层的第二晶体管连接同一第二控制线。
在一些实施例中,同一磁性存储单元中,第一磁性隧道结与第二磁性隧道结连接同一第二信号线,第二信号线沿第二方向延伸,且在第二方向上,不同磁性存储单元的第一磁性隧道结和第二磁性隧道结连接同一第二信号线。
在一些实施例中,同一磁性存储单元中,第一磁性隧道结与第二磁性隧道结连接不同第二信号线,第二信号线沿第三方向延伸,且在第三方向上,不同磁性存储单元的第一磁性隧道结连接同一第二信号线,不同磁性存储单元的第二磁性隧道结连接同一第二信号线,其中,所述第一方向、所述第二方向和所述第三方向在同一平面内。
在一些实施例中,不同磁性存储单元的第一信号线相互连通。
在一些实施例中,第一晶体管包括沟道区,沟道区连接第一晶体管的栅极,第一晶体管的栅极包裹沟道区设置。
在一些实施例中,第一晶体管包括沟道区,沟道区连接第一晶体管的栅极,沟道区包裹第一晶体管的栅极设置。
根据本公开一些实施例,本公开实施例另一方面还提供一种存储器,包括上述实施例中的任一项磁性存储器结构。
本公开实施例提供的技术方案至少具有以下优点:在一个磁性存储单元包括多个堆叠设置的第一晶体管,不同第一晶体管连接至不同的第一控制线,以此可以通过不同的第一控制线控制对应的第一晶体管的断通;不同第一晶体管的源极或者漏极中的一端子连接同一第一传输线,源极或者漏极中的另一端子连接同一第一信号线,第一磁性隧道结,底部连接第一传输线,顶部用于连接第二信号线,可以通过驱动不同的第一晶体管从而实现对第一磁性隧道结的写入或者读取,也可以同时驱动所有的第一晶体管以实现对第一磁性隧道结的写入或者读取,从而可以防止单个第一晶体管或者少量的第一晶体管的驱动能力不足的情况,提高磁性存储单元的驱动能力;其中,第一晶体管为堆叠设置,可以减少第一晶体管的面积,增加第一晶体管的空间排列密度,从而减少磁性存储单元整体的体积,进而有利于增加磁性存储器结构的集成密度。
另外,磁性存储单元还可以在第一方向和第二方向上排列,增加磁性存储器结构中磁性存储单元在单位空间内的排列密度,从而提高磁性存储器结构的集成密度;其中,第一控制线沿第一方向延伸,且在第一方向上,排列于同一层的第一晶体管连接同一第一控制线,不同磁性存储单元中第一磁性隧道结连接不同第二信号线,可以减少第一控制线的控制端;第二信号线沿第二方向延伸,且在第二方向上,不同磁性存储单元的磁性隧道结连接同一第二信号线,可以减少第二信号线的控制端,从而提高磁性存储器结构的控制能力。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明,这些示例性说明并不构成对实施例的限定,除非有特别申明,附图中的图不构成比例限制;为了更清楚地说明本公开实施例或传统技术中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本公开一实施例提供的一种磁性存储单元的结构示意图;
图2至图4为本公开一实施例提供的多种磁性存储单元沿第一方向和第二方向排布的结构示意图;
图5为本公开一实施例提供的另一种磁性存储单元的结构示意图;
图6为本公开一实施例提供的另一种磁性存储单元沿第一方向和第二方向的排布结构示意图;
图7为本公开一实施例提供的一种磁性存储单元沿第一方向和第二方向排布的俯视图;
图8为本公开一实施例提供的一种不同磁性存储单元的第一信号线相互连通的结构示意图。
具体实施方式
由背景技术可知,如何实现高密度MRAM的结构成为亟待解决的问题。
分析发现,每一个磁性存储单元至少包括一个晶体管和一个磁性隧道结,单个磁性存单元面积较大,且一个磁性存储单元至少需要连接三个控制端,包括:晶体管的栅极连接到的控制线,即晶体管的字线,负责导通或断开所连接的晶体管;晶体管的源极或漏极中的一端连至第一信号线,即源极线;晶体管的漏极或源极中的另一端与磁性隧道结的一极相连,磁性隧道结的另一极连至第二信号线,即位线;在单个晶体管的驱动能力不足时,需要增加晶体管的数量以提高磁性存储单元的驱动能力,进而增加了磁性存储单元的体积以及相应的晶体管控制端。因此,如何提高MRAM的集成密度成为亟待解决的技术问题之一。
根据本公开一些实施例,本公开实施例一方面提供一种磁性存储器结构,以提高磁性存储器结构的集成密度。
下面将结合附图对本公开的各实施例进行详细的阐述。然而,本领域的普通技术人员可以理解,在本公开各实施例中,为了使读者更好地理解本公开而提出了许多技术细节。但是,即使没有这些技术细节和基于以下各实施例的种种变化和修改,也可以实现本公开所要求保护的技术方案。
图1为本公开一实施例提供的一种磁性存储单元的结构示意图,图2至图4为本公开一实施例提供的多种磁性存储单元沿第一方向和第二方向排布的结构示意图,图5为本公开一实施例提供的另一种磁性存储单元的结构示意图,图6为本公开一实施例提供的另一种磁性存储单元沿第一方向和第二方向的排布结构示意图,图7为本公开一实施例提供的一种磁性存储单元沿第一方向和第二方向排布的俯视图,图8为本公开一实施例提供的一种不同磁性存储单元的第一信号线相互连通的结构示意图,以下将结合附图对本实施例提供的磁性存储器结构进行详细说明,具体如下:
参考图1,磁性存储器结构,包括至少一个磁性存储单元10,磁性存储单元10包括:多个堆叠设置的第一晶体管100,不同第一晶体管100的栅极用于连接不同第一控制线103,且不同第一晶体管100的源极或者漏极中的一端子连接同一第一传输线110,源极或者漏极中的另一端子连接同一第一信号线101;第一磁性隧道结200,底部连接第一传输线110,顶部用于连接第二信号线102。
在一个磁性存储单元10包括多个堆叠设置的第一晶体管100,不同第一晶体管100连接至不同的第一控制线103,以此可以通过不同的第一控制线103控制对应的第一晶体管100的断通;不同第一晶体管100的源极或者漏极中的一端子连接同一第一传输线110,源极或者漏极中的另一端子连接同一第一信号线101,第一磁性隧道结200的底部连接第一传输线110,顶部连接至第二信号线102,可以通过不同的第一晶体管100实现对第一磁性隧道结200的写入或者读取,也可以同时驱动所有的第一晶体管100以实现对第一磁性隧道结200的写入或者读取,从而可以防止单个第一晶体管100或者少量的第一晶体管100的驱动能力不足的情况,提高磁性存储单元10的驱动能力;其中,第一晶体管100为堆叠设置,可以减少第一晶体管100的面积,增加第一晶体管100的空间排列密度,从而减少磁性存储单元10整体的体积,进而有利于增加磁性存储器结构的集成密度。
需要说明的是,在本实施例中,一个磁性存储单元10中包括3个第一晶体管100,相应的,第一控制线103的数量也为3个,且图1中的第一晶体管100对应的附图标记“100”后紧跟的字母“a”、“b”或者“c”仅用于区别不同的第一晶体管100,第一控制线103对应的附图标记“103”后紧跟的字母“a”、“b”或者“c”仅用于区别不同的第一控制线103,并不构成对第一控制线103数量的限定;在其他实施例中,第一晶体管的数量还可以是4个、6个或者8个,相应的第一控制线的数量可以是4个、6个或者8个,以满足不同第一磁性隧道结需要相应数量的第一晶体管以驱动的情况。
需要注意的是,在本实施例中,不同第一晶体管100的源极连接同一第一信号线101,不同第一晶体管的漏极连接至同一第一传输线110。前述定义的具体“源极”和“漏极”的连接方式,并不构成对本申请实施例的限定,在其他实施例中,可以采用“漏极”替换“源极”,“源极”替换“漏极”的连接方式。
对于第一晶体管,第一晶体管包括沟道区,沟道区用于连接第一晶体管的栅极,在本实施例中,第一晶体管的沟道区包裹第一晶体管的栅极设置;在另一些实施例中,第一晶体管的栅极还可以包裹第一晶体管的沟道区设置。通过沟道区包裹第一晶体管的栅极或者第一晶体管的栅极包裹沟道区,可以形成全环绕栅极结构的第一晶体管,增加沟道区的面积以提高第一晶体管对电流的控制能力,进而提高半导体结构的使用性能,同时,全环绕栅极结构可以提高半导体结构的空间利用率,从而进一步提高半导体结构的集成密度。
在一些实施例中,第一晶体管也可以是平面型结构的晶体管或者鳍式场效应晶体管(Fin Field-Effect Transistor,FinFET),FinFET与平面型结构晶体管的主要区别在于FinFET的沟道区由绝缘衬底上凸起的高而薄的鳍构成,源极和漏极分别在沟道区的两端,三个栅极紧贴沟道区侧壁和顶部,用于辅助电流控制,这种鳍形结构增大了栅极围绕沟道区的面积,加强了栅极对沟道区的控制能力,从而可以有效缓解平面型结构晶体管中出现的短沟道效应,大幅改善电路控制并减少漏电流,也可以大幅缩短晶体管的栅极长,因此,FinFET无需高掺杂的沟道,就能够有效降低杂质离子散射效应,提高沟道区载流子迁移率。
在一些实施例中,第一晶体管的数量为3个,其中,至少2个第一晶体管的栅极连接的第一控制线为写入控制线。也就是说,磁性存储单元中可以有2个第一晶体管可以用于磁性隧道结的写入,1个第一晶体管用于磁性隧道结的读取,从而可以区分读取和写入的路线,便于读取和写入路径的分别优化;也可以是3个第一晶体管均用于磁性隧道结的写入,其中至少1个第一晶体管用于磁性隧道结的读取,即至少有1个第一晶体管在磁性隧道结的写入和读取过程中均需要被导通。通过至少2个第一晶体管连接的第一控制线为写入控制线,可以防止1个第一晶体管的驱动能力不足的情况,提高磁性存储单元的驱动能力;当3个第一晶体管连接的第一控制线均为写入控制线,且至少有1个第一晶体管同时可以用于读取和写入的情况下,可以减少磁性存储单元中第一晶体管的数量,提高磁性存储单元中第一晶体管的使用效率。
对于第一磁性隧道结200,第一磁性隧道结200可以基于自旋转移动量矩或者自旋轨道转矩实现磁场方向的转动,第一磁性隧道结200包括依次层叠的第一自由层201、第一隧穿层202和第一固定层203,第一自由层201的磁场极化方向可以改变,第一固定层203的磁场方向不变,当第一自由层201与第一固定层203的磁场方向相同时,第一磁性隧道结200呈现低电阻;反之第一磁性隧道结200呈高电阻,通过检测第一磁性隧道结200电阻的高低,即可判断所存数据是“0”还是“1”。
在一些实施例中,第一自由层201和第一固定层203的材料包括钴铁硼、钴或镍铁中的任意一种;第一隧穿层202的材料包括氧化镁。
参考图2,在一些实施例中,磁性存储单元10可以沿第一方向X和第二方向Y排布,其中,第一控制线103沿第一方向X延伸,且在第一方向X上,排列于同一层的第一晶体管100连接同一第一控制线103,不同磁性存储单元10中第一磁性隧道结200连接不同第二信号线102。
通过磁性存储单元10中第一晶体管100的堆叠以及在第一方向X和第二方向Y上的排列,可以在单位空间内增加磁性存储单元10的堆积密度,从而提高磁性存储器结构的集成密度,且在第一方向X上排列的磁性存储单元10中排列于同一层的第一晶体管100共用第一控制线103,同一磁性存储单元10中的第一晶体管100共用同一第一信号线101,可以减少第一控制线103和第一信号线101的控制端,从而提高磁性存储器结构的控制能力。
进一步地,继续参考图2,第二信号线102可以沿第二方向Y延伸,且在第二方向Y上,不同磁性存储单元10的第一磁性隧道结200连接同一第二信号线102。通过在第二方向Y上不同磁性存储单元10的第一磁性隧道结200共用同一第二信号线102,可以减少第二信号线102的控制端,进一步减少磁性存储器结构整体所需的控制端,从而进一步提高磁性存储器结构的控制能力。
参考图3,在另一些实施例中,第二信号线102还可以沿第三方向Z延伸,且在第三方向Z上,不同磁性存储单元10的第一磁性隧道结200连接同一第二信号线102,其中,第一方向X、和第三方向Z在同一平面内。通过在第三方向Z上的不同磁性存储单元10中第一磁性隧道结200共同连接同一第二信号线102,可以根据实际需要调整第二信号线102的延伸方向,以沿第三方向Z上设置第二信号线102的控制端,增加磁性存储器结构的控制端布局方式,便于实际需求的设计。
在本实施例中,磁性存储单元在第一方向和第二方向上排列的方式中,磁性存储单元的方位均相同;在另一些实施例中,在第二方向上,相邻两个磁性存储单元对称设置。具体地,参考图4,在第二方向Y上,相邻连个磁性存储单元10可以对称设置,即每两个磁性存储单元10中第一磁性隧道结200相邻设置。通过相邻的磁性存储单元中磁性隧道结相邻设置,可以使磁性隧道结的制程窗口相近,从而便于磁性隧道结制作工艺的进行,提高磁性存储器结构的制作效率。
需要注意的是,为便于说明磁性存储单元的排列方式,在本实施例中提供的磁性存储单元沿第一方向和第二方向排列的示意图仅为局部排列方式的结构示意图,并不构成对磁性存储单元排列数量上的限定。基于上述实施例所提供的磁性存储器结构中所揭露的特征,在不冲突的情况下可以任意组合,可以得到新的磁性存储器结构实施例。
参考图5,在一些实施例中,磁性存储单元10还可以包括:多个堆叠设置的第二晶体管300,不同第二晶体管300的栅极用于连接不同第二控制线303,且不同第二晶体管300的源极或者漏极中的一端子连接同一第二传输线310,源极或者漏极中的另一端子与第一晶体管100的源极或者漏极中的另一端子连接同一第一信号线101;第二磁性隧道结400,底部连接第二传输线310,顶部用于连接第二信号线102,其中,排列于同一层的第一晶体管100和第二晶体管300沿第一信号线101对称设置,第一控制线103与第二控制线303平行设置。通过在第二方向Y上对称设置的第一晶体管100和第二晶体管300共用第一信号线101,可以进一步地减少第一信号线101的控制端,且第一晶体管100控制第一磁性隧道结200的读取和写入,第二晶体管300控制第二磁性隧道结400的读取和写入,一个磁性存储单元10中可以分别对两个磁性隧道结进行写入和读取,提高了磁性存储单元10的控制能力,且第一晶体管100与第二晶体管300共用第一信号线101可以减少磁性存储器结构中第一信号线101的制作工艺,提高半导体结构的制作效率。
需要说明的是,在本实施例中,一个磁性存储单元10中包括3个第二晶体管300,相应的,第二控制线303的数量也为3个,且图5中的第二晶体管300对应的附图标记“300”后紧跟的字母“a”、“b”或者“c”仅用于区别不同的第二晶体管300,第二控制线303对应的附图标记“303”后紧跟的字母“a”、“b”或者“c”仅用于区别不同的第二控制线303,并不构成对第二控制线303数量的限定;在其他实施例中,第二晶体管的数量还可以是4个、6个或者8个,相应的第二控制线的数量可以是4个、6个或者8个,以满足不同第二磁性隧道结需要相应数量的第二晶体管以驱动的情况。
需要注意的是,在本实施例中,不同第一晶体管100的源极和不同第二晶体管的300的源极连接同一第一信号线101,不同第一晶体管的漏极连接至同一第一传输线110,不同第二晶体管的漏极连接同一第二传输线310。前述定义的具体“源极”和“漏极”的连接方式,并不构成对本申请实施例的限定,在其他实施例中,可以采用“漏极”替换“源极”,“源极”替换“漏极”的连接方式。
对于第二晶体管,第二晶体管的沟道区用于连接第二晶体管的栅极,在本实施例中,第二晶体管的沟道区包裹第二晶体管的栅极设置;在另一些实施例中,第二晶体管的栅极还可以包裹第二晶体管的沟道区设置。通过第二晶体管的沟道区包裹第二晶体管的栅极或者第二晶体管的栅极包裹第二晶体管的沟道区,可以形成全环绕栅极结构的第二晶体管,增加沟道区的面积以提高第二晶体管对电流的控制能力,进而提高半导体结构的使用性能,同时,全环绕栅极结构可以提高半导体结构的空间利用率,从而进一步提高半导体结构的集成密度。
在一些实施例中,第二晶体管也可以是平面型结构的晶体管或者鳍式场效应晶体管(Fin Field-Effect Transistor,FinFET),FinFET与平面型结构晶体管的主要区别在于FinFET的沟道区由绝缘衬底上凸起的高而薄的鳍构成,源极和漏极分别在沟道区的两端,三个栅极紧贴沟道区侧壁和顶部,用于辅助电流控制,这种鳍形结构增大了栅极围绕沟道区的面积,加强了栅极对沟道区的控制能力,从而可以有效缓解平面型结构晶体管中出现的短沟道效应,大幅改善电路控制并减少漏电流,也可以大幅缩短晶体管的栅极长,因此,FinFET无需高掺杂的沟道,就能够有效降低杂质离子散射效应,提高沟道区载流子迁移率。
在一些实施例中,第二晶体管的数量为3个,其中,至少2个第二晶体管的栅极连接的第二控制线为写入控制线。也就是说,磁性存储单元中可以有2个第二晶体管可以用于磁性隧道结的写入,1个第二晶体管用于磁性隧道结的读取,从而可以区分读取和写入的路线,便于读取和写入路径的分别优化;也可以是3个第二晶体管均用于磁性隧道结的写入,其中至少1个第二晶体管用于磁性隧道结的读取,即至少有1个第二晶体管在磁性隧道结的写入和读取过程中均需要被导通。通过至少2个第二晶体管连接的第一控制线为写入控制线,可以防止1个第二晶体管的驱动能力不足的情况,提高磁性存储单元的驱动能力;当3个第二晶体管连接的第二控制线均为写入控制线,且至少有1个第二晶体管同时可以用于读取和写入的情况下,可以减少磁性存储单元中第二晶体管的数量,提高磁性存储单元中第二晶体管的使用效率。
需要注意的是,在本实施例中,第一晶体管与第二晶体管的数量相同且结构相同;在其他实施例中,第一晶体管的数量可以与第二晶体管的数量不同,且第一晶体管的结构可以与第二晶体管的结构不同。
对于第二磁性隧道结400,第二磁性隧道结400可以基于自旋转移动量矩或者自旋轨道转矩实现磁场方向的转动,第二磁性隧道结400包括依次层叠的第二自由层401、第二隧穿层402和第二固定层403,第二自由层401的磁场极化方向可以改变,第二固定层403的磁场方向不变,当第二自由层401与第二固定层403的磁场方向相同时,第二磁性隧道结400呈现低电阻;反之第二磁性隧道结400呈高电阻,通过检测第二磁性隧道结400电阻的高低,即可判断所存数据是“0”还是“1”。
在一些实施例中,第二自由层401和第二固定层403的材料包括钴铁硼、钴或镍铁中的任意一种;第二隧穿层402的材料包括氧化镁。
需要注意的是,在本实施例中,第一磁性隧道结的结构与第二磁性隧道结的结构相同;在其他实施例中,第一磁性隧道结的结构可以与第二磁性隧道结的结构不同。
进一步地,参考图6,在一些实施例中,磁性存储单元10沿第一方向X和第二方向Y排布,第一控制线和第二控制线沿第一方向X延伸,且在第一方向X上,排布于同一层的第一晶体管100连接同一第一控制线103,排布于同一层的第二晶体管300连接同一第二控制线303。
通过磁性存储单元10中第一晶体管100和第二晶体管300的堆叠以及在第一方向X和第二方向Y上的排列,可以在单位空间内增加磁性存储单元10的堆积密度,从而提高磁性存储器结构的集成密度,且在第一方向X上排列的磁性存储单元10中排列于同一层的第一晶体管100共用第一控制线103,排列于同一层的第二晶体管300共用第二控制线303,同一磁性存储单元10中的第一晶体管100和第二晶体管300共用同一第一信号线101,可以减少第一控制线103、第二控制线303和第一信号线101的控制端,从而提高磁性存储器结构的控制能力。
继续参考图6,在一些实施例中,同一磁性存储单元10中,第一磁性隧道结200与第二磁性隧道结400连接同一第二信号线102,第二信号线102沿第二方向Y延伸,且在第二方向Y上,不同磁性存储单元10的第一磁性隧道结200和第二磁性隧道结400连接同一第二信号线102。通过第一磁性隧道结和第二磁性隧道结共同使用同一第二信号线,且在第二方上不同磁性存储单元连接同一第二信号线,可以减少第二信号线的控制端,提高磁性存储器结构的控制能力。
参考图7,在另一些实施例中,同一磁性存储单元10中,第一磁性隧道结200与第二磁性隧道结400连接不同第二信号线102,第二信号线102沿第三方向Z延伸,且在第三方向Z上,不同磁性存储单元10的第一磁性隧道结200连接同一第二信号线102,不同磁性存储单元10的第二磁性隧道结400连接同一第二信号线102,其中第一方向X、第二方向Y和第三方向Z在同一平面内。通过磁性存储单元在第一方向和第二方向上的排布,可以使不同磁性存储单元中的第一磁性隧道结和第二磁性隧道在第一方向上结交替设置,从而进一步减小磁性存储单元之间的间隙,提高磁性存储单元的空间利用率,且在第三方向上不同磁性存储单元中的第一磁性隧道结连接同一第二信号线,不同磁性存储单元中的第二磁性隧道结连接同一第二信号线,可以使磁性存储单元中的第一磁性隧道结和第二磁性隧道结根据实际使用需求进行控制线的分布,提高磁性存储器结构的控制能力。
在一些实施例中,不同磁性存储单元的第一信号线可以相互连通。例如,参考图8,不同磁性存储单元10共用同一第一信号线101,在对目标磁性存储单元进行写入时,通过在目标磁性隧道结所对应的第一控制线中通入导通电压,即可将目标磁性隧道结对应的磁性存储单元排列的一列磁性存储单元中第一晶体管导通,进一步选通第一信号线,目标磁性隧道结对应的磁性存储单元排列的一列磁性存储单元中第一磁性隧道结均为待写入的状态,通过对应的第二信号线就可以定位目标磁性隧道结所在磁性存储单元,进而基于第一信号线和第二信号线内电流的大小与方向,实现对目标磁性隧道结的写入;对磁性隧道结的读取过程中,通过在目标磁性隧道结所对应的第一控制线控制线中通入导通电压,即可将目标磁性隧道结对应的磁性存储单元排列的一列磁性存储单元中第一晶体管导通,进一步选通第一信号线,目标磁性隧道结对应的磁性存储单元排列的一列磁性存储单元中磁性隧道结均为待读取的状态,通过对应的第二信号线就可以定位目标磁性隧道结所在磁性存储单元,进而基于第一信号线和第二信号线内电流判断目标磁性隧道结的电阻大小,即可判断目标磁性隧道结中存储的数据,若磁性隧道结呈现高阻态,则所存数据为“1”;若磁性隧道结呈现低组态,则所存数据是“0”。通过将堆叠磁性存储单元的第一信号线均连通,可以减少磁性存储阵列结构中大量第一信号线的控制端,同时提高对磁性存储阵列结构的控制能力,简化磁性存储阵列结构的制作工艺。
需要注意的是,为便于说明磁性存储单元的排列方式,本公开实施例中提供的磁性存储单元的排列结构示意图中仅为局部排列方式的示意图,并不构成对磁性存储单元排列数量上的限定。基于上述实施例所提供的磁性存储器结构中所揭露的特征,在不冲突的情况下可以任意组合,可以得到新的磁性存储器结构实施例。
本公开实施例提供的磁性存储器结构,在一个磁性存储单元包括多个堆叠设置的第一晶体管,不同第一晶体管连接至不同的第一控制线,以此可以通过不同的第一控制线控制对应的第一晶体管的断通;不同第一晶体管的源极或者漏极中的一端子连接同一第一传输线,源极或者漏极中的另一端子连接同一第一信号线,第一磁性隧道结,底部连接第一传输线,顶部用于连接第二信号线,可以通过驱动不同的第一晶体管从而实现对第一磁性隧道结的写入或者读取,也可以同时驱动所有的第一晶体管以实现对第一磁性隧道结的写入或者读取,从而可以防止单个第一晶体管或者少量的第一晶体管的驱动能力不足的情况,提高磁性存储单元的驱动能力;其中,第一晶体管为堆叠设置,可以减少第一晶体管的面积,增加第一晶体管的空间排列密度,从而减少磁性存储单元整体的体积,进而有利于增加磁性存储器结构的集成密度。
根据本公开一些实施例,本公开实施例另一方面还提供一种存储器,包括上述实施例中的任一项磁性存储器结构,以提高磁性存储器结构的集成密度。
具体地,存储器可以是基于半导体装置或组件的存储单元或装置。例如,存储器装置可以是易失性存储器,例如动态随机存取存储器DRAM、同步动态随机存取存储器SDRAM、双倍数据速率同步动态随机存取存储器DDR SDRAM、低功率双倍数据速率同步动态随机存取存储器LPDDR SDRAM、图形双倍数据速率同步动态随机存取存储器GDDR SDRAM、双倍数据速率类型双同步动态随机存取存储器DDR2 SDRAM、双倍数据速率类型三同步动态随机存取存储器DDR3 SDRAM、双倍数据速率第四代同步动态随机存取存储器DDR4SDRAM、晶闸管随机存取存储器TRAM等;或者可以是非易失性存储器,例如相变随机存取存储器PRAM、磁性随机存取存储器MRAM、电阻式随机存取存储器RRAM等。
本领域的普通技术人员可以理解,上述各实施方式是实现本公开的具体实施例,而在实际应用中,可以在形式上和细节上对其作各种改变,而不偏离本公开的精神和范围。
Claims (15)
1.一种磁性存储器结构,其特征在于,包括至少一个磁性存储单元,所述磁性存储单元包括:
多个堆叠设置的第一晶体管,不同所述第一晶体管的栅极用于连接不同第一控制线,且不同所述第一晶体管的源极或者漏极中的一端子连接同一第一传输线,源极或者漏极中的另一端子连接同一第一信号线;
第一磁性隧道结,底部连接所述第一传输线,顶部用于连接第二信号线。
2.如权利要求1所述的磁性存储器结构,其特征在于,所述第一晶体管的数量为3个,其中,至少2个所述第一晶体管的栅极连接的所述第一控制线为写入控制线。
3.如权利要求1所述的磁性存储器结构,其特征在于,所述磁性存储单元沿第一方向和第二方向排布,其中,所述第一控制线沿所述第一方向延伸,且在所述第一方向上,排列于同一层的所述第一晶体管连接同一所述第一控制线,不同所述磁性存储单元中所述第一磁性隧道结连接不同所述第二信号线。
4.如权利要求3所述的磁性存储器结构,其特征在于,所述第二信号线沿所述第二方向延伸,且在所述第二方向上,不同所述磁性存储单元的所述第一磁性隧道结连接同一所述第二信号线。
5.如权利要求3所述的磁性存储器结构,其特征在于,所述第二信号线沿第三方向延伸,且在所述第三方向上,不同所述磁性存储单元的所述第一磁性隧道结连接同一所述第二信号线,其中,所述第一方向、所述第二方向和所述第三方向在同一平面内。
6.如权利要求3~5中任一项所述的磁性存储器结构,其特征在于,在所述第二方向上,相邻两个所述磁性存储单元对称设置。
7.如权利要求1所述的磁性存储器结构,其特征在于,所述磁性存储单元还包括:
多个堆叠设置的第二晶体管,不同所述第二晶体管的栅极用于连接不同第二控制线,且不同所述第二晶体管的源极或者漏极中的一端子连接同一第二传输线,源极或者漏极中的另一端子与所述第一晶体管的源极或者漏极中的另一端子连接同一所述第一信号线;
第二磁性隧道结,底部连接所述第二传输线,顶部用于连接所述第二信号线。
8.如权利要求7所述的磁性存储器结构,其特征在于,所述磁性存储单元中,排列于同一层的所述第一晶体管和所述第二晶体管沿所述第一信号线对称设置,所述第一控制线与所述第二控制线平行设置。
9.如权利要求8所述的磁性存储器结构,其特征在于,所述磁性存储单元沿第一方向和第二方向排布,所述第一控制线和所述第二控制线沿所述第一方向延伸,且在所述第一方向上,排布于同一层的所述第一晶体管连接同一所述第一控制线,排布于同一层的所述第二晶体管连接同一所述第二控制线。
10.如权利要求9所述的磁性存储器结构,其特征在于,同一所述磁性存储单元中,所述第一磁性隧道结与所述第二磁性隧道结连接同一所述第二信号线,所述第二信号线沿所述第二方向延伸,且在所述第二方向上,不同所述磁性存储单元的所述第一磁性隧道结和所述第二磁性隧道结连接同一所述第二信号线。
11.如权利要求9所述的磁性存储器结构,其特征在于,同一所述磁性存储单元中,所述第一磁性隧道结与所述第二磁性隧道结连接不同所述第二信号线,所述第二信号线沿第三方向延伸,且在所述第三方向上,不同所述磁性存储单元的所述第一磁性隧道结连接同一所述第二信号线,不同所述磁性存储单元的所述第二磁性隧道结连接同一所述第二信号线,其中,所述第一方向、所述第二方向和所述第三方向在同一平面内。
12.如权利要求1所述的磁性存储器结构,其特征在于,不同所述磁性存储单元的所述第一信号线相互连通。
13.如权利要求1所述的磁性存储器结构,其特征在于,所述第一晶体管包括沟道区,所述沟道区连接所述第一晶体管的栅极,所述第一晶体管的栅极包裹所述沟道区设置。
14.如权利要求1所述的磁性存储器结构,其特征在于,所述第一晶体管包括沟道区,所述沟道区连接所述第一晶体管的栅极,所述沟道区包裹所述第一晶体管的栅极设置。
15.一种存储器,所述存储器包括权利要求1~14任一项所述的磁性存储器结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210952099.XA CN115274765A (zh) | 2022-08-09 | 2022-08-09 | 磁性存储器结构及存储器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210952099.XA CN115274765A (zh) | 2022-08-09 | 2022-08-09 | 磁性存储器结构及存储器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115274765A true CN115274765A (zh) | 2022-11-01 |
Family
ID=83751253
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210952099.XA Pending CN115274765A (zh) | 2022-08-09 | 2022-08-09 | 磁性存储器结构及存储器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115274765A (zh) |
-
2022
- 2022-08-09 CN CN202210952099.XA patent/CN115274765A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9385160B2 (en) | Semiconductor storage device | |
US8097875B2 (en) | Semiconductor memory device | |
US7952916B2 (en) | Resistance-change memory | |
US8174874B2 (en) | Semiconductor memory device | |
US7990752B2 (en) | Semiconductor memory | |
US8644059B2 (en) | Semiconductor storage device | |
US20160203862A1 (en) | Memory device and access method | |
US20140063891A1 (en) | Semiconductor memory device | |
CN108807413B (zh) | 使用垂直型鳍式场效晶体管的超高密度随机存储器架构 | |
CN115274765A (zh) | 磁性存储器结构及存储器 | |
US11217290B2 (en) | Semiconductor device | |
CN115274764A (zh) | 磁性存储器结构及存储器 | |
US20240065111A1 (en) | Magnetic storage structure, magnetic storage array structure and control method thereof, and memory | |
WO2024040643A1 (zh) | 磁性存储结构、磁性存储阵列结构及其控制方法及存储器 | |
US20230165016A1 (en) | Semiconductor memory device | |
WO2022252099A1 (zh) | 磁性随机存储器及其控制方法、电子设备 | |
CN115207023A (zh) | 磁性存储阵列结构及存储器 | |
CN115274763A (zh) | 存储阵列结构、存储器和存储器操作方法 | |
US20220358981A1 (en) | Storage cell and data read/write method and storage array thereof | |
WO2024108879A1 (zh) | 存储器、存储器的读写方法和制造方法 | |
WO2022142128A1 (zh) | 半导体器件的制备方法 | |
KR100680422B1 (ko) | 자기저항 램 | |
WO2020154988A1 (zh) | 一种存储器及电子设备 | |
KR100968010B1 (ko) | 반도체 메모리 소자의 단위 메모리 셀 및 이를 포함하는 메모리 셀 어레이 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |